KR940006669B1 - 수소화 알킬알루미늄을 사용함에 의한 주성분으로 알루미늄을 함유하는 금속퇴적막의 형성방법 - Google Patents

수소화 알킬알루미늄을 사용함에 의한 주성분으로 알루미늄을 함유하는 금속퇴적막의 형성방법 Download PDF

Info

Publication number
KR940006669B1
KR940006669B1 KR1019910002647A KR910002647A KR940006669B1 KR 940006669 B1 KR940006669 B1 KR 940006669B1 KR 1019910002647 A KR1019910002647 A KR 1019910002647A KR 910002647 A KR910002647 A KR 910002647A KR 940006669 B1 KR940006669 B1 KR 940006669B1
Authority
KR
South Korea
Prior art keywords
substrate
film
gas
metal film
aluminum
Prior art date
Application number
KR1019910002647A
Other languages
English (en)
Other versions
KR920000113A (ko
Inventor
시게유끼 마쓰모도
오사무 이께다
Original Assignee
캐논 가부시끼가이샤
야마지 게이조오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 가부시끼가이샤, 야마지 게이조오 filed Critical 캐논 가부시끼가이샤
Publication of KR920000113A publication Critical patent/KR920000113A/ko
Application granted granted Critical
Publication of KR940006669B1 publication Critical patent/KR940006669B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

내용 없음.

Description

수소화 알킬알루미늄을 사용함에 의한 주성분으로 알루미늄을 함유하는 금속퇴적막의 형성방법
제1도는 본 발명을 실시하기 위한 바람직한 금속막 형성장치의 예를 나타내는 약시도.
제2도는 본 발명에 의한 금속막 형성방법의 예시를 위한 개략도.
제3도는 본 발명과의 비교를 위해 적합한 금속막 형성장치의 예를 나타내는 약시도.
제4도 내지 6도는 본 발명을 실시하기 위한 바람직한 금속막 연속형성장치의 예시도로서, 제4도는 연속배치된 공정들의 약시도.
제5도는 구성의 개략적 평면도.
제6도는 제5도와 같은 구성의 동일한 평면도인데 화살표에 의해 이동순서가 부기되어 있다.
제7도는 본 발명을 실시하기 위한 바람직한 금속막 연속형성장치의 다른예의 개략도.
제8도는 Al의 선택적 퇴적방식을 나타내는 약시도.
제9도는 본 발명에 바람직하게 사용될 CVD장치를 나타내는 약시도.
[발명의 분야]
본 발명은 금속퇴적막 형성법, 특히 반도체 집적회로등의 배선에 바람직하게 적용될 수 있는 금속퇴적막 형성공정에 관한 것이다.
[발명의 배경]
종래에는 반도체를 사용하는 전자장치 또는 집적회로에 있어서의 전극 또는 배선에 있어서는 주로 알루미늄(Al) 또는 알루미늄 함유실리콘(Al-Si) 등이 사용되었다. 여기서 Al은 염가이고 높은 도전성을 갖고 있고, 또한 표면에 치밀한 산화막이 형성되므로 화학적으로 내부가 보호되어 안정화될 수 있고 Si와의 부착성이 양호한 등의 많은 이점을 갖고 있다.
한편 LSI와 같이 집적회로의 집적도가 증가됨에 따라 배선의 세밀형성 및 다층 배선이 최근에 이르러 특히 요구된다. 그래서 여태까지는 존재하지 않았던 보다 엄격한 요건이 배선에 대해 요구되고 있다. 예컨대 4Mbit 또는 16Mbit 등의 다이나믹램에 있어서는, 그안에 Al등과 같은 금속이 퇴적되어야하는 구멍(비아홀)의 아스펙트비(구멍의 깊이/구멍의 직경)이 1.0이상이다. 구멍의 직경자체는 1μm이하이고, 아스펙트비가 큰 홀에 Al을 퇴적시킬 수 있는 기술도 요구되고 있다.
그외에 반도체 집적회로장치에 있어 상업적으로 성공적이기 위해서는 이 기술은 낮은 비용으로 대량생산을 가능하게 할 수 있어야 한다.
Al막등과 같은 금속막을 형성하는 방법으로서는 이 분야에 있어 스퍼터링(sputtering)방법, 트리메틸알루미늄 등을 이용한 CVD법과 같은 가스상(gas phase)법이 알려져 있다. 무엇보다 열 CVD(화학증기증착)법이 여러가지로 연구되었다. 예컨대 운반가스중에 분산된 유기 알루미늄을 가열 기판(Substrate)위에 수송하고 가스분자를 기판위에서 열분해시켜 막을 형성하는 방법이 사용되었다. 예컨대 "Journal of Electrochemical Society Vol. 131, p.2175(1984)"에 기재되어 있는 바와같이 트리이소부틸 알루미늄(i-C4H9)3Al(TIBA)을 사용함으로써 성막온도 260℃, 반응관압력 0.5Torr에서 막형성을 행하여 3.4μcm의 막을 형성시켰다. 그러나 이 방법에 의하면 Al의 표면 평활도가 불량하고, 단차피복(step coverage), 전기이동(electromigration) 등의 점에 있어 양질의 막이 얻어지지 않았다. 게다가 구멍내의 알루미늄은 치밀해지지 않는다.
일본 특허공개 소63-33569호는 기판 부근에서 유기 알루미늄을 가열함에 의한 막형성법을 개시하고 있다. 이 방법에 의하면 표면위의 자연 산화막을 제거시킨 기판의 금속 또는 반도체 표면위에만 선택적으로 CVD법에 의해 Al을 퇴적시킬 수 있다. 또한 구멍을 매립한뒤 스퍼터링법으로 산화막위에 Al을 퇴적시키는 것도 기술되어 있다. 그러나 이 방법에 의하면, 대전제인 구멍안 Al의 표면 평활도가 불충분하기 때문에, CVD법에 의한 Al막과 스퍼터링에 의한 Al막 사이의 계면의 전기접촉이 불량하여 비저항율이 증가하게 된다.
이 방법의 변형예로서, 문헌("2nd Symposium of Electrochemical Society", Branch of Japan(July 7th, 1989), p.75)에는 이중벽 CVD법이 기재되어 있다. 이 법은 TIBA가스를 사용함으로써 금속 또는 반도체위에만 선택적으로 Al을 성장시킬 수 있다. 그러나 가스온도와 기판 표면 온도사이의 차를 정밀히 제어하기 어렵고 또한 봄베(bomb)와 배선을 가열해야하기 때문에 장치구성이 복잡해진다는 결함을 내포한다.
상술하면, 이들을 제어하려면 금속퇴적막 형성장치가 복잡해지며 하나의 퇴적공정으로 하나의 웨이퍼 시이트만 퇴적시킬 수 있는 시이트 처리형으로 되지 않을수 없다. 그외에 결코 양질이라 말할 수 없는 막만이 기껏 500Å/분의 퇴적속도로 얻어질 수 있어 대량생산에 필요한 스루풋(throughput)를 실현할 수 없다. 더욱이 이 방법에 의해 얻어진 막은 어느정도 두껍게 하지 않으면 균일한 연속막이 되지 못한다. 그래서 이 방법은 불만족하고 대량생산에 부족한 것으로 판명되었는데, 그 이유는 막의 평활도가 불량하고 Al의 선택적 성장의 선택성이 장기간 유지될 수 없다는 등의 이유로 재현성이 불량하기 때문이다.
또한, 하나의 금속막 형성장치를 사용할때, 성막용 각종 가스 또는 실(chamber) 세정용 가스등을 막형성 개시 또는 목적하는 처리를 위한 장치의 보전을 위해 반응실내에 도입한다. 그런 처리를 하면서 막형성을 계속할때는 유기알루미늄 원료물질로부터 유래하는 탄소등이 거의 포함되지 않은 CVD법에 있어서도 탄소외의 각종 불순물이 계면등에 혼재될 우려가 있다. 그런 문제는 반도체 소자의 대량생산의 수율을 떨어뜨리는 갑작스런 원인이 될수 있다.
[발명의 개요]
상술한 바와같이, 선행기술의 CVD법에 의하면, 저렴한 비용으로 반도체 집적회로 장치의 대량 생산에 불가결한 퇴적속도의 증가 및 스루풋의 향상이 기대될 수 없고, 또한 양질의 Al의 선택성장을 성공적으로 행할 수 없다는 문제점이 있다. 양질의 Al의 선택성장이 얻어진다 하더라도 평활도, 순도, 단차피복, 접촉홀내 치밀 Al의 매립등에 있어서는 문제점이 남아서, 재현성이 불량하다. 따라서 고집적도의 향상을 위해서는 개선할 여지가 많이 남아있는 것이다.
본 발명의 목적은 상술과 같은 기술적 문제점을 해결하고, 복잡하고 고가인 퇴적막 형성장치를 사용하지 않고도, 높은 퇴적속도와 높은 스루풋으로 금속막을 높은 재현성으로 얻을 수 있는 금속막 형성방법을 제공하는 것이다.
본 발명의 다른 목적은 아스펙트비가 큰 구멍안에 금속막을 형성할 수 있는 금속막 형성법을 제공하는 것이다.
본 발명의 또다른 목적은 선택성이 탁월한 막형성법에 의해 구멍안에 양질의 금속을 퇴적하고, 그런뒤 비선택적 막형성법에 의해 절연막면을 포함한 전표면위에 금속을 퇴적함에 의해, 먼저 구멍안에 퇴적된 도전성 및 평활성이 탁월한 금속과 그 이후에 퇴적된 금속막 사이에 접촉을 개선시킴으로써 전극 및 반도체장치의 배선재료로서 탁월한 금속막을 형성시킬 수 있게 하는 금속막 형성법을 제공하는 것이다.
본 발명의 또다른 목적은 금속막 형성장치를 장기간 반복사용한 뒤에도 불순물이 사실상 동반되지 않는 금속막 형성법을 제공하는 것이다.
상기 목적을 달성하기 위해, 본 발명은 막형성용 공간에 기판을 배치하고, 그 공간에 수소화 알킬알루미늄가스와 수소가스를 도입하고 기판을 직접 가열하여 주성분으로 알루미늄을 포함하는 금속막을 기판의 표면위에 형성시키는 공정들을 포함한다. 물론 막형성동안 필요에 따라 Si등과 같은 원소를 함유한 가스를 함께 도입함으로써 Al-Si등과 같이 주성분으로서 알루미늄을 포함하는 금속막을 형성할 수도 있다.
본 발명에서는 알루미늄의 선택적 퇴적동안 기판을 직접 가열함으로써 막특성이 탁월한 금속막을 예상이상의 높은 퇴적속도로 형성할 수 있다.
본 발명에 의하면 램프등에 의한 직접 가열법이 사용되므로, 확실한 선택성을 유지하면서 전자공여성 표면에 수소원자의 공급을 촉진함으로써 퇴적속도를 향상할 수 있다. 퇴적속도의 향상은 스루풋을 빠르게할뿐 아니라 불순물이 금속막중에 용이하게 혼입될 수 있는 악조건하에서도 불순물 혼입을 방지하는 효과도 가져온다. 따라서 막질 및 스루풋 양자가 동시에 개선되어 반도체 장치제조분야에 있어 현저한 효과를 발휘할 수 있다.
불순물 혼입문제는, Al막 형성 공정을 2공정으로 즉, 선택적 퇴적공정과 비선택적 퇴적공정으로 분할하여 상술한 2공정의 반응실들을 상호 공동으로 연결하여 상기 2공정을 연속 수행하는 소위 다중실(multi-chamber)을 구비한 금속막 형성장치를 이용함으로써도 개선할 수 있다.
상기 목적들을 달성하기 위해 본 발명은 기판을 제1막형성실내에 배치하고, 수소화 알킬알루미늄가스와 수소가스를 제1막형성실내에 도입하고, 기판을 가열하여 기판의 표면위에 알루미늄막을 형성하고, 외부 공기로부터 계속해서 차단될 수 있도록 제1막형성실에 인접 배치된 제2막형성실내로 외부공기의 차단하에 기판을 옮겨 배치하고, 가스상법에 의해 기판위에 금속막을 형성하는 공정들을 포함한다. 접촉 홀안에 선택적으로 퇴적된 Al은 양질의 단결정물질이 되어 표면평활도가 탁월한 치밀막을 형성한다. 또한 외기에 노출함이 없이 막형성실을 통해 기판을 막위에서 연속으로 이동시킴으로써 선택적 퇴적/비선택적 퇴적이 연속적으로 행해질 수 있다. 선택적 퇴적을 행할때의 DMAH 및 H2가스의 저온 표면반응에 기초하여, Al은 접촉홀안에 선택적으로 퇴적된다.
이 Al은 선택성이 극히 우수한 양질의 Al막이기 때문에, 반도체 장치의 배선재료로서 이용되기 위해서는 비선택적으로 절연막위에 다시 금속막을 형성하여 다층 배선이 가능하게 해야 한다. 여기서 접촉홀안에 퇴적된 Al막은 표면 평활도가 탁월한 단결정인 것으로 판명되었다. 절연막 표면이 그런 단결정 Al표면을 포함하기 때문에, 스퍼터링 또는 CVD법에 따라 Al등과 같은 금속막을 형성하는 경우에도, 그렇게 형성된 Al막과 접촉홀안에 선택적으로 퇴적된 Al막 사이에 양호한 접속이 이루어지고, 그리하여 비저항율이 작은 Al막을 얻을 수 있다.
또한 상술한 바와같은 목적을 달성하기 위해, 본 발명은 제1막형성실안에 기판을 배치하고, 수소화알킬알루미늄가스, 실리콘원소함유가스 및 수소가스를 제1막형성실안에 도입하고, 기판을 가열하여 기판의 표면위에 알루미늄-실리콘막을 퇴적시키고, 외부공기로부터 연속적으로 차단될수 있도록 제1막형성실에 인접배치된 제2막형성실안으로 외기 차단하에 기판을 이동 배치하고, 가스상법에 의해 기판에 금속막을 형성하는 공정들로 되어있다.
접촉홀안에 선택적으로 퇴적된 Al-Si은 양질의 단결정물질이 되어 표면평활성이 탁월한 치밀막이 된다. 더욱이, 외기에 노출됨이 없이 막형성실안에서 기판을 연속이동시킴으로써 선택적 퇴적/비선택적 퇴적이 연속적으로 행해질 수 있다. 선택적 퇴적을 행할때는 DMAH, 실리콘함유가스 및 H2의 저온표면반응에 의해 Al-Si가 접촉홀안에 선택적으로 퇴적된다. Al-Si가 선택성이 탁월한 양질의 Al-Si막이기 때문에, 반도체장치의 배선재로 사용되기 위해서는 절연층위에 다시 금속막을 비선택적으로 형성시켜 다층 배선이 가능하게 해야한다. 여기서 접촉 홀안에 퇴적된 Al-Si막은 표면 평활도가 탁월한 단결정인 것으로 판명되었다.
그런 단결정 Al-Si표면을 포함하는 절연막 표면에 관해서는, Al등과 같은 금속막을 스퍼터링이나 CVD법에 의해 형성할 때에도 그렇게 형성된 금속막과 접촉홀안에 선택적으로 퇴적된 Al막 사이에 좋은 접속이 유지되어 비저항율이 작은 Al막을 얻을 수 있다.
[바람직한 실시태양의 상세한 설명]
본 발명의 상세한 설명에 앞서서 본 발명을 위한 바람직한 주성분으로서의 Al을 포함하는 금속막(순수한 Al을 포함함)의 막형성방법(Al-CVD법)을 먼저 설명한다. 이 방법은 예컨대 아스펙트비가 1이상인 가늘고 깊은 구멍(접촉홀, 통공)안에 금속물질을 매립하기에 적당한 방법이고, 또한 선택성이 우수한 퇴적방법이다. 이 방법에서 형성된 금속막은 단결정제 Al의 형성과 같이 결정성이 매우 우수하고 탄소등을 거의 함유하지 않는다.
이 방법은 수소화알킬알루미늄가스 및 수소가스의 사용으로 전자공여성 기판상의 표면반응을 통하여 퇴적막을 형성하는 방법이다. 특히 원료가스로서 수소화모노메틸알루미늄(MMAH) 또는 수소화디메틸알루미늄(DMAH)과 같은 메틸기를 함유하는 수소화알킬알루미늄과 반응가스로서 H2가스를 사용하여, 이들 가스혼합물하에서 기판 표면을 가열함으로써 우수한 품질의 Al막을 퇴적할 수 있다.
전자-공여성 표면부분과 비전자-공여성 부분이 공존하는 기판에 CVD방법을 적용함으로써, Al의 단결정은 우수한 선택성하에 전자-공여성 기판표면부분에만 형성된다.
전자-공여성 물질은 자유전자의 의도적 형성 또는 기판내의 자유전자존재로 인하여 기판표면상에 부착된 원료가스분자와 전자를 주고 받음으로써 화학반응이 증진되는 표면을 갖는 물질을 말한다. 예컨대, 금속 및 반도체가 통상 이에 해당한다. 또한 금속 또는 반도체 표면상에 내재하는 얇은 산화막이 있는 것은 기판과 부착된 원료물질 분자사이의 주고 받는 화학반응을 하므로 본 발명의 전자-공여성 물질에 포함된다.
전자-공여성 물질의 특정실례로는 III족 원소로서 Ga, In, Al과 V족 원소로서 P, As, N등의 결합으로 이루어지는 2원시스템, 3원시스템 또는 다원시스템 III-V족 화합물 반도체, 단결정성 실리콘, 비정질실리콘과 같은 P-타입, I-타입, N-타입등의 반도체물질 ; 예를들면 텅스텐, 몰리브덴, 탄탈, 구리, 티탄, 알루미늄, 티탄-알루미늄, 질화티탄, 알루미늄-실리콘-구리, 알루미늄-팔라듐, 규화텅스텐, 규화티탄, 규화알루미늄, 규화몰리브덴, 규화탄탈등과 같은 금속, 합금 또는 규화물등이 포함된다.
한편, Al 또는 Al-Si가 선택적으로 퇴적하지 않는 표면을 형성하는 물질 즉 비-전자-공여성물질로서는 유리, 산화막, 및 열산화법, CVD등에 의해 형성된 산화실리콘, BSG, PSG, BPSG등과 같은 열적으로 질화된 막과, 플라스마 CVD법, 감압 CVD법, ECR-CVD법등에 의해 형성된 질화실리코막을 예로들 수 있다.
Al-CVD법에 의하면 개질(modifying)원소를 함유하고 주성분으로서 Al을 포함하는 금속막도 선택적으로 퇴적할 수 있고 이런 막의 질도 우수한 특성을 나타낸다.
예를들면, 수소화 알킬알루미늄가스 및 수소뿐만 아니라, SiH4, Si2H6, Si3H8, Si(CH3)4, SiCl4, SiH2Cl2, SiHCl3등과 같은 Si원소를 함유하는 가스 ; TiCl4, TiBr4, Ti(CH3)4등과 같은 Ti원소를 함유하는 가스; 비스아세틸아세토네이트구리 Cu(C5H7O2)2, 비스디피발로일메탄니트구리 Cu(C11H19O2)2, 비스헥사플루오로아세틸아세토네이트구리 Cu(C5HF6O2)2등과 같은 Cu원소를 함유하는 가스를 조합하여 도입함으로써 가스 혼합물 분위기를 형성하도록 하여 Al-Si, Al-Ti, Al-Cu, Al-Si-Ti, Al-Si-Cu 등과 같은 전도성 물질을 선택적으로 퇴적함으로써 전극을 형성할 수 있다.
또, 상술한 Al-CVD법은 상술한 바와같이 선택적으로 퇴적된 Al막 및 절연막으로서 SiO2등 위에 Al 또는 주성분으로서 Al을 포함하는 금속막을 형성하는 다음 퇴적공정을 위한 비-선택성 막형성법을 적용함으로써 선택성이 우수한 막형성 방법이며 퇴적막의 우수한 표면 특성을 부여하기 때문에, 반도체장치를 위한 배선과 같은 일반적인 목적의 용도에 적용될 수 있는 적당한 금속막을 얻을 수 있다.
본 방법은 본 발명의 바람직한 구체예로서 이후 상세히 기술한다.
그러한 금속막을 특별히 아래에 기술한다. 즉 그것은 선택적으로 퇴적된 Al, Al-Si, Al-Ti, Al-Cu, Al-Si-Ti, Al-Si-Cu와 비-선택적으로 퇴적된 Al, Al-Si, Al-Ti, Al-Cu, Al-Si-Ti, Al-Si-Cu의 조합이다. 비-선택성 퇴적을 위한 막형성방법으로서 상술한 Al-CVD법, 스퍼터링법등 이외에 다른 CVD법이 있다. 비-선택적으로 퇴적되는 금속막으로서 주성분이 W, Mo 등으로 이루어지는 금속을 사용할 수 있다.
지금부터, 특정구체예를 참조하여 본 발명을 기술하나 본 발명은 아래 기술되는 이 구체예에 한정되지 않고 본 발명의 목적을 달성할 수 있는 구성을 가진 여러 변형 구체예도 포함한다.
본 발명의 한 구체예에서 금속의 퇴적막은 적어도 두종류의 수소화알킬알루미늄가스 및 수소가스를 사용하여 기판상에 Al막을 형성할때, 램프등에 의해 기판표면을 직접 가열함으로써 형성한다.
본 발명에 따라 형성될 수 있는 주성분으로서 Al을 포함하는 금속막은 선택적으로 퇴적된 순수 Al 및 비-선택적으로 퇴적된 순수 Al의 조합, 순수 Al 및 Al-Si의 조합, 순수 Al 및 Al-Cu의 조합, Al 및 Al-Si-Cu의 조합, Al 및 Al-Ti의 조합, Al 및 Al-Si-Ti의 조합등과 같은 조합을 포함할 수 있다.
특히, 원료가스로서 수소화모노메틸알루미늄(MMAH) 및/또는 수소화디메틸알루미늄을 사용하고, 반응가스로서 H2가스를 사용하며, 이들 가스 혼합물하에서 기판표면을 직접 가열(램프가열)함으로써 우수한 품질의 Al막을 높은 퇴적속도로 형성할 수 있다. 그래서 Al막 형성동안 기판표면온도로서 바람직한 260℃∼440℃를 유지하기 위해서 기판을 저항가열하는 대신에 기판표면을 램프에 의해 직접 가열함으로써, 우수한 품질의 막을 3000 내지 5000Å/min의 높은 퇴적속도로 얻을 수 있게 된다.
상기 설명은 원료가스로서 유기알루미늄가스만을 사용하여 주성분인 Al을 포함하는 금속막으로서 순수 Al을 퇴적하는 구체예에 대해서 기술한 것이다. 본 발명에서는 또 기판상에 알루미늄-실리콘(Al-Si)과 같이 개질원소를 함유하는 알루미늄을 선택적으로 퇴적하는 동안에 기판을 직접 가열함으로써 고 퇴적속도로 우수한 막특성을 지닌 금속막을 형성할 수도 있다.
본 발명의 이 구체예에서 금속의 퇴적막은 수소화알킬알루미늄가스, 실리콘원소를 함유하는 가스 및 수소가스를 사용하여 기판상에 Al막을 헝성할때, 램프등에 의해 기판표면을 직접 가열함으로써 형성한다.
본 발명에 따라 형성될 수 있는 금속막은 개질원소를 함유하고 알루미늄을 주성분으로 포함하는 선택적으로 퇴적하는 Al-Si등과 같은 금속 및 비-선택적으로 퇴적되는 Al-Si의 조합, Al-Si, 및 Al-Cu의 조합, Al-Si 및 Al-Si-Cu의 조합, Al-Si 및 Al-Ti의 조합, Al-Si 및 Al-Si-Ti조합등과 같은 조합을 포함할 수 있다.
특히, 상술한 바의 수소화모노메틸알루미늄(MMAH) 및/또는 수소화디메틸알루미늄 및 실리콘등과 같은 개질원소를 함유하는 가스를 원료가스로서 사용하고 반응가스로서 H2가스를 사용하며, 이들 가스들의 혼합물하에 기판 표면을 직접 가열함으로써 우수한 품질의 주성분이 Al인 금속막을 고퇴적 속도로 형성할 수 있다.
그래서, Al-Si막형성동안에 기판표면온도로서 바람직한 260℃ 내지 440℃로 유지하기 위해서 기파을 저항가열하는 대신에 기판표면을 램프로 직접 가열함으로써 우수한 품질의 막을 3000 내지 5000Å/min의 고퇴적속도로 얻을 수 있다.
[금속막형성장치의 설명(1)]
먼저, 본 발명이 적용되는 바람직한 금속막형성장치로서 램프에 의한 직접 가열시스템을 사용하는 구체예를 기술한다.
제1도는 본 발명을 적용하는 바람직한 금속막 형성장치를 나타낸다.
가열수단(100)은 기판(109)의 정면과 후면쪽에 설치된 복수의 할로겐램프(102) 및 반사거울(103)의 조합으로 이루어지며, 도시되지 않은 전원에 연결된 제어기(120)에 의해 램프에 제공되는 전류를 제어함으로써 기판의 온도는 원하는 바대로 설정할 수 있다.
금속막이 그위에 형성되는 기판(109)은 용융석영등으로 제조된 투명하고 절연성이 있는 반응실(101)내의 기판홀더(110)상에 설치된다. 가스의 공급시스템은 혼합기(104)와 버불러(bubbler ; 105)를 포함하며, 또 DMAH를 수용하는 버불러(105)를 통하여 혼합기(104)에 연통된 제1가스라인인 기포발생용 수소공급 파이프(111), 혼합기(104)에 연통된 제2가스라인인 수소공급라인(111A)과 가스도입구멍(106)을 통하여 반응관(101)으로 수소가스와 DMAH가스를 도입하기 위한 가스도입라인(112)를 갖춘 가스공급라인을 포함한다. 또한 참조번호(115)는 다른 가스를 도입할때 사용되는 가스도입라인이다. 배기시스템(107)은 배기펌프를 갖추며 배기구멍(108)에 연통된 배기라인(113)을 포함한다.
이 막형성장치를 사용하여 기판표면온도는 5초 또는 그 이하동안 가열함으로써 소정온도로 안정화될 수 있다. 이 장치의 구성은 5인치 웨이퍼의 15 내지 30시이트가 한시간마다 처리될 수 있을 정도의 높은 처리량을 달성할 수 있게 한다.
직접 가열을 수행하기 위한 직접 가열수단으로서는 할로겐램프, 크세논램프등과 같은 광원이 포함될 수 있다.
보다 상세히 말하면, 기판을 설치하는 대(stage)를 통하여 전달된 열이 기판표면의 후면에서 정면으로 전도하는 것에 의해 기판면이 가열되는 저항가열의 수단이 아니라, 가열수단으로부터의 에너지가 기판표면상에 직접 변화를 일으켜 가열을 수행하는 수단이다. 광학적 역이가 UV-선을 활용함으로써 실행되는 광학 CVD법과 다르다는 것에 주의해야 한다.
[금속막 형성법의 설명(1)]
다음에, 제2도를 참조하여 본 발명이 바람직하게 적용될 수 있는 금속막형성법을 상세히 기술한다.
여러직경의 구멍(VH1,VH2)를 갖는 절연막(2)이 전자-공여성 표면을 갖추고 반도체 또는 도체물질을 포함하는 기판(1)상에 형성되어 있는 퇴적시킬 기판을 제조한다. 여기서 절연막(2)의 표면은 비-전자-공여성 표면이다(제2a도).
다음에 수소화알킬알루미늄 및 수소를 사용하는 CVD법에 따라, 주성분인 Al을 포함하는 금속막을 형성한다. 이를 위하여 기판을 반응실(101)내에 배치하고 반응실내 압력을 강하시킨후, 수소화알킬알루미늄 및 수소의 가스혼합물을 반응실로 도입한다. 램프를 켜서 기판표면의 온도를 260℃ 내지 440℃, 바람직하게는 270℃ 내지 440℃로 유지함으로써 Al이 구멍내에 선택적으로 퇴적된다. 사전실험에 의해 측정된 퇴적속도를 기초로하여 Al을 절연막표면과 거의 동일한 높이로 퇴적한다(제2b도).
다음에 반도체 소자용 배선 형성하기 위해서, Al을 전표면상에 퇴적시킨다. 이를 위해서 기판을 제1도의 반응실로부터 꺼내어 또다른 퇴적막 형성장치의 반응실상에 넣고, Al을 본 기술분야에 잘 알려진 CVD법 또는 스퍼터링법에 따라 퇴적시킨다(제2c도).
Al퇴적 메카니즘은 잘 알려진 바와같이 다음과 같다.
수소원자가 전자-공여성기판, 즉 전자를 지닌 기판(제8a도)상에 부착된 상태하에서 기판 측면을 향하여 메틸기를 갖는 DMAH가 이르렀을때, 기판의 전자는 Al과 메틸기 사이의 한 결합을 절단한다(제8b도 및 제8c도).
이때 반응은 다음과 같다 .
(CH3)2AlH +2H +2e→2CH4 ↑ +AlH
또 이 반응은 자유전자를 갖는 퇴적된 Al상에 잔류하는 수소원자에 대하여 유사하게 진행한다(제8d도). 여기서 수소원자가 부족할때, 반응가스의 수소분자는 수소원자로서 공급되도록 분해된다. 비-전자공여성 표면의 표면위에 전자가 없으므로 상술한 반응은 진행되지 않으며 Al은 퇴적되지 않는다.
그래서 고퇴적속도를 얻기위해서는 수소분자가 전자-공여성 표면상에 흡수되도록 수소분자를 수소원자로 분해하는 해리-흡착반응을 증진하는 것은 중요하다.
직접 가열은 선택퇴적을 가속화시키는 역할을 한다.
수소화알킬알루미늄으로서 DMAH와 H2를 사용하여 램프등으로 직접 가열함으로써 얻어진 Al막과 제3도에 나타난 장치에 의하여 저항가열하여 기판을 260℃까지 가열하여 얻은 Al막의 비교를 행하였다.
저항가열방법으로 얻어진 Al막은 탄소를 포함하지 않고 좋은 비저항율을 가진다는 것이 발견되었으나 막의 퇴적속도가 결코 높다고 할 수 없는 수치인 최대 800Å/min이었다. 따라서, 퇴적속도의 개선을 기판온도의 상승시키는 것으로 시도하였으나, 개악된 표면형태, 낮은 비저항 또는 선택성이 없는 샘플이 생성되었다. 그러므로, 본 발명자들은 단지 기판온도를 상승시키는 것만으로는 재생가능성에 관한 문제가 잇따라 일어나는 것을 발견하였다.
본 발명자들은 또한 DMAH의 가스유속을 증가시켜 퇴적속도의 향상을 시도하였다. 그러나, 또한 이 경우에 있어서도 개악된 표면형태를 가진 샘플이 관찰되어 이 방법도 재생가능성에 대한 문제가 상존한다는 것을 발견하였다.
대조적으로, 상기 기술된 방법에 따라 구멍부내에 퇴적된 순수 Al은 다음과 같은 우수한 특성; 즉,
(1) 힐록(hillock)의 발생확률의 감소
(2) 알로이스파이크(alloy spike)의 발생확률의 감소를 가진 단결정 구조로 생각된다.
상기 방법은 선택성과 미세작업에 우수한 퇴적방법이고, 다음의 퇴적공정으로서 비-선택퇴적방법을 적용하는 것인바, 상기의 순수 Al의 경우에 있어서와 마찬가지로 램프등에 의한 직접적 가열과 비교하기 위해, 본 발명자들은 또한 저항가열로 260℃로 기판을 가열하여 실리콘 원소를 포함한 가스, H2및 수소화알킬알루미늄으로서의 DMAH의 사용에 의해 Al-Si막을 생성하려고 시도하였다.
이 방법에 따라 얻어진 Al-Si막은 탄소를 포함하지 않고 좋은 비저항율을 가지나, 막의 퇴적속도는 결코 높다고 할 수 없는 최대 800Å/min이었다. 따라서, 퇴적속도의 개선을 기판온도의 상승으로 시도하였으나, 개악된 표면형태, 낮은 비저항 또는 비선택성을 가진 샘플이 생성되었다.
대조적으로, 직접적 가열 시스템에 의해 구멍내에 퇴적된 Al-Si막은 힐록의 낮은 발생률과 또한 알로이스파이크의 낮은 발생률을 가진 우수한 결정구조를 나타내었다.
상기 방법이 선택도에 있어서 우수한 퇴적방법이므로, 다음의 퇴적방법으로서 비-선택퇴적방법을 적용하여 상기한 바와같이 절연막인 SiO2와 선택적으로 퇴적된 Al-Si막상에 주성분으로서 Al-Si를 포함하는 금속막을 형성함에 의해, 반도체 소자의 배선에 적합한 금속막을 얻을 수 있다.
실리콘 원소를 함유한 가스는 혼합기(104) 내 제3가스선인 공급파이프(115)를 통해 공급한다.
순수 Al의 경우에 있어서와 같이 막형성장치를 사용하여, 기판표면온도는 5초 또는 그 이하동안 가열하여 바라는 온도로 안정화시킬 수 있다. 또한, 이 장치에 의해 1시간당 5인치 웨이퍼 15 내지 30시트를 처리할 수 있을 정도의 높은 처리속도를 달성할 수 있다.
본 발명의 또다른 구체예에 있어서, 다중실을 가진 금속막 형성장치를 사용하여 먼저 주성분으로서 Al을 포함하는 금속막을 CVD방법에 따라 제1막형성실에서 수소화알킬알루미늄과 수소를 사용하여 기판에 선택적으로 형성하고, 이어서 기판을 외부공기에 노출없이 제2막형성실로 이동하여 기판의 전체 표면상에 금속막을 형성한다.
다중실을 가지는 금속막 형성장치를 사용한 본 발명에 따라 형성할 수 있는 금속막의 특별한 실시예는 선택적으로 퇴적된 순수 Al과 비선택적으로 퇴적된 순수 Al의 조합, 순수 Al과 Al-Si의 조합, 순수 Al과 Al-Cu의 조합, 순수 Al과 Al-Si-Cu의 조합, 순수 Al과 Al-Ti의 조합등을 포함할 수 있다.
Al의 선택적 퇴적동안 기판의 표면온도는 수소화알킬알루미늄의 분해 온도 이상 내지 450℃ 이하의 온도, 바람직하게는 260℃에서 440℃가 적절하다.
특히, 원료가스로서 수소화 모노메틸알루미늄(MMAN) 및/또는 수소화 디메틸알루미늄(DMAH)과 반응가스로서 H2가스를 사용하고, 이들 가스의 혼합물하에서 기판표면을 가열함으로써 양질의 Al막을 높은 퇴적속도로 생성할 수 있다.
이 경우에 있어서, 더 바람직한 260℃ 내지 440℃로 Al막 형성동안의 기판표면온도를 유지함으로써, 좋은 품질의 막을 저항가열의 경우보다 더 높은 소도인 3000 내지 5000Å/min으로 얻을 수 있다.
또한, 본 발명에 따라 생성되는 금속막의 특별한 실시예는 Al-Si등과 같이 개질원소를 함유하고 알루미늄을 주성분으로 한 금속과 비선택퇴적된 Al의 조합, Al-Si와 Al-Si의 조합, Al-Si와 Al-Cu의 조합, Al-Si와 Al-Si-Cu의 조합, Al-Si와 Al-Ti의 조합, Al-Si와 AI-Si-Ti조합등의 조합을 포함할 수 있다.
Al-Si선택퇴적동안 기판의 표면온도는 수소화 알킬알루미늄의 분해온도 이상 450℃보다 낮은 온도, 바람직하게는 260℃ 내지 440℃이다. 특히, 원료가스로서 수소화 모노메틸알루미늄(MMAH) 및/또는 수소화디메틸알루미늄(DMAH), 재질원소를 포함한 가스로서 Si2H6및 반응가스로서 H2가스를 사용하고 이들 가스의 혼합물하에서 기판표면을 램프 가열하여 좋은 품질의 Al-Si막을 높은 퇴적속도로 형성할 수 있다.
또한 이 경우에 있어서 Al막 형성동안 기판표면온도를 더 바람직하게 260℃ 내지 440℃로 유지하여 좋은 품질의 막을 저항가열 경우보다 더 높은 3000 내지 5000Å/min의 속도로 얻을 수 있다.
[금속막 형성장치의 상세한 설명(2)]
본 발명에 사용된 바람직한 금속막 형성장치의 다른 구체예로서 다중실을 가지는 장치를 개시한다.
제4도 내지 제6도는 본 발명에 바람직하게 사용될 수 있는 금속막 연속 형성장치를 나타낸다.
제4도에 개시된 금속막 연속 형성장치는 로드로크(load lock) 실(11), CVD반응실(제1막형성실)(12), Rf에칭실(13), 스퍼터링실(제2막형성실)(14), 및 로드로크실(16)로 이루어져 있고, 각각의 실은 외부공기와 연속적 차단하에서 게이트 밸브(10)에 의해 서로서로 연통되게 연속적으로 나란히 위치하고 각각 배기시스템(16a 내지 16e)에 의해 배기 즉 압력을 감소시킬 수 있도록 구성되어 있다.
상술의 로드로크실(11)은 퇴적 처리전 기판 분우기를 스루풋 특성의 개선을 위해 배기후 H2분위기로 대체하기 위한 실이다.
다음의 CVD반응실(12)은 저항가열체(17)(200℃ 내지 430℃로 가열됨)를 가지는 기판홀더(18)를 구비하고 내부에 제공된 보통의 압력 또는 감압하에 기판상에 선택적 퇴적을 하기 위한 실이며 CVD용 가스가 CVD용 가스 도입선(19)을 통해 도입될 수 있도록 구성되어 있다. 다음의 Rf에칭실(13)은 선택적 퇴적후에 Ar분위기하에서 기판 표면의 세정(에칭)을 실행하기 위한 실이며, 100℃ 내지 250℃로 가열되는 기판홀더(20)와 Rf에칭용 전극선(21)이 내부에 제공되어 있고 또한 Ar가스공급선(22)에 연결되어 있다. 다음의 스퍼터링실(14)은 Ar분위기하에서 금속막을 비-선택적으로 기판표면에 스퍼터링에 의해 퇴적시키는 실이며, 200℃에서 250℃로 가열되는 기판홀더(23)와 그것위에 스퍼터링 표적물질 적재용 표적전극(24)이 내부에 제공되어 있고 또한 Ar가스 공급선(25)과 연결되어 있다. 마지막의 로드로크실(15)은 금속막 퇴적 완료후 외부공기로 기판을 옮기기전의 제어실이며 분위기를 N2로 대체할 수 있도록 구성된다.
제4도에 있어서, 상기 구조의 금속막 연속 형성장치는 공정에 따른 시간순으로 공정을 나타내도록 도시하고 있으나, 실제적으로 제5도에 개시된 바와같이, 그 구조는 상기의 로드로크실(11), CVD반응실(12), Rf에칭실(13), 스퍼터링실(14) 및 로드로크실(15)이 릴레이실인 전달실(15)과 서로 연결되어 있다. 이 구조에 있어서, 또한 로드로크실(11)은 로드로크실(15)로도 기능을 한다. 상기의 공기와 차단된 전달실(26)에 있어서, 도면에 나타난 것과 같이, AA방향으로 가역적으로 회전가능하고 또한 BB방향으로 신축가능한 아암(운반수단)(27)이 제공되어 있다.
제6도에 화살표에 의해 나타난 것처럼 외부 공기에 계속해서 노출됨 없이, 이 아암(27)에 의해 로드로크실(11)로부터 CVD실(12), Rf에칭실(13), 스퍼터링실(14), 로드로크실(15)까지 기판을 공정에 따라 연속적으로 움직일 수 있다.
제7도는 금속막 연속형성장치의 다른 구조의 구체예를 개시하는 것이며, 제4도와 같은 구성요소는 같은 기호로 표시되어 있다. 제7도의 장치가 제4도의 장치와 다른점은 할로겐 램프(30)를 사용하여 기판 표면을 직접적으로 가열한다는 것이다. 따라서, 직접적 가열에 의해, 퇴적속도는 더 개선될 수 있다. 직접적 가열의 결과로 기판홀더(18)는 부유상태에서 기판을 유지하도록 배치된 네일(31)을 가진다.
이 방법에 적용가능한 가열시스템에 있어서, 가열수단에서 에너지의 전송에 의해 기판 그 자체를 가열하는 직접가열방법의 예로는 할로겐 램프, 크세논 램프 등이 포함될 수 있다. 이와 관련하여 저항가열로서 기판상에 형성된 퇴적막을 가진 기판을 지지하는 퇴적막형성을 위한 공간에 배치된 기판지지수단상에 제공된 가열수단 등이 언급될 수 있다.
개질원소를 함유한 알루미늄막을 퇴적하는 경우에 있어서, 제4도 내지 제7도에 개시된 금속막 형성장치가 또한 상술된 바와같이 사용될 수 있다.
간략히 말해서, 유기알루미늄의 가스이외의 가스도입용 가스선을 추가로 제공할 수 있다.
다음에, 상기의 금속막 형성장치에 바람직하게 사용되는 가스공급시스템을 제9도에 도시한다.
반응실(301)의 가스도입선(312)은 혼합기(304)에 연결된다. 가스를 도입하는 여러 선이 혼합기(304)에 연결되며, 그들중 하나(311)는 수소가스 도입용이며, 냉각기(320)와 연결되어 있다. 다른 선은 원료가스 도입선(312)이며, 버블러(305)와 연결된다. 버블러는 액체원료물질의 기포발생용 운반가스 도입선(313)과 연결되며, 선(311)과 마찬가지로 냉각기(320)와 연결된다. 또한, 수소 정제기(321)가 선(327)을 통해 상류쪽에 제공한다.
수소 정제기(321)는 팔라듐 막에 의해 내부가 2개의 실로 분리되어 정제 실린더와 기본실로 된다. 원료수소공급선(326)은 두 실중 팔라듐막 외부의 기본실에 연결된다. 기본실에는 가스배기선(326)이 연통되게 제공되어, 기본실내의 원료수소 일부를 배기한다. 331은 가열 코일이다. 323은 원료수소의 에비가열실이며, 원료수소는 가열코일(332)에 의해 가열될 수 있다. 이 공정까지의 가스공급시스템, 307로 표시되는 배기시스템 및 반응실이 모아져 CVD장치를 구성한다.
CVD장치의 주요몸체에 조립된 수소정제기(321)를 제작하여 정제 실린더(330)에서 CVD반응실까지 파이프선의 길이를 1.5m 또는 그 이하로 하는 것이 바람직하다. 물론, 파이프선과 밸브의 결합부는 요구되는 바와 같이 최소로 억제된다. 이 CVD장치는 청정실에 위치하며 원료수소를 보유하는 용기(324)는 청정실 외부에 둔다. 둘은 가스선(325)으로 서로 연통되게 연결된다. 이들 파이프선은 전해 연마된 SUS로 만들어진다.
원료가스는 다음의 방법으로 상기의 장치의 사용에 의해 공급된다. 10m 또는 그 이상의 선(325)을 통해 용기(324)에서 예비가열기(323)로 공급된 수소는 여기에서 약 400℃로 가열된다. 가열된 원료수소는 약 420℃로 가열된 팔라듐에 의해 정제된다. 간략히 말하면, 순도 99.99995% 또는 그 이상의 수소가 정제 실린더(330)에 존재하며 기본실에는 더 높은 불순물 농도를 가지는 수소가 존재한다. 여기서, 수소의 적당량이 배기선(326)을 통해 배기되어 수소내 불순물 농도는 더 높게 되지 않는다.
정제된 수소는 냉각기(320)에 의해 냉각되며, 수소 일부는 혼합기(304)에 직접 공급되며, 일부는 버블러(305)로 기포발생된 수소로서 공급된다.
[금속막 형성방법의 상세한 설명(2)]
제2도와 제4도에 따라 본 발명의 금속막 형성방법의 다른 구체예를 상세히 기술한다.
상기 상세한 설명(1)에 기술된 바와 같이, 제2도에 개시된 것과 같이 퇴적할 기판을 제조한다. 기판을 제4도에 12로 나타낸 CVD반응실에 놓고, 수소황알킬알루미늄가스와 수소를 가스도입선(19)을 통해 도입한다.
기판의 온도를 260℃ 내지 440℃, 바람직하게는 270℃ 내지 440℃로 유지하여 Al을 구멍내에 선택적으로 퇴적한다(제2b도).
다음으로, Al이 선택적으로 퇴적된 기판을 외부 공기로부터 차단된 상태로 제4도에 13으로 나타낸 에칭실 속으로 옮겨 그 표면을 가볍게 에칭한다. 마찬가지로 외부 공기로부터 차단된 상태로 기판을 반응실(14)로 옮겨 금속막을 스퍼터링법 등으로 전체기판 표면에 퇴적시킨다(제2c도).
상기한 방법에 따라 구멍내에 퇴적된 Al은 다음과 같은 우수한 특성을 지닌 단결정 구조를 가진다:
(1) 감소된 힐록발생 확률
(2) 감소된 알로이스파이크 발생확률
상기한 방법은 선택성이 뛰어난 퇴적방법이고, 다음 퇴적공정으로서 비선택적 퇴적방법을 적용하여, 상기한 것처럼 선택적으로 퇴적된 Al막 및 절연막인 SiO2등 상에 주성분으로서 Al을 포함하는 금속막을 형성함으로써 반도체 장치의 배선에 적합한 금속막을 얻을 수 있다.
Al-Si에서도 마찬가지로 뛰어난 결정구조를 나타낸다.
따라서, 다음의 퇴적공정으로서, 비선택적 퇴적방법을 적용하며, 상기한 것처럼 선택적으로 퇴적된 Al-Si막 및 절연막인 SiO2등 위에 Al 또는 Al을 주성분으로 하여 이루어지는 금속막을 형성함으로써 반도체장치의 배선에 적당한 금속막을 얻을 수 있다.
이와 같이해서, 본 발명에 따르면, 구멍에 있는 Al과 절연막상의 Al의 계면특성이 향상되어, 충분히 낮은 접촉 저항율을 얻을 수 있는 배선용 금속막을 제공할 수 있다.
이하 실시예를 참고로 하여 본 발명을 설명할 것이다.
먼저 실시예 1 내지 9는 순 Al막을 선택적으로 형성한 다음 Al을 주성분으로 하는 금속막을 비선택적으로 형성한 것이고, 실시예 10 내지 16는 Si등과 같은 원소를 함유한 Al막을 선택적으로 형성하고 그런다음 주성분으로서 Al을 포함하는 금속막을 형성한 것이다. 또한, 제4도 내지 제7도에 나타낸 장치를 이용한 금속막 형성법이 실시예 17 내지 22에 참고로 기재되어 있다. 여기서 실시예 17 내지 21은 직접가열 시스템(제7도)을 사용한 장치를 이용한 실시예이고, 실시예 22는 저항가열 시스템(제4도)을 사용한 장치를 이용한 실시예이다.
[실시예 1]
먼저 기판을 제조하였다.
기판은 N-형 단결정 Si웨이퍼에 열산화하여 형성된, 두께가 8000Å인 SiO2를 가진 샘플이다. 이것은 SiO2상에 구멍 크기가 0.25μm×0.25μm 내지 100μm×100μm인 각종 구멍을 패터닝함으로써 행해지고, 이렇게 하여 밑에 있는 Si단결정이 노출된다. 제2a도는 기판의 일부를 개략적으로 나타낸다. 여기서 1은 도체기판으로서의 단결정 실리콘 기판이고, 2는 절연 막으로서의 열산화된 실리콘막이다. 이것을 샘플 1-1이라 한다. VH1과 VH2는 직경이 서로 다른 구멍이다.
기판(1)위에 Al막을 형성하는 방법은 이하와 같다.
제1도에 나타낸 장치를 사용하여, 반응실(101)을 배기 시스템(107)으로 내부가 약 1×10-8Torr로 되도록 배기한다. 그러나 반응실(101)내의 진공도가 1×10-8Torr보다 나쁘더라도 Al막은 형성될 수 있다.
이 실시예에서 DMAH는 제1가스라인(111)으로부터 공급한다. DMAH라인을 통과하는 운반가스로서 H2를 사용한다.
H2는 제2가스라인(111A)으로 흐르고, 반응실(101)내의 압력은 슬로우 리크(slow leak)밸브(도시안됨)의 열림 정도를 조절함으로써 소정의 값으로 조절한다. 이 실시예에서 대표적인 압력은 약 1.5Torr로 설정한다. DMAH라인(111)을 통해 DMAH를 반응관 속으로 도입한다. 층 압력은 약 1.5Torr이고 DMAH압력은 약 5.0×10-3Torr이다. 그런다음 램프를 켜서 웨이퍼를 직접 가열한다. 이렇게 하여 Al을 퇴적시켰다.
소정의 퇴적시간이 경과한 후 DMAH의 공급을 일단 멈춘다. 이 공정에 퇴적되는 Al막의 소정의 퇴적시간은 Si(단결정 실리콘 기판(1))위의 Al 막두께가 SiO2(열산화 실리콘막(2))의 막두께와 같아질 때까지의 시간이다. 이때 직접 가열에 의한 기판표면온도는 270℃로 유지한다. 상기 공정을 제1퇴적공정이라 한다. 지금까지의 공정에 따르면 Al막(3)은 제2b도에 나타낸 바와같이 구멍내에 선택적으로 퇴적된다.
다음으로, 배기상태를 깨뜨리지 않고서 웨이퍼를 스퍼터링 장치내에 배치하고 Al을 스퍼터링으로 SiO2막 위에 퇴적한다. 이 공정은 비선택적 퇴적공정이다. 이것을 제2 Al막 퇴적공정이라 한다.
이때의 막형성 조건은 하기와 같다.
Al을 타겟(target)으로 사용하여 10-1내지 10-3Torr의 압력하에서 Ar분위기에서 5 내지 10kW의 DC전력을 부여함으로써 막을 형성한다. 이때 기판 온도는 저항 가열로 200℃로 유지한다.
제2 Al막 퇴적공정에 따르면 Al막(4)이 제2c도에 나타낸 것처럼 10000Å/min의 퇴적속도로 SiO2막(2)위에 형성할 수 있다. Al막을 상기한 방법으로 형성하였다.
또한, 마찬가지로 제조된 기판을 다시 사용하되, 그러나 이번에는 직접 가열로 기판 표면 온도를 280℃ 내지 480℃로 설정하여 제1퇴적공정에 따라 Al막을 형성하였다. 여기서, 제1퇴적공정과 제2퇴적공정에서의 기타 막형성 조건은 모두 같았다.
또한 제1퇴적공정 동안 기판 표면 온도를 200℃ 내지 260℃와 490℃ 내지 550℃로 설정함으로써 Al막을 형성하였다. 결과는 표 1에 나타내었다.
[표 1a]
Figure kpo00001
[표 1b]
Figure kpo00002
표 1에서 알 수 있듯이, 직접 가열도 260 내지 440℃인 기판 표면 온도에서 Al은 3000 내지 5000Å/min의 퇴적속도로 구멍내에 선택적으로 퇴적되었다.
260 내지 440℃의 기판온도에서 구멍내의 Al막의 특성을 살펴본 결과, 탄소가 함유되여 있지 않고, 저항율이 2.8 내지 3.4
Figure kpo00003
·cm, 반사율이 90 내지 95%, 1μm이상인 힐록 밀도가 0 내지 10cm-2이고, 실질적으로 스파이크 발생(0.15μm접합의 파괴확률)이 없어 우수한 것으로 밝혀졌다.
물론 스프터링으로 그 위에 형성된 Al막의 접촉은 그 아래에 있는 Al막의 표면특성이 뛰어나기 때문에 양호하다.
대조적으로, 200℃ 내지 250℃인 기판 표면 온도에서는 퇴적속도가 1000 내지 1500Å/min으로 낮아, 스루픗 또한 7 내지 10시이트/hr로 낮았다.
한편, 기판 표면 온도가 440℃를 넘을 경우, 반사율은 60%이하로 되었고 1μm이상인 힐록 밀도는 10 내지 104cm-2로 되었고, 스파이크 발생율은 0 내지 30%로 되어 구멍내의 Al막의 특성이 저하되었다.
다음으로, 상기한 방법에 따라, 이하 기재할 구성을 가진 기판(샘플)에 Al막을 형성하있다. 제1기판 표면 물질인 탄결정 실리콘위에 CVD법에 따라 제2기판 표면 물질로서 산화실리콘막을 형성하고, 그런다음 사진평판화 공정에 따라 패터닝하여 단결정 실리콘 표면을 부분적으로 노출시켰다. 열 샨화 SiO2막은 두께가 7000Å이고 단결정 실리콘의 노출부, 즉 구멍의 크기는 2.5μm×3μm 내지 10μm×10μm이었다. 이와같이해서 샘플 1-2를 제조하였다(이하 그러한 샘플을 "CVD SiO2(이하 SiO2로 약기)/단결정 실리콘"로 나타낸다).
샘플 1-3은 정상 압력 CVD로 형성된 붕소-도우프(dope) 산화막(이하 BSG라 약기함)/단결정 실리콘이다. 샘플 1-4는 정상 압력 CVD로 형성된 인-도우프 산화막(이하 PSG라 약기함)/단결정 실리콘이다. 샘플 1-5는 정상 압력 CVD로 형성된 인- 및 붕소-도우프 산화막(이하 BSPG로 약기함)/단결정 실리콘이다. 샘플 1-6은 플라즈마 CVD로 형성된 질화막(이하 P-SiN으로 약기함)/단결정 실리콘이다. 샘플 1-7은 열질화막(이하 T-SiN으로 약기함)/단결정 실리콘이다. 샘플 1-8은 저압 DCVD로 형성된 질화막(이하 LP-SiN으로 약기함)이다. 샘플 1-9는 ECR장치로 형성된 질화막(이하 ECR-SiN으로 약기함)/단결정 실리콘이다. 또한 아래 나타낸 제1기판 표면 물질과 제2기판 표면 물질의 모든 조합에 따라 샘플 1-11 내지 1-179를 제조하였다.
제1기판 표면 물질로서, 단결정 실리콘(단결정 Si), 다결정 실리콘(다결정 Si), 비정질 실리콘(비정질 Si), 텅스텐(W), 몰리브덴(Mo), 탄탈(Ta), 규화 텅스텐(WSi), 규화 티타늄(TiSi), 알루미늄(Al), 알루미늄 실리콘(Al-Si), 티타늄 알루미늄(Al-Ti), 질화 티타늄(Ti-N), 구리(Cu), 알루미늄 실리콘 구리(Al-Si-Cu), 알루미늄팔라듐(Al-Pd), 티타늄(Tl), 규화몰리브덴(Mo-Si), 규화탄탈(Ta-Si)를 사용하였다. 제2기판 표면 물질로는 T-SiO2, SiO2, BSG, PSG, BPSG, P-SiN, T-SiN, LP-SiN, ECR-SiN을 사용하였다. 상기 모든 샘플에 대해서 양호한 Al막을 얻을 수 있었다.
[실시예 2]
실시예 1과 같은 제1 Al퇴적공정을 한 후 제2퇴적공정으로서 트리메틸알루미늄(TMA)을 사용하여 CVD방법을 사용하여 전체 표면에 Al막을 형성함으로써 실시예 2를 수행하였다. 기판으로서 실시예 1(샘플1-1)에서 사용된 것과 같은 구성을 가진 것을 제조하였다. 상기와 같은 제1퇴적공정에 따라서 구멍내에 Al이 퇴적된 기판을 CVD장치내에 배치하였다.
원료 가스로서 트리메틸알루미늄(TMA)을 사용하고, TMA와 H2가스의 혼합가스 분위기에서 전체 기판표면에 Al막을 형성하였다. 이 실시예에서 제2퇴적공정에 따라서 500Å/min의 퇴적속도로 Al막을 퇴적시켰는 바, 이 막은 저항율이 3.3 내지 3.5μ
Figure kpo00004
·cm으로서 이동저항이 우수하였다.
[실시예 3]
본 발명에 따른 실시예 3에 있어서, 제1도에 나타난 장치, 원료 가스로서 DMAH, 반응 가스로서 수소가스를 사용하고, 할로겐 램프로 기판의 표면을 직접 가열함으로써 알루미늄(Al)막을 형성한다.
기판으로서 실시예 1과 마찬가지로 0.25평방 μm 내지 100평방 μm의 구멍(홀)을 복수개 가지는 SiO2막으로 피복한 단결정 실리콘 웨이퍼를 제조하였다. 이 기판에 대해서 CVD방법에 따른 제1 Al막 퇴적공정과 스퍼터링 방법에 따른 제2 Al-Si막 퇴적공정을 하기와 같이 실시하여 Al막을 형성하였다.
실시예 1과 같은 방법에 따라서, Al퇴적을 위해 반응실(101)내로 DMAH 및 수소를 이동시켰다. 전체압력 1.5Torr, DMAH분압 1.5×10-4Torr 및 기판의 표면온도 270℃로 제1 Al 막 형성공정의 조건을 설정하였다.
상기와 같은 제1 Al퇴적공정에 따라서, 여러 직경의 구멍내에 3000 내지 5000Å/min의 퇴적속도로 Al을 퇴적함으로써 양호한 선택성이 얻어졌다. 이어서 기판을 스퍼터링 장치내에 배치하고 SiO2및 선택적으로 퇴적된 Al을 포함하는 전체 표면 위에 5000Å의 두께로 Al-Si를 퇴적시켰다. 이때의 퇴적속도는 10000Å/min이었다.
또한 같은 방법으로 기판으로서 실시예 1과 동일한 샘플 1-11 내지 1-179를 사용하여 Al막을 형성하였다. 모든 샘플에 있어서 제1 및 제2퇴적공정을 통해 양호한 Al막을 형성할 수 있었다.
상기 실험에서 기판의 표면 온도를 270℃로 설정하였지만, 이 조건을 변화시켜 200℃로부터 550℃까지 10℃씩 변화시켜 Al막을 형성시켰다. 제1 Al퇴적공정에 따른 상기 각각의 샘플의 Al막의 특성은 표 1에 나타낸 것과 유사하였다.
[실시예 4]
실시예 4에서는 실시예 1과 같은 제1 Al퇴적공정을 실시한 후, 제2퇴적공정으로서 TMA를 사용한CVD방법을 이용하여 전체 표면위에 Al-Si막을 형성한다. 기판으로서 실시예 1(샘플 1-1)에서 사용한 것과 같은 구성을 갖는 것을 제조하였다.
상기 제1 Al퇴적공정에 따라서 구멍내에 Al이 퇴적된 기판을 CVD장치내에 배치하였다. 원료가스로서 Si2H6 및 트리메틸알루미늄(TMA)을 사용하고, 이것과 수소가스의 혼합 가스 분위기에서 전체 기판의 표면에 Al-Si막을 퇴적시켰다. 이 실시예에서 제2퇴적공정에 따라서 퇴적속도 500Å/min으로 Al-Si막을 퇴적시켰는 바, 이 막은 저항율이 3.3 내지 3.5μ
Figure kpo00005
·cm로서 이동저항이 우수하였다.
[실시예 5]
실시예 5에서는 실시예 1과 같은 제1 Al퇴적공정을 시행한 후, 제2퇴적공정으로서 스퍼터링을 행하여 전체 표면 기판 위에 Al-Cu막을 형성한다. 기판으로서 실시예 1(샘플 1-1)에서 사용한 것과 같은 구성을 갖는 것을 제조하였다.
상기와 같은 제1 Al퇴적공정에 따라서 구멍내에 선택적으로 Al을 퇴적시킨 후, 이 기판을 스퍼터링 장치내에 배치하였다. 스퍼터링을 하는 동안의 막형성 조건은 하기와 같다. 타겟으로서 Al-Cu(0.5%)를 사용하고 5×10-3Torr의 Ar분위기에서 DC전력 7kW를 인가하였다. 이 실시예에서 제2퇴적공정에 따라서, 1000Å/min의 퇴적속도로 Al-Cu막을 퇴적시켰는 바, 이 막은 저항율이 3.0 내지 3.3μ
Figure kpo00006
·cm로서 이동저항이 우수하였다.
[실시예 6]
실시예 6에서는 실시예 1과 같이 제1 Al퇴적공정을 시행한 후, 제2퇴적 공정으로서 TMA 및 비스아세틸아세토네이트구리 Cu(C5H7O2)2를 사용하여 CVD방법에 따라서 Al-Cu막을 형성한다.
실시예 1(샘플 1-1)과 같은 구성을 갖는 것을 기판으로서 제조하였다.
상기 제1퇴적공정에 따라서 구멍내에 Al을 선택적으로 퇴적한 후, 이 기판을 CVD장치내에 배치하였다. 원료 가스로서는 TMA 및 Cu 함유 가스인 Cu(C5H7O2)2를 사용하여 전체 기판표면에 Al-Cu막을 형성하였다.
이 실시예의 제2퇴적공정에 따라서 500Å/min의 퇴적속도로 Al-Cu막을 형성하였는바, 이 막은 저항율이 3.3 내지 3.5μ
Figure kpo00007
·cm로서 이동저항이 우수하였다.
[실시예 7]
실시예 7에서는 실시예 1과 같은 제1 Al퇴적공정을 시행한 후, 제2퇴적공정으로서 스퍼터링에 따라 전체 기판 표면에 Al-Si-Cu막을 형성하였다. 기판으로서 실시예 1(샘플 1-1)에서 사용한 것과 같은 구성을 갖는 것을 제조하였다.
상기와 같은 제1 Al퇴적공정에 따라서 구멍내에 Al을 선택적으로 퇴적시킨 후, 스퍼터링 창치내에 기판을 배치하였다. 스퍼터링을 하는 동안의 막형성 조건은 다음과 같다. 타겟으로서 Al-Si(0.5%)-Cu(0.5%)를 사용했고, Ar분위기에서 DC전력 7kW를 인가하였다.
이 실시예의 제2퇴적공정에 따라서 10000Å/min의 퇴적속도로 Al-Si-Cu막을 퇴적시켰는 바, 이 막은 저항율이 3.0 내지 3.3μ
Figure kpo00008
m로서 이동저항이 우수하였다.
[실시예 8]
실시예 8은 실시예 1과 같은 제1 Al퇴적공정을 시행한 후, 제2퇴적공정으로서 TMA, 비스아세틸아세토네이트구리 Cu(C5H7O2)6, H2및 Si2H6사용하여 CVD방법에 따라 Al-Si-Cu막을 형성하는 것을 나타낸다.
기판으로서 실시예 1(샘플 1-1)에서 사용한 것과 같은 구성을 갖는 것을 제조하였다. 상기와 같은 제1Al퇴적공정에 따라 구멍내에 Al을 선택적으로 퇴적시킨 후, 기판을 CVD장치내에 배치하였다. 원료가스로서는 Si를 함유하는 가스인 Si2H6, TMA 및 Cu를 함유하는 가스인 Cu(C5H7O2)2를 사용하고, 전체 기판표면위에 Al-Si-Cu막을 퇴적시켰다.
이 실시예의 제2퇴적공정에 따라서 500Å/min이 퇴적속도로 Al-Si-Cu막을 퇴적시켰는 바, 이 막은 저항율이 3.3 내지 3.5μ
Figure kpo00009
·cm로서 이동저항이 우수하였다.
[실시예 9]
실시예 9는 실시예 1과 같은 제1 Al퇴적공정을 시행한 후, 제2퇴적공정으로서 스퍼터링에 따라 전체 기판 표면 위에 Al-Ti막을 형성하는 것을 나타낸다. 기판으로서 실시예 1(샘플 1-1)에서 사용한 것과 같은 구성을 갖는 것을 제조하였다.
상기와 같은 제1 Al퇴적공정에 따라 구멍내에 Al을 선택적으로 퇴적시킨 후, 이 기판을 스퍼터링 장치내에 배치하였다. 스퍼터링을 하는 동안의 막형성조건은 다음과 같다.
타켓으로서 Al-Ti(0.5%)를 사용하고, Ar분위기에서 DC전력 7kW를 인가하였다. 이 실시예의 제2퇴적공정에 따라서 퇴적속도 10000Å/min으로 Al-Ti막을 퇴적시켰는 바, 이 막은 저항율이 3.0 내지 3.3μΩ·cm로서 이동저항이 우수하였다.
이상와 같이 실시예 1 내지 9를 설명하였으나, 제1퇴적공정에서 Al을 퇴적시키고 제2공정에서 CVD에 따라 Al-Ti를 퇴적시키는 것도 가능하다. 제1공정에서 Al을 퇴적시키고 제2공정에서 스퍼링 방법 또는CVD방법에 따라 Al-Si-Ti를 퇴적시키는 것도 가능하다.
[비교실험예 1]
제3도에 나타난 CVD장치를 사용하여 실시예 1(샘플 1-1 내지 1-179)에서 사용한 것과 같은 구성을 갖는 것을 제조했고, 200℃ 내지 650℃의 넓은 온도범위에서 저항 가열에 의해 간접적으로 기판을 가열하는 실험을 하였다.
그 결과 모든 샘플에서 구멍내에 Al이 우수한 선택성으로 퇴적되었지만, 이때의 퇴적속도는 상기 실시예와 비교하여 100 내지 800Å/min로서 약 1자리수만큼 열등하였다.
제3도에서 11은 반응실, 12는 히터, 13은 홀더, 14는 믹서, 15는 버블러, 16는 가스도입공, 17은 배기시스템, 18은 배기구멍, 19는 기판, 20은 가스도입관, 21은 DMAN가스를 공급하기 위한 가스 공급관, 21A는 H2가스를 공급하기 위한 가스 공급관이고 22는 배기관이다.
이상과 같이 실시예 1 내지 9에서, 기판위에 알루미늄을 선택적으로 퇴적하는 동안 기판을 직접 가열하기 때문에 막 특성이 우수한 금속막이 높온 퇴적속도로 형성될 수 있다는 효과가 있다.
[실시예 10]
먼저 기판을 제조하였다. 기판은 N-형 단결정 웨이퍼 상에 열 산화에 의해 SiO2가 8000Å의 두께로 형성된 샘플이다. 이것은 SiO2위에 0.25μm×0.25μm 내지 100μm×100μm의 여러 구멍크기를 갖는 구멍을 패턴화함으로서 밑에 있는 Si단결정을 노출시켜 얻어진다. 제2a도는 기판의 부분을 개략적으로 나타낸다. 여기서 1은 전도성 기판으로서 단결정 실리콘 기판이고, 2는 절연막으로서 열적으로 산화된 실리콘 막이다. 이것을 샘플 1-1이라 한다. VH1 및 VH2는 서로 직경이 다른 구멍이다.
기판(1)위에 Al-Si막을 형성하는 방법을 아래에 기재한다.
제1도에 나타낸 장치를 사용해서 배기 시스템(107)으로 반응실(101)의 내부를 약 1×10-8Torr까지 배기시킨다. 그러나 반응실(101)의 배기도가 1×10-8Torr이상인 경우에도 Al-Si막이 또한 형성될 수 있다.
이 실시예에서 DMAH는 제1가스관(111)으로 공급하고 동시에 Si2H6를 제3가스관(115)으로 첨가한다. DMAH관을 통과하는 운반가스로는 H2를 사용한다. H2는 제2가스관(111A)을 통해서 흐르고, 반응실(101)내의 압력을 도시하지 않은 슬로우 래크밸브의 구멍을 조절하여 소정치로 제어한다. 이 실시예에서 전형적인 압력은 약 1.5Torr이다. DMAH관(111)을 통해서 반응관에 DMAH를 도입한다. 전체 압력은 약 1.5Torr이고 DMAH분압은 약 1.5×10-4Torr이고 Si2H6분압은 2×10-6Torr이다. 그후 램프를 비추어 웨이퍼를 직접 가열한다. 따라서 Al-Si가 퇴적한다.
Al-Si막을 형성하는 동안 제2원료가스로서 Si를 함유하는 가스로서는 Si2H6, SiH4, Si3H8, Si(CH3)4, SiCl4, SiH2Cl2또는 SiH3Cl이 사용될 수 있다.
DMAH, H2, 및 Si2H6같은 Si원료가스를 첨가하여, Si를 0.5 내지 2.0% 함유하는 Al-Si를 퇴적시킬수 있다. 반응관의 압력은 0.05 내지 760Torr, 바람직하게는 0.1 내지 0.8Torr이고, 기판의 온도는 260℃내지 440℃이며, DMAH분압은 반응관내의 압력의 1×10-5배 내지 1.3×10-3배이고 Si2H6분압은 반응관 내압의 1×10-7내지 1×10-4배로 하여 Al-Si를 퇴적시킨다.
소정의 퇴적시간이 경과한 후, DMAH의 공급을 우선 중단한다. 이 공정에서 퇴적된 Al막의 소정의 퇴적시간은 Si(단결정 실리콘 기판 1)위에 Al-Si막의 두께가 SiO2(열에 의해 산화된 실리콘 막 2)의 막두께와 동일하게 될 때까지의 시간이다.
이때 직접 가열에 의한 기판 표면의 온도는 270℃이다. 상기 공정을 제1퇴적공정이라고 한다. 지금까지의 공정에 따라서 Al-Si막(3)이 제2b도에 나타난 구멍내에 선택적으로 퇴적된다. 그후 웨이퍼를 스퍼터링 장치내에 배치하고 Al-Si를 SiO2막(2)위에 또한 퇴적한다. 이 공정은 비선택적이 퇴적공정이다. 이것을 제2 Al-Si막 퇴적공정이라 한다.
이때에 막형성조건은 아래와 같다. 타겟으로서 Al-Si을 사용하여, 10-1내지 10-3Torr의 압력하의 Ar분위기에서 5 내지 10kW의 DC전력을 가하여 막을 형성한다. 이때에 기판의 온도는 저항가열에 의하여 200℃로 한다.
제2 Al-Si막 퇴적공정에 따라, Al-Si막(4)을 제2(C)도에 나타난 것처럼 1000Å/min의 퇴적속도로 SiO2막(2)상에 형성할 수 있다. Al-Si막을 이상에서 설명한 방법에 따라 형성했다.
또한, 마찬가지로 제조된 기판을 다시 사용하고, 다만 이때 직접가열에 의하여 280℃ 내지 480℃로 기판표면온도를 설정하여 Al-Si막을 제1퇴적공정에 따라 제조하였다. 여기에, 제1퇴적공정에서의 다른 막형성조전과 제2퇴적공정에서의 막형조건이 모두 동일하게 하였다. 또한, Al-Si막은 제1퇴적공정동안 200℃ 내지 260℃와 490℃ 내지 550℃로 기판표면온도를 설정하여 형성하였다. 그 결과는 상기 표 1에 나타낸 것과 같았다.
표 1로부터 알 수 있듯이 직접가열에 의하여 260 내지 440℃의 영역에 달하는 기판표면온도에서, Al-Si는 3000 내지 5000Å/min의 퇴적속도로 선택적으로 구멍내에 퇴적된다. 260 내지 440℃의 기판온도에서의 구멍내 Al-Si막의 특성의 시험결과, 탄소는 포함되지 않고, 2.8 내지 3.4μΩ·cm의 저항율, 90 내지 95%의 반사율, 0 내지 10cm-2의 1μm이상의 힐록밀도, 실질적으로 스파이크발생이 없는(0.15μm접합의 파괴확률) 양호한 것으로 나타났다. 물론, 스퍼터링에 의하여 그위에 형성된 Al막과의 접속은 그 아래에 Al-Si막의 뛰어난 표면특성때문에 양호한 것으로 나타났다. 대조적으로, 200 내지 250℃의 기판표면온도에서, 퇴적속도는 1000 내지 1500Å/min으로 낮아서, 스루풋도 7 내지 10시트/hr으로 낮았다.
다른 한편으로, 기판표면온도가 440℃를 초과할때, 반사율은 60% 또는 그 이하이고, 1μm이상의 힐록밀도는 10 내지 104cm-2, 스파이크 발생율은 0 내지 30%이어서 구멍내의 Al-Si막의 특성이 저하되었다.
다음에, 상기와 같은 방법에 따라, Al-Si막을 다음에 설명될 구성을 가지는 기판(샘플)상에 형성하였다. 제1기판표면물질로서 단결정질 실리콘 상에, SiO2막을 CVD방법에 따라 제2기판표면물질로서 형성하였고, 부분적으로 노출된 단결정 실리콘 표면을 가지도록 하기 위하여 사진평판화 공정에 따라 패터닝을 하였다. 열적으로 산화된 SiO2막은 7000Å의 두께를 가지며, 단결정 실리콘의 노출된 부분 즉 구멍의 크기는 2.5μm×3μm 내지 10μm×10μm이었다. 이같이해서 샘플 1-2를 제조하였다(이하 그러한 샘플을 "CVD SiO2(이하 SiO2로 약기)/단결정 실리콘"이라 한다).
샘플 1-3은 정상 압력 CVD로 형성된 붕소-도우프 산화막(이하 BSG라 약기함)/단결정 실리콘이다. 샘플 1-4는 정상 압력 CVD로 형성된 인-도우프 산화막(이하 PSG라 약기함)/단결정 실리콘이다. 샘플 1-5는 정상 압력 CVD로 형성된 인- 및 붕소-도우프 산화막(이하 BSPG로 약기함)/단결정 실리콘이다. 샘플 1-6은 플라즈마 CVD로 형성된 질화막(이하 P-SiN으로 약기함)/단결정 실리콘이다. 샘플 1-7은 열질화막(이하 T-SiN으로 약기함)/단결정 실리콘이다. 샘플 1-8은 저압 DCVD로 형성된 질화막(이하 LP-SiN으로 약기함)/단결정 실리콘이다. 샘플 1-9는 ECR장치로 형성된 질화막(이하 ECR-SiN으로 약기함)/단결정 실리콘이다. 또한 아래 나타낸 제1기판 표면 물질과 제2기판 표면 물질의 모든 조합에 따라 샘플 1-11 내지 1-179를 제조하였다.
제1기판표면물질로서, 단결정 실리콘(단결정 Si), 다결정 실리콘(다결정 Si), 비정질 실리콘(비정절 Si), 텅스텐(W), 몰리브덴(Mo), 탄탈(Ta), 규화텅스텐 (WSi), 규화티타늄(TiSi), 알루미늄(Al), 알루미늄 실리콘(Al-Si), 티타늄 알루미늄(Al-Ti), 질화티타늄(Ti-N), 구리(Cu), 알루미늄 실리콘 구리(Al-Si-Cu), 알루미늄팔라듐(Al-PD×, 티타늄(Ti), 규화몰리브덴(Mo-Si), 규화탄탈(Ta-Si)을 사용하였다.
제2기판 표면물질로서는 T-SiO2, SiO2, BSG, PSG, BPSG, P-SiN, T-SiN, LP-SiN, ECR-SiN을 사용했다. 상기에서 언급된 모든 샘플에 대하여 양호한 Al-Si막을 형성할 수 있었다.
[실시예 11]
실시예 10에서처럼 동일한 제1 Al-Si퇴적공정을 시행하고, 이어서 제2퇴적 공정으로서 트리메틸알루미늄(TMA)을 사용하는 CVD방법을 사용하여 전체표면상에 Al-Si막을 형성하여 실시예 11을 수행하였다. 기판으로서, 실시예 10(샘플 1-1)에서 사용된 것과 동일 구성을 가지는 것을 제조했다. 상기에서 언급된 제1 Al-Si퇴적공정에 따라, 구멍내에 퇴적된 Al-Si를 가지는 기판을 CVD장치내에 배치하였다.
원료가스로서, 트리메틸알루미늄(TMA)이 사용되었고 Al-Si막을 H2가스와의 혼합가스 분위기하에서 전체기판표면상에 형성하였다. 이 실시예에서 제2퇴적공정에 따라, Al-Si막을 500Å/min의 퇴적속도로 퇴적하였는바, 이 막은 3.3 내지 3.5μΩ·cm의 저항율을 가지는 이동저항이 우수한 막이었다.
[실시예 12]
실시예 12는 실시예 10과 동일한 제1 Al-Si퇴적공정을 수행한후에, 제2퇴적공정으로서 스퍼터링에 의하여 전체 기판표면상에 Al-Cu막을 형성하는 것을 나타낸다. 기판으로서, 실시예 10(샘플 1-1)에서 사용된 것과 동일 구성을 가지는 것을 제조하였다. Al-Si를 상기에서 언급된 바와같이 제1 Al-Si퇴적공정에 따라 구멍내에 선택적으로 퇴적시킨 후에, 기판을 스퍼터링 장치내에 배치했다. 스퍼터링 동안 막형성조건은 다음과 같다. 타겟으로서, Al-Cu(0.5%)가 사용되었고, 5×410-3Torr의 Ar대기에서 7kW의 DC전력을 인가했다. 이 실시예에서, 제2퇴적공정에 따라, Al-Cu막을 10000Å/min의 퇴적속도로 퇴적시켰고, 이때의 막은 3.0 내지 3.3μΩ·cm의 저항율을 가지는 이동저항이 양호한 막이었다.
[실시예 13]
실시예 13은 실시예 10과 같이 제1 Al-Si퇴적공정을 수행한후, 제2퇴적공정으로서 TMA와 비스아세틸아세토네이트구리 Cu(C5H7O2)2를 사용하여 CVD방법에 따라 전 표면상에 Al-Cu막을 형성하는 것을 나타냈다. 기판으로서, 실시예 10(샘플 1-1)에서 사용된 것과 같은 구성을 가지는 것을 제조했다.
상기에서 설명한 바와같이 제1 Al-Si퇴적공정에 따라, 구멍내에 Al을 선택적 퇴적한 후에, 기판을 CVD장치내에 배치했다. 원료가스로서, TMA와 Cu를 함유하는 가스인 Cu(C5H7O2)2를 사용하여 Al-Cu막을 전체기판 표면상에 퇴적하였다. 본예의 제2퇴적공정에 따라, Al-Cu막이 500Å/min의 퇴적속도로 퇴적되었고 그 막은 3.3 내지 3.5μΩ·cm의 저항율을 가지는 이동 저항이 탁월한 막이었다.
[실시예 14]
실시예 14는 실시예 10과 같은 제1 Al-Si퇴적공정은 수행한 후에, 제2퇴적공정으로서 스프터링에 따라 전체기판표면상에 Al-Si-Cu막을 형성하는 것을 나타낸다. 기판으로서, 실시예 10에서 사용된 것과 동일구성을 가지는 것을 제조하였다.
상기에서 언급된 바와같이 제1 Al-Si퇴적공정에 따라, 구멍내에 Al-Si를 선택퇴적한 후에, 기판을 스퍼터링 장치내에 배치하였다. 스퍼터링동안 막형성조건은 다음과 같다. 타겟으로서, Al-Si(0.5%) -Cu(0.5%)를 사용했고, Ar분위기에서 7kW의 DC전력을 인가했다.
본 예에서 제2퇴적공정에 따라, Al-Si-Cu막이 1000Å/min의 퇴적속도로 퇴적되었고, 그 막은 3.0 내지 3.3μΩ·cm의 저항율을 가지는 이동저항이 뛰어난 막이었다.
[실시예 15]
실시예 15는 실시예 10에서와 같은 제1 Al퇴적공정을 수행한후에, 비스아세틸아세토네이트구리(Cu(C5H7O2)5), H2및 Si2H6를 사용한 CVD방법에 따라 Al-Si-Cu막을 형성하는 것을 나타낸다. 기판으로서, 실시예 10(샘플 1-1)에 사용된 것과 같은 구성을 가지는 것을 제조하였다. 상기에서 언급반 바와같이 제1 Al-Si퇴적공정에 따라 구멍내에 Al-Si의 선택적 퇴적후에, 기판을 CVD장치내에 배치하였다. 원료가스로서, TMA, Si를 포함하는 가스로서 Si2H6및 Cu를 포함하는 가스로서 Cu(C5H7O2)2를 사용하였고, Al-Si-Cu막을 전체기판표면상에 퇴적시켰다.
이 실시예의 제2퇴적공정에 따라, Al-Si-Cu막이 500Å/min이 퇴적속도로 퇴적되었는바, 이 막은 3.3내지 3.5μΩ·cm의 저항율을 가지는 이동저항이 뛰어난 막이었다.
[실시예 16]
실시예 16은 실시예 10과 동일한 제1 Al-Si퇴적공정을 수행한 후에, 제2퇴적공정으로서 스퍼터링에 따라 전체기판표면상에 Al-Ti막을 형성하는 것을 나타낸다.
기판으로서, 실시예 10(샘플 1-1)에서 사용된 것과 동일 구성을 가지는 것을 제조하였다. 상기에서 언급된 바와같이 제1 Al-Si퇴적공정에 따라 구멍내에 Al-Si를 선택적으로 퇴적한 후에, 기판을 스프터링 장치내에 배치하였다. 스퍼터링동안 막형성조건은 다음과 같다. 타겟으로서, Al-Ti(0.5%)를 사용하였고, Ar분위기중에서 7kW의 DC전력을 인가했다.
이 실시예에서, 제2퇴적공정에 따라, Al-Ti막이 10000Å/min의 퇴적속도로 퇴적되었는바, 이 막은 3.0 내지 3.3μΩ·cm의 저항율을 가지는 이동저항이 탁월한 막이었다. 실시예 10 내지 16에 관하여 위에서 설명했지만, 이와는 달리 제1퇴적공정에서 Al-Si를 퇴적시키고 제2퇴적공정에서 CVD법에 따라 Al-Ti을 퇴적시키는 것이 가능하다. 또한 제1공정에서 Al-Ti를 퇴적시키고 제2공정에서 스퍼터링 방법 또는 DVD방법에 따라 Al-Si-Ti를 퇴적시키는 것이 가능하다.
[비교실험예 2]
제3도에 나타낸 CVD장치를 사용하여 실시예 10(샘플 1-1 내지 1-179)에서 사용되는 기판의 구성을 가지는 기판을 제조하여, 200℃ 내지 650℃의 넓은 온도조건하에서 간접적인 저항가열에 의한 실험을 수행하였다. 결과적으로, 탁월한 선택도를 가지는 Al-Si가 모든 샘플의 구멍내에 퇴적되었지만 그때에 퇴적속도는 상기에서 언급된 실시예에 비하여 100 내지 800Å/min로서 약 한자리수만큼 더 낮았다. 제3도에서 11은 반응실, 12는 히터, 13은 홀더, 14는 믹서, 15는 버블러, 16은 가스도입공, 17은 배기시스템, 18은 배기구멍, 19는 기판, 20은 가스도입라인, 21은 DMAH가스를 공급하기 위한 가스공급라인, 21A는 H2가스를 공급하는 가스공급라인이고, 22는 배기라인이다.
상기에 기술한 실시예 10 내지 16에서, 기판은 기판상에 알루미늄이 선택적으로 퇴적하는 동안에 직접가열되기 때문에, 탁월한 막 특성을 가지는 금속막이 높은 퇴적속도로 형성될 수 있는 효과가 있다.
[실시예 17]
처음에 기판을 제조한다. 기판은 N형 단결정 웨이퍼상에 열산화에 의하여 형성되는 80000Å두께의 SiO2를 가지는 샘플이다. 이것은 SiO2상에 0.25μm×0.25μm 내지 100μm×100μm의 다양한 크기를 가지는 구멍을 패터닝하여 밑에 있는 Si단결정을 노출시켜 얻는다. 제2a도는 기판의 일부를 개략적으로 나타난다. 여기에서 1은 전도성 기판으로서 단결정 실리콘기판이며, 2는 절연막으로서 열적으로 산화된 실리콘막이다.이것을 샘플 1-1이라 한다. VH1과 VH2는 서로 다른 직경을 가지는 구멍(노출된 부분)이다.
기판(1)상에 Al막을 형성하는 공정은 다음과 같다.
처음에, 기판(1)을 로드로크실(11)내에 배치한다. 로드로크실(11)에 상기한 바와같이 수소를 주입하여 수소분위기하의 실로되게 한다. 반응실(12)의 내부를 배기시스템(10)에 의하여 약 1×10-8Torr로 배기시킨다. 그러나, Al막은 반응실(12)내의 배기도가 1×10-8Torr보다 높을지라도 또한 형성될 수 있다.
DMAH는 나타내지 않은 가스라인으로부터 공급한다. DMAH라인을 통하는 운반가스로서는 H2를 사용한다. 나타나지 않은 제2가스라인은 반응가스인 H2용이며, 반응실(12)내의 압력은 나타나지 않은 슬로우리크밸브의 구멍을 제어함으로써 소정값으로 제어한다.
이 경우에 전형적인 압력은 약 1.5Torr로 정해진다. DMAH는 DMAH라인을 통하여 반응관내로 도입한다. 총 압력은 약 1.5Torr이며, DMAH분압은 약 5.0×10-3Torr이다. 이어서, 전류를 기판 홀더(18)의 저항 발열부재(17)를 통하여 흐르게 하여 이로써 Al이 퇴적된다.
소정 퇴적시간의 경과후에, DMAH의 공급을 일단 중단한다. 이 공정에서 퇴적된 Al막의 소정 퇴적시간은 Si(단결정 실리콘기판 1)상의 Al막 두께가 SiO2(열산화 실리콘막 2)의 막두께와 동일하게 될때가지의 시간이다.
이때 직접 가열에 의한 기판 표면의 온도는 270℃이다. 상기 공정을 제1퇴적공정이라 하며, 여기까지의 공정에 따라, Al막(3)은 제2b도에 나타난 바와같이 구멍내에 선택적으로 퇴적된다.
상기 언급된 Al의 퇴적완성후에, CVD반응실(12)을 5×10-3Torr의 배기도에 이를 때까지 배기시스템(10)에 의하여 배기시킨다. 동시에, Rf에칭실(13)을 5×10-6Torr 또는 그 이하로 배기시킨다. 양 실들이 상기 배기도에 이른 것을 확인한후, 게이트 밸브(10)를 개방하고, 운반수단(아암 ; 27)을 사용하여 기판을 CVD반응실(12)로부터 Rf에칭실(13)로 이동하고, 게이트밸브(10)을 폐쇄한다.
기판이 Rf에칭실(13)로 운반될때, Rf에칭실(13)은 10-6Torr 또는 그 이하의 배기도에 이를때까지 배기시스템(10)으로 배기시킨다. 다음에, 아르곤을 Rf에칭용 아르곤 공급라인에 공급하여, Rf에칭실(13)을 10-1내지 10-3Torr의 아르곤 분위기로 유지시킨다. Rf에칭용 기판홀더(20)는 200℃로 유지한다. 100W의 RF를 60초동안 Rf에칭용 전극(21)에 공급하며, 이로서 아르곤의 방전이 RF에칭실(13)내에서 발생하여 아르곤 이온이 기판표면을 에칭시켜 CVD퇴적막의 표면층이 제거된다.
이 경우에, 에칭 깊이는 산화물에 상당하며 약 100Å이다.
본 설명에 있어서, CVD퇴적막의 표면에칭을 Rf에칭실에서 실행했지만, 진공상태에서 운반된 기판의CVD막의 표층은 산소등을 포함하지 않기때문에, 어떠한 Rf에칭도 실행될 수 없다. 이 경우에, CVD반응실(12)과 스퍼터링실(14)사이의 온도차이가 클때, Rf에칭실(13)은 단시간내에 온도 변화를 이루기 위한 온도변화실로서 기능을 한다.
Rf에칭실(13)에서, Rf에칭의 완성후, 아르곤의 유입을 중단하고 Rf에칭실(13)내의 아르곤을 배기시킨다. Rf에칭실(13)을 5×10-6Torr로 배기시키고 스퍼터링실(14)을 5×10-6Torr이하로 배기시킨후, 게이트밸브(10)를 연다. 이어서, 기판을 아암(27)을 사용하여 Rf에칭실(13)로부터 스퍼터링실(14)로 옮기고, 다음에 그후 게이트 밸브(10)를 폐쇄한다. 기판이 스퍼터링실(14)내로 운반되었을때, 기판 홀더(23)를 Rf에칭실(13)과 마찬가지로 10-1내지 10-3Torr의 아르곤 분위기의 250℃로 설정한다.
본 실시예에서 아르곤의 방전을 DC 7kW전력에서 수행하여 아르곤 이온으로 타겟물질을 깎아내고, 이에 의해 기판상에 10000Å/분의 퇴적 속도로 Al-Si를 퇴적시킨다. 이 공정은 비선택적 퇴적공정이다.
이 공정을 제2 Al막 퇴적공정이라 한다.
5000Å의 Al막을 기판상에 퇴적한 후, 아르곤 유입 및 DC전력의 인가를 중단한다. 로드로크실(11, 15)을 5×10-3Torr이하로 배기한 후에 게이트 밸브(10)를 열고 기판을 제거한다. 게이트 밸브(10)의 폐쇄 후에 N2가스를 분위기압에 도달될때까지 로드로크실(11, 15)내로 흘려넣고 기판을 게이트 밸브(10)를 통해 장치의 외부로 이동시킨다.
상기한 제2 Al막 퇴적공정에서 막형성조건은 아래에 개시하는 바와같다. 타겟으로 Al을 사용하여, 막을 10-1내지 10-3Torr의 압력하에 Ar분위기에서 5 내지 10kW의 DC전력을 인가함으로써 형성한다. 이때의 기판 온도는 저항 가열에 의해서 200℃로 한다.
상기한 바와같이 제2 Al막 퇴적공정에 따라, Al막 (4)은 제2c도에 나타난 바와같이 10000Å/분의 퇴적속도로 SiO2막 (2)에 형성시킬 수 있다. Al막을 상기한 바와같은 방법에 따라 형성했다.
또한 같은 방법으로 제조한 기판을 다시 사용하되 직접 가열에 의해 표면기판 온도를 280℃ 내지 480℃로 설정함으로서 Al막을 제1퇴적공정에 따라 제조했다. 여기에서 제1퇴적공정의 다른 막 형성조건과 제2퇴적공정의 막 형성조건은 모두 동일하였다.
또한, 제1퇴적공정 동안에 기판표면 온도를 200℃ 내지 260℃ 및 490℃ 내지 550℃로 설정함으로써 Al막을 형성했다. 결과는 표 1에 나타난 바와 동일한 것으로 판명되었다.
표 1에서 알 수 있는 바와같이, 직접 가열에 의한 260℃ 내지 440℃의 기판 표면온도 범위에서 Al은 3000 내지 5000Å/분의 퇴적속도로 구멍내에 선택적으로 퇴적되었다.
260℃ 내지 440℃의 기판 표면온도에서 구멍내의 Al막 특성의 실험결과로서, 탄소가 함유되어 있지않고, 저항율이 2.8 내지 3.4μΩ·cm, 반사율이 90 내지 95%, 1μm이상의 힐록밀도가 0 내지 10cm-2이고, 실제로 스파이크 발생(0.15μm접합의 파괴확률)이 없어 양호한 것으로 판명되었다.
물론, 스퍼팅에 의해서 형성된 Al막과의 접속은 그 아래의 Al막의 양호한 표면특성으로 인하여 양호한것으로 나타냈다. 반면, 200℃ 내지 250℃의 기판표면온도에서, 퇴적속도는 1000 내지 1500Å/분으로 낮으며, 이것에 의해 스루풋은 7 내지 10시이트/hr로 역시 낮다.
한편, 기판 표면온도가 440℃를 넘을때, 반사율은 60%이하가 되며, 1μm이상의 힐록밀도는 10 내지 104cm-2이며 스파이크 발생은 0 내지 30%이어서 구멍내의 Al막의 특성이 저하되었다.
다음, 상기한 바와같은 방법에 따라, Al막을 아래에 개시된 바와같은 구성의 기판(샘플)상에 형성하였다.
제1기판 표면물질로서 단결정 실리콘상에, 제2기판 표면 물질로서 산화실리콘막을 CVD방법에 따라 형성하고, 다음에 사진평판화 공정에 따라 패터닝하여 단결정 실리콘 표면을 부분적으로 노출시켰다.
열적으로 산화된 SiO2막은 두께가 7000Å이고, 단결정 실리콘의 노출된 부분, 말하자면 구멍의 크기는 0.25μm×0.25μm 내지 10μm×10μm이었다. 이렇게, 샘플 1-2을 제조하였다(이하 이러한 샘플은 "CVD SiO2(이하 SiO2로 약기)/단결정 실리콘"이라한다). 샘플 1-3은 정상 압력 CVD로 형성된 붕소-도우프(dope) 산화막(이하 BSG라 약기함)/단결정 실리콘이다. 샘플 1-4는 정상 압력 CVD로 형성된 인-도우프 산화막(이하 PSG라 약기함)/단결정 실리콘이다. 샘플 1-5는 정상 압력 CVD로 형성된 인- 및 붕소-도우프 산화막(이하 BSPG로 약기함)/단결정 실리콘이다. 샘플 1-6은 플라즈마 CVD로 형성된 질화막(이하 P-SiN으로 약기함)/단결정 실리콘이다. 샘플 1-7은 열질화막(이하 T-SiN으로 약기함)/단결정 실리콘이다. 샘플 1-8은 저압 DCVD로 형성된 절화막(이하 LP-SiN으로 약기함)/단결정 실리콘이다. 샘플 1-9는 ECR장치로 형성된 질화막(이하 ECR-SiN으로 약기함)/단결정 실리콘이다. 또한 아래 나타낸 제1기판 표면 물질과 제2기판 표면 물질의 모든 조합에 따라 샘플 1-11 내지 1-179를 제조하였다.
제1기판 표면 물질로서, 단결정 실리콘(단결정 Si), 다결정 실리콘(다결정 Si), 비정질 실리콘(비정질 Si), 텅스텐(W), 몰리브덴(Mo), 탄탈(Ta), 규화 텅스텐(WSi), 규화 티타늄(TiSi), 알루미늄(Al), 알루미늄 실리콘(Al-Si), 티타늄 알루미늄(Al-Ti), 질화 티타늄(Ti-N), 구리(Cu), 알루미늄 실리콘 구리(Al-Si-Cu), 알루미늄 팔라듐(Al-Pd), 티타늄(Ti), 규화 몰리브덴(Mo-Si), 규화 탄탈(Ta-Si)를 사용하였다. 제2기판 표면 물질로는 T-SiO2, SiO2, BSG, PSG, BPSG, P-SiN, T-SiN, LP-SiN, ECR-SiN을 사용하였다.
상기 모든 샘플에 대해서 양호한 Al막을 얻을 수 있었다.
[실시예 18]
실시예 l8는, 제7도에 나타난 장치를 사용하여 원료가스로서 DMAH와 반응가스로 수소가스를 사용하고 할로겐 램프(30)에 의해서 기판표면을 직접 가열함으로써, Al막을 형성하는 것을 나타나고 있다.
실시예 17에서와 마찬가지로, 기판으로서 0.25평방 μm 내지 100평방 μm의 다수의 구멍을 가진 SiO2막으로 피복된 단결정 실리콘 웨이퍼를 제조했다. 기판상에 이하 설명될 CVD방법에 따른 제1 Al막 퇴적공정을 실시하고 스퍼터링 방법에 따른 제2 Al-Si막 퇴적공정을 수행하여 Al막을 형성했다.
실시예 17에서와 같은 동일한 공정에 따라, DMAH와 수소를 Al퇴적을 위하여 CVD반응실로 이동시켰다. 제1 Al막 형성공정의 조건은 전체압력 1.5Torr, DMAH분압 1.5×10-4Torr, 및 기판표면의 온도 270℃ 이었다.
상기 설명된 제1 Al퇴적공정에 따라, Al은 다양한 크기의 구멍내에 3000 내지 5000A/분의 퇴적속도로 퇴적하였고, 양질의 선택성이 얻어졌다. 그 다음에 기판을 스퍼터링실(14)내에 배치함으로써, Al-Si을 SiO2와 선택적으로 퇴적된 Al을 포함한 전체 표면상에 5000Å의 두께로 퇴적시켰다. 이때의 퇴적속도는 10000Å/분이다. 또한, 동일한 방법으로 실시예 17에서 사용한 기판과 동일한 샘플 1-11 내지 1-179의 사용하여 Al막을 형성했다. 전체샘플에 있어서, 양질의 Al막을 제1 및 제2퇴적공정을 통해서 형성할 수 있었다.
상기 실험에 있어서, 기판표면의 온도는 270℃로 했으며, Al막은 매 10℃씩 200℃로부터 500℃까지 조건을 변화시켜 형성했다. 전체 각각의 샘플의 제1 Al퇴적공정에 따른 Al막의 특성은 표 1에 나타난 것과 동일한 것으로 판명되었다.
[실시예 19]
실시예 19는 실시예 17에서와 동일한 제1 Al퇴적공정을 수행한후, 제2퇴적공정으로서 스퍼터링함으로써 전체기판 표면상에 Al-Cu막을 형성하는 것을 나타내는 것이다. 기판으로서는 실시예 17에서 사용된 것과 동일한 구성을 갖는 기판(샘플 1-1)을 제조했다.
Al을 상기 설명한 바와같이 제1 Al퇴적공정에 따라 구멍내에 선택적으로 퇴적한후, 기판을 스퍼터링장치(14)내에 배치했다. 스퍼터링 동안의 막형성조건은 하기하는 바와같다. 타겟으로서, Al-Cu(0.5%)를 사용했고, 5×10-3Torr의 AR분위기에서 DC전력 7kW를 인가했다. 이 실시예에서 제2퇴적공정에 따라, Al-Cu막은 10000Å/분의 퇴적속도로 퇴적되었으며, 이 막은 저항율이 3.0 내지 3.3μΩ·cm로서 이동저항이 우수하였다.
[실시예 20]
실시예 20은 실시예 17에서와 동일한 제1 Al퇴적공정을 수행한후, 제2퇴적공정으로서 스퍼터링을 하여 전체 기판표면상에 Al-Si-Cu막을 형성하는 것이다. 기판으로서, 실시예 17에서 사용된 것과 동일한 구성을 한 기판(샘플 1-1)을 제조했다.
상기 설명된 바와같이 제1 Al-Si퇴적공정에 따라 구멍내에 Al을 선택적 퇴적한후, 기판을 스퍼터링실(14)내에 배치했다. 스퍼터링 동안의 막형성 조건은 다응과 같다. 타겟으로서, Al-Si(0.5%)-Cu(0.5%)을 사용했으며, DC전력은 AR분위기에서 7kW를 인가했다.
본 실시예에서는 제2퇴적공정에 따라, Al-Si-Cu막은 10000Å/분의 속도로 퇴적되었으며, 이막은 그저항율이 3.0 내지 3.3μΩ·cm로서 이동저항이 우수하였다.
[실시예 21]
실시예 21은 실시예 17에서와 동일한 제1 Al퇴적공정을 수행한 후, 제2퇴적공정으로서 스퍼터링을 하여 전체기판 표면상에 Al-Ti막을 형성하는 것이다. 기판으로서, 실시예 17(샘플 1-1)에서 사용된 것과 동일한 구성을 갖는 기판(샘플 1-1)을 제조했다.
상기 설명된 바와같이 제1 Al퇴적공정에 따라 구멍내에 Al을 선택퇴적한 후, 기판을 스퍼터링실(14)내에 배치했다. 스퍼터링 동안의 막형성 조건은 다음과 같다. 타겟으로서, Al-Ti(0.5)를 사용하였고, 스퍼터링은 아르곤 분위기에서 DC전력 7kW인가하여 수행했다.
본 실시예에서 제2퇴적공정에 따라, Al-Ti막은 10000Å/분의 속도로 퇴적되었으며, 이막은 저항율이 3.0 내지 3.3μΩ·cm로서 이동저항이 우수하였다.
[실시예 22]
제4도에 나타난 금속막 연속형성 장치를 사용하여 저항 가열에 의해 200℃ 내지 650℃의 온도조건하에서 상기 기판상에 제17실시예에서와 같은 방법으로 막형성을 수행했다.
그 결과, 160℃ 내지 450℃의 저항가열에 의한 온도 조건하에서, 탄소가 포함되지 않고, 약 3μΩ·cm의 적은 저항율 및 고반사율을 가지는 양질의 막을 얻었다. 더 바람직하게는, 260℃ 내지 440℃에서, 퇴적속도는 100 내지 800Å/분으로 더 높았고, 도한 도선 수명도 길었다.
가장 바람직하게, 270℃ 내지 350℃의 온도범위내에서, 힐록밀도는 매우 작았고, 또한 알로이 스파이크의 발생확율도 낮았다.
상기 제17 내지 22실시예에서 기술된 것과는 다르게, 제1퇴적공정에서 Al를 퇴적하고 제2퇴적공정에서 Al-Si-Ti를 퇴적하는 것도 가능하다.
상기에서 기술된 바와같은 제17 내지 22실시예에서, 연속퇴적은 기판상에 알루미늄의 선택적 퇴적후에 외부공기에 기판을 노출시키지 않고 비-선택적으로 금속막을 퇴적시켜 실행하므로, 단차 피복, 전기이동등과 같은 양호한 막특성을 가지는 금속막을 높은 퇴적속도로 형성할 수 있다.
이하에서, 제4도(저항가열) 및 제7도(직접가열)에 나타난 장치를 사용함으로써 수행되는 실시예(23-28)를 기술한다. 제23-27실시예는 보다 바람직한 것인 직접 가열 시스템(제7도)의 장치를 사용하는 것이고 제28실시예는 저항가열 시스템(제4도)의 장치를 사용하는 것이다.
[실시예 23]
먼저 기판이 제조된다. 기판은 N-형 단결정 웨이퍼상에 열산화에 의해 형성된 8000Å두께의 SiO2를 가지는 샘플이다. 이것은 SiO2상에 0.25μm×0.25μm 내지 100μm×100μm의 다양한 크기를 가지는 구멍을 패터닝함으로써 얻어지며, 이에 의해 밑에 있는 Si단결정이 노출된다. 제2a도는 개략적으로 기판의 일부를 나타낸다. 여기서, 1은 도전체 기판으로서의 단결정 실리콘 기판이며, 2는 절연막(층)으로서 열산화된 실리콘막이다. 이것을 샘플 1-1이라 한다. VH1과 VH2는 구멍(노출부)이며, 서로 다른 직경을 가진다.
기판(1)상에서 Al-Si막이 형성하는 공정을 이하에 기술한다. 먼저, 기판(1)을 로드로크실(11)내에 배치한다. 로드로크실(11)내로 상기에서 기술된 수소로 도입하여 수소분위기를 형성한다. 반응실(12)을 배기시스템(10)으로 내부가 약 1×10-8Torr로 배기한다.
그러나, Al-Si막은 반응실(12)내의 배기도가 1×10-8Torr보다 나쁠지라도 형성될 수 있다.
DMAH 및 Si2H6를 나타나지 않는 가스라인으로 공급한다. DMAH선을 통하는 운반가스로서는 H2를 사용한다. 나타나지 않은 제2가스선은 반응가스인 H2용이며, 반응실(12)내의 압력은 나타나지 않은 슬로우 리크밸브의 열림정도를 제어함으로써 소정치로 제어한다. 이 경우에서 대표적인 압력은 약 1.5Torr이다. DMAH선을 통하여 DMAH를 반응관내로 공급한다. 총 압력은 약 1.5Torr이고, DMAH의 분압은 약 1.5×10-4Torr이며 Si2H6의 분압은 2×10-6Torr이다. 다음에, 램프의 불을 키고 웨이퍼를 직접 가열한다. 따라서, Al-Si가 퇴적된다.
Al-Si막을 형성하는 동안 제2원료가스인 Si를 포함하는 가스로서는, Si2H6, SiH4, Si3H8, Si(CH3)4, SiCl4, SiH2Cl2, SiH3Cl을 사용할 수 있다. DMAH, H2및 Si2H6등과 같은 Si원료가스를 가함으로서 Si를 0.5 내지 2.0% 포함하는 Al-Si를 퇴적할 수 있다. 반응관압은 0.05 내지 760Torr이고, 바람직하게는 0.1내지 0.8Torr이고, 기판온도는 260℃ 내지 440℃이며, DMAH분압은 반응관내의 압력의 1×10-5배 내지 1.3×10-3때이며, 반응관내의 Si2H6분압은 1×10-7내지 1×10-4배이며, 이렇게 함으로써 Al-Si를 퇴적한다.
소정 퇴적시간의 경과후에 DMAH의 공급은 일단 중단한다. 이 공정에서 퇴적되는 Al-Si막의 소정 퇴적시간은 Si(단결정 실리콘 기판 1)상의 Al-Si막의 두께가 SiO2(열산화 실리콘막 2)의 막두께와 같게되는 시간이다.
이때 직접 가열에 의한 기판 표면의 온도는 270℃로 설정한다. 상기 공정을 제1퇴적공정이라 한다. 지금까지의 공정에 따라 Al-Si막(3)을 제2b도에 나타난 바와같이 구멍안에 선택적으로 퇴적한다.
상기 Al-Si의 퇴적 완료후에, CVD반응실(12)를 배기도가 5×10-3Torr이하에 도달할때까지 배기시스템(10)에 의하여 배기한다. 동시에 Rf에칭실(13)은 5×10-6Torr이하로 배기한다. 양실이 상기 배기도에 도달했다는 것을 확인한 후에, 게이트 밸브(10)를 열고, 기판을 CVD반응실(12)로부터 Rf에칭실(13)로 운반수단(아암)(27)을 사용하여 이동하고, 게이트 밸브(10)를 닫는다. 기판이 Rf에칭실(13)로 운반될때, Rf에칭실(13)은 배기도가 10-6Torr이하에 도달할때까지 배기시스템(10)으로 배기한다.
다음에 아르곤을 Rf에칭을 위하여 아르곤 공급선(22)으로 공급하여, Rf에칭실(13)을 10-1내지 10-3Torr의 아르곤 분위기로 유지한다. Rf에칭을 위한 기판홀더(20)는 200℃로 유지한다. 100W의 Rf를 Rf에칭을 위해 60초동안 전극(21)에 공급하여, 아르곤 방전을 Rf에칭실(13)내에 발생시켜 아르곤이온으로 기판표면을 에칭하고, CVD퇴적막의 표면층을 제거하도록한다. 이 경우에 에칭 깊이는 산화물에 상당하는 약 100Å이다.
여기에서 CVD퇴적막의 표면에칭은 Rf에칭실에서 실행되지만, 진공상태에서 운반된 기판의 CVD막의 표면층은 산소등을 함유하지 않으므로, Rf에칭이 실행될수 없다. 이 경우에 Rf에칭실(13)은 CVD반응실(12)과 스퍼터링실(14)간의 온도차가 클때, 단시간내에 온도변화를 시키는 온도 변화실로서 기능을 한다.
Rf에칭실(13)에서 Rf에칭의 완성후에, 아르곤의 유입을 정지하고 Rf에칭실(13) 내의 아르곤을 배기시킨다. Rf에칭실(13)이 5×10-6Torr로 배기되고 스프터링실(14)이 5×10-6Torr이하로 배기된 후에, 게이트밸브(10)를 연다. 다음에 기판을 아암(27)으로 Rf에칭실(13)에서 스프터링실(14)로 이동한 후에 게이트 밸브(10)를 닫는다. 기판이 스퍼터링실(14)로 운반될때 기판홀더(23)는 Rf에칭실(13)과 같은 10-1내지 10-3Torr의 아르곤 분위기에서 250℃로 설정한다. 본 실시예에서 아르곤 방전은 DC 7kW의 전력으로 실행하여 타겟 물질 Al-Si(0.5%)을 아르곤 이온으로 깍아내어, 기판위에서 10000Å/분이 퇴적속도로 Al-Si를 퇴적한다. 이 공정은 비선택 퇴적공정이다.
이 공정을 제2 Al막 퇴적공정이라 한다. 5000Å의 Al-Si막을 기판상에 퇴적한 후에 아르곤의 유입과 DC전력 공급을 중단한다. 로드로크실(11,15)을 5×10-3Torr이하로 배기한 후에, 게이트 밸브(10)를 열고, 기판을 이동한다. 게이트 밸브(10)를 닫은후에, N2가스를 분위기압에 도달할때까지 로드로크실(11)(15)안으로 흘려 보내고, 기판을 게이트밸브(10)를 통하여 장치외부로 이동시킨다.
상기 제2 Al막 퇴적공정에서의 막 형성조건을 이하에 기술한다. 타겟으로서 Al-Si를 사용함으로써 5 내지 10kW의 DC전력을 10-1내지 10-3Torr압력하의 Ar분위기에서 인가하여 막을 형성한다. 이때의 기판온도는 저항가열에 의하여 200℃로 성정한다.
상기와 같은 제2금속막 퇴적공정에 따라, Al-Si막(4)을 제2c도에 나타낸 바와 같이 10000Å/hr의 퇴적속도로 SiO2막(2)상에 형성할 수 있다. Al을 상기 방법에 따라 퇴적했다.
또한 다시 마찬가지로 제조된 기판을 사용하되, 이때에 직접 가열에 의해 280℃ 내지 480℃로 기판 표면온도를 설정함으로써, Al-Si막을 제1퇴적공정에 따라 형성했다. 여기서 제1 및 제2퇴적 공정에서의 다른 막형성 조건은 모두 동일하게 했다.
또한 제1퇴적공정동안 200℃ 내지 260℃와 490℃ 내지 550℃로 기판표면 온도를 설정하여 Al-Si막을 형성했다. 그 결과는 앞서 표 1에서 나타난 것과 동일하다는 것이 발전되었다. 표 1로부터 알 수 있는 바와같이 직접 가열에 의하여 260℃ 내지 440℃의 기판 표면온도로 구멍내에 3000 내지 5000Å/분의 퇴적속도로 Al이 선택적으로 퇴적되었다. 260℃ 내지 440℃범위의 기판표면 온도범위에서 퇴적된 Al막의 특성을 실험한 결과, 이 막은 탄소를 함유하지 않았으며, 저항률이 2.8 내지 3.4μΩ·cm이고, 반사율은 90 내지 95%이고 1μm이상의 힐록밀도는 0 내지 10cm-2이었으며 스파이크발생(0.15μm접합의 파괴확률)이 없는 양호한 것으로 판명되었다.
물론 스프터링에 의하여 형성된 Al-Si막의 접촉은 밑에 있는 Al-Si막의 양호한 표면특성으로 인하여 탁월한 것으로 판명되었다. 반면 200℃ 내지 250℃의 기판표면온도에서 퇴적속도는 1000 내지 1500Å/분으로 낮았고, 이로써 스루풋은 7 내지 10시이트/hr로 낮았다.
한편 기판표면온도가 440℃를 초과할때 반사율은 60%이하, 1μm이상의 힐록밀도는 10 내지 104cm-2, 스파이크 발생은 0 내지 30%로 되어 구멍내의 Al-Si막의 특성은 저하되었다.
다음에 상기한 방법에 따라 Al-Si막을 아래와 같은 구성을 갖는 기판(샘플)상에 형성했다.
제1기판 표면물질인 단결정 실리콘상에 실리콘 산화막을 CVD법에 따라 제2기판 표면 물질로서 형성했으며, 다음에 사진평활화 공정에 따라 패터링하여 단결정 실리콘 표면을 부분적으로 노출되게 하였다.
열산화 SiO2막의 두께는 7000Å이었으며 단결정 실리콘의 노출된 부분 즉 구멍의 크기는 0.25μm×0.25μm 내지 10μm×10μm이었다. 이로서 샘플 1-2를 제조했다(이하에서 이런 샘플은 "CVD SiO2(SiO2로 약칭함)/단결정 실리콘"이라 한다). 샘플 1-3은 정상 압력 CVD로 형성된 붕소 도핑처리된 산화막(이하 BSG라 약기함)/단결정 실리콘이다. 샘플 1-4는 정상 압력 CVD에 의하여 형성된 인-도우프 산화막(이하 PSG라 약칭함)/단결정 실리콘이다. 샘플 1-5는 정상 압력 CVD에 의하여 형성된 인- 및 붕소 도핑처리된 산화막(이하 BSPG로 약칭함)/단결정 실리콘이다. 샘플 1-6은 플라즈마 CVD에 의하여 형성된 질화막(이하 P-SiN이라한다)/단결정 실리콘이다. 샘플 1-7은 열질화막(이하 T-SiN으로 약칭함)/단결정 실리콘이다. 샘플 1-8은 저압 DCVD에 의하여 형성된 질화막(이하 LP-SiN으로 약칭함)/단결정 실리콘이다. 샘플 1-9는 ECR장치에 의하여 형성된 질화막(이하 ECR-SiN으로 약칭함)/단결정 실리콘이다. 또한 하기와는 바와 같은 제1기판 표면 물질과 제2기판 표면 물질의 모든 조합에 따라 샘플 1-11 내지 1-179를 제조하였다.
제1기판 표면 물질로서는 단결정 실리콘(단결정 Si), 다결정 실리콘(다결정 Si), 비정질 실리콘(비결정 Si), 텅스텐(W), 몰리브덴(Mo), 탄탈(Ta), 규화 텅스텐(WSi), 규화 티타늄(TiSi), 알루미늄(Al), 알루미늄 실리콘(AI-Si), 티타늄 알루미늄(Al-Ti), 질화 티타늄(Ti-N), 구리(Cu), 알루미늄 실리콘 구리(Al-Si-Cu), 알루미늄 팔라듐(Al-Pd), 티타늄(Ti), 규화 몰리브덴(Mo-Si), 규화 탄탈(Ta-Si)등을 사용했다. 제2기판 표면 물질로는 T-SiO2, SiO2, BSG, PSG, BPSG, P-SiN, T-SiN, LP-SiN, ECR-SiN등을 사용했다. 상기한 모든 샘플에 있어서 양호한 Al막을 형성시킬 수 있었다.
[실시예 24]
본 발명예 따른 실시예 24는 원료가스로서 DMAH 및 Si2H6와 반응가스로서 수소가스를 사용하는 제7도에 나타낸 장치를 사용하여 할로겐 램프(30)에 의하여 기판표면을 직접 가열함으로써 알루미늄-실리콘(Al-Si)을 형성시킨다.
기판으로써 0∼25μ㎡ 내지 100μ㎡의 여러가지 크기의 복수의 구멍을 가지고 있는 SiO2막으로 덮힌 단결정 실리콘 웨이퍼를 실시예 23과 마찬가지로 제조하였다. 기판위에 하기하는 바와 같은 CVD방법에 따라 제1 Al-Si막 퇴적공정과, 스퍼터링법에 따라 제2 Al-Si막 퇴적공정을 수행하여 금속막을 형성했다.
실시예 23과 동일한 공정에 따라 DMAH, Si2H8및 수소를 CVD반응실(12)로 운반하여 Al-Si퇴적을 수행했다.
제1 Al-Si막 형성공정의 조건은 전체 압력이 1.5Torr, DMAH분압이 1.5×10-4Torr, 기판표면온도가 270℃었다.
상기한 바와같은 제1 Al-Si퇴적공정에 따라, Al-Si를 퇴적속도 3000 내지 5000Å/분으로 여러가지 직경의 구멍내로 퇴적했고, 이로써 양호한 선택성을 얻을 수 있었다. 그다음, 상기 기판을 스퍼터링실(14)내에 배치하여서 SiO2및 선택적으로 퇴적된 Al-Si를 포함하는 전표면에 Al-Si를 두께 5000Å로 퇴적시켰다. 이때 퇴적속도는 10000Å/분이었다.
더욱이, 상기와 동일한 방법에 따라 기판으로써 실시예 23와 동일한 샘플 1-11 내지 1-179를 사용하여 Al-Si막을 형성시켰다. 모든 샘플에 있어서 제1퇴적공정과 제2퇴적공정을 통하여 양호한 금속막이 형성되었다.
상기 실험에 있어서, 기판 표면온도는 270℃로 설정했고, 이러한 조건을 200 내지 550℃에서 매 10℃씩 변호시켜서 금속 Al막을 형성했다.
각각의 모든 샘플의 제1 Al-S1퇴적공정에 따른 Al-Si막의 특성은 표 1에 나타낸 것과 같은 것으로 판명되었다.
[실시예 25]
실시예 25는 실시예 23에서와 동일한 제1 Al-Si퇴적공정을 행하고 나서, 제2퇴적공정으로써 스퍼터링에 의하여 기판 전체 표면에 Al-Cu막을 형성시키는 것을 나타내는 것이다. 기판으로써 실시예 23에서 사용된 것(샘플 1-1)과 동일한 구성을 이루는 기판을 제조하였다.
상기 제1 Al-Si퇴적공정에 따라 구멍내에 Al-Si를 선택적으로 퇴적시킨 다음, 이 기판을 스퍼터링실(14)내에 배치시켰다. 스퍼터링하는 동안에 막 형성조건은 하기와 같다.
타겟으로서 Al-Cu(0.5%)를 사용하였고 5×10-3Torr의 Ar분위기하에서 DC전력을 7kW로 하였다.
본 실시예에서의 제2퇴적공정에 따라 Al-Cu막은 퇴적속도 10000Å/분으로 퇴적되었는데, 이막은 저항율이 3.0 내지 3.3μΩ·cm로서 이동저항이 탁월하였다.
[실시예 26]
실시예 26은 실시예 23과 동일하게 제1 Al-Si퇴적공정을 수행한 후, 제2퇴적공정으로서 스퍼터링에 따라 전체 기판표면위에 Al-Si-Cu막을 형성하는 것을 나타낸다. 기판으로서는 실시예 23(샘플 1-1)에서 사용된 것과 동일한 구성을 갖고 있는 것을 제조하였다.
상술한 것처럼 제1 Al-Si퇴적공정에 따라 구멍내에 Al-Si를 선태적으로 퇴적한 후에, 기판을 스퍼터링실(14)내에 배치했다. 스퍼터링 동안의 막형성 조건은 다음과 같다. 타겟으로서 Al-Si(0.5%)-Cu(0.5%)를 사용하고, Ar분위기에서 DC전력을 7kW로 사용했다.
본 실시예에서 제2퇴적공정에 따라 Al-Si-Cu막이 10000Å/분의 퇴적속도로 퇴적되었는데, 이 막은 저항율이 3.0 내지 3.3μΩ·cm로서 이동저항이 우수했다.
[실시예 27]
실시예 27은 실시예 23과 동일하게 제1 Al-Si퇴적공정을 수행한 후, 제2퇴적공정으로서 스퍼터링에 따라 전체 기판표면위에 Al-Ti막을 형성시키는 것을 기술하는 것이다. 기판으로서 실시예 23(샘플 1-1)에서 사용된 것과 동일한 구성을 갖고 있는 것을 제조하였다.
상술한 것처럼 제1 Al-Si퇴적공정에 따라 구멍내에 Al을 선택적으로 퇴적시킨 후, 기판을 스퍼터링실(14)내에 배치하였다.
스퍼터링 동안의 막형성조건은 다음과 같다. 타겟으로서 Al-Ti(0.5%)를 사용하고, Ar분위기내에서 스퍼터링을 수행하고 DC전력을 7kW로 사용했다.
본 실시예에서 제2퇴적공정에 따라, Al-Ti막이 10000Å/분의 퇴적속도로 퇴적되는데, 이 막은 저항율이 3.0 내지 3.3μΩ·cm로서 이동저항이 우수했다.
[실시예 28]
제4도에 나타나 있는 금속막 연속형성장치를 이용하여, 저항가열에 의한 200℃ 내지 650℃의 온도조건에서 막을 상기한 기판위에 실시예 23에서와 동일한 방식으로 형성시켰다.
그 결과로서, 160℃ 내지 450℃의 저항가열에 의한 온도조건에서는 저항율이 약 3μΩ·㎝로 작고, 반사율이 높은 양호한 품질의 탄소를 함유하지 않은 막을 얻었다. 보다 바람직하게는, 260℃ 내지 440℃에서 퇴적속도가 100 내지 800Å/분으로서 보다 높았고, 배선수명도 길었다.
가장 바람직하게는, 온도는 270℃ 내지 350℃이고, 이 범위에서 힐록밀도는 극히 작았고, 알로이스파이크의 발성확률도 낮았다.
실시예 23 내지 28에 대하여 상술하였지만, 제1퇴적공정에서 Al-Si를 퇴적하고 제2공정에서 Al-Si-Ti를 퇴적하는 것도 가능하다.
상술한 실시예 23 내지 28에 있어서, 알루미늄-실리콘을 기판위에 선택적으로 퇴적시킨 후에, 연속해서 기판을 외기에 노출시키지 않으면서 금속막을 기판에 비선택적으로 퇴적시킬 수 있기 때문에, 단차 피복과 전기이동 등과 같은 우수한 막특성을 구비한 금속막을 높은 퇴적속도로 형성시킬 수 있다.
[실시예 29]
제9도에 나타나 있는 가스공급장치가 장치된 CVD장치를 이용해서 실시예 1에 기술된 실험을 수행했다.
정제실린더로부터 CVD반응실까지의 파이프라인의 길이는 1.4m이었다. 이 실린더와 반응실 사이에서 누설된 가스량은 5×10-10atm·cc/sec이었다. 수소의 순도는 99.99995 내지 99.99999vol.%이었다.
그 위에 형성된 Al막을 갖고 있는 샘플을 관찰했을 때, 그 결과는 앞서 나타낸 표 1의 것과 기본적으로 동일하였으나, 후술하는 실험의 결과로서 막 두께의 평면간 분포는 균열하게 되었다는 것을 발견했다.
이와같은 5인치의 Si웨이퍼를 사용하여 샘플을 실시예 1에서와 동일한 공정으로 제조하였다.
Al-CVD방법에 따라, Al을 구멍내에 선택적으로 퇴적시키고, Al막두께의 최대치와 최소치를 측정하고, 그 차이값(mmax-mmin)을 평균치(m)로 나누었다 :
Figure kpo00010
그 결과로서, 막두께 분포율(S)은 2 내지 4%이었다.
상술한 장치를 사용하지 않으면서 수소정제기를 CVD반응실로부터 10m이상 이격시켜서 CVD장치외측에 설치한 경우, S값은 5 내지 10%이라는 사실에 비추어 보면, 본 실시예는 다수의 유니트를 웨이퍼로부터 취하는 반도체장치에 있어서 보다 효과적이라고 생각된다.

Claims (18)

  1. 막형성용 공간안에 기판을 배치하는 공정 ; 상기 공간안에 수소화알킬알루미늄가스와 수소가스를 도입하는 공정 및 ; 상기 기판 가까이에 설치된 램프로 상기 기판을 직접 가열하여 알루미늄을 주성분으로서 함유하는 금속막을 상기 기판위에 형성하는 공정 ; 을 포함하는 것을 특징으로 하는 금속막의 형성방법.
  2. 제1항에 있어서, 상기 기판의 표면온도를 상기 직접 가열에 의해 260℃ 내지 440℃의 온도로 유지하는 것을 특정으로 하는 방법.
  3. 제1항에 있어서, 상기 금속막이 알루미늄 단결정인 것을 특징하는 방법.
  4. 제1항에 있어서, 상기 수소화알킬알루미늄이 수소화 디메틸알루미늄인 것을 특징으로 하는 방법.
  5. 막형성용 공간안에 기판을 배치하는 공정 ; 상기 공간안에 수소화알킬알루미늄가스, 개질원소를 함유하는 가스 및 수소가스를 도입하는 공정 ; 및 상기 기판 가까이에 설치된 램프로 상기 기판을 직접 가열하여 주성분인 알루미늄 및 상기 개질원소를 포함하는 금속막을 상기 기판의 표면위에 형성하는 공정 ; 을 포함하는 것을 특징으로 하는 금속막의 형성방법.
  6. 제5항에 있어서, 상기 기판의 표면온도를 상기 직접 가열에 의해 260℃ 내지 440℃의 온도를 유지하는 것을 특징으로 하는 방법.
  7. 제5항에 있어서, 상기 수소화알킬알루미늄이 수소화디메틸알루미늄인 것을 특징으로 하는 방법.
  8. 제5항에 있어서, 상기 개질원소는 Si, Ti, Cu중에서 선택된 적어도 하나인 것을 특징으로 하는 방법.
  9. 표면에 형성된 절연층에 반도체 및/또는 도체가 부분적으로 노출되어 있는 노출부를 가진 기판을 제1막 형성실안에 배치하는 공정; 수소화알킬알루미늄가스 및 수소가스를 상기 제1막형성실안에 도입하는공정 ; 상기 기판을 160℃ 내지 450℃로 가열하여 알루미늄을 주성분으로 함유하는 금속막을 상기 노즐부위에 선택적으로 퇴적시키기 공정 ; 및 외부공기로부터 연속적으로 차단될수 있도록 상기 제1막 형성실에 인접하여 배치된 제2막 형성실안에 외부공기의 차단하에 상기 기판을 이동배치하여 가스법에 의해 금속막을상기 기판위에 형성하는 공정 ; 을 포함하는 것을 특징으로 하는 금속막의 형성방법.
  10. 제9항에 있어서, 상기 가열은 상기 기판 가까이에 설치된 램프에 의한 직접 가열인 것을 특징으로하는 방법.
  11. 제9항에 있어서, 상기 기판의 표면온도를 상기 기판을 가열하여 260℃ 내지 440℃의 온도로 유지하는 것을 특징으로 하는 방법.
  12. 제9항에 있어서, 상기 수소화알킬알루미늄이 수소화 디메틸알루미늄인 것을 특징으로 하는 방법.
  13. 제9항에 있어서, 알루미늄을 주성분으로 함유하는 상기 금속막이 알루미늄 단결정인 것을 특징으로하는 방법.
  14. 표면에 형성된 절연층에 반도체 및/또는 도체가 부분적으로 노출되어 있는 노출부를 가진 기판을 제1막 형성실에 배치하는 공정 ; 수소화알킬알루미늄가스, 개질원소를 함유하는 가스 및 수소가스를 상기 제1막 형성실안에 도입하는 공정 ; 상기 기판을 160℃ 내지 450℃로 가열하여 알루미늄을 주성분으로 함유하는 금속막을 상기 노출부위에 선택적으로 퇴적시키는 공정 ; 및 외부공기로부터 연속적으로 차단될 수 있도록 상기 제1막 형성실에 인접하여 배치된 제2막 형성실안에 외부공기의 차단하에 상기 기판을 이동배치하여 가스상법에 의해 금속막을 상기 기판위에 형성시키는 공정 ; 을 포함하는 것을 특징으로 하는 금속막의 형성방법.
  15. 제14항에 있어서, 상기 가열이 상기 기판 가까이에 설치된 램프에 의한 직접 가열인 것을 특징으로하는 방법.
  16. 제14항에 있어서, 상기 기판의 표면온도를 상기 기판을 가열함으로써 260℃ 내지 440℃의 온도로 유지하는 것을 특징으로 하는 방법.
  17. 제14항에 있어서, 상기 수소화알킬알루미늄이 수소화디메틸알루미늄인 것을 특징으로 하는 방법.
  18. 제14항에 있어서, 상기 개질원소가 Si, Ti 및 Cu중에서 선택된 적어도 하나인 것을 특징으로 하는방법.
KR1019910002647A 1990-02-19 1991-02-19 수소화 알킬알루미늄을 사용함에 의한 주성분으로 알루미늄을 함유하는 금속퇴적막의 형성방법 KR940006669B1 (ko)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP2-136194 1990-02-19
JP3619690 1990-02-19
JP2-036197 1990-02-19
JP3619490 1990-02-19
JP2-036196 1990-02-19
JP3619790 1990-02-19
JP2-036194 1990-02-19
JP3619590 1990-02-19
JP2-036195 1990-02-19

Publications (2)

Publication Number Publication Date
KR920000113A KR920000113A (ko) 1992-01-10
KR940006669B1 true KR940006669B1 (ko) 1994-07-25

Family

ID=27460225

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910002647A KR940006669B1 (ko) 1990-02-19 1991-02-19 수소화 알킬알루미늄을 사용함에 의한 주성분으로 알루미늄을 함유하는 금속퇴적막의 형성방법

Country Status (7)

Country Link
US (3) US5151305A (ko)
EP (1) EP0448223B1 (ko)
KR (1) KR940006669B1 (ko)
CN (1) CN1036860C (ko)
AT (1) ATE139866T1 (ko)
DE (1) DE69120446T2 (ko)
MY (1) MY104628A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100546700B1 (ko) * 2000-12-30 2006-01-26 주식회사 하이닉스반도체 수소 원자를 이용한 불순물 제거 방법

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910003742B1 (ko) * 1986-09-09 1991-06-10 세미콘덕터 에너지 라보라터리 캄파니 리미티드 Cvd장치
JP2721023B2 (ja) * 1989-09-26 1998-03-04 キヤノン株式会社 堆積膜形成法
DE69120446T2 (de) * 1990-02-19 1996-11-14 Canon Kk Verfahren zum Herstellen von abgeschiedener Metallschicht, die Aluminium als Hauptkomponente enthält, mit Anwendung von Alkylaluminiumhydrid
MY107475A (en) * 1990-05-31 1995-12-30 Canon Kk Semiconductor device and method for producing the same.
EP0460861B1 (en) * 1990-05-31 2001-09-19 Canon Kabushiki Kaisha Semiconductor device with improved wiring structure
EP0498580A1 (en) * 1991-02-04 1992-08-12 Canon Kabushiki Kaisha Method for depositing a metal film containing aluminium by use of alkylaluminium halide
US5627345A (en) * 1991-10-24 1997-05-06 Kawasaki Steel Corporation Multilevel interconnect structure
DE69218152T2 (de) * 1991-12-26 1997-08-28 Canon Kk Herstellungsverfahren einer niedergeschlagenen Schicht mittels CVD, unter Verwendung von flüssigem Rohstoff und dazu geeignete Vorrichtung
JPH05267186A (ja) * 1992-03-18 1993-10-15 Fujitsu Ltd 気相成長装置および該装置を用いた気相成長方法
US5576225A (en) * 1992-05-09 1996-11-19 Semiconductor Energy Laboratory Co., Ltd. Method of forming electric circuit using anodic oxidation
US5534069A (en) * 1992-07-23 1996-07-09 Canon Kabushiki Kaisha Method of treating active material
JP3334911B2 (ja) * 1992-07-31 2002-10-15 キヤノン株式会社 パターン形成方法
JPH06240456A (ja) * 1992-12-21 1994-08-30 Kawasaki Steel Corp 半導体装置のアルミニウム配線の形成方法及び装置
JPH06196419A (ja) * 1992-12-24 1994-07-15 Canon Inc 化学気相堆積装置及びそれによる半導体装置の製造方法
EP0608628A3 (en) 1992-12-25 1995-01-18 Kawasaki Steel Co Method for manufacturing a semiconductor device having a multi-layer interconnection structure.
US5545591A (en) * 1993-01-29 1996-08-13 Nec Corporation Method for forming an aluminum film used as an interconnect in a semiconductor device
US5747119A (en) * 1993-02-05 1998-05-05 Kabushiki Kaisha Toshiba Vapor deposition method and apparatus
GB9315771D0 (en) * 1993-07-30 1993-09-15 Epichem Ltd Method of depositing thin metal films
KR100291971B1 (ko) * 1993-10-26 2001-10-24 야마자끼 순페이 기판처리장치및방법과박막반도체디바이스제조방법
DE4417966A1 (de) * 1994-05-21 1995-11-23 Fraunhofer Ges Forschung Verfahren zur modularen Kontaktierung mehrlagiger Halbleiterbauelemente
KR0144956B1 (ko) * 1994-06-10 1998-08-17 김광호 반도체 장치의 배선 구조 및 그 형성방법
JPH0874028A (ja) * 1994-09-01 1996-03-19 Matsushita Electric Ind Co Ltd 薄膜形成装置および薄膜形成方法
DE19516181A1 (de) * 1995-05-03 1996-11-07 Basf Ag Goniochromatische Glanzpigmente mit Aluminiumbeschichtung
KR0172851B1 (ko) * 1995-12-19 1999-03-30 문정환 반도체 장치의 배선방법
US5667592A (en) * 1996-04-16 1997-09-16 Gasonics International Process chamber sleeve with ring seals for isolating individual process modules in a common cluster
US5989633A (en) * 1996-04-29 1999-11-23 Applied Materials, Inc. Process for overcoming CVD aluminum selectivity loss with warm PVD aluminum
US5874131A (en) * 1996-10-02 1999-02-23 Micron Technology, Inc. CVD method for forming metal-containing films
US6110828A (en) * 1996-12-30 2000-08-29 Applied Materials, Inc. In-situ capped aluminum plug (CAP) process using selective CVD AL for integrated plug/interconnect metallization
US6221766B1 (en) * 1997-01-24 2001-04-24 Steag Rtp Systems, Inc. Method and apparatus for processing refractory metals on semiconductor substrates
KR100434307B1 (ko) * 1997-06-27 2004-07-16 주식회사 하이닉스반도체 반도체소자의알루미늄박막형성방법
JP3085247B2 (ja) * 1997-07-07 2000-09-04 日本電気株式会社 金属薄膜の形成方法
US6235631B1 (en) * 1997-10-30 2001-05-22 Texas Instruments Incorporated Method for forming titanium aluminum nitride layers
KR100279067B1 (ko) 1998-04-23 2001-01-15 신현국 화학증착용알루미늄화합물및그제조방법
DE19834314A1 (de) * 1998-07-30 2000-02-03 Leybold Systems Gmbh Verfahren zum Aufbringen einer Kratzschutzschicht und eines Entspiegelungsschichtsystems und Vorrichtung zu seiner Durchführung
KR100332364B1 (ko) * 1998-09-01 2002-09-18 지니텍 주식회사 금속막의형성방법
KR100289945B1 (ko) 1998-09-15 2001-09-17 신현국 알루미늄박막의화학증착용전구체화합물및이의제조방법
US6561796B1 (en) * 1999-09-07 2003-05-13 Novellus Systems, Inc. Method of semiconductor wafer heating to prevent bowing
US6500250B1 (en) 2000-05-26 2002-12-31 Rohn And Haas Company Compounds for forming alumina films using chemical vapor deposition method and process for preparing the compound
US6977014B1 (en) 2000-06-02 2005-12-20 Novellus Systems, Inc. Architecture for high throughput semiconductor processing applications
US6860965B1 (en) * 2000-06-23 2005-03-01 Novellus Systems, Inc. High throughput architecture for semiconductor processing
US6770562B2 (en) * 2000-10-26 2004-08-03 Semiconductor Energy Laboratory Co., Ltd. Film formation apparatus and film formation method
US20030159653A1 (en) * 2002-02-28 2003-08-28 Dando Ross S. Manifold assembly for feeding reactive precursors to substrate processing chambers
US6896730B2 (en) * 2002-06-05 2005-05-24 Micron Technology, Inc. Atomic layer deposition apparatus and methods
US7057794B2 (en) * 2004-05-19 2006-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Micromirror for MEMS device
US20060037933A1 (en) * 2004-08-23 2006-02-23 Wei-Ya Wang Mirror process using tungsten passivation layer for preventing metal-spiking induced mirror bridging and improving mirror curvature
KR100724084B1 (ko) * 2005-11-16 2007-06-04 주식회사 유피케미칼 디알킬아미도디하이드로알루미늄 화합물을 이용한 박막증착방법
US7942970B2 (en) * 2005-12-20 2011-05-17 Momentive Performance Materials Inc. Apparatus for making crystalline composition
CN104121345B (zh) 2007-02-12 2017-01-11 福博科知识产权有限责任公司 无级变速器及其方法
US9664974B2 (en) * 2009-03-31 2017-05-30 View, Inc. Fabrication of low defectivity electrochromic devices
KR20220120709A (ko) 2011-12-12 2022-08-30 뷰, 인크. 박막 디바이스 및 제조
CN103021823B (zh) * 2012-12-15 2016-03-16 山东孚日光伏科技有限公司 一种非真空的步进通过式快速硒化装置及利用其实现的硒化方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3785862A (en) * 1970-12-14 1974-01-15 Rca Corp Method for depositing refractory metals
GB2038883B (en) * 1978-11-09 1982-12-08 Standard Telephones Cables Ltd Metallizing semiconductor devices
JPS6029295B2 (ja) * 1979-08-16 1985-07-10 舜平 山崎 非単結晶被膜形成法
US4436674A (en) * 1981-07-30 1984-03-13 J.C. Schumacher Co. Vapor mass flow control system
US4517220A (en) * 1983-08-15 1985-05-14 Motorola, Inc. Deposition and diffusion source control means and method
US4734514A (en) * 1984-10-25 1988-03-29 Morton Thiokol, Inc. Hydrocarbon-substituted analogs of phosphine and arsine, particularly for metal organic chemical vapor deposition
US4693777A (en) * 1984-11-30 1987-09-15 Kabushiki Kaisha Toshiba Apparatus for producing semiconductor devices
JPS61208241A (ja) * 1985-03-13 1986-09-16 Matsushita Electronics Corp 半導体装置の製造方法
DE3684414D1 (de) * 1985-05-10 1992-04-23 Gen Electric Verfahren und vorrichtung zum selektiven chemischen aufdampfen.
US4659401A (en) * 1985-06-10 1987-04-21 Massachusetts Institute Of Technology Growth of epitaxial films by plasma enchanced chemical vapor deposition (PE-CVD)
US4715921A (en) * 1986-10-24 1987-12-29 General Signal Corporation Quad processor
JPS62273714A (ja) * 1986-05-21 1987-11-27 Clarion Co Ltd 有機金属ガス供給方法および装置
JP2559030B2 (ja) * 1986-07-25 1996-11-27 日本電信電話株式会社 金属薄膜の製造方法
US4951601A (en) * 1986-12-19 1990-08-28 Applied Materials, Inc. Multi-chamber integrated process system
JPS63157870A (ja) * 1986-12-19 1988-06-30 Anelva Corp 基板処理装置
US4891488A (en) * 1987-07-16 1990-01-02 Texas Instruments Incorporated Processing apparatus and method
US4924019A (en) * 1987-12-21 1990-05-08 Cvd Incorporated Synthesis of high purity dimethylaluminum hydride
US4923717A (en) * 1989-03-17 1990-05-08 Regents Of The University Of Minnesota Process for the chemical vapor deposition of aluminum
PT95232B (pt) 1989-09-09 1998-06-30 Canon Kk Processo de producao de uma pelicula de aluminio depositada
US5196372A (en) 1989-09-09 1993-03-23 Canon Kabushiki Kaisha Process for forming metal deposited film containing aluminum as main component by use of alkyl hydride
DE69026566T2 (de) * 1989-09-26 1996-11-14 Canon Kk Verfahren zur Herstellung von einer abgeschiedenen Metallschicht, die Aluminium als Hauptkomponent enthält, mit Anwendung von Alkalimetallaluminiumhydride
SG43276A1 (en) 1989-09-26 1997-10-17 Canon Kk Process for forming deposited film and process for producing semiconductor device
DE69120446T2 (de) * 1990-02-19 1996-11-14 Canon Kk Verfahren zum Herstellen von abgeschiedener Metallschicht, die Aluminium als Hauptkomponente enthält, mit Anwendung von Alkylaluminiumhydrid
US5130459A (en) * 1990-06-08 1992-07-14 Nec Corporation Selective chemical vapor deposition of aluminum, aluminum CVD materials and process for preparing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100546700B1 (ko) * 2000-12-30 2006-01-26 주식회사 하이닉스반도체 수소 원자를 이용한 불순물 제거 방법

Also Published As

Publication number Publication date
DE69120446D1 (de) 1996-08-01
US6258174B1 (en) 2001-07-10
EP0448223A3 (en) 1992-02-19
KR920000113A (ko) 1992-01-10
CN1036860C (zh) 1997-12-31
EP0448223A2 (en) 1991-09-25
ATE139866T1 (de) 1996-07-15
US5151305A (en) 1992-09-29
DE69120446T2 (de) 1996-11-14
US5330633A (en) 1994-07-19
CN1061445A (zh) 1992-05-27
JPH04214868A (ja) 1992-08-05
EP0448223B1 (en) 1996-06-26
MY104628A (en) 1994-04-30

Similar Documents

Publication Publication Date Title
KR940006669B1 (ko) 수소화 알킬알루미늄을 사용함에 의한 주성분으로 알루미늄을 함유하는 금속퇴적막의 형성방법
KR940010501B1 (ko) 알킬 알루미늄 하이드라이드를 사용한 선택 퇴적을 이용한 퇴적막 형성 방법
KR100278562B1 (ko) 내화성금속의선택적침착방법및그에의해형성된실리콘기판과그를포함하는집적회로
EP0493002B1 (en) Process for forming deposition film
KR940007075B1 (ko) 알킬 알루미늄 하이드라이드의 사용에 의한 알루미늄을 주성분으로 함유하는 금속퇴적막의 형성법
JP2726118B2 (ja) 堆積膜形成法
EP0498580A1 (en) Method for depositing a metal film containing aluminium by use of alkylaluminium halide
EP0539948B1 (en) Apparatus for forming metal film and process for forming metal film
KR940007444B1 (ko) 알킬알루미늄하이드라이드를 사용한 퇴적막 형성방법 및 반도체장치의 제조방법
US5302846A (en) Semiconductor device having improved vertical insulated gate type transistor
EP0480580A2 (en) Method for manufacturing an electrode structure of a semiconductor device
KR940004443B1 (ko) 퇴적막의 형성법 및 반도체 장치의 제조법
KR930005947B1 (ko) 반도체장치 제조방법
KR0172559B1 (ko) 반도체소자의 제조방법
JPH03110842A (ja) 堆積膜形成法
JP3029679B2 (ja) 金属膜形成法および気相化学反応装置
KR0175016B1 (ko) 선택적 텅스텐 질화 박막 형성방법 및 이를 이용한 금속배선 방법
JP2670152B2 (ja) 堆積膜形成法
JPH03278431A (ja) 半導体装置の製造方法
JP2834788B2 (ja) 堆積膜形成法
KR0141966B1 (ko) 배선금속박막의 제조방법
JP2781223B2 (ja) 堆積膜形成法
JP2945886B2 (ja) 半導体集積回路装置用配線構造の製造法
JP2721020B2 (ja) 堆積膜形成法
JP2801285B2 (ja) 堆積膜形成法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090625

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee