KR100332364B1 - 금속막의형성방법 - Google Patents

금속막의형성방법 Download PDF

Info

Publication number
KR100332364B1
KR100332364B1 KR1019980035911A KR19980035911A KR100332364B1 KR 100332364 B1 KR100332364 B1 KR 100332364B1 KR 1019980035911 A KR1019980035911 A KR 1019980035911A KR 19980035911 A KR19980035911 A KR 19980035911A KR 100332364 B1 KR100332364 B1 KR 100332364B1
Authority
KR
South Korea
Prior art keywords
metal film
metal
film
palladium
forming
Prior art date
Application number
KR1019980035911A
Other languages
English (en)
Other versions
KR20000018353A (ko
Inventor
고원용
강상원
Original Assignee
지니텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 지니텍 주식회사 filed Critical 지니텍 주식회사
Priority to KR1019980035911A priority Critical patent/KR100332364B1/ko
Priority to PCT/KR1999/000500 priority patent/WO2000013207A2/en
Publication of KR20000018353A publication Critical patent/KR20000018353A/ko
Application granted granted Critical
Publication of KR100332364B1 publication Critical patent/KR100332364B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

반도체 소자에 필요한 금속 막을 기판위에 형성하는 방법에 관해 개시하고 있다. 본 발명의 금속 막 형성방법은, 기판 위에 촉매 금속 막을 열 화학증착법에 의해 먼저 형성하고, 금속 막의 형성에 필요한 적어도 하나 이상의 원료를 기체상태로 준비하여 촉매 금속 막 위에 접촉시킴으로써 금속막을 형성하는 것을 특징으로 한다. 본 발명에 따르면, 요철이 심한 표면이나 종횡비가 큰 구멍에도 균일한 두께의 금속 막을 쉽게 형성할 수 있다.

Description

금속 막의 형성방법{method of forming metal film}
본 발명은 기판 위에 막을 형성하는 방법에 관한 것으로, 특히 반도체 소자에 필요한 금속 막을 기판 위에 형성하는 방법에 관한 것이다.
반도체 소자의 제조에 있어서, 회로의 배선을 하기 위해 금속 막이 이용된다. 이러한 금속 막의 형성을 위한 재질로서는 현재 알루미늄이 널리 사용되고 있으며, 텅스텐이 일부 특수한 용도로 쓰이고 있다. 그러나, 앞으로는 알루미늄보다 전기 저항이 작은 구리가 점차 많이 사용될 것으로 예상된다.
한편, 회로의 배선공정은 접촉장(contact hole)의 형성과 배선 (interconnection)의 2가지로 구분될 수 있는데, 근래에 반도체의 고집적화에 따라 배선의 폭은 감소하고, 특히 접촉장의 경우에 있어서는 수평방향의 크기가 줄어드는 반면 수직방향으로의 크기가 증가하여 종횡비(aspect ratio)가 증가하는 문제점이 있다. 따라서, 회로 배선 용 금속 막을 요철이 있는 표면에 균일한 두께로 형성하거나, 종횡비가 큰 구멍을 빈틈없이 메우는 것이 점점 더 어려워지고 있다.
화학 증착법에서 원료가 표면에 도달하는 속도와 관계없이 표면에서 일어나는 화학 반응의 속도에 의해서만 막의 성장이 영향을 받는다면 완벽한 단차 피복성을 얻을 수 있어 종횡비가 큰 구멍을 빈틈없이 메울 수 있다. 촉매를 이용해서 일정한 온도에서 화학 반응을 더 빠르게 하거나 화학 반응이 일어나는데 필요한 온도를 낮출 수 있다는 것은 화학자들에게 잘 알려져 있다. 그러나 반도체 소자의 제조에 필요한 금속막을 형성하는 데 촉매를 이용한 예는 지금까지 수 건에 불과하다. S. J 포토크닉 등은 다이아몬드 표면에 팔라듐 이온을 도입하여 (1.1.1.5.5.5.- 헥사플루오르-2,4-펜탄디오나토)구리(Ⅰ)-트리메틸비닐실란을 원료로 써서 171-183℃의 기판 온도에서 팔라듐 이온 촉매가 도입된 부분에만 선택적으로 금속 구리를 화학 증착하였다.(참고자료: S. J. Potochnik, P. E. Pehrsson, D. S. Y. Hsu and J. M. Calvert, "팔라듐으로 활성화시킨 유기실리콘 막을 이용한 구리의 선택적인 화학 증착(Selective copper chemical vapor deposition using Pd-activated organosilane films)" 랑뮈어(Langmuir), vol. 11, No. 6, p1841 (1994)). 이들의 방법은 다이아몬드 표면을 산화시키는 단계와; 이것을 아미노실란 용액에 담가 다이아몬드 표면에 아미노 기를 고정하는 단계와; 마스크를 놓고 자외선을 조사하여 자외선이 조사된 기판 표면의 아미노 기를 제거함으로써 패턴을 만드는 단계와; 아미노 기에 팔라듐 촉매를 고정하는 단계와; 구리를 화학 증착하는 단계로 이루어졌다. 이들은 이 방법을 다이아몬드 뿐만 아니라 실리콘과 석영(quartz) 표면에도 적용하였다고 보고하였다. 그러나 이들의 방법은 기판 표면에 아미노 기와 팔라듐 촉매를 도입하기 위해 용액처리를 해야하기 때문에 진공이 필요한 다른 반도체 제조 공정과 함께 쓰기 불편하다.
한편, O. 고츨레벤과 H. W. 뢰스키와 M. 스턱은 자외선 엑시머 레이저로 형성한 팔라듐 촉매 금속 패턴을 만들고 (트리메틸아민)트리히드리도알루미늄을 원료로 사용한 화학 증착법으로 팔라듐 촉매 금속 패턴 위에만 선택적으로 알루미늄 미세 구조를 형성하였다(참고자료:O. Gottsleben, H. W. Roesky, and M. Stuke, "레이저로 형성한 팔라듐 전(前)핵형성 패턴 위에 (트리메틸아민)트리히드리도알루미늄으로부터 열 화학 증착법으로 알루미늄 미세 구조의 2단계 형성(Two-step generation of aluminum microstructures on laser-generated Pd pre-nucleation patterns using thermal CVD from (trimethylamine)trihydridoaluminum)", 첨단재료(Advanced Materials), vol. 3, No. 4, p201 (1991)). 또한 O. 레만과 M. 스턱은 알루미나 기판에 팔라듐 촉매 금속 막의 패턴을 만들고 액체인 트리에틸아민알란을 떨어뜨려 팔라듐 촉매 금속 패턴 위에만 선택적으로 알루미늄 막을 형성하였다(참고자료:O. Lehmann and M. stuke, " 크립톤플루오르 레이저로 형성한 팔라듐 패턴 위에 액체 선구물질을 이용한 2단계 알루미늄 박막 형성(Liquid precursor two-step aluminum thin-film deposition on krF-laser patterned palladium)", 응용 물리학 속보(Applied physics letters), vol. 61, No. 17, p2027 (1992)). 그러나, O. 고츨레벤 등이 사용한 레이저를 쪼여 선구물질을 분해하여 팔라듐 금속 막을 형성하는 방법이나 O. 레만 등이 사용한 레이저 광화학증착법으로는 구멍이나 홈의 옆면에 빛을 쪼이기 어렵기 때문에 요철이 있는 표면에 골고루 촉매 막을 형성할 수 없다는 문제점이 있다.
한편, V. 바스카란 등은 80~200℃로 가열한 실리콘 단결정 기판에 (1,1,1, 5,5,5-헥사플루오르-2,4-펜탄디오나토)팔라듐(Ⅱ)과 수소 기체를 공급하여오제(Auger) 전자 분광법으로 분석할 경우 탄소, 플루오르 또는 산소가 검출되지 않는 순수한 팔라듐 금속 막을 얻었다고 보고하였다(참고자료: V. Bhaskaran, M. J. Hempden-Smith and T. T. kodas, "(1,1,1,5,5,5-헥사플르오르-2,4-펜탄디오나토)팔라듐을 이용한 화학 증착법으로 형성한 팔라듐 박막(Palladium thin films grown by CVD from (1,1,1,5,5,5-hexafluoro-2,4-pentanedionato)Palladium(Ⅱ)", 화학 증착(Chemical Vapor Deposition), Vol. 3, No. 2, p85(1997)). 이들은 수소 기체와 팔라듐 원료 화합물 사이의 기상반응이 심하기 때문에 승화시킨 팔라듐 화합물을 운반하기 위해 수소 기체 대신에 질소 기체를 사용하였는데, 이 경우에도 팔라듐 화합물을 운반하는 질소 기체와 수소 기체가 만나는 관의 안쪽에 팔라듐이 증착되기 때문에 관을 자주 청소해야만 했다고 보고하였다. 일반적으로 기상반응이 심한 화학 증착조건에서는 좋은 단차 피복성을 기대하기 어렵다. 상기 참고자료에 실린, 폭이 0.5㎛, 깊이가 2.0㎛인 홈이 있는 표면에 화학 증착한 팔라듐 막의 단면 사진을 보면 홈의 바닥과 윗면에 증착된 팔라듐 막의 두께 차가 5배 이상인 것을 볼 수 있다.
따라서, 본 발명의 기술적 과제는 기판 표면의 요철에도 불구하고 균일한 두께의 금속 막을 형성하는 방법을 제공하는 데 있다.
상기한 기술적 과제를 달성하기 위한 본 발명의 금속 막 형성방법은, 기판 위에 열 화학증착법(thermal CVD)으로 촉매 금속 막을 형성하는 단계와; 상기 촉매금속 막과는 다른 금속 막의 형성에 필요한 적어도 하나 이상의 원료를 기체상태로 준비하는 단계와; 상기 원료 기체를 상기 촉매 금속 막에 접촉시켜 상기 촉매 금속막 위에 상기 다른 금속 막을 형성하는 단계를 구비하는 것을 특징으로 한다.
이 경우, 상기 촉매 금속으로 팔라듐 또는 백금을 사용할 수 있다.
그리고, 상기 다른 금속으로는 알루미늄 또는 구리를 사용할 수 있다.
이러한 촉매 금속 막을 2회 이상 형성하여, 금속 막의 증착 속도를 향상시킬 수도 있다. 또한, 화학 증착법에서 상기 촉매 금속 막을 형성하기 위한 원료들의 기체가 적어도 2 이상인 경우, 우수한 단차 피복성을 얻기 위하여 원료를 동시에 공급하지 않고 순차적으로 상기 기판에 공급하여 상기 촉매 금속 막을 형성하는 것이 바람직하다.
또한, 상기 다른 금속의 막 형성 중에 또는 막 형성후에 상기 촉매 금속을 확산시켜 촉매 금속과 다른 금속의 합금 막을 형성하는 것이 더욱 바람직하다.
이하, 본 발명의 바람직한 실시예에 대해 설명하기로 한다.
먼저 금속막이 형성될 실리콘 기판을 준비한 후, (1,1,1, 5,5,5-헥사플루오르-2,4-펜탄디오나토)팔라듐(Ⅱ)과 수소기체를 순차적으로 공급하여 상기 실리콘기판에 접촉시킴으로써 팔라듐 금속 박막을 형성한다.
본 실시예에서 촉매 금속으로는 팔라듐을 사용하였으나, 백금도 사용할 수 있다. 특히 팔라듐은 알루미늄이나 구리와 합금을 형성하면 유리한 점이 있다. 순수한 알루미늄으로 반도체 소자의 배선을 형성한 경우에, 전기이동(electro migration)이 심해서 전류 밀도를 크게 할 수 없으므로 일반적으로 순수 알루미늄대신에 구리를 약간 첨가한 Al-Cu 합금이 배선재료로 사용된다. 알루미늄에 팔라듐을 첨가한 합금도 전기이동을 방지하는 성질이 Al-Cu 합금보다 같거나 더 좋을 뿐아니라 반응성 이온 식각(reactive ion etching) 공정에 적용할 경우 부식이 잘 되지 않는 장점이 있다는 연구 결과가 보고된 바 있다.(참고자료: K. P. Rodbell, D. B. Knorr and J. D. Mis, "알루미늄-팔라듐 합금의 미세구조, 기계적 스트레스, 조직 및 전기이동 거동(The microstructure, mechanical stress, texture and electromigration behavior of Al-Pd Alloys", 전자재료지(Journal of Electronic Materials), Vol. 22,No. 6, p597(1993)). 또한, 구리에 팔라듐을 0.5%만큼 첨가 하면 전기 전도도에 영향을 거의 주지 않고도 구리의 산화를 효과적으로 방지할 수 있다는 연구결과도 보고된 바 있다(참고자료: K. N. Tu, J. M??Mayer, J. M. Poate 및 L. J. Chen이 편집한 책 "Advanced Metallization For Future ULSI(Materials Research Society, 1996)"의 201쪽 이하에 수록된 P. Atanasova, V. Bhaskaran, T. Kodas 및 M. Hampden-Smith의 논문 "화학 증착법으로 형성한 구리 박막의 산화 저항(Oxidation resistance of copper alloy thin films formed by CVD)"). 따라서 팔라듐 촉매를 화학 증착 중이나 화학 증착 후에 확산시켜 배선 금속과 합금을 형성한다면 배선 금속의 전기 이동이나 산화를 막기 위한 별도의 공정이 필요없다는 장점이 있다.
본 실시예에서 팔라듐 금속 막을 형성할 때에, 이를 균일한 두께로 얇게 형성하였다. 왜냐하면, 촉매로 사용되는 금속은 배선 재료로 사용되는 알루미늄이나 구리보다 전기저항이 더 크므로, 촉매 금속 막이 차지하는 두께가 얇을수록 제한된두께의 금속 막에 많은 전류를 흘릴 수 있기 때문이다. 따라서, 실리콘 기판의 온도를 원료 화합물들의 열분해 온도보다 낮게 유지하며 원료 화합물들을 순차적으로 공급하는 원자층 성장법(atomic layer deposition)을 이용하여 원료들 사이의 기상반응을 방지하며 표면 반응에 의해 균일한 두께의 팔라듐 금속 막을 형성하였다. 원료를 순차적으로 공급하면 동시에 공급하는 경우에 비해 증착 속도가 현저하게 떨어진다. 그렇지만, 팔라듐 금속 막이 촉매 금속 막의 역할을 하기 때문에, 증착속도가 늦어 극히 얇은 두께의 팔라듐 금속 막을 형성시키는 것이 오히려 장점이 된다. S. J. 포토크닉 등의 보고에서 원자층 1층 이하의 팔라듐 이온 촉매가 효과적으로 구리의 화학 증착을 유도한 것을 볼 때, 수 원자층 두께의 팔라듐 금속 박막도 충분히 촉매 작용을 할 것으로 생각된다.
팔라듐 촉매 금속 막을 형성한 후에, 알루미늄 막의 형성에 필요한 원료들, 예컨대 트리메틸아민 알란(trimethylamine alane: ((CH3)3N)AlH3), 트리에틸아민 알란(triethylamine alane; ((CH3CH2)3N)AlH3) 등을 기체 상태로 준비하고. 이 원료 기체들을 팔라듐 촉매 금속 막에 접촉시키는 화학증착법을 사용하여 팔라듐 촉매 금속 막 위에 알루미늄 막을 형성하였다. 이렇게 알루미늄 막을 화학 증착하는 과정에서 가해지는 열에 의해 팔라듐 촉매 금속이 알루미늄 막으로 확산되어 합금 막이 형성되게 되는데 , 이러한 합금 막을 반도체 소자용 배선 금속으로 사용한다면 금속의 전기 이동이나 산화를 막기위한 별도의 공정이 필요없기 때문에 반도체 소자의 제조시간(turn-around time)을 단축시킬 수 있다. 물론, 공정 조건 상 알루미늄막을 화학증착하는 과정에서 가해지는 열이 팔라듐 촉매 금속의 확산에 불충분하다면, 알루미늄 막 형성 후에 다시 열처리를 행해 합금 막을 형성할 수도 있다.
그 후에, 상기 알루미늄 막 위에 다시 팔라듐 촉매 금속 막을 형성하는 단계 및 그 위에 다시 알루미늄 막을 형성하는 단계를 순차적으로 1회 더 거쳐 실리콘 기판 위에 금속 막을 형성하는 공정을 완료하였다. 이와 같이, 촉매 금속 막을 여러 번 사용한 이유는 O. 레만과 M. 스턱의 연구결과를 반영한 것이다. 이들은 액체 알루미늄 원료를 오래 팔라듐 금속 막과 접촉시켜도, 형성되는 알루미늄 막의 두께가 더 이상 증가하지 않고 포화된다고 보고하였다. 이는 촉매 금속이 그 위에 형성되는 금속 막의 아래에 묻혀 증착 속도가 떨어지는 것에 기인한 결과로서, 이를 방지하기 위해 본 실시예에서는 다시 팔라듐 촉매 금속 막을 형성하고 그 위에 알루미늄 금속 막을 화학증착하여 전체적인 금속 막 증착 속도를 증가시킬 수 있었다.
따라서, 본 발명에 따르면, 요철이 심한 표면이나 종횡비가 큰 구명에도 균일한 두께의 금속 막을 종래의 방법보다 쉽게 형성할 수 있다.

Claims (8)

  1. 기판 위에 열 화학증착법으로 촉매 금속 막을 형성하는 단계와;
    상기 촉매 금속 막과는 다른 금속 막의 형성에 필요한 적어도 하나 이상의 원료를 기체 상태로 준비하는 단계와;
    상기 원료 기체를 상기 촉매 금속막에 접촉시켜 상기 촉매 금속 막 위에 상기 다른 금속 막을 형성하는 단계를 구비하는 금속 막의 형성방법.
  2. 제1항에 있어서, 상기 촉매 금속이 팔라듐 또는 백금인 것을 특징으로 하는 금속 막의 형성방법.
  3. 제1항에 있어서, 상기 다른 금속이 알루미늄 또는 구리인 것을 특징으로 하는 금속 막의 형성방법.
  4. 제 1항에 있어서, 상기 다른 금속 막의 형성단계 후에
    상기 다른 금속 막위에 촉매 금속 막을 다시 형성하는 단계와;
    상기 다른 금속 막의 형성에 필요한 적어도 하나 이상의 원료를 기체상태로 준비하는 단계와;
    상기 원료 기체를, 더 형성된 촉매 금속 막에 접촉시켜 그 위에 다른 금속 막을 다시 형성하는 단계를 순차적으로 적어도 1회 이상 더 진행하는 것을 특징으로 하는 금속 막의 형성방법.
  5. 제1항 내지 제4항 중의 어느 한 항에 있어서, 상기 촉매 금속 막을 형성하기 위한 원료들의 기체가 적어도 2 이상인 경우, 이들을 교대로 상기 기판에 공급하여 상기 촉매 금속 막을 형성하는 것을 특징으로 하는 금속 막의 형성방법.
  6. 제1항에 있어서, 상기 다른 금속의 막 형성 중에 또는 막 형성 후에 상기 촉매 금속을 확산시켜 촉매 금속과 다른 금속의 합금 막을 형성하는 것을 특징으로 하는 금속 막의 형성방법.
  7. 제6항에 있어서, 상기 촉매 금속이 팔라듐인 것을 특징으로 하는 금속 막의 형성방법.
  8. 제6항에 있어서, 상기 다른 금속이 알루미늄 또는 구리인 것을 특징으로 하는 금속 막의 형성방법.
KR1019980035911A 1998-09-01 1998-09-01 금속막의형성방법 KR100332364B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019980035911A KR100332364B1 (ko) 1998-09-01 1998-09-01 금속막의형성방법
PCT/KR1999/000500 WO2000013207A2 (en) 1998-09-01 1999-09-01 Method for forming a metal film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980035911A KR100332364B1 (ko) 1998-09-01 1998-09-01 금속막의형성방법

Publications (2)

Publication Number Publication Date
KR20000018353A KR20000018353A (ko) 2000-04-06
KR100332364B1 true KR100332364B1 (ko) 2002-09-18

Family

ID=19549197

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980035911A KR100332364B1 (ko) 1998-09-01 1998-09-01 금속막의형성방법

Country Status (2)

Country Link
KR (1) KR100332364B1 (ko)
WO (1) WO2000013207A2 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6362099B1 (en) * 1999-03-09 2002-03-26 Applied Materials, Inc. Method for enhancing the adhesion of copper deposited by chemical vapor deposition
US6727169B1 (en) 1999-10-15 2004-04-27 Asm International, N.V. Method of making conformal lining layers for damascene metallization
KR100465982B1 (ko) * 1999-12-15 2005-01-13 지니텍 주식회사 촉매와 화학적 기상 증착 방법을 이용하여 구리 배선과박막을 형성하는 방법
WO2001078123A1 (en) * 2000-04-11 2001-10-18 Genitech Co., Ltd. Method of forming metal interconnects
KR100403454B1 (ko) * 2000-06-20 2003-11-01 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
US7186630B2 (en) 2002-08-14 2007-03-06 Asm America, Inc. Deposition of amorphous silicon-containing films
US7687383B2 (en) 2005-02-04 2010-03-30 Asm America, Inc. Methods of depositing electrically active doped crystalline Si-containing films
US7608549B2 (en) 2005-03-15 2009-10-27 Asm America, Inc. Method of forming non-conformal layers
US8278176B2 (en) 2006-06-07 2012-10-02 Asm America, Inc. Selective epitaxial formation of semiconductor films

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69120446T2 (de) * 1990-02-19 1996-11-14 Canon Kk Verfahren zum Herstellen von abgeschiedener Metallschicht, die Aluminium als Hauptkomponente enthält, mit Anwendung von Alkylaluminiumhydrid
US5150013A (en) * 1991-05-06 1992-09-22 Motorola, Inc. Power converter employing a multivibrator-inverter

Also Published As

Publication number Publication date
KR20000018353A (ko) 2000-04-06
WO2000013207A3 (en) 2000-06-02
WO2000013207A2 (en) 2000-03-09

Similar Documents

Publication Publication Date Title
KR101385419B1 (ko) 무전해 구리 도금을 통해 패터닝된 구리선을 형성하기 위한시스템 및 방법
US4948623A (en) Method of chemical vapor deposition of copper, silver, and gold using a cyclopentadienyl/metal complex
KR100795534B1 (ko) 상감법 금속화를 위한 균일한 라이닝층
KR100332364B1 (ko) 금속막의형성방법
US6316361B1 (en) CVD reactor and process for producing an epitally coated semiconductor wafer
KR100719177B1 (ko) 선택적 원자층 증착법을 이용한 텅스텐막 형성 방법
KR20050008320A (ko) 코발트 막 증착 방법
US20070077356A1 (en) Method for atomic layer deposition of materials using an atmospheric pressure for semiconductor devices
JP3602443B2 (ja) 半導体素子の製法
KR102559949B1 (ko) 유리 기판을 관통하는 홀의 형성 방법 및 금속 플러그 형성 방법
US7169703B2 (en) Method of forming metallic wiring layer, method of selective metallization, apparatus for selective metallization and substrate apparatus
US5888909A (en) Method of forming interlayer film
US6372650B2 (en) Method of cleaning substrate and method of manufacturing semiconductor device
US4957880A (en) Method for producing semiconductor device including a refractory metal pattern
JP2000252285A (ja) 半導体装置の製造方法
KR0161889B1 (ko) 반도체장치의 배선 형성방법
KR100639458B1 (ko) ＴａＳＩＮ막을 사용한 확산 방지막 형성 방법 및 이를이용한 금속 배선 형성 방법
JP3110472B2 (ja) 金属の選択堆積方法
US20210404060A1 (en) Vapor deposition of tungsten films
KR102536802B1 (ko) 루테늄 박막의 선택적 증착 방법
KR100639201B1 (ko) 반도체소자의 티타늄실리사이드 형성방법
KR0144080B1 (ko) 층덮힘이 개선된 절연막을 형성하기 위한 화학기상증착 방법
JPS62165954A (ja) 集積回路装置用の金属パタ−ンの直接形成法
KR20000015506A (ko) 광 조사에 의한 원자층 증착 방법을 이용한 선택적 박막 형성방법 및 장치
KR100445410B1 (ko) 반도체소자의비트라인제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130305

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160303

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20170302

Year of fee payment: 16