JP3602443B2 - 半導体素子の製法 - Google Patents
半導体素子の製法 Download PDFInfo
- Publication number
- JP3602443B2 JP3602443B2 JP2000552709A JP2000552709A JP3602443B2 JP 3602443 B2 JP3602443 B2 JP 3602443B2 JP 2000552709 A JP2000552709 A JP 2000552709A JP 2000552709 A JP2000552709 A JP 2000552709A JP 3602443 B2 JP3602443 B2 JP 3602443B2
- Authority
- JP
- Japan
- Prior art keywords
- epitaxy
- semiconductor component
- soluble mask
- mask layer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 65
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000000407 epitaxy Methods 0.000 claims description 65
- 239000000758 substrate Substances 0.000 claims description 44
- 238000000034 method Methods 0.000 claims description 40
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 18
- 229910000040 hydrogen fluoride Inorganic materials 0.000 claims description 17
- 230000005693 optoelectronics Effects 0.000 claims description 14
- 150000002222 fluorine compounds Chemical class 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 2
- 238000002360 preparation method Methods 0.000 claims description 2
- 238000005530 etching Methods 0.000 description 10
- 239000000463 material Substances 0.000 description 7
- 239000007789 gas Substances 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000012159 carrier gas Substances 0.000 description 3
- 238000001534 heteroepitaxy Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000002195 soluble material Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000001443 photoexcitation Effects 0.000 description 1
- 230000001376 precipitating effect Effects 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- General Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Weting (AREA)
Description
【０００１】
本発明は、ＨＦ可溶性マスク材料が使用される半導体構造素子の製法に関する。殊には、電気半導体及びオプトエレクトロニクス半導体コンポーネントが組み合わされているオプトエレクトロニクス半導体構造素子又は水平集積半導体構造素子の製法に関する。
【０００２】
エピタキシー基板、例えば半導体基板上のＨＦ可溶性層はよくある従来技術では湿式化学的に、又は乾式化学的にエピタキシー反応器の外部で除去される。この方法では例えば、選択的エピタキシー又はヘテロエピタキシーにより水平集積構造素子が製造される。
【０００３】
選択的エピタキシーではＨＦ可溶性層がマスキングのために使用される。この場合、エピタキシー反応器中でマスキングされていない領域に層を選択的に成長させるが、その際、マスキング層をその後、反応器の外部で湿式又は乾式化学的に除去する。更なる集積のためにこの場合、少なくとも更なるリソグラフィー工程が必要である。
【０００４】
ヘテロエピタキシーでは直接半導体（ｄｉｒｅｋｔｅ Ｈａｌｂｌｅｉｔｅｒ： 化合物半導体）をシリコン基板上に形成する。その場合、基板と空気の酸素との接触により生じるシリコンの自然酸化物Ｓｉ Ｏ ２ が大きな問題である。このＳｉＯ２層を除去するために、基板を高温工程にさらす必要がある。その際、約９００℃に加熱する。
【０００５】
いずれの方法でも、基板は反応器から取りだされ、かつ空気にさらされる。この場合、基板は制御不可能な汚染にさらされる。数回の出し入れにより、これらのプロセスは妨害されやすく、機能性構造素子の収率は低下し、かつ製造コストが増大する。
【０００６】
ヘテロエピタキシーでは、例えば電気及びオプトエレクトロニクスコンポーネントを集積するが、その際、電気コンポーネントは既に、加工すべき半導体基板上に存在し、その後で、例えばオプトエレクトロニクスコンポーネントを製造する。シリコンの自然酸化物ＳｉＯ２を除去するために、基板を高温工程にさらす必要があり、これにより、電気構造素子は破壊されることがある。
【０００７】
本発明の課題は、エピタキシーによる層析出の際の頻繁なウェハの出し入れ及び高温工程を可能な限り回避することにある。
【０００８】
この課題は請求項１に記載の方法により解決される。
【０００９】
有利な実施態様及び本方法の有利な使用は従属請求項２〜９の対象である。
【００１０】
ＨＦ可溶性層のエッチング除去はエピタキシー反応器中で、フッ化水素（ＨＦ）又は不安定なフッ素化合物の供給により行う。不安定なフッ素化合物は、光励起又は最低１００℃への加熱により分解し、かつフッ化水素を放出することを特徴とする。いくつかのフッ素化合物では、付加的な別のガス、いわゆる担体ガスを供給する必要がある。通常、Ｈ２、Ｎ２又はアルゴンを使用する。これらの担体ガスの供給は、不安定なフッ素化合物のためには必要であるが、フッ化水素には不要である。
【００１１】
多くのエピタキシー反応器は、エッチングされる酸化物と同じ石英ガラスからなるので、反応器壁をエッチングガスに対して保護する必要がある。これは有利には反応器壁の冷却により行う。それというのも、熱に不安定なガスの反応性が明らかに低減されるためである。
【００１２】
本発明の方法を用いて、ＨＦ可溶性物質を、エピタキシープロセスの直前に、基板から除去することができ、これにより、時間及び経費を節約することができる。
【００１３】
異なる層厚を有する複数の異なるＨＦ可溶性マスク材料の使用により、エピタキシー反応器中で様々な構造素子を製造することができる。この場合、異なるＨＦ可溶性マスク材料をそれぞれ異なるエッチング工程で、全プロセスを中断することなく除去する。その場合、いくつかの成長工程で、様々なエピタキシー材料をエピタキシャルに析出させることができる。好適なマスク画定により、構造素子を所定に析出させることができ、これにより、後続のリソグラフィープロセスを有利に節減することができる。
【００１４】
この方法を用いて有利には、既に予備処理された（例えば電気）半導体コンポーネントと、他のタイプの（例えばオプトエレクトロニクス）半導体コンポーネントとを結合させることができる。このためには、既に存在する半導体成分を選択的に、厚いＨＦ可溶性層で被覆する。この場合には、例えばオプトエレクトロニクス半導体コンポーネントが設けられる領域は、非常に薄いＨＦ可溶性層でのみ被覆されている。次いでその場でのエッチング工程により、基板のこの領域を露出させて、引き続き、例えばオプトエレクトロニクス半導体コンポーネントの選択的析出を実施する。
【００１５】
方法及びそのうちの有利な実施態様を次に、図面１ａ〜４ｃと関連した４つの実施例に基づき詳述する。
【００１６】
これは、次のものを示している：
図１ａ〜１ｃは第１の一般的な実施例の図示であり、
図２ａ〜２ｄはレーザー構造を製造するための、方法プロセスの図示であり（第２の実施例）、
図３ａ〜３ｃは第３の実施例による方法プロセスの図示であり、かつ
図４ａ〜４ｃは第４の実施例による方法プロセスの図示である。
【００１７】
図１ａ〜１ｃによる実施例では先ず、ＨＦ可溶性材料（例えばＳｉＯ２又はＳｉｘＮｘ）からなるマスク層３が形成されているエピタキシー基板９を（図１ａ）、エピタキシー反応器中に装入する。続いてマスク層３のウィンドウ４中に、例えばＭＯＶＰＥ（有機金属気相エピタキシー）により例えば半導体レーザーの半導体層列１０をエピタキシャルにエピタキシー基板上に析出させる（図１ｂ）。析出プロセスは図１ｂで、矢印１１で示されている。
【００１８】
続いて、エピタキシーの後にエピタキシー反応器中に供給されるフッ素化合物（例えばＨＦ）を用いてのエッチング１２により半導体層列１０の間に存在するマスク層３を除去する（図１ｃ）。プロセス温度は有利には５０〜５００℃である。この後、こうして製造されたウェハを更に加工することができる。
【００１９】
図２ａ〜２ｄでは、活性領域６、垂直導波のための第１の導波路２及び水平導波のための第２の導波路８を有するレーザー構造体を製造するための方法経過を図示している（図２ｄ参照）。
【００２０】
この構造体を製造するために、ＨＦ可溶性マスク層３（例えばＳｉＯ２、ＳｉｘＮｘ）を直接、エピタキシー基板９の上に、複数のウインドウ４を有するように形成する（図２ａ）。この後、エピタキシー反応器中で選択的析出により、マスク層３のウィンドウ４に第１の導波路層５、活性領域６（例えば活性レーザー層）及び第２の導波路層７からなる層列を形成する（図２ｂ）。第１及び第２の導波路層（５、７）は、垂直導波のための導波路２の少なくとも一部を形成する。
【００２１】
続いて、ＨＦ可溶性マスク層３をエッチングガス１２（例えばＮＦ３）の作用により除去するが（図２ｃ）、このエッチングガスはエピタキシーの後に例えば担体ガス（例えば、Ｈ２、Ｎ２、Ａｒ等）と一緒にエピタキシー反応器に供給する。温度はこの場合、有利には５０〜５００℃である。
【００２２】
そして後続のプロセス工程で、ウェハを予め反応器から取り出すことなく、垂直導波のための第１の導波路２が完成し、かつ水平導波のための第２の導波路８が生じるように、導波路材料を析出させる（図２ｄ）、その際第１の導波路２は今や析出したばかりの導波路材料の一部、第１の導波路層５及び第２の導波路層７をからなりかつ第２の導波路層は析出したばかりの導波路材料の別の部分により形成される。
【００２３】
図３ａ〜３ｃには、電気半導体コンポーネント１３（例えばトランジスタ、ダイオード、増幅器段等）がオプトエレクトロニクス半導体コンポーネント１４（例えばレーザーダイオード、光学増幅器、変調器、光ダイオード等）と結合している水平集積半導体構造素子を製造する方法経過が略示されている。この方法経過では、既に電気半導体コンポーネント１３が存在しているエピタキシー基板９にＨＦ可溶性マスク層３を形成する。これはウィンドウ４を有し、そこでは、エピタキシー基板９が露出している（図３ａ）。このエピタキシー基板９の露出し た領域に、後でオプトエレクトロニクス半導体コンポーネント１４を析出させる。このウェハをエピタキシー反応器に装入し、次いでそこで、ウィンドウ４に、エピタキシー基板９の露出した領域にオプトエレクトロニクス半導体コンポーネント１４を析出させる（図３ｂ）。続いて、ＨＦ可溶性マスク層３を、エピタキシー反応器中にフッ素化合物を供給することにより除去する（図３ｃ）。次いで、ウェハを更に加工する、例えば、更なる半導体層及び／又は電気的コンタクトを設けることができる。
【００２４】
特に有利には図３ａ〜３ｃに図示されている方法では、電気半導体コンポーネント１３が既に存在するエピタキシー基板９を使用する。このようなエピタキシー基板９の上にＨＦ可溶性マスク層３を、電気的半導体コンポーネント１３が厚いマスク層３で被覆されており、かつ薄いマスク層３が、該薄いマスク層３の除去後にオプトエレクトロニクス半導体コンポーネント１４が析出されるエピタキシー基板９の領域を被覆するように形成する。マスク層３のこの薄い領域をエピタキシー反応器中で第１のマスク除去工程で除去し、かつエピタキシー基板９の領域を露出させる。この後、オプトエレクトロニクス半導体コンポーネントをエピタキシー基板９の露出している領域（即ち、マスク層３のウインドウ４）にエピタキシーにより形成する。
【００２５】
図４ａ〜４ｃに図示されている方法は、例えば３つの異なるタイプの半導体コンポーネント１５、１６、１７が結合している水平集積半導体構造素子の製造のために役立つ。このためにエピタキシー基板９から出発して、第１の（１８）、第２の（１９）、かつ第３のＨＦ可溶性マスク層２０をエピタキシー基板９上に形成する（図４ａ）。ＨＦ可溶性マスク層１８、１９，２０は、同じ、又は異なる組成であり、かつ／又は同じ又は異なる厚さであってよい。
【００２６】
初めにエピタキシー基板９上に形成される第１のマスク層１８は、後に半導体コンポーネント１５、１６、１７がエピタキシー基板９上に形成される全ての所にウィンドウを有する。第２のマスク層１９は、後に第１のタイプの半導体コンポーネント１５がエピタキシー基板上に析出される全ての所にウィンドウを有する。相応して、第３のマスク層２０は、後に第１の（１５）又は第２のタイプ（１６）の半導体コンポーネントが析出される所にのみウィンドウを有する。
【００２７】
エピタキシー基板９上に第１のタイプの半導体コンポーネント１５をエピタキシャル形成した後（図４ａ）に、第３のマスク層２０及びそのウィンドウ内にある、第２のマスク層１９の部分をエッチングによりエピタキシー反応器内部で、フッ素化合物の供給により除去する（図４ｂ）。その際、第２のタイプの半導体コンポーネント６がエピタキシー析出されるエピタキシー基板９の領域を露出させる。その後、第２のマスク層１９の残りの部分を、エピタキシー反応器内部でのフッ素化合物の供給によるエッチングにより、除去する（図４ｃ）。この際に、第３のタイプの半導体成分１７がエピタキシー析出されるエピタキシー基板９の領域を露出させる。この方法は、任意のタイプ数の半導体コンポーネントにまで展開することができる；但し、マスク層とマスクエッチング工程の数は、相応して、半導体コンポーネントの異なるタイプ数に合わせる必要がある。
【図面の簡単な説明】
【図１】図１ａ〜ｃは第１の一般的な実施例の示す図である。
【図２】図２ａ〜ｄはレーザー構造を製造するための、方法経過を示す図である（第２の実施例）。
【図３】図３ａ〜ｃは第３の実施例による方法経過を示す図である。
【図４】図４ａ〜ｃは第３の実施例による方法経過を示す図である。
【符号の説明】
２ 第１の導波路層、 ３ ＨＦ可溶性マスク層、 ４ エピタキシーウィンドウ、 ６ 活性領域、 ７ 第２導波路層、８ 水平導波のための第２導波路、 ９ エピタキシー基板、１０ 半導体層列、 １１ 析出、１２ エッチン グもしくはエッチングガスマスク、 １３ 電気半導体コンポーネント、 １４ オプトエレクトニクス半導体コンポーネント、 １５ 第１のタイプの半導体コンポーネント、 １６ 第２のタイプの半導体コンポーネント、 １７ 第３のタイプの半導体コンポーネント、 １８ 第１のＨＦ可溶性マスク層、１９ 第２のＨＦ可溶性マスク層、 ２０ 第３のＨＦ可溶性マスク層
本発明は、ＨＦ可溶性マスク材料が使用される半導体構造素子の製法に関する。殊には、電気半導体及びオプトエレクトロニクス半導体コンポーネントが組み合わされているオプトエレクトロニクス半導体構造素子又は水平集積半導体構造素子の製法に関する。
【０００２】
エピタキシー基板、例えば半導体基板上のＨＦ可溶性層はよくある従来技術では湿式化学的に、又は乾式化学的にエピタキシー反応器の外部で除去される。この方法では例えば、選択的エピタキシー又はヘテロエピタキシーにより水平集積構造素子が製造される。
【０００３】
選択的エピタキシーではＨＦ可溶性層がマスキングのために使用される。この場合、エピタキシー反応器中でマスキングされていない領域に層を選択的に成長させるが、その際、マスキング層をその後、反応器の外部で湿式又は乾式化学的に除去する。更なる集積のためにこの場合、少なくとも更なるリソグラフィー工程が必要である。
【０００４】
ヘテロエピタキシーでは直接半導体（ｄｉｒｅｋｔｅ Ｈａｌｂｌｅｉｔｅｒ： 化合物半導体）をシリコン基板上に形成する。その場合、基板と空気の酸素との接触により生じるシリコンの自然酸化物Ｓｉ Ｏ ２ が大きな問題である。このＳｉＯ２層を除去するために、基板を高温工程にさらす必要がある。その際、約９００℃に加熱する。
【０００５】
いずれの方法でも、基板は反応器から取りだされ、かつ空気にさらされる。この場合、基板は制御不可能な汚染にさらされる。数回の出し入れにより、これらのプロセスは妨害されやすく、機能性構造素子の収率は低下し、かつ製造コストが増大する。
【０００６】
ヘテロエピタキシーでは、例えば電気及びオプトエレクトロニクスコンポーネントを集積するが、その際、電気コンポーネントは既に、加工すべき半導体基板上に存在し、その後で、例えばオプトエレクトロニクスコンポーネントを製造する。シリコンの自然酸化物ＳｉＯ２を除去するために、基板を高温工程にさらす必要があり、これにより、電気構造素子は破壊されることがある。
【０００７】
本発明の課題は、エピタキシーによる層析出の際の頻繁なウェハの出し入れ及び高温工程を可能な限り回避することにある。
【０００８】
この課題は請求項１に記載の方法により解決される。
【０００９】
有利な実施態様及び本方法の有利な使用は従属請求項２〜９の対象である。
【００１０】
ＨＦ可溶性層のエッチング除去はエピタキシー反応器中で、フッ化水素（ＨＦ）又は不安定なフッ素化合物の供給により行う。不安定なフッ素化合物は、光励起又は最低１００℃への加熱により分解し、かつフッ化水素を放出することを特徴とする。いくつかのフッ素化合物では、付加的な別のガス、いわゆる担体ガスを供給する必要がある。通常、Ｈ２、Ｎ２又はアルゴンを使用する。これらの担体ガスの供給は、不安定なフッ素化合物のためには必要であるが、フッ化水素には不要である。
【００１１】
多くのエピタキシー反応器は、エッチングされる酸化物と同じ石英ガラスからなるので、反応器壁をエッチングガスに対して保護する必要がある。これは有利には反応器壁の冷却により行う。それというのも、熱に不安定なガスの反応性が明らかに低減されるためである。
【００１２】
本発明の方法を用いて、ＨＦ可溶性物質を、エピタキシープロセスの直前に、基板から除去することができ、これにより、時間及び経費を節約することができる。
【００１３】
異なる層厚を有する複数の異なるＨＦ可溶性マスク材料の使用により、エピタキシー反応器中で様々な構造素子を製造することができる。この場合、異なるＨＦ可溶性マスク材料をそれぞれ異なるエッチング工程で、全プロセスを中断することなく除去する。その場合、いくつかの成長工程で、様々なエピタキシー材料をエピタキシャルに析出させることができる。好適なマスク画定により、構造素子を所定に析出させることができ、これにより、後続のリソグラフィープロセスを有利に節減することができる。
【００１４】
この方法を用いて有利には、既に予備処理された（例えば電気）半導体コンポーネントと、他のタイプの（例えばオプトエレクトロニクス）半導体コンポーネントとを結合させることができる。このためには、既に存在する半導体成分を選択的に、厚いＨＦ可溶性層で被覆する。この場合には、例えばオプトエレクトロニクス半導体コンポーネントが設けられる領域は、非常に薄いＨＦ可溶性層でのみ被覆されている。次いでその場でのエッチング工程により、基板のこの領域を露出させて、引き続き、例えばオプトエレクトロニクス半導体コンポーネントの選択的析出を実施する。
【００１５】
方法及びそのうちの有利な実施態様を次に、図面１ａ〜４ｃと関連した４つの実施例に基づき詳述する。
【００１６】
これは、次のものを示している：
図１ａ〜１ｃは第１の一般的な実施例の図示であり、
図２ａ〜２ｄはレーザー構造を製造するための、方法プロセスの図示であり（第２の実施例）、
図３ａ〜３ｃは第３の実施例による方法プロセスの図示であり、かつ
図４ａ〜４ｃは第４の実施例による方法プロセスの図示である。
【００１７】
図１ａ〜１ｃによる実施例では先ず、ＨＦ可溶性材料（例えばＳｉＯ２又はＳｉｘＮｘ）からなるマスク層３が形成されているエピタキシー基板９を（図１ａ）、エピタキシー反応器中に装入する。続いてマスク層３のウィンドウ４中に、例えばＭＯＶＰＥ（有機金属気相エピタキシー）により例えば半導体レーザーの半導体層列１０をエピタキシャルにエピタキシー基板上に析出させる（図１ｂ）。析出プロセスは図１ｂで、矢印１１で示されている。
【００１８】
続いて、エピタキシーの後にエピタキシー反応器中に供給されるフッ素化合物（例えばＨＦ）を用いてのエッチング１２により半導体層列１０の間に存在するマスク層３を除去する（図１ｃ）。プロセス温度は有利には５０〜５００℃である。この後、こうして製造されたウェハを更に加工することができる。
【００１９】
図２ａ〜２ｄでは、活性領域６、垂直導波のための第１の導波路２及び水平導波のための第２の導波路８を有するレーザー構造体を製造するための方法経過を図示している（図２ｄ参照）。
【００２０】
この構造体を製造するために、ＨＦ可溶性マスク層３（例えばＳｉＯ２、ＳｉｘＮｘ）を直接、エピタキシー基板９の上に、複数のウインドウ４を有するように形成する（図２ａ）。この後、エピタキシー反応器中で選択的析出により、マスク層３のウィンドウ４に第１の導波路層５、活性領域６（例えば活性レーザー層）及び第２の導波路層７からなる層列を形成する（図２ｂ）。第１及び第２の導波路層（５、７）は、垂直導波のための導波路２の少なくとも一部を形成する。
【００２１】
続いて、ＨＦ可溶性マスク層３をエッチングガス１２（例えばＮＦ３）の作用により除去するが（図２ｃ）、このエッチングガスはエピタキシーの後に例えば担体ガス（例えば、Ｈ２、Ｎ２、Ａｒ等）と一緒にエピタキシー反応器に供給する。温度はこの場合、有利には５０〜５００℃である。
【００２２】
そして後続のプロセス工程で、ウェハを予め反応器から取り出すことなく、垂直導波のための第１の導波路２が完成し、かつ水平導波のための第２の導波路８が生じるように、導波路材料を析出させる（図２ｄ）、その際第１の導波路２は今や析出したばかりの導波路材料の一部、第１の導波路層５及び第２の導波路層７をからなりかつ第２の導波路層は析出したばかりの導波路材料の別の部分により形成される。
【００２３】
図３ａ〜３ｃには、電気半導体コンポーネント１３（例えばトランジスタ、ダイオード、増幅器段等）がオプトエレクトロニクス半導体コンポーネント１４（例えばレーザーダイオード、光学増幅器、変調器、光ダイオード等）と結合している水平集積半導体構造素子を製造する方法経過が略示されている。この方法経過では、既に電気半導体コンポーネント１３が存在しているエピタキシー基板９にＨＦ可溶性マスク層３を形成する。これはウィンドウ４を有し、そこでは、エピタキシー基板９が露出している（図３ａ）。このエピタキシー基板９の露出し た領域に、後でオプトエレクトロニクス半導体コンポーネント１４を析出させる。このウェハをエピタキシー反応器に装入し、次いでそこで、ウィンドウ４に、エピタキシー基板９の露出した領域にオプトエレクトロニクス半導体コンポーネント１４を析出させる（図３ｂ）。続いて、ＨＦ可溶性マスク層３を、エピタキシー反応器中にフッ素化合物を供給することにより除去する（図３ｃ）。次いで、ウェハを更に加工する、例えば、更なる半導体層及び／又は電気的コンタクトを設けることができる。
【００２４】
特に有利には図３ａ〜３ｃに図示されている方法では、電気半導体コンポーネント１３が既に存在するエピタキシー基板９を使用する。このようなエピタキシー基板９の上にＨＦ可溶性マスク層３を、電気的半導体コンポーネント１３が厚いマスク層３で被覆されており、かつ薄いマスク層３が、該薄いマスク層３の除去後にオプトエレクトロニクス半導体コンポーネント１４が析出されるエピタキシー基板９の領域を被覆するように形成する。マスク層３のこの薄い領域をエピタキシー反応器中で第１のマスク除去工程で除去し、かつエピタキシー基板９の領域を露出させる。この後、オプトエレクトロニクス半導体コンポーネントをエピタキシー基板９の露出している領域（即ち、マスク層３のウインドウ４）にエピタキシーにより形成する。
【００２５】
図４ａ〜４ｃに図示されている方法は、例えば３つの異なるタイプの半導体コンポーネント１５、１６、１７が結合している水平集積半導体構造素子の製造のために役立つ。このためにエピタキシー基板９から出発して、第１の（１８）、第２の（１９）、かつ第３のＨＦ可溶性マスク層２０をエピタキシー基板９上に形成する（図４ａ）。ＨＦ可溶性マスク層１８、１９，２０は、同じ、又は異なる組成であり、かつ／又は同じ又は異なる厚さであってよい。
【００２６】
初めにエピタキシー基板９上に形成される第１のマスク層１８は、後に半導体コンポーネント１５、１６、１７がエピタキシー基板９上に形成される全ての所にウィンドウを有する。第２のマスク層１９は、後に第１のタイプの半導体コンポーネント１５がエピタキシー基板上に析出される全ての所にウィンドウを有する。相応して、第３のマスク層２０は、後に第１の（１５）又は第２のタイプ（１６）の半導体コンポーネントが析出される所にのみウィンドウを有する。
【００２７】
エピタキシー基板９上に第１のタイプの半導体コンポーネント１５をエピタキシャル形成した後（図４ａ）に、第３のマスク層２０及びそのウィンドウ内にある、第２のマスク層１９の部分をエッチングによりエピタキシー反応器内部で、フッ素化合物の供給により除去する（図４ｂ）。その際、第２のタイプの半導体コンポーネント６がエピタキシー析出されるエピタキシー基板９の領域を露出させる。その後、第２のマスク層１９の残りの部分を、エピタキシー反応器内部でのフッ素化合物の供給によるエッチングにより、除去する（図４ｃ）。この際に、第３のタイプの半導体成分１７がエピタキシー析出されるエピタキシー基板９の領域を露出させる。この方法は、任意のタイプ数の半導体コンポーネントにまで展開することができる；但し、マスク層とマスクエッチング工程の数は、相応して、半導体コンポーネントの異なるタイプ数に合わせる必要がある。
【図面の簡単な説明】
【図１】図１ａ〜ｃは第１の一般的な実施例の示す図である。
【図２】図２ａ〜ｄはレーザー構造を製造するための、方法経過を示す図である（第２の実施例）。
【図３】図３ａ〜ｃは第３の実施例による方法経過を示す図である。
【図４】図４ａ〜ｃは第３の実施例による方法経過を示す図である。
【符号の説明】
２ 第１の導波路層、 ３ ＨＦ可溶性マスク層、 ４ エピタキシーウィンドウ、 ６ 活性領域、 ７ 第２導波路層、８ 水平導波のための第２導波路、 ９ エピタキシー基板、１０ 半導体層列、 １１ 析出、１２ エッチン グもしくはエッチングガスマスク、 １３ 電気半導体コンポーネント、 １４ オプトエレクトニクス半導体コンポーネント、 １５ 第１のタイプの半導体コンポーネント、 １６ 第２のタイプの半導体コンポーネント、 １７ 第３のタイプの半導体コンポーネント、 １８ 第１のＨＦ可溶性マスク層、１９ 第２のＨＦ可溶性マスク層、 ２０ 第３のＨＦ可溶性マスク層
Claims (7)
- ａ）エピタキシーウィンドウ（４）を有するＨＦ可溶性マスク層（３）をエピタキシー基板（９）上に形成する工程、
ｂ）エピタキシー反応器中で、エピタキシー基板（９）のエピタキシーウィンドウ（４）内で露出している領域にオプトエレクトロニクス特性を有する半導体層又は半導体層列（１０）をエピタキシャル析出（１１）させる工程、および
ｃ）エピタキシー反応器中で分解するか、または反応してフッ化水素になる不安定なフッ素化合物を冷却されたエピタキシー反応器中に供給することによりＨＦ可溶性マスク層（３）を除去する工程（１２）
からなる水平集積半導体構造素子の製法において、工程ａ）で第１の半導体コンポーネント（１３）が既にエピタキシー基板（９）上に存在し、かつ工程ｂ）で第２の半導体コンポーネント（１４）をエピタキシーウィンドウ（４）中に析出することを特徴とする、水平集積半導体構造素子の製法。 - 第１の半導体コンポーネント（１３）が既に存在するエピタキシー基板（９）上に、第１の半導体コンポーネント（１３）上に厚く形成されており、かつ薄いＨＦ可溶性マスク層（３）の除去後に第２の半導体コンポーネント（１４）が析出されるエピタキシー基板（９）の領域に薄く形成されているＨＦ可溶性マスク層（３）を形成し、第１のマスク除去工程でＨＦ可溶性マスク層（３）の薄い領域を除去し、かつ引き続き、第２の半導体コンポーネント（１４）をエピタキシー基板（９）の露出領域に形成する、請求項１に記載の製法。
- ｎ個（ｎ∈自然数）の異なるタイプの半導体コンポーネント（１５、１６、１７）が相互に結合されている水平集積半導体構造素子を製造する方法において、
ｉ）工程ａ）で、ｎ個のＨＦ可溶性マスク層（１８、１９、２０）の層列を、ＨＦ可溶性マスク層（１８，１９，２０）が一部分重なり合って及び／又は一部分エピタキシー基板（９）上に存在し、それぞれのＨＦ可溶性マスク層（１８、１９、２０）がエピタキシーウインドウを有し、かつエピタキシー基板（９）が、第１の半導体コンポーネント（１５）が形成されるべき位置（１５）でのみ露出するように形成し、その際エピタキシーウィンドウの一部のみがエピタキシー基板（９）への開口を提供し、
ｉｉ）工程ｂ）で第１の半導体コンポーネント（１５）をエピタキシー基板（９）上に析出させ、
ｉｉｉ）工程ｃ）に基づきｎ個のＨＦ可溶性マスク層の層列の十分に厚い層を除去して、その際少なくともエピタキシー基板（９）のある領域が露出されるようにし、
ｉｖ）第２の半導体コンポーネント（１６）を析出させるために、工程ｂ）を繰り返し、かつ（ｎ−１）個のＨＦ可溶性マスク層の層列の十分に厚い層を除去するために、工程ｃ）を繰り返し、
ｖ）ｎ番目の半導体コンポーネントが析出されるまで、記号（ｉｖ）で挙げた工程を繰り返す、請求項１又は２記載の製法。 - 複数のＨＦ可溶性マスク層（１８，１９，２０）を異なる層厚で形成し、その際少なくとも１つのＨＦ可溶性マスク層（１８，１９，２０）を完全にかつ少なくとも１つの別のＨＦ可溶性マスク層（１８，１９，２０）を一部分だけ工程ｃ）で除去する、請求項３に記載の製法。
- 複数のＨＦ可溶性マスク層（１８，１９，２０）が異なる組成を有し、その際少なくとも１つのＨＦ可溶性マスク層（１８，１９，２０）を完全にかつ少なくとも１つの別のＨＦ可溶性マスク層（１８，１９，２０）を一部分だけ工程ｃ）で除去する、請求項３又は４に記載の製法。
- 第１の半導体コンポーネント（１３）が電気半導体コンポーネントであり、かつ第２の半導体コンポーネント（１４）がオプトエレクトロニクス半導体コンポーネントであるか、又はその逆である、請求項１から５までのいずれか１項に記載の製法。
- プロセスの開始前に、エピタキシー反応器中でフッ素化合物の供給により、基板表面のＨＦ可溶性層を清浄にする、請求項１から６までのいずれか１項に記載の製法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19824142.9 | 1998-05-29 | ||
| DE19824142A DE19824142A1 (de) | 1998-05-29 | 1998-05-29 | Verfahren zum Ätzen von flourwasserstofflöslichen Schichten |
| PCT/DE1999/001556 WO1999063582A2 (de) | 1998-05-29 | 1999-05-25 | Verfahren zum herstellen von halbleiterbauelementen |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002517899A JP2002517899A (ja) | 2002-06-18 |
| JP3602443B2 true JP3602443B2 (ja) | 2004-12-15 |
Family
ID=7869363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000552709A Expired - Fee Related JP3602443B2 (ja) | 1998-05-29 | 1999-05-25 | 半導体素子の製法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US6864112B1 (ja) |
| EP (1) | EP1086488B1 (ja) |
| JP (1) | JP3602443B2 (ja) |
| CN (1) | CN1155992C (ja) |
| DE (2) | DE19824142A1 (ja) |
| WO (1) | WO1999063582A2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004336040A (ja) * | 2003-04-30 | 2004-11-25 | Osram Opto Semiconductors Gmbh | 複数の半導体チップの製造方法および電子半導体基体 |
| KR100682879B1 (ko) * | 2005-01-07 | 2007-02-15 | 삼성코닝 주식회사 | 결정 성장 방법 |
| TWI326691B (en) * | 2005-07-22 | 2010-07-01 | Kraton Polymers Res Bv | Sulfonated block copolymers, method for making same, and various uses for such block copolymers |
| US8012539B2 (en) | 2008-05-09 | 2011-09-06 | Kraton Polymers U.S. Llc | Method for making sulfonated block copolymers, method for making membranes from such block copolymers and membrane structures |
| US8263713B2 (en) * | 2009-10-13 | 2012-09-11 | Kraton Polymers U.S. Llc | Amine neutralized sulfonated block copolymers and method for making same |
| US8445631B2 (en) * | 2009-10-13 | 2013-05-21 | Kraton Polymers U.S. Llc | Metal-neutralized sulfonated block copolymers, process for making them and their use |
| US9429366B2 (en) | 2010-09-29 | 2016-08-30 | Kraton Polymers U.S. Llc | Energy recovery ventilation sulfonated block copolymer laminate membrane |
| US9394414B2 (en) | 2010-09-29 | 2016-07-19 | Kraton Polymers U.S. Llc | Elastic, moisture-vapor permeable films, their preparation and their use |
| KR101539512B1 (ko) | 2010-10-18 | 2015-07-24 | 크레이튼 폴리머즈 유.에스. 엘엘씨 | 설폰화된 블록 공중합체 조성물의 생산 방법 |
| US9861941B2 (en) | 2011-07-12 | 2018-01-09 | Kraton Polymers U.S. Llc | Modified sulfonated block copolymers and the preparation thereof |
| US9678329B2 (en) | 2011-12-22 | 2017-06-13 | Qualcomm Inc. | Angled facets for display devices |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3000954C2 (de) * | 1980-01-12 | 1982-04-22 | Standard Elektrik Lorenz Ag, 7000 Stuttgart | Verfahren zum Ätzen von Glasoberflächen, insbesondere bei der Glasfaser-Lichtleiter-Herstellung |
| US4614564A (en) * | 1984-12-04 | 1986-09-30 | The United States Of America As Represented By The United States Department Of Energy | Process for selectively patterning epitaxial film growth on a semiconductor substrate |
| US4816098A (en) * | 1987-07-16 | 1989-03-28 | Texas Instruments Incorporated | Apparatus for transferring workpieces |
| JPH01270287A (ja) | 1988-04-21 | 1989-10-27 | Nec Corp | 半導体レーザーの製造方法 |
| JPH0246407A (ja) * | 1988-08-05 | 1990-02-15 | Seiko Epson Corp | 光導波路及びその製造方法 |
| GB2228617A (en) * | 1989-02-27 | 1990-08-29 | Philips Electronic Associated | A method of manufacturing a semiconductor device having a mesa structure |
| JP3086719B2 (ja) | 1991-06-27 | 2000-09-11 | 株式会社東芝 | 表面処理方法 |
| US5268069A (en) * | 1991-10-28 | 1993-12-07 | International Business Machines Corporation | Safe method for etching silicon dioxide |
| JPH05160085A (ja) | 1991-12-11 | 1993-06-25 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5282925A (en) | 1992-11-09 | 1994-02-01 | International Business Machines Corporation | Device and method for accurate etching and removal of thin film |
| JP3256769B2 (ja) | 1993-12-28 | 2002-02-12 | 日本電信電話株式会社 | 埋め込み構造半導体レーザの製造方法 |
| US5498578A (en) * | 1994-05-02 | 1996-03-12 | Motorola, Inc. | Method for selectively forming semiconductor regions |
| US5418183A (en) * | 1994-09-19 | 1995-05-23 | At&T Corp. | Method for a reflective digitally tunable laser |
| US5937273A (en) * | 1994-12-27 | 1999-08-10 | Fujitsu Limited | Fabricating compound semiconductor by varying ratio of stagnant layer thickness and mean free path of seed material |
| JP3297291B2 (ja) * | 1995-03-10 | 2002-07-02 | 株式会社東芝 | 半導体装置の製造方法 |
| JP3169114B2 (ja) * | 1995-05-29 | 2001-05-21 | 信越半導体株式会社 | 単結晶薄膜の製造方法 |
| GB2304918B (en) * | 1995-08-30 | 1999-05-19 | Daewoo Electronics Co Ltd | Method for manufacturing a thin film actuated mirror having a stable elastic member |
| DE19620687A1 (de) | 1996-05-22 | 1997-11-27 | Centeon Pharma Gmbh | Neuer adenoviraler Vektor für den Transfer humaner Gene in vivo |
| US5668038A (en) * | 1996-10-09 | 1997-09-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | One step smooth cylinder surface formation process in stacked cylindrical DRAM products |
-
1998
- 1998-05-29 DE DE19824142A patent/DE19824142A1/de not_active Ceased
-
1999
- 1999-05-25 CN CNB99806775XA patent/CN1155992C/zh not_active Expired - Fee Related
- 1999-05-25 JP JP2000552709A patent/JP3602443B2/ja not_active Expired - Fee Related
- 1999-05-25 WO PCT/DE1999/001556 patent/WO1999063582A2/de active IP Right Grant
- 1999-05-25 EP EP99936327A patent/EP1086488B1/de not_active Expired - Lifetime
- 1999-05-25 DE DE59914127T patent/DE59914127D1/de not_active Expired - Lifetime
-
2000
- 2000-11-28 US US09/722,461 patent/US6864112B1/en not_active Expired - Fee Related
-
2003
- 2003-07-22 US US10/625,118 patent/US6838391B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| WO1999063582A3 (de) | 2000-02-17 |
| CN1155992C (zh) | 2004-06-30 |
| CN1303517A (zh) | 2001-07-11 |
| EP1086488A2 (de) | 2001-03-28 |
| DE59914127D1 (de) | 2007-02-15 |
| US6864112B1 (en) | 2005-03-08 |
| US20040053513A1 (en) | 2004-03-18 |
| US6838391B2 (en) | 2005-01-04 |
| EP1086488B1 (de) | 2007-01-03 |
| WO1999063582A2 (de) | 1999-12-09 |
| JP2002517899A (ja) | 2002-06-18 |
| DE19824142A1 (de) | 1999-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3721674B2 (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体基板の製造方法 | |
| US5108947A (en) | Integration of gaas on si substrates | |
| EP0520216A2 (en) | Fabrication of defect free silicon on an insulating substrate | |
| JP2006523033A (ja) | シリコン上に単結晶ＧａＮを成長させる方法 | |
| GB2271466A (en) | Etching semicondudtor wafers | |
| JP3602443B2 (ja) | 半導体素子の製法 | |
| WO2002000968A1 (en) | A method for manufacturing a susceptor, a susceptor thus obtained and its application | |
| JPH01270593A (ja) | 化合物半導体層形成方法 | |
| US3698947A (en) | Process for forming monocrystalline and poly | |
| KR100438813B1 (ko) | 질화갈륨(gan) 웨이퍼 제조방법 | |
| JP2003332237A (ja) | 半導体薄膜の製造方法 | |
| JPS617622A (ja) | 半導体装置の製造方法 | |
| JPS60193324A (ja) | 半導体基板の製造方法 | |
| JP2003171200A (ja) | 化合物半導体の結晶成長法、及び化合物半導体装置 | |
| JP2898320B2 (ja) | 半導体素子の製造方法 | |
| JPH0774109A (ja) | 化合物半導体基板および半導体基板の再利用法 | |
| JPH0258248A (ja) | 半導体装置の製造方法 | |
| KR20000015506A (ko) | 광 조사에 의한 원자층 증착 방법을 이용한 선택적 박막 형성방법 및 장치 | |
| KR100479172B1 (ko) | 선택적다결정실리콘산화법을이용한필드산화막형성방법 | |
| JP2003528443A5 (ja) | ||
| JP2021111734A (ja) | 製造方法及び半導体素子 | |
| JPH01266716A (ja) | ＧａＡｓ／Ｓｉ積層体及びＧａＡｓの成長方法 | |
| JPH05335261A (ja) | 単結晶半導体薄膜の形成方法 | |
| JPS6410106B2 (ja) | ||
| JPS63248137A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040331 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040628 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040805 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040825 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040922 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071001 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081001 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091001 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101001 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111001 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |