JPS617622A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS617622A
JPS617622A JP12860584A JP12860584A JPS617622A JP S617622 A JPS617622 A JP S617622A JP 12860584 A JP12860584 A JP 12860584A JP 12860584 A JP12860584 A JP 12860584A JP S617622 A JPS617622 A JP S617622A
Authority
JP
Japan
Prior art keywords
susceptor
epitaxial growth
substrate
film
deposited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12860584A
Other languages
English (en)
Inventor
Fumitake Mieno
文健 三重野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP12860584A priority Critical patent/JPS617622A/ja
Publication of JPS617622A publication Critical patent/JPS617622A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１）　　発明の技術分野 本発明は半導体装置の製造方法に係り、特に減圧エピタ
キシャル成長後にサセプタ上の堆積層の除去を不要とす
る方法に関する。
（２）従来技術と問題点 近年、シリコン基板を用いて半導体素子を製造する場合
に高集積化を達成するため、素子形成領域を小さくする
とともに、素子間分離領域を狭くすることが必要となっ
ている。一般的な素子分離方法としては、選択酸化法が
あるが、バーズビークが生じ、より微細な素子の製造工
程に適用するのは難しくなっている。これに対し、選択
エピタキシャル成長による素子分離方法があり、この方
法によれば狭くて深い絶縁分離が形成できる。
選択エピタキシャル成長による素子分離方法は、基板上
に絶縁膜を形成し、絶縁膜の素子形成領域を部分的に除
去して基板を露出させ、その露出部分にだけエピタキシ
ャル成長層を形成するもである。このときのエピタキシ
ャル成長は５０Ｔｏｒｒ程度の減圧下で行う減圧エピタ
キシャル成長が用いられる。
この減圧エピタキシャル成長は、選択エピタキシャル成
長による素子分離に限らず他の目的にも用いられるが、
この減圧エピタキシャル成長時において問題となるのは
、カーボン（Ｃ）等からなり、シリコンカーバイド（Ｓ
　ｉ　Ｃ）等で被覆されていて、基板を保持するサセプ
タの露出部分にエピタキシャル成長層を形成する物質で
あるシリコンが堆積されることである。この堆積された
シリコンは減圧エピタキシャル成長をそのサセプタを用
いて繰り返すたびに厚くなり、時々、塩酸によるへ−パ
ーエソチングを行ない除去しなければならなかった。
（３）発明の目的 本発明の目的は、上記の欠点に鑑み、サセプタ上にシリ
コンが堆積せず、後で堆積層の除去を不要とする減圧エ
ピタキシャル成長を行うことである。
（４）発明の構成 上記の目的は、本発明によれば、二酸化シリコン膜およ
び窒化シリコン膜が表面に被覆されたサセプタ上に基板
を載置して減圧エピタキシャル成長を行うことを特徴と
する半導体装置の製造方法により達成される。
（５）発明の実施例 第２図は、本発明一実施例において使用される減圧エピ
タキシャル成長装置を説明するための図であり、第１図
は本発明一実施例を説明する゛ための第２図のサセプタ
部分の断面図である。それぞれの図において、１はサセ
フタ、２はシリコン基板である。また、３はペルジャー
、４はヒータ。
５は二酸化シリコン膜である。以下、これらの図を参照
しながら本発明一実施例の半導体装置の製造方法につい
て説明する。
先ず、第２図のバにル形減圧エピタキシャル成長装置に
おいて、シリコン基板２をサセプタ１上に載せていない
状態にし、例えばＮ、Ｏガス、キキャリアガスとしてア
ルゴンベースのＳ　Ｉ　Ｈ４ガスを導入して、ヒータ４
により温度を８００℃程度にしてサセプタ１表面に例え
ば二酸化シリコン膜５を例えば厚さ１０μｍ程度に被覆
する。次に第１図の如く二酸化シリコン膜５の被覆され
たサセプタ１上にシリコン基板２を載置してペルジャー
３内を５０Ｔｏ　ｒ　ｒ程度に減圧にし、９００℃程度
で、Ｓｉｇ　　Ｃｊ２２ガス、Ｈ２ガスを導入してエピ
タキシャル成長を行う。このとき二酸化シリコン膜５上
にはシリコンが堆積されることはない。従って一度二酸
化シリコン膜５を被覆してしまえば、そのサセプタはそ
のまま繰り返し使用が可能となる。
以上、本実施例においては、サセプタ１に二酸化シリコ
ン膜５を被覆する場合について述べたが窒化シリコン膜
を被覆してもよい。
（６）発明の効果 本発明によれば、サセプタ上に基板を載置し、減圧エピ
タキシャル成長を行ったときに、サセプタの露出部分に
堆積物がなく、そのサセプタを多数回繰り返し使用でき
、従来必要であった堆積物の除去も不要となり、堆積物
の除去と同時にサセプタ表面を減らされることもなく、
減圧エピタキシャル成長装置の効率的な使用が行なえる
。
【図面の簡単な説明】
第１図は本発明の一実施例を説明するための断面図、第
２図は本発明一実施例において使用される減圧エピタキ
シャル成長装置を説明するための図である。 図において、１はサセプタ、２はシリコン基板。 ３はペルジャー、４はヒータ、５は二酸化シリコン膜で
ある。 第１Ｉ！Ｉ 第２図

Claims (1)

    【特許請求の範囲】
  1. 　二酸化シリコン膜および窒化シリコン膜が表面に被覆
    されたサセプタ上にシリコン基板を載置して減圧エピタ
    キシャル成長を行うことを特徴とする半導体装置の製造
    方法。
JP12860584A 1984-06-22 1984-06-22 半導体装置の製造方法 Pending JPS617622A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12860584A JPS617622A (ja) 1984-06-22 1984-06-22 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12860584A JPS617622A (ja) 1984-06-22 1984-06-22 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS617622A true JPS617622A (ja) 1986-01-14

Family

ID=14988907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12860584A Pending JPS617622A (ja) 1984-06-22 1984-06-22 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS617622A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5869845U (ja) * 1981-11-04 1983-05-12 株式会社東芝 画像形成装置
JPS58100348U (ja) * 1981-12-26 1983-07-08 株式会社東芝 画像形成装置
JPS5940239U (ja) * 1982-09-06 1984-03-14 株式会社東芝 画像形成装置
JPS6274847A (ja) * 1985-09-25 1987-04-06 Nippon Seimitsu Kogyo Kk シ−ト供給装置
JPH02142736U (ja) * 1989-04-29 1990-12-04
US6383302B2 (en) * 1997-12-02 2002-05-07 Nec Corporation Apparatus and method for manufacturing semiconductor device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5869845U (ja) * 1981-11-04 1983-05-12 株式会社東芝 画像形成装置
JPS58100348U (ja) * 1981-12-26 1983-07-08 株式会社東芝 画像形成装置
JPS627634Y2 (ja) * 1981-12-26 1987-02-21
JPS5940239U (ja) * 1982-09-06 1984-03-14 株式会社東芝 画像形成装置
JPS6274847A (ja) * 1985-09-25 1987-04-06 Nippon Seimitsu Kogyo Kk シ−ト供給装置
JPH05295B2 (ja) * 1985-09-25 1993-01-05 Nisuka Kk
JPH02142736U (ja) * 1989-04-29 1990-12-04
US6383302B2 (en) * 1997-12-02 2002-05-07 Nec Corporation Apparatus and method for manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
US4615762A (en) Method for thinning silicon
JP3602443B2 (ja) 半導体素子の製法
JPS617622A (ja) 半導体装置の製造方法
US3698947A (en) Process for forming monocrystalline and poly
JPH09326391A (ja) 素子分離酸化膜の製造方法
JP2983322B2 (ja) エピタキシャルウェーハの製造方法
JPS61256732A (ja) 選択エピタキシアル成長方法
JP2975496B2 (ja) 素子分離構造の形成方法
JP2558289B2 (ja) 変質層の形成方法
KR100479172B1 (ko) 선택적다결정실리콘산화법을이용한필드산화막형성방법
JP2906491B2 (ja) 半導体装置の製造方法
JP2884597B2 (ja) 半導体装置の製造方法
JPS63248137A (ja) 半導体装置の製造方法
JPS6410106B2 (ja)
JPS58168260A (ja) 半導体集積回路装置およびその製造方法
JPH02152221A (ja) Ｓｏｉ基板の製造方法
KR100203297B1 (ko) 반도체 소자의 마스크막 형성방법
JPS6169135A (ja) 半導体装置の製造方法
JP3194807B2 (ja) 素子分離構造の形成方法
JPS6132441A (ja) 誘電体分離領域の形成方法
JPS61184814A (ja) 半導体装置の製造方法
JPH0261144B2 (ja)
JPH0258848A (ja) 半導体装置の製造方法
JPS63300535A (ja) 半導体装置の製造方法
JPH0220016A (ja) 半導体装置の製造方法