JPS6410106B2 - - Google Patents
Info
- Publication number
- JPS6410106B2 JPS6410106B2 JP3209181A JP3209181A JPS6410106B2 JP S6410106 B2 JPS6410106 B2 JP S6410106B2 JP 3209181 A JP3209181 A JP 3209181A JP 3209181 A JP3209181 A JP 3209181A JP S6410106 B2 JPS6410106 B2 JP S6410106B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- sio
- base region
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 20
- 238000009792 diffusion process Methods 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 11
- 230000003647 oxidation Effects 0.000 claims description 10
- 238000007254 oxidation reaction Methods 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 4
- 239000012808 vapor phase Substances 0.000 claims description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 29
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000000280 densification Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法の改良に関する
ものである。
ものである。
シリコン（Si）基板に形成するプレーナ型のト
ランジスタにあつては、ベースコレクタ間におい
て逆方向に高電圧を印加した場合、ベースコレク
タ間の逆方向の耐圧低下をきたさないようにする
ため、トランジスタ素子を形成する領域上を除い
て、前記Si基板上に二酸化シリコン（SiO2）等
の絶縁膜を厚く形成する方法がとられている。
ランジスタにあつては、ベースコレクタ間におい
て逆方向に高電圧を印加した場合、ベースコレク
タ間の逆方向の耐圧低下をきたさないようにする
ため、トランジスタ素子を形成する領域上を除い
て、前記Si基板上に二酸化シリコン（SiO2）等
の絶縁膜を厚く形成する方法がとられている。
このような絶縁膜を分厚く形成したプレーナ型
のトランジスタの従来の製造方法について第１図
より第５図までの和断面図を用いて説明する。
のトランジスタの従来の製造方法について第１図
より第５図までの和断面図を用いて説明する。
まず第１図に示すようにＮ型のSi基板１上に熱
酸化膜法によりSiO2膜２を0.5〜1.0μmの厚さに
形成する。その後図示しないが該基板上にホトレ
ジスト膜を被着したのち、周知の写真蝕刻法を用
いて該ホトレジスト膜を所定のパターンに形成す
る。その後該ホトレジスト膜をマスクとして弗化
水素酸（HF）等を用いてSiO2膜２を所定のパタ
ーンに形成する。その後パターニングされた
SiO2膜をマスクとして硼素（Ｂ）を拡散してＰ
型のベース領域３を形成する。ここで図で2Aは
このベース拡散時の熱処理時に基板１上に形成さ
れたSiO2膜である。その後前記形成されたSiO2
膜２Ａを所定のパターンに前述したように窓開き
して該SiO2膜２，２Ａをマスクとしてりん（Ｐ）
等を拡散して第２図のようにエミツタ領域４を形
成する。図で２Ｂはこのエミツタ拡散時に基板１
上に形成されたSiO2膜である。その後第３図の
ように該基板上にモノシラン（SiH4）ガスと酸
素（O2）ガスの反応によるいわゆる化学蒸着
（CVD）法によつて1.0〜1.5μmの厚さのSiO2膜５
を形成する。その後該基板をO2ガス雰囲気中で
900℃の温度により２〜３時間熱処理して前記
CVD法によつて形成したSiO2膜を焼き固めるい
わゆるデンシフアイ処理を行つていた。その後該
基板上にホトレジスト膜を被着したのち該ホトレ
ジスト膜を写真蝕刻法で処定パターンに形成し、
該ホトレジスト膜をマスクとして第４図に示すよ
うに前記ベース領域上のCVD法によつて形成し
たしたSiO2膜を除去し、前記ベース領域の外方
にのみ分厚いSiO2膜を形成する。
酸化膜法によりSiO2膜２を0.5〜1.0μmの厚さに
形成する。その後図示しないが該基板上にホトレ
ジスト膜を被着したのち、周知の写真蝕刻法を用
いて該ホトレジスト膜を所定のパターンに形成す
る。その後該ホトレジスト膜をマスクとして弗化
水素酸（HF）等を用いてSiO2膜２を所定のパタ
ーンに形成する。その後パターニングされた
SiO2膜をマスクとして硼素（Ｂ）を拡散してＰ
型のベース領域３を形成する。ここで図で2Aは
このベース拡散時の熱処理時に基板１上に形成さ
れたSiO2膜である。その後前記形成されたSiO2
膜２Ａを所定のパターンに前述したように窓開き
して該SiO2膜２，２Ａをマスクとしてりん（Ｐ）
等を拡散して第２図のようにエミツタ領域４を形
成する。図で２Ｂはこのエミツタ拡散時に基板１
上に形成されたSiO2膜である。その後第３図の
ように該基板上にモノシラン（SiH4）ガスと酸
素（O2）ガスの反応によるいわゆる化学蒸着
（CVD）法によつて1.0〜1.5μmの厚さのSiO2膜５
を形成する。その後該基板をO2ガス雰囲気中で
900℃の温度により２〜３時間熱処理して前記
CVD法によつて形成したSiO2膜を焼き固めるい
わゆるデンシフアイ処理を行つていた。その後該
基板上にホトレジスト膜を被着したのち該ホトレ
ジスト膜を写真蝕刻法で処定パターンに形成し、
該ホトレジスト膜をマスクとして第４図に示すよ
うに前記ベース領域上のCVD法によつて形成し
たしたSiO2膜を除去し、前記ベース領域の外方
にのみ分厚いSiO2膜を形成する。
その後第５図に示すように前記ベース領域３お
よびエミツタ領域４上のSiO2膜２を窓開きした
のち、該基板上にアルミニウム（Al）の金属膜
を蒸着によつて形成し、該金属膜を所定のパター
ンに成形して前記ベース領域３およびエミツタ領
域４と接続するベース電極６およびエミツタ電極
７を形成していた。
よびエミツタ領域４上のSiO2膜２を窓開きした
のち、該基板上にアルミニウム（Al）の金属膜
を蒸着によつて形成し、該金属膜を所定のパター
ンに成形して前記ベース領域３およびエミツタ領
域４と接続するベース電極６およびエミツタ電極
７を形成していた。
しかし前記した従来の方法ではCVD法による
SiO2膜と熱酸化法によるSiO2膜とでは熱膨脹係
数が異なるために前記デンシフアイの処理の過程
でベース領域上の熱酸化膜にクラツクを生じその
ため後の工程で、前記ベース領域上のCVD法に
よるSiO2膜を除去した後、前記ベース領域上の
熱酸化によるSiO2膜が基板から剥離するような
現象が生じる。そのため高信頼度・高耐圧の半導
体装置が得られない欠点を生じていた。
SiO2膜と熱酸化法によるSiO2膜とでは熱膨脹係
数が異なるために前記デンシフアイの処理の過程
でベース領域上の熱酸化膜にクラツクを生じその
ため後の工程で、前記ベース領域上のCVD法に
よるSiO2膜を除去した後、前記ベース領域上の
熱酸化によるSiO2膜が基板から剥離するような
現象が生じる。そのため高信頼度・高耐圧の半導
体装置が得られない欠点を生じていた。
本発明は上記した欠点を除去するもので、前記
ベース領域上の熱酸化によるSiO2膜にクラツク
を生じさせないようにすることを目的とするもの
である。
ベース領域上の熱酸化によるSiO2膜にクラツク
を生じさせないようにすることを目的とするもの
である。
かかる目的を達成するための半導体装置の製造
方法は一導電型半導体基板表面に熱酸化法により
絶縁膜を形成し、次いで前記絶縁膜を選択的に除
去して第１の拡散用窓を形成し、次いで前記第１
の拡散用窓を通して反対導電型不純物を導入して
ベース領域を形成し、次いで前記ベース領域上に
形成された絶縁膜を選択的に除去して第２の拡散
用窓を形成し、前記第２の拡散用窓を通して一導
電型不純物を導入してエミツタ領域を形成し、次
いで前記絶縁膜上に気相成長絶縁膜を形成し、次
いで前記ベース領域上の前記気相成長絶縁膜を除
去し、しかる後前記絶縁膜及び気相成長絶縁膜を
熱処理する工程を有することを特徴とするもので
ある。
方法は一導電型半導体基板表面に熱酸化法により
絶縁膜を形成し、次いで前記絶縁膜を選択的に除
去して第１の拡散用窓を形成し、次いで前記第１
の拡散用窓を通して反対導電型不純物を導入して
ベース領域を形成し、次いで前記ベース領域上に
形成された絶縁膜を選択的に除去して第２の拡散
用窓を形成し、前記第２の拡散用窓を通して一導
電型不純物を導入してエミツタ領域を形成し、次
いで前記絶縁膜上に気相成長絶縁膜を形成し、次
いで前記ベース領域上の前記気相成長絶縁膜を除
去し、しかる後前記絶縁膜及び気相成長絶縁膜を
熱処理する工程を有することを特徴とするもので
ある。
つまり本発明の半導体装置の製造方法が従来の
方法と異なる点はCVD法により形成したSiO2膜
をあらかじめベース領域より外方のSi基板上に形
成されたSiO膜のみ残すようにパターニングし
てからデンシフアイ処理を行うものである。
方法と異なる点はCVD法により形成したSiO2膜
をあらかじめベース領域より外方のSi基板上に形
成されたSiO膜のみ残すようにパターニングし
てからデンシフアイ処理を行うものである。
以下図面を用いて本発明の一実施例について説
明する。
明する。
前述した如く第１図に示すようにSi基板１に所
定パターンの熱酸化によるSiO2膜２を形成し該
SiO2膜２をマスクとしてベース領域３を形成す
る。その後第２図に示すように熱酸化する、
SiO2膜２，２Ａをマスクとしてエミツタ領域４
を形成する。その後第３図に示すように該基板上
にCVD法よるSiO2膜５を形成する。
定パターンの熱酸化によるSiO2膜２を形成し該
SiO2膜２をマスクとしてベース領域３を形成す
る。その後第２図に示すように熱酸化する、
SiO2膜２，２Ａをマスクとしてエミツタ領域４
を形成する。その後第３図に示すように該基板上
にCVD法よるSiO2膜５を形成する。
本発明によれば、その後第４図に示すようにベ
ース領域上に形成されたCVD法によるSiO2膜を
除去する。
ース領域上に形成されたCVD法によるSiO2膜を
除去する。
この状態にした後、該基板を酸素（O2）雰囲
気で900℃の温度で２〜３時間熱処理してデンシ
フアイ処理を行う。
気で900℃の温度で２〜３時間熱処理してデンシ
フアイ処理を行う。
このようにすればベース領域上のSiO2膜は熱
酸化法によるSiO2膜の一層構造となるため、該
SO2膜にはクラツクを生じず、そのため該SiO2膜
が基板から剥離することが防止される。したがつ
てこのような本発明によれば、高信頼度・高耐圧
の半導体装置が形成される。
酸化法によるSiO2膜の一層構造となるため、該
SO2膜にはクラツクを生じず、そのため該SiO2膜
が基板から剥離することが防止される。したがつ
てこのような本発明によれば、高信頼度・高耐圧
の半導体装置が形成される。
第１図より第５図までは従来の半導体装置の製
造方法並びに本発明の半導体装置の製造方法の一
実施例を示す断面図である。 図において１はSi基板、２，２Ａ，２Ｂは熱酸
化によるSiO2膜、３はベース領域、４はエミツ
タ領域、５はCVD法によるSiO2膜、６はベース
領域、７はエミツタ電極を示す。
造方法並びに本発明の半導体装置の製造方法の一
実施例を示す断面図である。 図において１はSi基板、２，２Ａ，２Ｂは熱酸
化によるSiO2膜、３はベース領域、４はエミツ
タ領域、５はCVD法によるSiO2膜、６はベース
領域、７はエミツタ電極を示す。
Claims (1)
- １ 一導電型半導体基板表面に熱酸化法により絶
縁膜を形成し、次いで前記絶縁膜を選択的に除去
して第１の拡散用窓を形成し、次いで前記第１の
拡散用窓を通して反対導電型不純物を導入してベ
ース領域を形成し、次いで前記ベース領域上に形
成された絶縁膜を選択的に除去して第２の拡散用
窓を形成し、前記第２の拡散用窓を通して一導電
型不純物を導入してエミツタ領域を形成し、次い
で前記絶縁膜上に気相成長絶縁膜を形成し、次い
で前記ベース領域上の前記気相成長絶縁膜を除去
し、しかる後前記絶縁膜及び気相成長絶縁膜を熱
処理する工程を有することを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3209181A JPS57147273A (en) | 1981-03-06 | 1981-03-06 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3209181A JPS57147273A (en) | 1981-03-06 | 1981-03-06 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57147273A JPS57147273A (en) | 1982-09-11 |
| JPS6410106B2 true JPS6410106B2 (ja) | 1989-02-21 |
Family
ID=12349203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3209181A Granted JPS57147273A (en) | 1981-03-06 | 1981-03-06 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57147273A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6351079A (ja) * | 1986-08-20 | 1988-03-04 | 松下電器産業株式会社 | 高周波加熱装置 |
-
1981
- 1981-03-06 JP JP3209181A patent/JPS57147273A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57147273A (en) | 1982-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4363868A (en) | Process of producing semiconductor devices by forming a silicon oxynitride layer by a plasma CVD technique which is employed in a selective oxidation process | |
| JPS5851422B2 (ja) | 酸化物分離プロセス | |
| US3874919A (en) | Oxidation resistant mask layer and process for producing recessed oxide region in a silicon body | |
| JP3602443B2 (ja) | 半導体素子の製法 | |
| JPH0254657B2 (ja) | ||
| JPS6234152B2 (ja) | ||
| JPS6410106B2 (ja) | ||
| US3753805A (en) | Method of producing planar, double-diffused semiconductor devices | |
| JPS617622A (ja) | 半導体装置の製造方法 | |
| JPH079930B2 (ja) | 半導体装置の製造方法 | |
| JP2739593B2 (ja) | 半導体装置の製造法 | |
| JP2975496B2 (ja) | 素子分離構造の形成方法 | |
| JPS60105224A (ja) | 半導体装置の製造方法 | |
| JPS5922381B2 (ja) | ハンドウタイソシノ セイゾウホウホウ | |
| JPH0379864B2 (ja) | ||
| JPH0313745B2 (ja) | ||
| JPS5823929B2 (ja) | 半導体装置の製造方法 | |
| JPH049371B2 (ja) | ||
| JPS6118348B2 (ja) | ||
| JPH0330293B2 (ja) | ||
| JPS6218041A (ja) | 半導体装置の製造方法 | |
| JPH0578193B2 (ja) | ||
| JPS63248137A (ja) | 半導体装置の製造方法 | |
| JPS6279625A (ja) | 半導体装置の製造方法 | |
| JPH0644569B2 (ja) | シリコン基板上の炭化シリコンデバイスの製造方法 |