JPS6234152B2 - - Google Patents

Info

Publication number
JPS6234152B2
JPS6234152B2 JP55082409A JP8240980A JPS6234152B2 JP S6234152 B2 JPS6234152 B2 JP S6234152B2 JP 55082409 A JP55082409 A JP 55082409A JP 8240980 A JP8240980 A JP 8240980A JP S6234152 B2 JPS6234152 B2 JP S6234152B2
Authority
JP
Japan
Prior art keywords
layer
silicon oxide
film
substrate
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55082409A
Other languages
English (en)
Other versions
JPS577939A (en
Inventor
Noboru Okuyama
Takamichi Narita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP8240980A priority Critical patent/JPS577939A/ja
Publication of JPS577939A publication Critical patent/JPS577939A/ja
Publication of JPS6234152B2 publication Critical patent/JPS6234152B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法。特に、半導体
基板表面のパツシベーシヨン膜中に形成された開
口部における配線金属層の段切れ(断線)を防止
する方法に関する。
半導体装置における配線金属の段切れを防止す
るために、従来よりパツシベーシヨン膜に形成さ
れた開口の段部の傾斜角度をゆるやかにする種々
の手段が提案されている。
本発明はホウ素がドープされたリンケイ酸ガラ
ス“boron doped phospho silicate glass”を用
いて半導体装置の配線金属層の段切れを防止し、
信頼性を向上させることを目的とする。
即ち、本発明の半導体装置の製造方法は表面に
N形領域を有するP形シリコン基板を準備する工
程、 上記基板表面に気相成長SiO2層を形成する工
程、ホウ素がドープされたリンケイ酸ガラス層
(BPSG層)を上記SiO2層上に形成した後、この
BPSG層と上記SiO2層を選択的に除去して上記N
形領域を露出させる開口を形成する工程、 上記気相成長SiO2層よりも薄いSiO2膜を上記
開口表面に形成する工程、 POCl3ガスの存在下で上記基板を高温度で加熱
することから成るリンゲツター処理を実施して、
上記SiO2膜をリンケイ酸ガラス膜(PSG膜)に変
換する工程、および 上記PSG膜と上記SiO2膜を除去した後、上記開
口を介して上記領域に接続する配線金属層を形成
する工程を包含することを特徴とする。
以下本発明の一実施例であるNチヤンネルSi―
ゲートMOS集積回路の製造方法を図面に基づい
て説明する。表面にN形のソース領域1およびN
形のドレイン領域2を有するP型Si基板3を用意
する。ソース領域1とドレイン領域2との間を覆
うように薄いSiO2膜4を介してフローテイング
ポリSiゲート5が形成されている。(第1図) 上記Si基板3表面にパツシベーシヨン層として
作用するSiO2層6をCVD法(chemical
vapordeposition)、即ち、気相成長法によつて形
成する。(第2図) ホウ素がドープされたリンケイ酸ガラス
(BPSG)層7をCVD・SiO2層6上に形成する。
(第3図) CVD・SiO2層6およびBPSG層7を選択的にエ
ツチング除去して、ソースおよびドレイン領域
1,2に連通する開口8,8を形成する。(第4
図)。CVD・SiO2層6よりも薄い、例えば、300
Å〜2000Å厚のSiO2膜9をCVD法又は熱酸化法
(酸素雰囲気中においてSi基板を加熱する方法)
によつて形成する。(第5図) 次にリンゲツター処理を実施する。リンゲツタ
ー処理の主な目的はパツシベーシヨン層の
CVD・SiO2層6中にリンを拡散導入してSiO2
6中の好ましくないアルカリイオン等の可動イオ
ンをゲツタさせることにより、半導体装置の電気
的特性を安定化させることにある。
本発明におけるリンゲツター処理は窒素ガスを
キヤリヤーガスとして用いてPOCl3ガスをシリコ
ン基板3を含む上記積層体表面に供給しながらこ
の積層体を高温度で加熱することから成る。好ま
しい加熱温度および時間は1000℃で30分間であ
る。その結果、SiO2膜9はリンケイ酸ガラス膜
(PSG膜)に変換される。(第6図) この時上述のようにリンゲツター処理は高温度
の熱処理を含むため第6図に示すようにBPSG層
7の表面は溶融して流動化し、上記変換されて形
成されたPSG膜はBPSG層7の溶融部分と合体し
て、Si基板3の表面をなだらな曲面で被覆する。
第6図において曲面を構成する多数の点10は
BPSG層7の溶融部分およびこれに合体して溶融
したSiO2膜から変換され溶融したPSG膜を示す。
最後にソース領域1およびドレイン領域2に接触
している部分の曲面10をエツチング除去して開
口(図示せず)を形成し、この開口によつて露出
したソースおよびドレイン領域1,2に接続する
配線金属層(図示せず)を形成して、目的のNチ
ヤンネルSiゲートMOSICを得る。
以上説明したように、本発明によれば製造工程
の後半に実施されるリンゲツター処理によつて、
目的とするゲツター効果が充分に達成できると同
時にパツシベーシヨン膜に形成された開口の段部
の傾斜角度をBPSG層の流動化を利用してゆるや
かにすることができるため、配線金属層の段切れ
を防止するのに極めて有効であり、したがつて半
導体装置の歩止まりは向上する。また開口によつ
て露出しているSi基板の表面はリンゲツター処理
の直前にSiO2膜で被覆されているため、リンゲ
ツターにおいて用いられるPOCl3とBPSG層中の
ホウ素が反応してSi基板の露出面に好ましくない
転位(dislocation)を発生させる恐れはない。
【図面の簡単な説明】
第1図〜第6図は本発明の半導体装置の製造方
法の一実施例を工程順に示す断面図である。 1…N形ソース領域、2…N形ドレイン領域、
3…P形Si基板、5…ポリシリコンゲート、6…
CVD・SiO2層、7…ホウ素がドープされたPSG
層、8…開口、9−SiO2膜、10…溶融層。

Claims (1)

  1. 【特許請求の範囲】 1 表面にN形領域を有するP形シリコン基板を
    準備する工程、 上記基板表面上に気相成長酸化シリコン層を形
    成する工程、 ホウ素がドープされたリンケイ酸ガラス層を上
    記酸化シリコン層上に形成した後、このガラス層
    と上記酸化シリコン層を選択的に除去して、上記
    N形領域を露出させる開口を形成する工程、 上記酸化シリコン層よりも薄い酸化シリコン膜
    を上記開口表面に形成する工程、 POCl3ガスの存在下で上記基板を高温度で加熱
    するここから成るリンゲツター処理を実施して上
    記酸化シリコン膜をリンケイ酸ガラス膜に変換す
    る工程、および 上記変換したリンケイ酸ガラス膜を除去した
    後、上記開口を介して上記領域に接続する配線金
    属層を形成する工程 を包含する半導体装置の製造方法。 2 上記酸化シリコン膜は気相成長法によつて形
    成される特許請求の範囲第1項記載の製造方法。 3 上記酸化シリコン膜は熱酸化法によつて形成
    される特許請求の範囲第1項記載の製造方法。 4 上記酸化シリコン膜の厚さは300Å〜2000Å
    である特許請求の範囲第1項記載の製造方法。
JP8240980A 1980-06-18 1980-06-18 Manufacture of semiconductor device Granted JPS577939A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8240980A JPS577939A (en) 1980-06-18 1980-06-18 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8240980A JPS577939A (en) 1980-06-18 1980-06-18 Manufacture of semiconductor device

Publications (2)

Publication Number Publication Date
JPS577939A JPS577939A (en) 1982-01-16
JPS6234152B2 true JPS6234152B2 (ja) 1987-07-24

Family

ID=13773785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8240980A Granted JPS577939A (en) 1980-06-18 1980-06-18 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPS577939A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0428888B2 (ja) * 1985-10-04 1992-05-15 Mazda Motor

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE8500679L (sv) * 1984-02-15 1985-08-16 Breed Corp Sensor for aktivering av krocksyddssystem for fordonspassagerare
US4666182A (en) * 1984-02-15 1987-05-19 Breed Corporation Non crush zone-all mechanical damped sensor
US4573706A (en) * 1984-02-15 1986-03-04 Breed Corporation Passenger compartment sensor requiring substantial velocity change
JPH07461B2 (ja) * 1986-12-19 1995-01-11 本田技研工業株式会社 車輌用加速度検知装置
DE9010727U1 (de) * 1990-07-18 1990-10-11 Herberts Gmbh, 5600 Wuppertal Absaughaube für Lacktrommeln
JP2538722B2 (ja) * 1991-06-20 1996-10-02 株式会社半導体プロセス研究所 半導体装置の製造方法
JPH05213152A (ja) * 1991-09-09 1993-08-24 Aisin Seiki Co Ltd 衝撃感知装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0428888B2 (ja) * 1985-10-04 1992-05-15 Mazda Motor

Also Published As

Publication number Publication date
JPS577939A (en) 1982-01-16

Similar Documents

Publication Publication Date Title
JPS6242385B2 (ja)
JPS6043656B2 (ja) 半導体装置の製造方法
JPS6234152B2 (ja)
US4088516A (en) Method of manufacturing a semiconductor device
EP0015064B1 (en) Process for producing bipolar semiconductor device
JP2906489B2 (ja) 半導体装置の製造方法
JPH0122731B2 (ja)
JPS6068656A (ja) 半導体装置の製造方法
JPS6120154B2 (ja)
JPH049371B2 (ja)
JPS6410106B2 (ja)
JPH035656B2 (ja)
JPS592191B2 (ja) 半導体装置用電極の製造方法
JPH0431175B2 (ja)
JPS6131616B2 (ja)
JPS61176114A (ja) 半導体装置の製造方法
JPH03214735A (ja) 半導体装置の製造方法
JPH0232537A (ja) 半導体装置の製造方法
JPS58200575A (ja) 半導体装置の製造方法
JPH0644569B2 (ja) シリコン基板上の炭化シリコンデバイスの製造方法
JPH0239093B2 (ja)
JPH0621059A (ja) 半導体装置および、その製造方法
JPS6115589B2 (ja)
JPH0536604A (ja) シリコン薄膜形成方法
JPH05121346A (ja) 半導体装置の製造方法