JPS6120154B2 - - Google Patents

Info

Publication number
JPS6120154B2
JPS6120154B2 JP49115883A JP11588374A JPS6120154B2 JP S6120154 B2 JPS6120154 B2 JP S6120154B2 JP 49115883 A JP49115883 A JP 49115883A JP 11588374 A JP11588374 A JP 11588374A JP S6120154 B2 JPS6120154 B2 JP S6120154B2
Authority
JP
Japan
Prior art keywords
layer
insulating material
silicon
conductor
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP49115883A
Other languages
English (en)
Other versions
JPS5142480A (en
Inventor
Hiroshi Ookubo
Kimyoshi Kimura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP11588374A priority Critical patent/JPS5142480A/ja
Publication of JPS5142480A publication Critical patent/JPS5142480A/ja
Publication of JPS6120154B2 publication Critical patent/JPS6120154B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)

Description

【発明の詳細な説明】 本発明は半導体装置特に半導体基板表面にシリ
コンゲート電界効果トランジスタ構造を有する半
導体装置の製造方法に関する。
従来半導体基板例えばシリコン単結晶板上に構
成されたシリコンゲート構造では2層配線構造又
は、交叉配線構造とする目的から第1図にその断
面を示す如くシリコン単結晶基板1上に二酸化シ
リコン膜2を形成し、更にその上に所望の第1層
導体配線3を形成し、その上に例えば、モノシラ
ンなどのシリコン化合物の熱分解等によつて得ら
れる多孔質な絶縁物4を被着しその上に第2層導
体配線5を施こし、導体を2層とする方法が取ら
れている。更に、前記第1層体と、第2層導体と
の接続を得るには、第1層導体上の前記絶縁物質
層又は膜を、公知の写真蝕刻技術等を利用し、ス
ルーホールエツチングによつてスルーホール6を
開口して第2層導体を形成すると同時に、スルー
ホール内にも導体層が形成されることが行なわれ
る。第1層導体3は気導体3は気相成長法によつ
て得られる多結晶シリコン層で前記写真蝕刻技術
等を利用し目的の像を形成する。半導体基板がN
型基板のものでは、アクセプター不純物雰囲気の
高温炉に入れ、多結晶シリコン層中にアクセプタ
ー不純物を1020/cm2程度拡散することによつて多
結晶シリコンは良導体として構成される。又第2
層導体は蒸着、スパツタリング等の沈着技術によ
り、Al、Ag、Cu、Au等の単位金属を着け、写真
蝕刻技術、陽極酸化法等により目的の像を配線形
成する。前記絶縁物質層は、通常、電気的、機械
的必要性より、5000Å程度の膜厚とする。しかし
この絶縁物質層の成長時に種々の異物(ゴミ)を
含むことが多く、これがピンホールの原因となつ
ていた。又前記スルーホールエツチングで形成さ
れる前記スルーホールは必ずしも第1図のような
構造になつておらず実際には第2図に示す如く断
部に於いて、急峻になり第2層導体はこれにとも
ないこの部分で非常に簿い層又は膜となり第1層
導体との接続を得られず絶縁不良を起していた。
又更に第1層導体段部上に成長した絶縁物質層は
前記同様急峻となり、これにともない第2層導体
は10,11で示す箇所で絶縁不良、断熱線を起
すなどの欠点があつた。そこでこの欠点を除くた
めに前記絶縁物質に燐Pを酸素ガスとともに1000
℃程度の高温炉で拡散することにより、前記絶縁
物質層は、リンガラスとなり溶解する。これによ
り、前記段部がなだらかな傾斜となりこの上に沈
着された第2層導体は断線を起すことからなく配
線像が形成される方法等が行なわれている。しか
しながら燐が拡散された前記絶縁物質層上は写真
蝕刻技術に用いるホツトレジスト感光膜の密着性
が悪くなる。これを改善するために、900℃程度
の高温炉に水蒸気を通した中に入れることにより
絶縁物質層に拡散された燐の表面濃度を下げ、ホ
トレジスト感光膜の密着性を向上せしめること
が、提案されている。しかしこの場合にはホトレ
ジスト感光膜の密着性は向上するが燐を拡散した
絶縁物質層と、半導体基体あるいは第1層導体と
の間には新たなシリコン酸化膜が成長する。この
シリコン酸化膜(SiO2)はHF系の液によりエツ
チングを行なうとリンガラスに比ペエツチング速
度が約10倍程遅い事が知られている。従つて、リ
ンガラス層のみがエツチングされ横方向へのエツ
チングが進む欠点がある。又、多結晶シリコン
は、一般にその上のシリコン酸化膜膜厚は半導体
よりも厚く形成される欠点がある。
上記の事などからスルーホールのオーバーエツ
チング、抜け不良などのエツチングむらが起り、
第1層導体の両導体間の電気的接続が得られない
事故が生ずる。
本発明は、以上述べた従来の半導体装置の欠点
を解決することを目的とし、多結晶シリコンから
成るゲート電極構造を有する半導体装置の製造方
法に於いて、多結晶シリコンゲート電極上を含む
半導体基板上に窒化シリコン膜を形成する工程
と、該窒化シリコン膜上に燐ガラスを含む酸化シ
リコン膜を形成する工程と、次に熱処理を行い該
燐ガラスを含む酸化シリコン膜の隣の表面濃度を
下げる工程と、しかる後に写真蝕刻技術により該
多結晶シリコンゲート電極上面に達し、導電層を
該ゲート電極に接続するための開口部を該酸化シ
リコン膜および該窒化シリコン膜に形成する工程
とを含むことを特徴とする半導体装置の製造方法
である。なお、ソース・ドレイン領域の形成は多
結晶シリコン層からの拡散によつてよし、イオン
打込法によつてもよい。またソース・ドレインの
不純物拡散とゲート電極としての多結晶シリコン
層への不純物ドープとは別々に行なつてもよい。
次に本発明の一実施例を第3図を参照して詳細
に説明する。第3図A〜Gは本発明の一実施例を
説明するための半導体装置の断面図である。
まず第3図Aに示すようにN型シリコン単結晶
基体1上に二酸化シリコン層を介して多結晶シリ
コン層をゲート電極部分に形成し、その他の基板
面上に二酸化シリコン保護膜2を形成し、ソー
ス・ドレイン領域となる所定個所に孔明けした
後、ポロンの様なアクセプター不純物を1020/cm2
〜1021/cm2程度の濃度になる様に拡散して拡散層
7を形成する。この時前記多結晶シリコン層にも
不純物が拡大されて、良導体層となる。なお、こ
の拡散後拡散層上には、アクセプター不純物と反
応したガラス層が形成されるので除去する。
次いで第3図Bに示すように700℃前後気相成
長される窒化シリコン膜の様な酸化されにくい絶
縁物質層8を全表面にわたつて2000Å程度に形成
するこれを第1絶縁物質層とする。
更に第3図Cに示すようにこの上にモノシラン
などのシリコン化合物の熱分解等によつて得られ
る絶縁物質層を全表面にわたつて3000Å程度に形
成する。これを第2絶縁物質層とする。
しかる後に1000℃前後の高温炉に燐を酸素とと
もに通し前記第2絶縁物質層9全対に燐が拡散さ
れる様に時間を調整する。この時第1絶縁物質層
8は燐の拡散を止めるマスクの役割をはたす。次
に、水蒸気を通した900℃前後の高温炉中に入れ
る。この際半導体基体1及び第1層導体上にはシ
リコン酸化膜は成長しない。成長してもスルーホ
ールエツチングには影響が無い程度である。しか
して燐の表面濃度は下げられる。
更に写真蝕刻技術を用いて、スルーホールエツ
チングが行なわれる。第3図Dに示すように先ず
第2絶縁物質層9の開口部がHF系のエツチング
液で続いて第3図Eに示すように第2絶縁物質層
をマスクとして加熱されたリン酸液によつて第1
絶縁物質層の開口部が形成される。
次いで第3図Fに示すように第2絶縁物質層の
上に蒸着あるいはスパツタリングによつて、導体
金属5を表面全面にわたつて形成する。この導体
金属としては、簿膜形成が容易で写真蝕刻技術に
よりミクロン巾に加工出来る安定な金属例えば、
Al、Au、Ag、Cu等が用いられる。
この様にして全表面に形成された導体層は第3
図Gに示すように写真蝕刻技術により不要部分が
除去されて、1.2ミクロンの厚さの線とされ第2
層導体が形成される。それと同時にスルーホール
内にも導体層が形成される。従つて先に述べたス
ルーホールエツチングによりスルーホール内の導
体層と第2層導体層との断線が無い配線が行なわ
れる。
以上説明した様にエツチング速度が一様な層又
は膜をエツチングするので完全なむらの無いスル
ーホールを開口することが出来ることは明らかで
ある。従つて本発明によれば安定なむらの無いス
ルーホールエツチングを行なうことができる。
本発明の他の効果は、メルトスルーを防ぐこと
ができることにある。本発明の他の効果は、層間
配線接続箇所の電気的接続が良好な、多層配線構
造を提供できることにある。また本発明の他の効
果は、層間配線の不必要な電気的接続が第1絶縁
物質層により、防止できることにある。
【図面の簡単な説明】
第1図および第2図は従来の2層配線構造を説
明するための断面図であり、第3図A〜Gは、本
発明を実施した工程の態様を示す集積回路の断面
図である。 1……半導体基体、2……保護膜、3……第1
層導体、5……第2層導体、8……第1絶縁物
質、9……第2絶縁物質、7……拡散層。

Claims (1)

    【特許請求の範囲】
  1. 1 多結晶シリコンゲート電極上を含む半導体基
    板上に窒化シリコン膜を形成する工程と、該窒化
    シリコン膜上に燐ガラスを含む酸化シリコン膜を
    形成する工程と、次に熱処理を行い該燐ガラスを
    含む酸化シリコン膜の燐の表面濃度を下げる工程
    と、しかる後に写真蝕刻技術により該多結晶シリ
    コンゲート電極上面に達し、導体層を該ゲート電
    極に接続するための開口部を該酸化シリコン膜お
    よび該窒化シリコン膜に形成する工程とを含むこ
    とを特徴とする半導体装置の製造方法。
JP11588374A 1974-10-08 1974-10-08 Handotaisochino seizohoho Granted JPS5142480A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11588374A JPS5142480A (en) 1974-10-08 1974-10-08 Handotaisochino seizohoho

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11588374A JPS5142480A (en) 1974-10-08 1974-10-08 Handotaisochino seizohoho

Publications (2)

Publication Number Publication Date
JPS5142480A JPS5142480A (en) 1976-04-10
JPS6120154B2 true JPS6120154B2 (ja) 1986-05-21

Family

ID=14673527

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11588374A Granted JPS5142480A (en) 1974-10-08 1974-10-08 Handotaisochino seizohoho

Country Status (1)

Country Link
JP (1) JPS5142480A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51115912A (en) * 1975-04-02 1976-10-13 Daikyo Yakuhin Kogyo Kk Method for producing novel plaster
JP3022347U (ja) * 1995-09-01 1996-03-22 グンゼ株式会社 ラベル類の製造装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2040180B2 (de) * 1970-01-22 1977-08-25 Intel Corp, Mountain View, Calif. (V.St.A.) Verfahren zur verhinderung von mechanischen bruechen einer duennen, die oberflaeche eines halbleiterkoerpers ueberdeckende isolierschichten ueberziehenden elektrisch leitenden schicht
JPS4911472A (ja) * 1972-05-30 1974-01-31

Also Published As

Publication number Publication date
JPS5142480A (en) 1976-04-10

Similar Documents

Publication Publication Date Title
JPS6231506B2 (ja)
US4191603A (en) Making semiconductor structure with improved phosphosilicate glass isolation
US3849270A (en) Process of manufacturing semiconductor devices
JPH04280456A (ja) 半導体装置及びその製造方法
US4410375A (en) Method for fabricating a semiconductor device
JPS6120154B2 (ja)
JPS6228591B2 (ja)
JPS5852843A (ja) 半導体集積回路装置の製造法
JPS6022502B2 (ja) 半導体装置の製造方法
JPH0654775B2 (ja) 半導体装置の製造方法
JPS6131616B2 (ja)
JPS5815944B2 (ja) 半導体装置
JPH035656B2 (ja)
JP2906499B2 (ja) 半導体装置の製造方法
JP2778606B2 (ja) 容量素子の製造方法
JPS5943832B2 (ja) 半導体装置の製造方法
JPS6188543A (ja) 半導体装置の製造方法
JPH03157925A (ja) 半導体装置の製造方法
JPS5968950A (ja) 半導体装置の製造方法
JPS6118348B2 (ja)
JPS5837991B2 (ja) 半導体装置の製造方法
JPH0235458B2 (ja)
JPH03214735A (ja) 半導体装置の製造方法
JPS5885529A (ja) 半導体装置の製造方法
JPS60124845A (ja) 半導体装置の製造方法