JP2906499B2

JP2906499B2 - 半導体装置の製造方法

Info

Publication number: JP2906499B2
Application number: JP31987289A
Authority: JP
Inventors: 潤三清水; 哲哉本間; 幸信村尾
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1989-12-08
Filing date: 1989-12-08
Publication date: 1999-06-21
Anticipated expiration: 2014-06-21
Also published as: JPH03180039A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は半導体装置の製造方法に関し、特に半導体装
置における二酸化ケイ素膜の形成方法に関する。

〔従来の技術〕

従来の半導体装置に利用されている二酸化ケイ素膜の
堆積方法としては、シランガスを用いた化学的気相成長
法（以下、CVDと記す）、あるいはテトラエトキシラン
（以下、TEOSと記す）を用いたCVDにより行なってい
た。上述のCVDの常圧型では、400℃〜500℃に温められ
た基板に希釈されたシランガスと酸素を反応させ二酸化
ケイ素膜を堆積するものである。一方、減圧型において
は、700℃〜800℃の減圧炉内に、希釈されたシランガス
及びN₂Oガスを導入することにより二酸化ケイ素膜の堆
積を行なうものである。あるいは、TEOSを700℃〜800℃
の高温で熱分解させることにより形成される。この場
合、TEOSを分解するだけでも二酸化ケイ素膜が形成され
るが、更に酸素を添加することにより、よりち密な二酸
化ケイ素膜を形成することができる。

いずれにしても基板上に二酸化ケイ素膜を選択的に堆
積することはできない。従って、基板上に二酸化ケイ素
膜を選択的に形成するには、まず二酸化ケイ素膜をこの
ような手法を用いて基板表面全面に成長し、フォトレジ
ストで所望のパターンを形成し、そのフォトレジストを
マスクにしてエッチングを行ない不要な二酸化ケイ素膜
を除去するという手法を用いていた。また、エッチング
としては、緩衝弗酸によるウェットエチングや、反応性
イオンエッチングによる弗素系ガスを用いたドライエッ
チングが知られている。

〔発明が解決しようとする課題〕

上述した従来の半導体装置の製造方法における二酸化
ケイ素膜を所望のパターンに形成するための除去方法と
して、一般的には緩衝弗酸によるウェットエッチング方
法と、弗素系ガスを用いた反応性イオンエッチング（以
下RIEと記す）によるドライエッチング方法とがある。
しかし、以上の方法にはそれぞれ次のような問題点が存
在する。

まず、ウェットエッチング方法について説明する。こ
の方法では、フォトレジスト膜をマスクにして二酸化ケ
イ素膜をエッチングするが、エッチング反応が等方的に
なっているため、また、フォトレジストの密着性の問題
で微細な精度のよい加工を行なうことが困難である。

一方、ドライエッチング方法においては、RIEによる
異方性のエッチングが可能であるが、イオン成分による
基板側へのダメージあるいは、フォトレジスト膜の厚さ
方向のエッチングが進行することによるパターン精度の
劣化という問題がある。更に、外抜きによるコンタクト
ホールを形成する際基板側に存在する不純物の接合面を
露出させ電気的不良を生じたり、また第11図に示したよ
うにコンタクト用の開孔部に深い溝が形成され易く、多
結晶シリコン膜と接続するその後に形成されるアルミニ
ウム電極等に段切れ等の不良を発生させる問題がある。

本願第１の発明の目的はこのような問題を除去できる
二酸化ケイ素膜の選択成長工程を含む半導体装置の製造
方法を提供することにある。

又、CVD法による二酸化ケイ素膜の形成法には以下の
ような問題点がある。まず、常圧型のCVDにおいて成長
した二酸化ケイ素膜は段差被覆性に問題がある。具体的
には、平坦部の膜厚に対して、側壁部の膜厚比が最大で
も80％程度であり、特に間隔の狭い所においては、50％
以下という極端なパターン依存性を有している。また、
形成された二酸化ケイ素膜の膜質としては、かなり粗な
膜であり、その後900℃の熱処理を行なうと10〜20％の
体積収縮を起すという欠点がある。

また、減圧型のCVDにおいて成長した二酸化ケイ素膜
は製造装置が大きく高価であるばかりか、装置メンテナ
ンスにも多大な費用が発生する。また１回に処理可能な
枚数も50枚程度であり生産能力上の大きな問題点になっ
ている。また、段差被覆性においても、常圧型に比べれ
ば改善されているがそれでも70％程度まで悪化する場合
がある。

このような段差被覆性が悪いと配線の段切れが起るこ
とは良く知られている通りであるが、その外に良好な側
壁絶縁膜の形成が困難となる問題がある。

側壁絶縁膜はLDD型MOSトランジスタや多結晶シリコン
膜を使用した自己整合型バイポーラトランジスタで利用
されている。

第12図はLDD型MOSトランジスタの製造方法を説明する
ための半導体チップの断面図である。素子形成領域のゲ
ート酸化膜上にn⁺型多結晶シリコンゲート４を設け、そ
れをマスクとしてイオン注入を行ないｎ型ドレイン領域
８−1,n型ソース領域８−２を形成後、二酸化ケイ素膜1
1を堆積したのちエッチバックを行ない、n⁺型多結晶シ
リコンゲート４の側壁に側壁絶縁膜を形成したのち再び
イオン注入を行ない図示しないn⁺型ドレイン領域、n⁺型
ソースドレインを形成するのであるが、CVDによって二
酸化ケイ素膜11を形成すると、図示のようにオーバーハ
ング上になり、二酸化ケイ素膜11のエッチバックの際、
膜厚の薄くなっている箇所でのオーバーエッチングによ
る拡散層の漏れ電流、側壁膜厚不足によるホットエレク
トロン発生低減効果が不十分となる等、歩留り信頼性上
の問題が発生する。

第13図は前述した自己整合型バイポーラトランジスタ
の製造方法を説明するための半導体チップの断面図であ
る。フィールド酸化膜３′で区画された素子形成領域の
n^-型エピタキシャル層２上にP⁺型多結晶シリコンベース
電極５を形成したのち二酸化ケイ素膜11分を堆積する。
次に、エッチバックを行なってP⁺型多結晶シリコンベー
ス電極5,絶縁膜６の側壁に側壁絶縁膜を残して形成す
る。次に熱処理を行ないP⁺型多結晶シリコンベース電極
５からの拡散によりP⁺型ベースを形成し、更に開孔部に
不純物を導入してＰ型ベースを形成し、n⁺型多結晶シリ
コン膜を堆積，パターニングしてエミッタ電極を形成す
るのであるが、CVDによって二酸化ケイ素膜11′を堆積
すると、図示のようにオーバーハング状になり、側壁膜
厚不足によるエミッタ電極とベース電極間の短絡が発生
し、あるいは、微細エミッタにおいては、堆積する二酸
化ケイ素膜のオーバーハングにより開孔が塞がってエミ
ッタの形成ができなくなるなどの歩留り低下という問題
が発生する。

本願第２の発明の目的はこのような問題を除去できる
側壁絶縁膜の形成工程を含む半導体装置の製造方法を提
供することにある。

〔課題を解決するための手段〕

本願第１の発明の半導体装置の製造方法は、基板上に
レジスト膜を選択的に形成する工程と、ケイ弗化水素酸
（H₂SiF₆）水溶液に、二酸化ケイ素粉末を溶解・飽和し
た水溶液に弗化水素酸を消費させる添加物を加えて常時
過飽和状態に保たれた水溶液に浸漬せしめることによっ
て前記レジスト膜の表面以外の箇所に二酸化ケイ素膜を
成長する工程とを有するというものである。

又、本願第２の発明の半導体装置の製造方法は、基板
上にその表面と実質上垂直な側壁を有する所定形状の膜
を形成する工程と、ケイ弗化水素酸（H₂SiF₆）水溶液に
二酸化ケイ素粉末を溶解・飽和した水溶液に弗化水素酸
を消費させる添加物を加えて常時過飽和状態に保たれた
水溶液中に浸漬せしめることによって二酸化ケイ素膜を
堆積する工程と、異方性エッチングにより前記二酸化ケ
イ素膜をその厚さ方向にエッチングして前記膜に側壁絶
縁膜を形成する工程とを有するというものである。

そして、本願第３の発明の半導体装置の製造方法は、
基板上の表面に絶縁膜で囲まれた拡散層を形成する工程
と、前記拡散層表面の一部領域と前記絶縁膜表面の一部
領域とに跨る所定パターンのレジスト膜を形成する工程
と、ケイ弗化水素酸（H₂SiF₆）水溶液に二酸化ケイ素粉
末が溶解・飽和した溶液であって弗化水素酸を消費させ
る添加物を加えて常時過飽和状態に保たれた混合溶液中
に浸漬せしめることによって前記レジスト膜の表面以外
の箇所に二酸化ケイ素膜を成長する工程と、前記レジス
ト膜を除去して前記拡散層上に外抜きでコンタクト孔を
形成する工程とを有するというものである。

ここで、上記のケイ弗化水素酸（H₂SiF₆）水溶液の温
度が50℃に保持されていることが好ましい。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は本願第１の発明の一実施例を説明するための
断面図である。

第１図に示すようにシリコン基板101aに選択的に拡散
層102aを形成したものを基板として、拡散層102a上にフ
ォトレジスト膜103aを形成する。次に、H₂SiF₆水溶液
に、二酸化ケイ素粉末を溶解・飽和した水溶液に弗化水
素酸を消費させる添加物，例えばホウ酸を添加して形成
した常時過飽和状態に保たれた水溶液中に浸漬する。水
溶液の温度を室温〜60℃，好ましくは50℃に保つことに
より、40nm/h〜80nm/hの成長速度で二酸化ケイ素膜104a
が被着する。このようにして、液相成長を行なうと、二
酸化ケイ素膜はフォトレジスト膜103aなどの有機物上に
は成長せず（従ってフォトレジストの代りにレジストを
使用してもよい）、シリコン基板１上には成長が行なわ
れて均一な膜厚の二酸化ケイ素が得られる。その後、フ
ォトレジスト膜103aを公知の方法で除去することによ
り、シリコン基板１上に二酸化ケイ素膜104aが選択的に
形成される。

この場合の浸漬液の状態は次式のように表わされる。

H₂SiF₆＋2H₂OSiO₂＋6HF …（１） H₃BO₃＋4HFBF₄ ^-＋H₃O⁺＋2H₂O …（２）つまり（１）式で示された平衡状態の液中に、ホウ酸
を添加することにより、（２）式に示すように弗化水素
（HF）を消費させ、（１）式の平衡状態を崩し、右方向
の反応を促進させ、二酸化ケイ素を析出させていくもの
である。なお、このようにして堆積した二酸化ケイ素膜
の段差被覆性は少なくとも95％あり、又、半導体装置の
製造工程で通常行なわれる熱処理により体積収縮も２％
以下である。

以上説明したように、フォトレジスト膜をマスクに室
温程度の液相で二酸化ケイ素膜を選択的に形成すること
ができる。このことは、従来のCVDでは実現不可能なこ
とであり、低温かつ、フォトレジストに対し、非腐食性
の溶液を用いていることによってのみ実現できるもので
ある。又、エッチングに伴なう諸問題を回避できる。

特に、ウェットエッチで二酸化ケイ素膜をエッチング
することはパターン寸法の精度上問題があり、従来二酸
化ケイ素膜厚に対し、ほぼ同等の寸法ズレが生じていた
ものが、本発明を用いれば全くフォトレジスト膜と同等
の寸法に加工できるようになる。

また、ドライエッチで二酸化ケイ素膜をエッチングす
ることは、第１に下地素子に対して、プラズマダメージ
を与え、微少な接合漏れ電流あるいはバイポーラトラン
ジスタの電流利得の減少などの現象を引き起こしていた
が、本発明を用いれば、液相成長であることからそのよ
うな現象も全く発生しない。更に、オーバーエッチング
による接合面の露出による接合の短絡あるいは接合漏れ
電流の発生の恐れも全くない。

そして、最後に製造設備の面を考えれば、基本的には
貯液槽で足りるので、少なくともRIE等の高価なエッチ
ング装置が不要になるばかりでなく、CVD装置に比べて
も1/5以下の装置コストになり、このようなパターン形
成を行なう工程のランニングコストはほぼ従来の1/10程
度迄低減することが可能になる。

第２図は本発明の第１の応用例を説明するための断面
図である。

第２図に示すように、二酸化ケイ素膜105b（フィール
ド酸化膜）で囲まれた拡散層102bとその近傍にフォトレ
ジスト膜103bを設けて上述した液相成長法で二酸化ケイ
素膜104bを成長させてコンタクトを外抜きで形成する。
従来だとエッチングにより二酸化ケイ素膜に開孔を設け
るのであるが、エッチングオーバーによる二酸化ケイ素
膜105bのエッジ部が除去され、拡散層102bの接合面が露
出するような問題が発生するけれども本発明ではそのよ
うなことはない。本発明では二酸化ケイ素膜を除去する
のではなく、選択成長によりコンタクトを形成するもの
であるため、二酸化ケイ素膜厚とエッチング量の両方を
コントロールする必要はなく、二酸化ケイ素膜厚のみを
コントロールすればよい。

第３図は本発明の第２の応用例を説明するための断面
図である。MOSトランジスタの下地層間絶縁膜としてコ
ンタクト孔つきのものを形成する場合、第２図の場合と
同様に外抜きコンタクトを設けても、液相成長法で下地
層間絶縁膜として二酸化ケイ素膜104cを選択成長するの
で、オーバーエッチングによる拡散層102bの接合面が露
出する恐れがなくかつ、RIEを用いた場合のようなプラ
ズマダメージも発生しない。また、寸法はフォトレジス
ト膜の精度で完全に規定されている。

第４図は本発明の第３の応用例を説明するための断面
図である。本応用例は、バイポーラトランジスタにおけ
るトレンチ絶縁分離の形成方法である。n⁺型埋込み層10
7d及びn^-型エピタキシャル層106dを有するシリコン基板
101dを基板としてその表面のn^-型エピタキシャル層106d
上にフォトレジスト膜103dにより幅１μｍの絶縁分離溝
を形成するためのパターニングを行なう。次に、RIEを
用いたドライエッチングでn^-型エピタキシャル層106d及
びn⁺型埋込み層107dを貫通しシリコン基板101dに到達す
る溝を形成する。通常、このエッチングには、塩素系及
び弗素系のガスを用いて行なわれる。次に、上述のフォ
トレジスト膜103dを残存させたまま、一実施例で説明し
たようにH₂SiF₆水溶液に二酸化ケイ素粉末を溶解した水
溶液に弗化水素を消費させるような添加物、例えばホウ
酸を添加して形成した常時過飽和状態に保たれた水溶液
中に浸漬する。このようにして、液相成長を行なうと、
上述のように形成された溝内部のみに二酸化ケイ素膜10
4dが成長される。これにより従来全面に成長していた時
に比べ不要な部分の二酸化ケイ素膜を除去する必要がな
くなり、非常に簡単な工程での溝埋めが可能になる。

第５図，第６図は本発明の第４の応用例を説明するた
めの工程順に配列した断面図、第７図は第６図に対応す
る平面レイアウト図である。本応用例では、多結晶シリ
コン膜109eを配線あるいは、抵抗体として用いたものに
二酸化ケイ素膜及びコンタクトを形成する方法について
述べる。シリコン基板101eの表面に下地絶縁膜108eを設
けた基板を用意し、多結晶シリコン膜を被着したのち所
定形状のフォトレジスト膜103e1を形成してこれをマス
クにして加工する。次にフォトレジスト膜103e1を残し
たまま、二酸化ケイ素の過飽和H₂SiF₆水溶液に浸漬し、
二酸化ケイ素膜４を多結晶シリコン膜109eの膜厚程度つ
まり、200nm〜400nm成長する。次にフォトレジスト膜10
3e1を剥離し、第６図に示したように、コンタクト用の
フォトレジスト膜103e2を形成する。そして、再び液相
成長法により二酸化ケイ素膜104e2を選択的に成長す
る。第７図に示すように多結晶シリコン膜109eのまわり
に二酸化ケイ素膜104e1が成長され、第２のステップで
コンタクト孔110のまわりに同じく二酸化ケイ素膜104e2
が形成される。

第８図は本発明の第５の応用例を説明するための断面
図である。本応用例は、P⁺型多結晶シリコン膜をベース
電極として用いるバイポーラトランジスタに適用した例
を示す。

第８図に示すように、n^-型エピタキシャル層106fの一
部表面を露出し、P⁺型多結晶シリコンベース電極111を
形成する。次に、エミッタとなるべき領域をフォトレジ
スト膜103fでマスクし、一実施例で説明したように液相
による二酸化ケイ素膜104fを厚さ300nm〜400nm成長す
る。次にフォトレジスト膜103fを剥離し、二酸化ケイ素
膜104fをマスクにP⁺型多結晶シリコンベース電極111の
露出部を除去し、n^-型エピタキシャル層106fを露出させ
る。その後の工程は、ベース及びエミッタの形成を通常
通り行なえばよい。

第９図（ａ），（ｂ）は本願第２の発明の一実施例を
説明するための工程順に示す断面図である。

まず、第９図（ａ）に示したように、Si基板にP^-ウェ
ル１を形成し二酸化ケイ素膜３で素子形成領域を区画
し、その素子形成領域のゲート酸化膜上に所定形状のn⁺
型多結晶シリコンゲート４を設け、更にイオン注入によ
りｎ型ドレイン８（又はソース）を形成して基板とす
る。

次に第１の発明の一実施例と同時に、二酸化ケイ素粉
末を溶解飽和した水溶液に弗化水素酸を消費させるよう
な添加物、例えばホウ酸を添加して形成した常時過飽和
状態に保たれた水溶液中に浸漬し、二酸化ケイ素膜７を
厚さ200nm〜300nm堆積する。

次に、第９図（ｂ）に示すように、堆積した二酸化ケ
イ素膜７をRIEあるいはマイクロ波プラズマ等の方法に
よる低ダメージの異方性エッチングを行ない、n⁺型多結
晶シリコンゲート４の側壁にLDD用の側壁絶縁膜7Aを形
成する。引き続きn⁺型ドレイン（又はソース）をイオン
注入により形成する。このようにして、LDD構造のトラ
ンジスタが形成される。

このような液相成長法によると、少なくとも95％の段
差被覆性を有する二酸化ケイ素膜を形成できるので、従
来技術の項で説明したように、オーバーハングに起因す
る諸問題は殆んど完全に回避できる。すなわち、異方性
エッチング時における二酸化ケイ素膜７の薄い箇所での
オーバーエッチングによる拡散層の漏れ電流、側壁膜厚
不足によるホットエレクトロン発生低減効果が不十分と
なることなどを回避できるので歩留りや信頼性が改善で
きる。

また成長時の温度が40℃〜60℃とほぼ室温に近い温度
で成長することにより、不純物の濃度プロファイルを変
える心配もなく、浅い拡散層を形成する場合非常に有効
である。また、その後の熱処理によっても、体積収縮が
２％以下に抑えられるため、クラック等の問題あるいは
ピンホール等も少なくなっており、歩留を向上させるこ
とができる。

また、成長用の装置においても減圧CVD装置のように
高価なものではなく、更に機械的にも貯液槽等を有して
いるだけなので非常に維持が簡単である。また、成長槽
を複数槽設けることで、処理枚数を多くすることができ
200枚程度の処理もCVD装置（特に減圧型）の半分以下の
床面積で可能になる。更に原料が安価で、安全なものを
用いていることにより、ランニングコストも大幅に安く
することができる。

第10図（ａ），（ｂ）は本願第２の発明の一実施例の
変形を説明するための工程順に示す断面図である。ここ
は自己整合型バイポーラトランジスタの製造に本発明を
適用した例について説明する。

まず、第10図（ａ）に示したように、P⁺型多結晶シリ
コンベース電極（厚さ200nm〜30nm）と例えば二酸化ケ
イ素膜からなる絶縁膜６を厚さ300〜400nm成長する。こ
の時の絶縁膜６は、比較的平坦な下地（基板）上に成長
するので従来の常圧CVD等で成長しても問題ない。次
に、所望領域にエミッタを形成するために公知の技術の
フォトリソグラフィーと異方性ドライエッチングによ
り、絶縁膜６とP⁺型多結晶シリコンベース電極の一部を
除去し、n^-型エピタキシャル槽２を露出させる。

次に、上述した液相成長法により、二酸化ケイ素膜
７′を厚さ200〜300nm成長する。

次に第10図（ｂ）に示したように、堆積した二酸化ケ
イ素膜７′をRIEあるいはマイクロ波プラズマ等の方法
による低ダメージの異方性エッチングを行ない、p⁺型多
結晶シリコンベース電極5,及び絶縁膜６のエッチング側
壁にベース電極の側壁絶縁膜７′Ｂを形成する。このよ
うにして、露出したn^-型エピタキシャル層内にｐ型ベー
ス,n⁺型エミッタを形成することによりバイポーラ・ト
ランジスタが形成される。

以上、ベース電極の側壁絶縁膜７′Ｂを形成後ベース
を形成する方法を述べたが、ベースを先に形成すること
も可能である。段差被覆性の良い二酸化ケイ素膜を異方
性エッチングにより加工して側壁絶縁膜を形成するの
で、エミッタ電極とベース電極間の短絡は殆んど生じな
いし、微細エミッタの形成も高歩留りで可能となる。

なお、以上、弗化水素酸を消費させる添加物の例とし
てホウ酸をあげて説明したが、そのほかにも、アンモニ
アやリン酸を使用してもよい。

〔発明の効果〕

以上説明したように、本願第１の発明によれば、40〜
60℃程度の温度で二酸化ケイ素膜の選択成長が可能とな
り、エッチングによるパターニングが不要となるので、
半導体装置の高精度・高集積化及び電気的特性の向上に
寄与できる効果がある。

又、本願第２の発明によれば、オーバーハングのない
側壁絶縁膜を40〜60℃程度の温度で再現性よく形成する
ことが可能となる。又、熱処理による体積収縮も少ない
のでクラックなどによる信頼性の低下も回避できる。更
に、低温成長なので拡散層の不純物プロファイルの劣化
もなく、電気的特性の改善も可能となる。従って、LDD
型MOSトランジスタや自己整合型バイポーラトランジス
タなどの高性能半導体装置を高歩留りで提供できる効果
がある。

【図面の簡単な説明】

第１図は本願第１の発明の一実施例の説明に使用する断
面図、第２図〜第４図は第１の発明の一実施例の第１〜
第３の応用例の説明に使用する断面図、第５図，第６図
は第１の発明の一実施例の第４の応用例の説明に使用す
る工程順に示す断面図、第７図は第６図に対応する平面
レイアウト図で第６図は第７図のＡ−Ａ線相当部の断面
図である。第８図は第１の発明の一実施例の第５の応用
例の説明に使用する断面図、第９図（ａ），（ｂ）は本
願第２の発明の一実施例を説明するため工程順に示す断
面図、第10図（ａ），（ｂ）は第２の発明の一実施例の
変形を説明するため工程順に示す断面図、第11図〜第13
図は従来技術の説明に使用する断面図である。１……P^-型ウェル、２……n^-型エピタキシャル層、3,
3′……二酸化ケイ素膜（フィールド酸化膜）、４……n
⁺型多結晶シリコンゲート、５……P⁺型多結晶シリコン
ベース電極、６……絶縁膜、7,7′……二酸化ケイ素
膜、7A……LDD用側壁絶縁膜、７′Ｂ……ベース電極側
壁絶縁膜、８……ｎ型ドレイン（又はソース）、９……
n⁺型ドレイン（又はソース）、10……p⁺型ベース、101,
101a,101b,101c,101d,101e……シリコン基板、102a,102
b,102c……拡散層、103,103a,103b,103c,103d,103e1,10
3e2……フォトレジスト膜、104a,104b,104c,104d,104e
1,104e2,104f……二酸化ケイ素膜、105b,105c,105f……
二酸化ケイ素膜、106d,106f……n^-型エピタキシャル
層、107d……n⁺型埋込み層、108,108e……下地絶縁膜、
109,109c,109e……多結晶シリコン膜、110……コンタク
ト孔、111……p⁺型多結晶シリコンベース電極。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開昭63−310713（ＪＰ，Ａ) 特開昭61−12034（ＪＰ，Ａ) 特開昭59−14642（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) H01L 21/316

Claims

(57)【特許請求の範囲】

【請求項１】基板上にレジスト膜を選択的に形成する工
程と、ケイ弗化水素酸（H₂SiF₆）水溶液に二酸化ケイ素
粉末が溶解・飽和した溶液であって弗化水素酸を消費さ
せる添加物を加えて常時過飽和状態に保たれた混合溶液
に浸漬せしめることによって前記レジスト膜の表面以外
の箇所に二酸化ケイ素膜を成長する工程とを有すること
を特徴とする半導体装置の製造方法。
【請求項２】基板上にその表面と実質上垂直な側壁を有
する所定形状の膜を形成する工程と、ケイ弗化水素酸
（H₂SiF₆）水溶液に二酸化ケイ素粉末が溶解・飽和した
溶液であって弗化水素酸を消費させる添加物を加えて常
時過飽和状態に保たれた混合溶液中に浸漬せしめること
によって二酸化ケイ素膜を堆積する工程と、異方性エッ
チングにより前記二酸化ケイ素膜をその厚さ方向にエッ
チングして前記膜に側壁絶縁膜を形成する工程とを有す
ることを特徴とする半導体装置の製造方法。
【請求項３】基板上の表面に絶縁膜で囲まれた拡散層を
形成する工程と、前記拡散層表面の一部領域と前記絶縁
膜表面の一部領域とに跨る所定パターンのレジスト膜を
形成する工程と、ケイ弗化水素酸（H₂SiF₆）水溶液に二
酸化ケイ素粉末が溶解・飽和した溶液であって弗化水素
酸を消費させる添加物を加えて常時過飽和状態に保たれ
た混合溶液中に浸漬せしめることによって前記レジスト
膜の表面以外の箇所に二酸化ケイ素膜を成長する工程
と、前記レジスト膜を除去して前記拡散層上に外抜きで
コンタクト孔を形成する工程と、を有することを特徴と
する半導体装置の製造方法。
【請求項４】前記ケイ弗化水素酸（H₂SiF₆）水溶液の温
度が50℃に保持されていることを特徴とする請求項１、
請求項２または請求項３記載の半導体装置の製造方法。