JPH02304931A

JPH02304931A - 半導体装置及びその製造方法

Info

Publication number: JPH02304931A
Application number: JP12424289A
Authority: JP
Inventors: Toyota Morimoto; 豊太森本; Hiroomi Nakajima; 博臣中島
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1989-05-19
Filing date: 1989-05-19
Publication date: 1990-12-18

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的コ（産業上の利用分野）この発明は半導体装置及びその製造方法に係り、特にベ
ース領域とエミッタ領域を制御性良く自己整合的に形成
する高性能なバイポーラトランジスタの構造とその製造
方法に関する。

（従来の技術）高性能バイポーラトランジスタ装置は、電子計算機、光
通信、各種アナログ回路等の様々な応用分野で必要とさ
れている。最近、ベース領域とエミッタ領域の自己整合
技術が提案されている。

その１つとして、例えば特公昭５７−３２５１１号公報
記載のものが知られている。第５図は、その製造方法を
工程順に示す断面図である、また第４図（ａ）　、　（
ｂ）は、従来構造のバイポーラトラジスタのベース領域
（Ａ−Ａ’断面）の濃度分布図である。

Ｐ型シリコン基板１０１にｎ　埋め込み層１０２及びｎ
型エピタキシャル層１０３を形成する。また、このＰ型
シリコン基板１０１の素子分離領域には、チャネルスト
ッパとなるＰ型層１０４を形成すると共に、そのＰ型層
１０４上に選択酸化により酸化膜１０５を形成する。次
に、Ｐ型シリコン基板１０１の素子領域表面上に薄い酸
化膜１０６を形成した後、全面に耐酸化性マスクとなる
窒化膜１０７を堆積し、続いて第１の多結晶シリコン膜
１０ｇを堆積する。この第１の多結晶シリコン膜１０８
のうち素子分離領域上の不要な部分は熱酸化により熱酸
化膜１０９に変える。次に、第１の多結晶シリコン膜１
゛０８に２０ＫｅＶ５Ｘ１０１３ｃＩＩＩ−２の条件で
ボロンをイオン注入して添加し、フォトエツチングによ
りエミッタ形成領域上の第１の多結晶シリコン膜１０１
１１をエツチングして開口を設ける。（第５図（ａ））
次に、酸素雰囲気中で熱処理して第１の多結晶シリコン
膜１０８の表面に熱酸化膜１１０を形成し、この熱酸化
膜１１０をマスクとして開口部の窒化膜１０７を加熱リ
ン酸水溶液でエツチング除去する。そして露出した熱酸
化膜１０Ｂをフッ化アンモニウム水溶液で除去してＰ型
シリコン基板１０１を露出させる。このとき、開口部の
窒化膜１０７のエツチングを意図的にオーバエツチング
することによりオーバハング部１１１を形成し、第１の
多結晶シリコン膜１０８の一部を露出させる。（第５図
（ｂ））次に、第２の多結晶シリコン膜１１２を全面に堆積して
オーバハング部１１１の下に空洞部も埋め込み、その後
、第２の多結晶シリコン膜１１２をエツチングして開口
部のＰ型シリコン基板１０１を露出させる。（第５図（
Ｃ））次に露出させたＰ型シリコン基板１０１上及び第
２の多結晶シリコン膜１１２の側面に熱酸化による熱酸
化膜１１３を形成する。このとき、第１の多結晶シリコ
ン膜１０８に予めドープしておいたボロンを前記オーバ
ハング部１１１の第２の多結晶シリコン膜１１２を介し
てＰ型シリコン基板１０１に拡散させ、Ｐ型の外部ベー
ス層１１４を形成する。この後、ボロンのイオン注入に
よりＰ型の第２導電型の拡散層１１５を形成する。次に
、ＣＶＤ絶縁膜１１６と第３の多結晶シリコン膜１１７
を堆積し、反応性イオンエツチングによりこれらをエツ
チングして開口部の側壁にのみこれらを残し、第３の多
結晶シリコン膜１１７をマスクとして開口部のＰ型シリ
コン基板１０１上の熱酸化膜１１３を除去する。そして
、高濃度にヒ素をイオン注入した第４の多結晶シリコン
膜１１８を堆積し、熱処理によりヒ素を拡散させｎ型エ
ミッタ層１１９を形成する。次に、第４の多結晶シリコ
ン膜１１８を加工して電極とする。ここで、第１．第２
の多結晶シリコン膜１０８，１１２はベース電極として
用いられ、第４の多結晶シリコン膜１１８はエミッタ電
極として用いられる。

（第５図（ｄ））以上の様なバイポーラトランジスタの製造方法において
は、ベースに対してエミッタが自己整合で形成され、微
細構造が可能になる。これにより、高速動作可能なバイ
ポーラトランジスタが得られる。

しかしながら、この製造方法では、特に、微細化により
開口幅が狭いものについては熱処理による外部ベース拡
散領域からの不純物のしみ出しのため、第４図（ａ）に
示す不純物のしみ出しのない場合に比べ、第４図（ｂ）
に示すしみ出しのある場合の方は濃度の低く保たれた内
部ベース領域の横方向の幅が狭くなる（Ｗｏ−Ｗｌ）と
共に、内部ベース領域の濃度が上昇（Ｎｏ４Ｎ１）して
しまう。従って、電圧印加時には電界が集中して分布し
ている内部ベース領域のエツジあるいは、エミッタのエ
ツジ部分の空乏層が狭くなるため電界強度が強くなり、
ベース・エミッタ耐圧が低下し、高速動作に必要なコレ
クタ電流あるいは電流増幅率を得ることが困難であった
。

（発明が解決しようとする課題）以上の様に従来のバイポーラトランジスタの構造及び製
造方法では、特に、エミッタ、ベース領域の開口幅が狭
い場合には、外部ベース拡散領域からの不純物のしみ出
しにより、濃度の低く保たれた内部ベース領域の横方向
の幅が狭くなると共に、内部ベース領域の濃度が上昇し
てしまう。

従って、電圧印加時には電界が集中して分布している内
部ベース領域のエツジ部分の空乏層が狭くなるため電界
強度が強くなり、ベース・エミッタ耐圧が低下し、高速
動作に必要なコレクタ電流あるいは十分な電流増幅率を
得ることが困難であった。

本発明は、この様な課題を解決する半導体装置を提供す
ることを目的とする。

［発明の構成］（課題を解決するための手段）本発明は上記事情に鑑みて為されたもので、第１の発明
は、第１導電型のコレクタ層ををする半導体基板と、こ
の半導体基板表面に形成された第２導電型の外部ベース
領域と、この外部ベース領域に接続され、第２導電型の
不純物が添加されたベース引き出し電極と、この外部ベ
ース領域に接して前記半導体基板表面に設けられた第２
導電型の内部ベース領域と、この内部ベース領域内に設
けられた第１導電型のエミッタ領域とを備え、前記内部
ベース領域に、前記エミッタ領域の端部が位置する部分
が他に比べて低濃度の領域を設けたことを特徴とする半
導体装置を提供する。

また、第２の発明は、第１導電型のコレクタ層を有する
半導体基板上に、この基板と接続された第２導電型の不
純物が添加されたベース引き出し電極を形成する工程と
、前記ベース引き出し電極に添加された不純物を前記半
導体基板表面に拡散させ第２導電型の外部ベース領域を
形成する工程と、この外部ベース領域から離隔した半導
体基板の表面に第１の濃度の第２導電型の内部ベース領
域を形成すると共にこの領域と前記外部ベース領域間の
前記半導体基板の表面に前記第１の濃度より低い第２の
濃度の内部ベース領域を形成する工程と、この内部ベー
ス領域表面に、端部が前記第２ａ度領域内に位置する如
く第１導電型のエミッタ層を形成する工程とを具備した
ことを特徴とする半導体装置の製造方法を提供する。

（作　　用）この様に本発明では熱処理により外部ベース拡散領域か
ら不純物が第１の内部ベース領域及び第２の内部ベース
領域へしみ出し、第１の内部ベース領域及び第２の内部
ベース領域の不純物濃度が上昇した場合でも、第１の内
部ベース領域の不純物濃度は第２の内部ベース領域の不
純物濃度より低くなっている。また、第２の内部ベース
領域の不純物濃度は従来例の内部ベース領域より低（な
っている。この様な不純物濃度の関係では電圧印加時、
第１の内部ベース領域、第２の内部ベース領域が形成す
る空乏層の幅は、従来例の内部ベース領域が形成する空
乏層の幅に比べて広くなる。

従って、特に電界の集中している第１の内部ベース領域
でも、電界強度は従来例に比べ弱い。

以上により、本発明ではベース・エミッタ耐圧が向上し
、パンチスルーを防止し、高速動作可能なコレクタ電流
、あるいは大きな電流増幅率を得ることができる。

（実施例）以下、本発明の実施例について図面を参照して説明する
。

第１図は、本発明の実施例の半導体装置の断面図である
。

Ｐ型シリコン基板１内には、ｎ　埋め込み層２およびｎ
型エピタキシャル層３が設けられている。

また、このＰ型シリコン基板１内の素子分離としてトレ
ンチ領域４及びベース・エミッタ領域とコレクタコンタ
クト部を分離する電極間分離領域５に絶縁酸化膜が設け
られている。また、ｎ　埋め込み層２はコレクタコンタ
クト（図示せず）に接続されており、また、ｎ型エピタ
キシャル層３はコレクタの一部として設けられている。

また、素子領域のエミッタ形成予定域には、幅８０００
人程度０開口部６が設けられている。この開口部６に接
したｎ型エピタキシャル層３上には、厚さ１５００人１
幅４０００人程度の第１の多結晶シリコン膜７が設けら
れ、この第１の多結晶シリコン膜７の開口部６に露出し
た部分は、熱酸化により第１の熱酸化膜８となっている
。更に、第１の多結晶シリコン膜７に接したｎ型エピタ
キシャル層３上には、シリコン基板の熱酸化により形成
された厚さ５ｏｏＡ程度の第２の熱酸化膜９、耐酸化性
膜として厚さ１００　ｏＡ程度のシリコン窒化膜１０が
順次設けられている。更に、第１の熱酸化膜８．第１の
多結晶シリコン膜７及びシリコン窒化膜１０上には、ボ
ロンが５０ＫｅＶ。

Ｉ　Ｘ　１０　”ｃＩＩ＋−２の条件でイオン注入され
た厚さ４００　ｏＡ程度のベース電極引き出し用の第２
の多結晶シリコン膜１１が設けられ、この第２の多結晶
シリコン膜１１の開口部６に露出した部分は熱酸化によ
り第３の熱酸化膜１２となっている。

更に、この第３の熱酸化膜１２及び第２の多結晶シリコ
ン膜１１上には、厚さ３００　ｏＡ程度のＣＶＤシリコ
ン酸化膜１３が設けられている。まバ、ベース電極引き
出し用の第２の多結晶シリコン膜１１とベース領域を接
合するために、第１の多結晶シリコン膜７を介して、第
２の多結晶シリコン膜１１からの熱拡散により、ｎ型エ
ピタキシャル層３内の第１の多結晶シリコン膜直下には
、外部ベース拡散領域１４が設けられている。更に、こ
の外部ベース拡散領域１４に接して、ｎ型エピタキシャ
ル層３内にはボロンが４０ＫｅＶ。

８、ＯＸ　１０１３ｃＩＩ＋−２の条件でイオン注入さ
れた幅２０００Ａ程度の第１の内部ベース領域１５が設
けられている。更に、この第１の内部ベース領域１５に
接して、ｎ型エピタキシャル層３表面には、ボロンが２
０ＫｅＶ、　８．ＯＸ　１０”’Ｃｌ１−２の条件でイ
オン注入された幅４０００Ａ程度の第２の内部ベース領
域１６が設けられている。更に、ＣＶＤシリコン酸化膜
１３から開口部６に渡ってヒ素が５０ＫｅＶ、　　Ｉ　
Ｘ　１０１ＢＣＩｌ＋−２の条件でイオン注入された第
３の多結晶シリコン膜１７が電極形状に設けられている
。更に、この第３の多結晶シリコン膜１７上には、アル
ミニウムが被着されエミッタ電極１８が形成されている
。また、第１の内部ベース領域１５及び第２の内部ベー
ス領域１６内には、第３の多結晶シリコン膜１７からの
熱拡散によりｎ型のエミッタ領域１９が形成されている
。

第２図は本発明の実施例の半導体装置の製造工程を示す
断面図である。また、第４図（ｃ）　、　（ｄ）は、本
発明のバイポーラトランジスタのベース領域（Ａ−Ａ’
断面）の濃度分布図である。

Ｐ型シリコン基板１内にｎ＋埋め込み層２を設け、更に
、続けて比較的低濃度（〜１×１Ｏ１６侘−２）のｎ型
エピタキシャル層３を気相成長法で形成する。次に、Ｐ
型シリコン基板１内の素子分離としてトレンチ技術及び
選択酸化を用いてトレンチ領域４及びベース・エミッタ
領域とコレクタコンタクト部を分離する電極間分離領域
５の絶縁酸化膜を形成する。次にＰ型シリコン基板１上
に熱酸化により厚さ５００人程０の第２の熱酸化膜９、
更にその上に耐酸化性膜として厚さ１ｏｏｏＡ程度のシ
リコン窒化膜１０、厚さ４０００人程度０第２の多結晶
シリコン膜１１を順次形成する。次に、この第２の多結
晶シリコン膜１１内にボロンを５０ＫｅＶ、ｌｘｌ　０
１６ｃｍ、−２の条件でイオン注入する。次に、この第
２の多結晶シリコン膜１１上に厚さ３０００人程度０Ｃ
ＶＤシリコン酸化膜１３を形成する。次に、素子領域の
幅１．２μｍ程度のエミッタ形成予定域のＣＶＤシリコ
ン酸化膜１３、第２の多結晶シリコン膜１１を写真蝕刻
法及びエツチング法により除去し、シリコン窒化膜１０
を露出させる。

（第２図（ａ））次に、９５０℃のウェット酸化を行ない第２の多結晶シ
リコン膜１１の側面に第３の熱酸化膜１２を形成する。

次に、この第３の熱酸化膜１２をマスクに選択的にシリ
コン窒化膜１０を加熱リン酸液により下地の第２の熱酸
化膜９が露出するまで除去する。このエツチングは下地
の第２の熱酸化膜９が露出した後も意図的にオーバエツ
チングを行ない、シリコン窒化膜１０を４０００λ程度
サイドエツチングし、第３の熱酸化膜１２及び第２の多
結晶シリコン膜１１直下に空洞を形成する。次に空洞部
分も含めて露出した第２の熱酸化膜９をフッ化アンモニ
ウム液を用いて選択的にエツチング除去することにより
開口部６を形成する。

次に、この開口部６に露出しているｎ型エピタキシャ・
ル層３上にＣＶＤ法により厚さ３００　ｏＡ程度の第１
の多結晶シリコン７を形成し、第３の熱酸化膜１２及び
第２の多結晶シリコン膜１１直下の空洞を埋める。次に
、第１の多結晶シリコン膜７を空洞部に残したまま開口
部６のｎ型エピタキシャル層３が露出するまで反応性プ
ラズマエツチングにより除去する。（第２図（ｂ））次
に、開口部６に露出したｎ型エピタキシャル層３表面に
厚さ７００Ａ程度の第４の熱酸化膜２０を形成する。こ
の際同時に開口部６に露出した第１の多結晶シリコン膜
７の側壁にも第１の熱酸化膜８が形成される。また、あ
らかじめ第２の多結晶シリコン膜１１に添加されていた
ボロンが第１の多結晶シリコン膜７を介して、ｎ型エピ
タキシャル層３に熱拡散され外部ベース拡散領域１４を
形成する。次に、ＣＶＤシリコン酸化膜１３上から開口
部６に渡って第４の多結晶シリコン膜の内部ベース領域
１６に比べ低濃度に形成される。次に、写真蝕刻法およ
びエツチング法を用いて第２１を厚さ３５００人程度堆
積し、反応性イオンエツチングにより開口部６の側壁に
のみこれを残置する。次に、この側壁に残置させた第４
の多結晶シリコン膜２１をマスクに第４の熱酸化膜２０
を介して、ボロンを２０ＫｅＶ、３ｘ１０１３Ｃｏ＋−
２の条件でイオン注入し第２の内部ベース領域１６をｎ
型エピタキシャル層３表面に形成する。（第２図（Ｃ）
）次に、ＣＶＤシリコン酸化膜１３上から側壁により幅の
狭められた開口部に渡って第２のシリコン窒化膜２２を
堆積する。次に、反応性イオンエツチングによりＶＣＤ
シリコン酸化膜１３が露出した後も更にエツチングを続
け、側壁により幅の狭められた開口部の底部にのみ第２
のシリコン窒化膜２２を残置させる。次にこの側壁に残
置させた第４の多結晶シリコン膜２１をフッ化水素と硝
酸の混命液を用いて選択的にエツチングし除去する。（
第２図（ｄ））次に、この第２のシリコン窒化膜２２とＣＶＤシリコン
酸化膜１３をマスクにして、ボロンを４０ＫｅＶ、　　
３　Ｘ　１０”’ｃｍ−２の条件でイオン注入し第１の
内部ベース領域１５をｎ型エピタキシャル層３表面に形
成する。次に、マスクとして用いた第２のシリコン窒化
膜２２を加熱リン酸で、また、開口部６に形成した第４
の熱酸化膜２０を方向性エツチングにより除去し、ｎ型
エピタキシャル層３を露出させエミッタ開口を形成する
。（第２図（ｅ））次に、このエミッタ開口からＣＶＤシリコン酸化膜１３
上に渡って厚さ４００　ｏＡ程度の第３の多結晶シリコ
ン膜１７を被着する。更に、ヒ素を５０ＫｅＶ、　　Ｉ
　Ｘ　１０１６Ｃ１ｌ＋−２の条件でイオン注入後、熱
処理を施し、第３の多結晶シリコン膜１７に添加したヒ
素をｎ型エピタキシャル層３に拡散し、ｎ型のエミッタ
領域１９を形成する。また、この熱処理により最終的な
外部ベース拡散領域１４、第１の内部ベース領域１５及
び第２の内部ベース領域１６を形成する。この際、イオ
ン注入条件により第１の内部ベース領域１５の方が第２
２の多結晶シリコン膜１１にベースコンタクトを形成す
る。更に基板全面にアルミニウムを被着し、写真蝕刻法
およびエツチング法を用いて電極配線を形成し、エミッ
タ電極１８及びベース電極、コレクタ電極を形成する。

（第２図（ｒ））以上の様にして形成されたバイポーラ
トランジスタの構造及び製造方法によれば、熱処理によ
り外部ベース拡散領域１４から不純物が第１の内部ベー
ス領域１５及び第２の内部ベース領域工６へしみ出し、
第１の内部ベース領域１５及び第２の内部ベース領域１
６の不純物濃度が上昇し、第４図（Ｃ）に示す濃度分布
から（ｄ）に示す濃度分布になった場合でも第１の内部
ベース領域１５の不純物濃度は第２の内部ベース領域１
６の不純物濃度より低くなっている（Ｎ４くＮ３）。ま
た、第２の内部ベース領域１６の不純物濃度は従来例の
内部ベース領域の不純物濃度より低くなっている（Ｎ　
　＜Ｎ、）。この様な不純物濃度の関係では電圧印加時
、従来例の内部ベース領域が形成する空乏層の幅ｄ　、
第１の内部ベース領域１５が形成する空乏層の幅ｄ　、
第２の内部ベース領域１６が形成する空乏層の幅ｄ　の
関係は、ｄ、＜ｄ　　＜ｄ４となる。従って、特に電界
の集中している第１の内部ベース領域１５でも、従来例
に比べて空乏層の幅が広いため、電界強度は弱くなる。

以上により、本発明ではべ〜ス・エミッタ耐圧が向上し
、パンチスルーを防止し十分なコレクタ電流を得ること
ができ、高速動作が可能となる。

また大きな電流幅率を得ることができる。しかも、上記
の製造方法は自己整合により実現されているので精度は
良く、またコストの上昇を招くこともない。

第３図は本実施例の変形例である。第２図と同様な方法
により第１の内部ベース領域１５及び第２の内部ベース
領域１６を形成後、第５の多結晶シリコン［２３を被着
後、全面を反応性イオンエツチングすることにより開口
部６の側壁にのみ選択的に残置させ開口部６を再度狭め
る。次に狭められた開口部６に形成されている第２の熱
酸化膜９をエツチングにより除去し、ｎ型エピタキシャ
ル層３を露出させる。次に、この露出させたエミッタ開
口から側壁に残置させた第５の多結晶シリコン膜２３、
ＣＶＤシリコン酸化膜１３上を含む全面にわたって厚さ
４０００λ程度の第３の多結晶シリコン膜１７を被着す
る。更に、ヒ素を５０Ｋ　ｅ　Ｖ、　　Ｉ　Ｘ　１０１
６ａｔｒ−２）条件ティオン注入後熱処理を施し、第３
の多結晶シリコン膜１７に添加したヒ素をｎ型エピタキ
シャル層３に拡散し、ｎ型のエミッタ領域１９を形成す
る。更に第２図（１’）の工程で説明したのと同様にし
てアルミニウムを被着し、写真蝕刻法およびエツチング
によりエミッタ電極１８及びベース、コレクタ電極を形
成する。

また、エミッタ領域１９は、ｎ型不純物原子を含んだ第
３の多結晶シリコン膜１７からの熱拡散により形成した
が、直接イオン注入により設けることもできる。このイ
オン注入は、第４の熱酸化ｌｌＩ２０を通して行なりて
もよいし、除去した後に行なってもよい。

また、側壁材として第４の多結晶シリコン膜２１、側壁
により幅の狭められた開口部に堆積させた埋め込み材料
として第２のシリコン窒化膜２２を用いたが、第２の内
部ベース領域１６に対して第１の内部ベース領域１５を
、更に両者に対してエミッタ領域１９を６己整合技術に
より形成するためには、側壁材が埋め込み材とシリコン
酸化膜に対して選択的に除去できればよいため、この関
係を満足する側壁材と埋め込み材の組み合わせであれば
どの様な物質であってもかまわない。

また、第２の内部ベース領域１６をイオン注入により形
成したが、ＰＳＧなどからの熱拡散により、第２の内部
ベース領域１６を第１の内部ベース領域１５に比ベピー
ク濃度を高く形成してもよい。

また、第１．第２．第３の多結晶シリコンは必ずしもこ
れに限定されるものではなく、不純物の拡散源として用
いるのでなければ、他の材料を用いることができる。但
し、上記実施例の構造では、第１及び第２の多結晶シリ
コンに相当する部分は熱酸化膜ができるものであること
が必要で、例えばモリブデン、シリサイド、タングステ
ンシリサイドなどの高融点金属シリサイドが有用である
。

また、本実施例の変形例においてエミッタの幅を狭める
側壁材として多結晶シリコンを用いたが、導電体、絶縁
膜例えば耐酸化性絶縁膜などの物質であってもかまわな
い。

その池水発明はその主旨を逸脱しない範囲で種々変形し
て実施することができる。

［発明の効果］以上述べた様に本発明のバイポーラトランジスタでは熱
処理により外部ベース拡散領域から不純物が第１の内部
ベース領域及び第２の内部ベース領域へしみ出し、第１
の内部ベース領域及び第２の内部ベース領域の不純物の
濃度が上昇した場合でも、第１の内部ベース領域の不純
物濃度はＭ２の内部ベース領域の不純物濃度より低くな
っている。また、第２の内部ベース領域の不純物濃度は
従来例の内部ベース領域より低くなっている。この様な
不純物濃度の関係では電圧印加時形成される空乏層の幅
は従来例の内部ベース領域ｄ　、第２の内部ベース領域
ｄ　、第１の内部ベース領域ｄ　とするとｄ　くｄ３く
ｄ４となっている。従って特に電界の集中している第１
の内部ベース領域でも従来例に比べ空乏層の幅が広いた
め電界強度は弱くなる。

以上により、本発明ではベース・エミッタ耐圧が向上し
、パンチスルーが防止でき、従って十分なコレクタ電流
ができ、高速動作が可能となる。

また大きな電流増幅率を得ることができる。

【図面の簡単な説明】

第１図は、本発明の実施例のバイポーラトランジスタの
断面図、第２図は、本発明の実施例のバイポーラトラン
ジスタの製造工程を示す断面図、第３図は、本発明の変
形例を示す断面図、第４図はバイポーラトランジスタの
ベース濃度のプロファイルを説明するめの図、第５図は
従来例のバイポーラトランジスタの製造工程を示す図で
ある。図において、１・・・Ｐ型シリコン基板、２・・・ｎ　埋め込み層、
３・・・ｎ型エピタキシャル層、４・・・トレンチ領域
、５・・・絶縁酸化膜、６・・・開口部、７・・・第１
の多結晶シリコン膜、８・・・第１の熱酸化膜、９・・
・第２の熱酸化膜、１０・・・シリコン酸化膜、１１・
・・第２の多結晶シリコン膜、１２・・・第３の熱酸化
膜、１３・・・ＣｖＤシリコン酸化膜、１４・・・外部
ベース拡散領域、１５・・・第１の内部ベース領域、１
６・・・第２の内部ベース領域、１７・・・第３の多結
晶シリコン膜、１８・・・エミッタ電極、１９・・・エ
ミッタ領域、２０・・・第４の熱酸化膜、２１・・−第
４の多結晶シリコン膜、２２・・・第２のシリコン窒化
膜、２３・・・第５の多結晶シリコン膜、１０１・・・
Ｐ型シリコン基板、１０２・・・ｎ　埋め込み層、１０
３・・・ｎ型エピタキシャル層、１０４・・・Ｐ型層、
１０５・・・酸化膜、１０６・・・薄い酸化膜、１０７
・・・窒化膜、１０８・・・第１の多結晶シリコン膜、
１０９・・・熱酸化膜、１１０・・・熱酸化膜、１１１
・・・オーバハング部、１１２・・・第２の多結晶シリ
コン膜、１１３・・・熱酸化膜、１１４・・・Ｐ型の外
部ベース層、１１５・・・拡散層、１１６・・・ＣＶＤ
絶縁膜、１１７・・・第３の多結晶シリコン膜、１１Ｂ
・・・第４の多結晶シリコン膜。

Claims

【特許請求の範囲】

（１）第１導電型のコレクタ層を有する半導体基板と、
この半導体基板表面に形成された第２導電型の外部ベー
ス領域と、この外部ベース領域に接続され、第２導電型
の不純物が添加されたベース引き出し電極と、この外部
ベース領域に接して前記半導体基板表面に設けられた第
２導電型の内部ベース領域と、この内部ベース領域内に
設けられた第１導電型のエミッタ領域とを備え、前記内
部ベース領域に、前記エミッタ領域の端部が位置する部
分が他に比べて低濃度の領域を設けたことを特徴とする
半導体装置。
（２）第１導電型のコレクタ層を有する半導体基板上に
、この基板と接続された第２導電型の不純物が添加され
たベース引き出し電極を形成する工程と、前記ベース引
き出し電極に添加された不純物を前記半導体基板表面に
拡散させ第２導電型の外部ベース領域を形成する工程と
、この外部ベース領域から離隔した半導体基板の表面に
第１の濃度の第２導電型の内部ベース領域を形成すると
共にこの領域と前記外部ベース領域間の前記半導体基板
の表面に前記第１の濃度より低い第２の濃度の内部ベー
ス領域を形成する工程と、この内部ベース領域表面に、
端部が前記第２濃度領域内に位置する如く第１導電型の
エミッタ層を形成する工程とを具備したことを特徴とす
る半導体装置の製造方法。
（３）前記ベース引き出し電極側面を酸化後、この側壁
部に自己整合的にマスクを形成し、このマスクで規定さ
れた領域の半導体基板に第２導電型の不純物を導入して
前記第１の濃度の内部ベース領域を形成し、しかる後、
前記マスクを除去してこの除去部に前記第２の濃度の内
部ベース領域を形成することを特徴とする請求項２記載
の半導体装置の製造方法。
（４）前記側壁部に自己整合的に設けたマスクで規定さ
れた開口部に埋め込み膜を形成し、この埋め込み膜形成
前の不純物導入、或いはこの埋め込み膜からの不純物拡
散によって前記第１の濃度の内部ベース領域を形成し、
前記埋め込み膜をマスクとして用いて前記第２の濃度の
内部ベース領域を形成することを特徴とする請求項３記
載の半導体装置の製造方法。