JPH02203533A - バイポーラトランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、高性能バイポーラ集積回路に適しバイポーラ
集積回路の高集積化、高速化には、トランジスタの横方
向および縦方向の微細化が必要である。横方向の微細化
とは、素子寸法を縮小することであり、縦方向の微細化
とは、浅い不純物プロファイルを形成することである。

これらを同時に達成する方法として、多結晶シリコンを
用いてベースとエミッタとを自己整合させる各種自己整
合技術が考えられている。これらの技術により、現在ま
でのところ、エミッタ幅がサブミクロンのオーダーでし
ゃ断層波数２０ＧＨｚ以上のバイポーラトランジスタが
得られている。

しかしながら従来のバイポーラトランジスタの製造法に
は未だいくつかの問題がある。その一つは、エミッタ幅
がサブミクロンになると、電流増幅率やしゃ断周波数の
低下が認められることである。このことを具体的に第６
図を参照して説明する。これらの図において、１２１は
ｎ型コレクタ層となるシリコン基板であり、１２２はｐ
型内部のベース層、１２３はｐ　型外部ベース層、１２
４はエミッタ層である。１２５は、外部ベース層の拡散
源兼ベース電極となる第１の多結晶シリコン膜、１２６
はエミッタ層拡散源兼エミッタ電極となる第２の多結晶
シリコン膜であり、これら多結晶シリコン膜間は酸化膜
１２７および１２８により分離されている。ここでｐ　
型外部ベース層１２３は、外部ベース電極となる第１の
多結晶シリコン膜の側面部の酸化膜１２８を形成すると
同時に、第１の多結晶シリコン膜中に含まれているボロ
ンを下地のシリコン基板に拡散させることにより形成し
、又エミッタ層１２４は第２の多結晶シリコン膜１２６
を堆積してこれにイオン注入によりヒ素をドープした後
、熱処理を行なってそのヒ素をシリコン基板面に浅く拡
散させる、という方法により形成する。

ところが、本発明者らの実験によると、エミッタ幅０，
６μｍ程度までは高い電流増幅率としゃ断周波数が得ら
れるがエミッタ幅がこれ以下になると、第２図および第
３図で示すように、従来のトランジスタの性能が大きく
低下することが認められた。これは次のような理由によ
る。第６図に示すように、ｐ　型外部ベース層１２３と
、イオン注入により形成したｐ型内部ベース層１２２と
の重なり部分ａの不純物濃度が高いために、ｐ　型外部
ベース層１２３とｐ型内部ベース層１２２の接続部にお
いて、深い不純物分布領域１２９が形成される。このよ
うなトランジスタの通常の製造条件では、この深い不純
物分布領域１２９の影響でエミッタ幅が０．６μｍ以下
になるとｐ型内部ベース領域１２２の幅ＷＢが厚くなる
。このために第２図、第３図に示したように特性が悪化
してしまう。

このような特性の劣化を防ぐ方法として、ｐ＋梨型外ベ
ース領域の拡散深さを小さくするために、拡散時間を短
かく設定することが一般的に行なわれる。しかし、この
拡散させるための時間は、ベース電極なる第１の多結晶
シリコン膜１２５とエミッタ電極なる第２の多結晶シリ
コン膜１２６とを絶縁分離する酸化膜１２７あるいは１
２８を形成するための酸化時間に全く依存してしまう。

この酸化時間を短かくして、酸化膜１２７および１２８
の膜厚を薄くすることは、エミッターベース間の耐圧劣
化を招き又エミッターベース間の寄生容量も増大させる
結果となる。すなわち、第１の多結晶シリコン膜１２５
に含まれている不純物原子を、シリコン基板に拡散させ
、ｐ＋梨型外ベース領域を形成するための時間を短かく
することは、トランジスタの信頼性を低下させ、又高速
化にとっても不利である。

（発明が解決しようとする課題） 以上のように、従来の高性能バイポーラでは、エミッタ
幅をサブミクロンまで微細化したときに性能劣化が認め
られ、高速性能を発揮することができないという問題が
あった。

本発明は、製造方法を従来のものと何ら変えることなく
この様な聞届を解決したバイポーラトランジスタを提供
することを目的とする。

本発明は、第一に、第一導電型コレクタ層が形成された
半導体基板に、多結晶シリコン膜゛を用いた自己整合に
よりベース層およびエミッタ層を形成したエミッタ幅０
．８μｍ以下の微細構造をもつバイポーラトランジスタ
であって、外部ベース拡散層の拡散源兼ベース電極とな
る多結晶シリコン膜の一部が、外部ベース拡散層を形成
するための拡散窓の面積と同程度の面積から成り、かつ
、その多結晶シリコン膜の一部が、外部ベース拡散層を
形成すると同時にベース電極を引出すための多結晶シリ
コン膜上に形成するコンタクト開口部と、エミッタ領域
を介して対向していることを特徴とする。

第二に、前記トランジスタの外部ベース拡散層を形成す
るための拡散窓の面積と同程度の面積から成る多結晶シ
リコン膜の一部が、外部ベース拡散層を形成すると同時
にベース電極と引出すための多結晶シリコン膜上に形成
するコンタクト開口部と、エミッタ領域を介して対向し
ており、かつ、コレクタ層にコレクタ電極を設置するた
めのコンタクト開口部と対向して配置されていることを
特徴とする。

（作用） 本発明は、外部ベース拡散層の拡散源である多結晶シリ
コンの形成を改良したものである。すなわち、拡散窓と
同程度の面積の多結晶シリコンと拡散窓の上部に配置す
ることにより、その部分での外部ベース拡散層の拡散深
さを、外部ベース拡散層を形成すると同時にベース電極
を引出すための多結晶シリコンにより形成された外部ベ
ース拡散層の深さよりも、浅くすることができる。この
ことにより、エミッタ幅がサブミクロンオーダーになっ
ても、内部ベースのベース幅は、外部ベース拡散領域の
高濃度で深い不純物分布領域の影響をうけず、設定通り
のベース幅を得ることができる。さらに、ベース電極を
引出すための多結晶シリコン膜上に形成するコンタクト
開口部を、エミッタ領域を介して、コレクタコンタクト
開口部と対向させ、前記外部ベース拡散層の拡散窓と同
程度の面積を有する多結晶シリコン膜の一部を、コレク
タコンタクト部とエミッタ領域との間に配置することに
より、トランジスタ全体の面積°を小さくでき、特に高
速動作に影響を及ぼす、ベース−コレクタ間の寄生容量
が小さくできる。したがって、本発明によれば、従来の
製造プロセスを何ら変えることなく、電流増幅率やしゃ
断層波数の低下を防ぎ高性能特性を得ることができる。

さらに、集積回路の信頼性と、高速性を図ることができ
る。

（実施例） 以下、第１図を用いて本発明を説明する。ｐ型シリコン
基板１にｎ　型埋込み層２を介して、ｎ型エピタキシャ
ル３層が形成され、素子分離は、選択酸化による酸化膜
４とｐ型不純物層５により形成されている。またｎ　型
埋込み層２は、コレクタコンタクト形成予定領域のｎ　
型不純物層６に接している。このシリコン基板の素子領
域面に薄い熱酸化膜７を形成した後、全面に耐酸化性マ
スクとなる窒化膜（Ｓｉ３Ｎ＜膜）８を堆積し、続いて
第１の多結晶シリコン膜９を堆積する。第１の多結晶シ
リコン膜９のうち素子分離領域上の不要な部分は熱酸化
により酸化膜１０に変える。

次いで第１の多結晶シリコン膜９にボロンをイオン注入
して添加し、ホトエツチングによりエミッタ形成領域上
の第１の多結晶シリコン膜９をエツチングして開口を設
ける（第１図（ａ））。このとき、コレクタコンタクト
形成予定領域６の近くに存在する第１の多結晶シリコン
膜の１部９′は、後に形成するｐ＋型外部ベース拡散層
の拡散窓の面積と同程度となるように残置される。これ
に対し、後にベース引出し電極となりベースコンタクト
を形成する第１の多結晶シリコン膜９′は、前記コレク
タコンタクト形成予定領域近傍の第１の多結晶シリコン
膜９′に比べて十分大きな面積を占めて残置する。その
後酸化性雰囲気中で熱処理して多結晶シリコン膜９の表
面に酸化膜１１を形成し、この酸化膜１１をマスクとし
て開口部の窒化ｗ１４８を加熱リン酸水溶液でエツチン
グ除去する。

そして露出した酸化膜７をＮＨ４Ｆ水溶液で除去してウ
ェーハ面を露出させる。このとき開口部の窒化膜８のエ
ツチングを意図的にオーバー・エツチングすることによ
って、オーバーハング部１２を形成し、第１の多結晶シ
リコン膜９の一部を露出させる（第１図（ｂ））。次い
で第２の多結晶シリコン膜１３を全面に堆積してオーバ
ーハング部１２の下の空洞部を埋込み、その後第２の多
結晶シリコン膜をエツチングして酸化膜１１および開口
部のウェーハ面を露出させる。続いて露出させたウェー
ハ表面および多結晶シリコン膜の側面に熱酸化による酸
化膜１４を形成する。このとき第１の多結晶シリコン膜
９に予めドープしておいたボロンを、オーバーハング部
１２の第２の多結晶シリコン膜１３を介してウェーハに
拡散させ、ｐ型の外部ベース拡散層１５を形成する。こ
のとき、コレクタコンタクト形成予定領域に近い部分に
形成されるｐ型の外部ベース拡散層１５′は、ベースコ
ンタクトを形成する第１の多結晶シリコン９′により形
成される拡散層１５′よりも浅くなり、濃度も低くなる
。それはコレクタコンタクト側の第１の多結晶シリコン
９′は拡散窓と同等の面積に設定しており、かつベース
コンタクトを形成する第１の多結晶シリコン９′よりも
十分小さいため拡散領域に対する不純物の供給量がコレ
クタコンタクト側の方が非常に少ないからである。

したがって第１図（Ｃ）に示すような拡散深の異なるｐ
型外部ベース拡散層１５′および１５′が形成できる。

この後、ボロンのイオン注入によりｐ型の内部ベース層
１６を形成する。次いでＣＶＤ絶縁膜１７と第３の多結
晶シリコン膜１８を堆積し、反応性イオンエツチングに
よりこれらをエツチングして開口部側壁にのみこれらを
残し、第３の多結晶シリコンｌ１１８をマスクとして開
口部のウェーハ表面の酸化膜を除去する。そして高濃度
にヒ素をイオン注入した第４の多結晶シリコン膜１９を
堆積し、熱処理によりヒ素を拡散させてｎ型エミッタ層
２０を形成して完成する（第１図（ｄ））。

第１．第２の多結晶シリコン膜９．１３はベース電極と
して用いられ、第４の多結晶シリコン膜１９はエミッタ
電極として用いられる。この後は図示しないが、エミッ
タ幅依存性・コレクタに所望のＡＪ配線を形成して完成
する。

本発明によるトランジスタの電流増幅率及びしゃ断層波
数のエミッタ幅依存性を、従来のトランジスタのそれら
と比較して第２図及び第３図に示す。又、第１図（Ｃ）
に示したように外部ベース拡散層の一部の拡散深さが従
来のトランジスタのそれに比べて浅くなっているため、
コレクタ・エミッタ間の耐圧の劣化が懸念されたが、第
１表に示すように各種耐圧にはほとんど差がなかりた。

又本発明のトランジスタを用いたＥＣＬリング発振器で
は、伝搬遅延時間は５０φＳが得られ、従来のトランジ
スタを用いた時のそれに比べて１５％程の改善が見られ
、本発明のトランジスタによる集積回路の高速動作を検
証することができた。

第 表 次に接合耐圧や高電流領域での諸特性にすぐれた高性能
のバイポーラトランジスタを得る製造方法について説明
する。

以下、図面を参照して説明する。

第４図は一実施例のバイポーラトランジスタの製造方法
を工程順に断面図で示す。

まずバイポーラトランジスタの素子分離としては、ｐ型
シリコン基板４１にｎ型の高濃度不純物層４２を形成し
、さらにｎ型の比較的低濃度層（〜１　ｘ　１０１６０
ｍ１−３）　ノエヒター１−シ１Ｉｚｉｒｉ４３ヲ気層
成長法で形成した後、トレンチ技術及び選択酸化技術を
用いて、素子間分離としてトレンチ領域４４及びベース
φエミッタ領域とコレクタコンタクト部を分離する電極
間分離領域に絶縁酸化膜４５を形成する。またｎ型の高
不純物層４２はコレクタコンタクトに接続されており（
図示せず）、従って低濃度エピタキシャル層から成るエ
ピタキシャル層４３はコレクタの一部を形成している。

シリコン基板全面に熱酸化により厚さ５００λ程度の熱
酸化膜４６を形成し、さらにその上にトレンチ領域及び
分離用絶縁膜の領域を含めて全面に耐酸化性絶縁膜とし
てシリコン窒化膜４７（Ｓｉ３Ｎ４膜）を１０００人程
度堆積する。次いで、全面に第一の導体膜として多結晶
シリコン膜４８を厚さ４０００人程度成長させる。次に
、前記多結晶シリコン膜４８にボロンを５０ＫｅＶ、Ｉ
Ｘ　１０１６ｃｍ−２の条件でイオン注入する。（第４
図（ａ）） 次に、後にエミッタ拡散領域に対応していく領域上の多
結晶シリコン膜４８を写真蝕刻法及びエツチング法によ
り除去する。その後、９５０℃ウェット酸化を行ない、
多結晶シリコン４８の上面及び側面に第二の酸化膜４９
を形成する（第４図（ｂ））。

次に、この酸化膜４９をマスクに開口部のシリコン窒化
膜４７を加熱リン酸により下地の第一の酸化膜４６が露
出まで除去する。このエツチングは下地の酸化膜４６が
露出した後も意図的に過剰エツチングを行い、シリコン
窒化膜４７を３０００人程度サイドエツチングし、第一
の導体膜としての多結晶シリコン４８直下に空洞を形成
する。その後露出した第一の熱酸化膜４６をＮＨ４Ｆ溶
液などでエツチング法により除去する（第４図（Ｃ））
。

次に、第二の導体膜として多結晶シリコン５０を全面に
３０００人程度被着し、第一の導体膜としての多結晶シ
リコン直下の空洞を完全に埋め込む。

次に、第二の酸化膜４９をマスクに第二の多結晶シリコ
ンをオーバーハング部に残したまま反応性プラズマエツ
チング法によりエピタキシャル層４３の表面を露出する
まで第二の多結晶シリコン５０を除去し、さらに、異方
性プラズマエツチング法によりエピタキシャル層４３を
１０００人程度除去する（第４図（ｄ））。

次に、露出したエピタキシャル層４３の表面、第二の導
体膜としての多結晶シリコン５０の側壁部と第二の酸化
膜９の表面に酸化膜５１を２０００人程度堆積した後、
異方性プラズマエツチング法によりエピタキシャル層４
３の表面を再び露出させる。このとき、多結晶シリコン
４８に注入されているボロンは多結晶シリコン５０とエ
ピタキシャル層４３へ熱拡散し、外部ベース領域を形成
する。

（第４図（ｅ））。

次に、露出したエピタキシャル層４３の表面上に選択エ
ピタキシャル成長技術を用いてシリコンのエピタキシャ
ル層５２を１５００人程度成長させる。

次に成長したエピタキシャル層５２の表面上にボロンを
２０　ＫｅＶ、５　Ｘ　１０１３ａｍ−２ノ条件でイオ
ン注入し、Ｐ型の内部ベース領域をエピタキシャル層５
２とエピタキシャル層４・３に形成する。さらに、前記
のエピタキシャル層５２の表面上にヒソを２０　ＫｅＶ
、２　Ｘ　１０　”ａｍ−２（Ｄ条件でイオン注入シ、
Ｎ型のエミッタ領域をエピタキシャル層５２に形成する
。さらに第３の導体膜として多結晶シリコン５３を厚さ
２０００人程度全面に堆積した後、ヒソを５０　ＫｅＶ
、１．２　ｘ　１０１Ｂａｓ−２の条件でイオン注入し
、さらに所望の熱処理を施して最終的な外部ベース領域
、内部ベース領域とエミッタ領域とを形成する。この時
、エミッタ領域と内部ベース領域との界面は先に選択エ
ピタキシャル成長したエピタキシャル層５２の内部に位
置し、酸化膜５１の下端より深部に入りこまないように
する。また、あらかじめ第一の導体膜としての多結晶シ
リコン膜４８に添加しておいたボロンはオーバーハング
部の多結晶シリコン５０を通じて下地のエビタキ注入し
、その後、バッファ膜をエツチングすることによりエミ
ッタ領域の厚さを薄くシ、そのプロファイルを急峻なも
のとすることもできる。

以上述べたように、エミッタ領域および内部ベース領域
を側壁酸化膜によって外部ベース領域とシャル層４３へ
拡散しｐ型の外部ベース領域を形成し内部ベース領域と
酸化膜５１の下端の深部で連結する。

その後、電極配線材なるアルミニウム５４゛を全面に被
着し、写真蝕刻法及びエツチング法を用いて前記開口部
を覆うようにアルミニウムを下地の多結晶シリコンが露
出するまでエツチング除去する。次にパターニングされ
たアルミニウムをマスクにして多結晶シリコンを下地の
酸化膜が露出するまでエツチング除去しアルミニウム電
極配線を形成してバイボータトランジスタを形成する（
第４図（ｒ））。

上記実施例では、シリコン基板に直接にイオン注入した
が、エピタキシャル層５２の表面上にバッファ膜を堆積
し、バッファ膜を通してイオンを分離することによりｐ
　型ベース領域からｎ　型エミッタ領域へ直接流れる電
流を阻止することができ、同時にｐ　領域よりに集中し
ていたコレクタからエミッタへの電流も低減することが
できる。

またｐ　型ベース領域とｎ　型エミッタ領域に含まれる
不純物原子が熱行程によって直接に、相互の領域へ拡散
することはなく平坦なベース・エミッタ接合が得られ、
エミッタおよび内部のベースの不純物プロファイルを従
来よりも制御性の良いものとしている。その結果、接合
耐圧や高電流領域での諸特性にすぐれた高性能のバイポ
ーラトランジスタが得られる。

さらに次に、第４図の素子間分離技術について説明する
。

以・下、図面を用いて説明する。第５図は素子分離形成
方法の一実施例である。

ｐ型シリコン基板６１にｎ　型埋め込み層６２を介して
コレクタ層となるｎ型層６３をエピタキシャル成長させ
たウェーハを形成し、その表面に熱酸化により薄い酸化
膜６４を形成する。（第５図（ａ））。その表面にＣＶ
Ｄにより薄い窒化膜６５を形成し、さらにその上にＣＶ
Ｄにより厚い酸化膜６６を形成する。その後、フォト・
レジスト・マスク形成しエツチングにより素子分離領域
に開孔を設けて、下地基板を露出させ反応性イオンエツ
チングによりｐ型シリコン基板６１に達するまでエツチ
ングを行ない溝形成をする。（第５図（ｂ））。溝形成
後、マスク材として用いた酸化膜６６をフッ酸を含む水
溶液でエツチング除去し、同時に溝内に付着した高分子
化合物もこの水溶液で除去する。その後、溝内部に酸化
により薄い酸化膜６７を形成し、反応性イオンエツチン
グにより溝側壁部にのみ酸化膜を残すようにする（第５
図（Ｃ））。溝内部に反転防止用の拡散源であり、かつ
基板と導通をとるためのボロンドープの多結晶シリコン
６８を例えば、Ｓ　Ｌ　Ｈａ　＋Ｂ２　Ｈｅ系でＣＶＤ
により形成し、それをエッチバックする事で埋め込み形
成する。そしてトランジスタ形成のための数々の熱工程
を経ることで、ボロンドープの多結晶シリコン８Ｂから
ｐ型シリコン基板６１にｐ型層を拡散させる。そして、
基板電位はボロンドープの多結晶シリコン６８の上部に
形成される酸化膜６９に開孔を設け、金属配線層とのコ
ンタクトをとることによって基板上面から取ることが可
能となる（第５図（ｄ））。

以上述べたようにこれに依れば、高アスペクトを持つ溝
に対しても導通防止用の拡散層を簡単に形成することが
でき、さらにその溝から基板電位を取ることも可能とな
る。

［発明の効果］ 以上述べたように本発明によれば、コレクタコンタクト
部に近い外部ベース拡散層の深さを、ベース引出し電極
とベースコンタクトを形成するための第１の多結晶シリ
コンにより形成された外部ベース拡散層の深さよりも浅
（することができるため、エミッタ幅が０．８−μｍ以
下になっても内・部ベースのベース幅は、外部ベース拡
散領域の高濃度で深い不純物分布領域の影響をうけず、
設定通りのベース幅を得ることができる。さらに、ベー
ス電極を引出すための第１の多結晶シリコン上のベース
コンタクト部を、エミッタ領域を介してコレクタコンタ
クト部と対向させて配置したことにより、トランジスタ
全面の面積を小さくできた。

本発明のトランジスタによれば従来の製造プロセスを何
ら変えることなく、電流増幅率やしゃ断層波数の低下を
防ぎ高性能特性を得ることができ、かつ、エミッター・
ベース、ベース・コレクタ間などの各種寄生容量を小さ
くできた。したがって、集積回路の高信頼性と高速性を
達成することができた。

【図面の簡単な説明】

第１図は、本発明の実施例を示す図、第２図及び第３図
は本発明によるバイポーラトランジスタ及び従来例の特
性を示す図、第４図及び第５図は他の実施例を示す図、
第６図は従来例を示す図である。 １・・・ｐ型シリコン基板　　３・・・コレクタ層４・
・・分離酸化膜　　　　　５川分離ｐ型不純物層）、１
０．１１．１４・・・酸化膜　　　８・・・窒化膜９．
９’　　　９’・・・第１の多結晶シリコン１２・・・
オーバーハング部 １３・・・第２の多結晶シリコン １５．１５’　　　１５’・・・ｐ型外部ベース拡散層
ｊ６・・・ｐ型内部ベース層　　１７・・・ＣＶＤ絶縁
膜ｊ８・・・第３の多結晶シリコン １９・・・第４の多結晶シリコン ２０・・・ｎ型エミッタ層

Claims (3)

【特許請求の範囲】
1. （１）第一導電型のコレクタ層表面部に第二導電型の内
   部ベース層と外部ベース層が形成され、内部ベース層表
   面部に第一導電型のエミッタ層が形成されたプレーナ構
   造のバイポーラトランジスタにおいて、前記内部ベース
   層を中心にして対向する第１と第２の前記外部ベース層
   の厚さが異なることを特徴とするバイポーラトランジス
   タ。
2. （２）前記第１の外部ベース層の厚さが前記第２の外部
   ベース層の厚さより薄く、前記第１及び第２の外部ベー
   ス層上には第二導電型の不純物を含んだ第１及び第２の
   多結晶シリコン膜が各形成されており、前記第１の外部
   ベース層上の前記第１の多結晶シリコン膜の面積は前記
   第２の外部ベース層上の前記第２の多結晶シリコン膜の
   面積より小さいことを特徴とする請求項１記載のバイポ
   ーラトランジスタ。
3. （３）前記第１及び第２の多結晶シリコン膜の各一部が
   前記第１及び第２の外部ベース層に接していることを特
   徴とする請求項２記載のバイポーラトランジスタ。