CN116230531A - 一种锗硅异质结双极晶体管及其制造方法 - Google Patents
一种锗硅异质结双极晶体管及其制造方法 Download PDFInfo
- Publication number
- CN116230531A CN116230531A CN202310230132.2A CN202310230132A CN116230531A CN 116230531 A CN116230531 A CN 116230531A CN 202310230132 A CN202310230132 A CN 202310230132A CN 116230531 A CN116230531 A CN 116230531A
- Authority
- CN
- China
- Prior art keywords
- layer
- base region
- forming
- substrate
- sacrificial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 89
- 238000000034 method Methods 0.000 claims abstract description 54
- 239000010410 layer Substances 0.000 claims description 219
- 239000002131 composite material Substances 0.000 claims description 53
- 238000005530 etching Methods 0.000 claims description 30
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 239000011241 protective layer Substances 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 12
- 238000005468 ion implantation Methods 0.000 claims description 10
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- 239000002210 silicon-based material Substances 0.000 claims description 4
- 230000007423 decrease Effects 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- PEUPIGGLJVUNEU-UHFFFAOYSA-N nickel silicon Chemical compound [Si].[Ni] PEUPIGGLJVUNEU-UHFFFAOYSA-N 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 27
- 239000000377 silicon dioxide Substances 0.000 description 13
- 235000012239 silicon dioxide Nutrition 0.000 description 12
- 229910021484 silicon-nickel alloy Inorganic materials 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 239000010408 film Substances 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000002955 isolation Methods 0.000 description 5
- 238000000137 annealing Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
- H01L29/1008—Base region of bipolar transistors of lateral transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/735—Lateral transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明提供一种锗硅异质结双极晶体管及其制造方法，本发明采用赝埋层、基极接触面呈楔形和镍硅工艺，在衬底中形成赝埋层，在衬底的正面形成基极，基极的第一基区和第二基区接触面为楔形，在第一基区上形成楔形介电结构为侧面的沟槽，以楔形介电结构为掩膜进行离子注入，在第一基区的底部和赝埋层的顶部形成集电极，以介电结构为侧面的沟槽中形成发射极，采用镍硅工艺在发射极、基极及集电极形成欧姆接触的金属层。本发明在第一基区和第二基区采用楔形连接，增加了接触面积，减小基极电阻，通过在衬底中形成赝埋层以及镍硅工艺，减少埋层的形成，降低对热预算的需求，提升了工艺的复用性和可靠性。
Description
技术领域
本发明涉及微电子集成电路制造技术领域，尤其涉及锗硅异质结双极晶体管及其制造方法。
背景技术
在模拟电路中，锗硅异质结双极晶体管应用于高频高速场景中，因锗硅材料作为晶体管的基区，锗硅异质结双极晶体管的比常规的硅晶体管有更高的截止频率、电流增益更大及低噪音的优点，锗硅异质结双极晶体管与硅工艺良好的兼容性可以与CMOS(Complementary Metal-Oxide Semiconductor)工艺实现混合集成形成锗硅CMOS工艺，可以同时存在异质结双极晶体管的高频特性和CMOS的低功耗、高集成度等优点，但在常规的锗硅CMOS工艺中，为了制造高性能的锗硅异质结双极晶体管，需要制作埋层并在埋层上生长外延层从而减小集电极的电阻；埋层掺杂浓度通常较高而且需要高温退火进行杂质扩散和杂质激活，制作工艺流程中引入了额外的热过程；因引入了埋层，为防止器件之间产生漏电并保持器件的性能稳定，需要引入深槽隔离结构实现器件之间的电学隔离，调整并优化工艺流程。现有技术中制作锗硅材料与CMOS工艺需要引入额外的热过程，增加制作成本，工艺流程复杂。
因此，如何控制锗硅异质结双极晶体管与CMOS工艺结合制作过程中的热过程，同时降低工艺的复杂性是目前亟需解决的技术问题。
发明内容
鉴于以上所述现有技术的缺点，本发明提供一种锗硅异质结双极晶体管的技术方案，本发明提供衬底，在衬底中形成赝埋层，在赝埋层上形成侧面呈楔形的第一基区并采用低温的低温镍硅合金工艺实现与基线CMOS的工艺低温集成，以解决上述技术问题。
为实现上述目的及其他相关目的，本发明提供的技术方案如下。
一种锗硅异质结双极晶体管的制造方法，包括：提供衬底，所述衬底包括相对设置正面和背面，在所述衬底中形成赝埋层；在所述衬底的正面形成复合牺牲层，刻蚀所述复合牺牲层，露出所述衬底并得到第一沟槽，所述第一沟槽的侧面呈楔形；在所述第一沟槽中形成第一基区；在所述复合牺牲层和所述第一基区上形成介电层，刻蚀所述介电层，露出所述第一基区的一部分并得到第二沟槽，在所述第二沟槽的侧面形成楔形介电结构；以所述楔形介电结构为掩膜，进行离子注入，形成集电区，所述集电区设置在所述第一基区的底部并延伸进入所述赝埋层；在所述第二沟槽中形成发射极结构；去除残留的所述复合牺牲层，暴露出所述第一基区，并在所述复合牺牲层的位置上形成基区连接结构与第二基区，所述基区连接结构与所述第一基区连接；形成发射极欧姆接触、基极欧姆接触和集电极欧姆接触。
可选地，所述在所述衬底中形成赝埋层的步骤，包括：在所述衬底上形成保护层；在所述保护层上形成掩膜层，对所述掩膜层进行图形化处理，得到第一掩膜；以所述第一掩膜为掩膜，进行离子注入，穿过所述保护层，在所述衬底中形成所述赝埋层。
可选地，在所述衬底形成所述赝埋层之后，在所述衬底上形成复合牺牲层之前，所述方法还包括：去除所述第一掩膜及所述保护层。
可选地，所述在所述衬底的正面形成复合牺牲层的步骤，包括：在所述衬底的正面形成第一牺牲层；在所述第一牺牲层上形成第二牺牲层；在所述第二牺牲层上形成第三牺牲层。
可选地，所述刻蚀所述复合牺牲层，露出所述衬底并得到第一沟槽的步骤，包括：对所述复合牺牲层进行干法刻蚀，所述干法刻蚀停止在所述第一牺牲层中；对所述复合牺牲层进行湿法刻蚀，对所述湿法刻蚀暴露出的所述牺牲层进行刻蚀，露出所述衬底。
可选地，沿着所述第一牺牲层到所述第三牺牲层的方向，所述第一沟槽的侧壁与参考中心线的间距先减小后增大。
可选地，所述在所述第一沟槽中形成第一基区的步骤，包括：沿着所述第一牺牲层到所述第三牺牲层的方向，在所述第一沟槽中形成依次层叠的第一缓冲层、第一外延层及第一盖帽层，所述第一外延层为锗硅材质，所述第一缓冲层、所述第一外延层及第一盖帽层构成所述第一基区。
可选地，所述在所述第二沟槽中形成发射极结构的步骤，包括：形成发射极材料层，所述发射极材料层覆盖残留的所述介电层并填满所述第二沟槽；去除所述第二沟槽外的所述发射极材料层，所述第二沟槽内残留的所述发射极材料层构成所述发射极结构。
可选地，所述在所述复合牺牲层的位置上形成基极结构的步骤，包括：沿着所述参考线中心线向外的方向，在所述复合牺牲层的位置上依次形成基区连接结构及第二基区，所述基区连接结构与所述第一基区连接，所述第二基区与所述基区连接结构连接，所述基区连接结构和所述第二基区构成所述第一基区。
可选地，所述形成发射极欧姆接触、基极欧姆接触和集电极欧姆接触的步骤，包括：形成第一金属层，所述第一金属层至少覆盖所述第二基区及所述发射极结构；对所述第一金属层进行刻蚀，在所述第二基区上形成所述基极欧姆接触，在所述发射极结构上形成所述发射极欧姆接触；在所述衬底的背面形成第二金属层，刻蚀所述第二金属层，得到所述集电极欧姆接触。
一种锗硅异质结双极晶体管，包括：衬底，包括相对设置的正面和背面，所述衬底中设置有赝埋层；基极，设置在所述衬底的正面上，包括第一基区、基极连接结构及第二基区，所述第一基区设置在所述衬底的正面并与所述赝埋层接触，所述基极连接结构接所述第一基区，所述第二基区接所述基极连接结构；集电极，设置在所述衬底中，并与所述第一基区接触；发射极，设置在所述第一基区上。
可选地，所述集电极、所述第一基区及所述发射极沿着第一方向依次设置，所述第一基区、所述基极连接结构及所述第二基区沿着第二方向依次设置，所述第一方向垂直于所述衬底且从所述衬底的背面指向所述衬底的正面，所述第二方向平行于所述衬底且从所述参考中心线向四周发散。
可选地，楔形介电结构，设置在所述发射极与所述基极之间，其内设置有介电窗口，所述发射极穿过所述介电窗口与所述第一基区接触，沿着所述第一方向看去，所述集电极与所述介电窗口契合对齐。
可选地，基极欧姆接触，设置在所述第二基区上；发射极欧姆接触，设置在所述发射极上；集电极欧姆接触，设置在所述衬底的背面。
如上所述，本发明提供的锗硅异质结双极晶体管及制造方法，至少具有以下有益效果：
在衬底中形成赝埋层，在衬底正面形成复合牺牲层并刻蚀复合牺牲层得到第一沟道，在所述第一沟道中形成第一基区，第一基区的接触面为楔形，在所述复合牺牲上形成介电层，刻蚀所述介电层，得到所述第二沟槽，所述第二沟槽的侧面形成楔形介电结构，以所述楔形介电结构为掩埋，进行离子注入，形成集电区，在所述第二沟槽中形成发射极结构，去除所述复合牺牲层，暴露出所述第一基区的接触面结构，在所述复合牺牲层的位置上形成基极结构，基极结构与所述第一基区相接，形成发射极欧姆接触、基极欧姆接触及集电极欧姆接触完成锗硅异质结双极晶体管的制造。本发明通过在衬底中形成赝埋层减少了工艺中对集电极的埋层，制作过程中不引入的额外的热过程，节约了工艺成本；在基区的接触面呈斜面接触接触面积增大减小了基区电阻，同时不采用深槽隔离结构降低了工艺复杂程度；在形成欧姆接触时采用低温镍硅工艺，进一步降低了热预算需求且不影响基线CMOS工艺的高温过程体大的提升工艺的复用性和可靠性。
附图说明
图1是本发明实施例中锗硅异质结双极晶体管的制造方法的步骤示意图；
图2-图10显示为本发明锗硅异质结双极晶体管的制造方法的工艺流程图。
附图标记说明：
101－衬底；102－浅沟槽结构；103－氮化硅薄膜保护层；104－光刻胶掩埋层；105－赝埋层；106－二氧化硅/氮化硅/二氧化硅三层复合牺牲层；107－选择性硅外延层；108－碳掺杂的锗硅外延层；109-P型盖帽层；110－发射极与基极楔形介电结构；111－集电极；112－发射极；113－基区连接结构；114－第二基区；115－镍硅合金。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容能涵盖的范围内。
发明人研究发现，现有技术中锗硅异质结双极晶体管与CMOS工艺结合的锗硅CMOS工艺中，为了制造高性能的锗硅异质结双极晶体管，需要制作埋层并且在埋层上成长外延层减小集电极的电阻，因加入了埋层的工艺流程，需要对高温退火工艺对埋层进行激活，同时需要考虑器件之间的隔离问题，在一定程度上需要对现有的锗硅异质结双极晶体管的工艺流程进行调整和优化，不仅引入了额外的热过程还增加了工艺的复杂度，同时也增加了制作成本。
为了解决上述问题，本发明提供一种锗硅异质结双极晶体管的技术方案，衬底，在包括相对的正面和背面，在衬底中形成赝埋层，在衬底的正面形成复合牺牲层并刻蚀复合牺牲层得到第一沟槽，第一沟槽的侧面呈楔形，在第一沟槽中形成第一基区，在第一基区上形成介电层并刻蚀介电层，得到第二沟槽，第二沟槽的侧面形成楔形介电结构；以楔形的介电结构为掩埋，进行离子注入，形成集电区，在第二沟槽内形成发射极结构，去除残留的牺牲层，露出第一基区，在所述复合牺牲的位置上形成基极结构，基极结构与第一基区相接，形成发射极、基极及集电极的欧姆接触。本发明通过提供的锗硅异质结双极晶体管不需要对集电极做埋层，减少了对高温工艺的需求并避免了器件之间产生漏电情况，第一基区的侧面呈楔形，增大了基区的接触面积减小了电阻，采用低温镍硅合金工艺完成发射极、基极及集电极的欧姆接触，减少了工艺的热预算需求，降低了工艺的复杂性和成本。
如图1所示，本发明提供一种锗硅异质结双极晶体管的制造方法，其包括步骤：
S110、提供衬底，衬底包括相对设置正面和背面，在衬底中形成赝埋层；
S120、在衬底的正面形成复合牺牲层，刻蚀复合牺牲层，露出衬底并得到第一沟槽，第一沟槽的侧面呈楔形；
S130、在第一沟槽中形成第一基区；
S140、在复合牺牲层和第一基区上形成介电层，刻蚀介电层，露出第一基区的一部分并得到第二沟槽，在第二沟槽的侧面形成楔形介电结构；
S150、以楔形介电结构为掩膜，进行离子注入，形成集电区，集电区设置在第一基区的底部并延伸进入赝埋层；
S160、在第二沟槽中形成发射极结构；
S170、去除残留的复合牺牲层，暴露出第一基区，并在复合牺牲层的位置上形成基区连接结构与第二基区，基区连接结构与第一基区连接；
S180、形成发射极欧姆接触、基极欧姆接触和集电极欧姆接触。
详细地，如图2所示，在步骤S110中，在衬底中形成赝埋层的步骤，包括：在衬底中按CMOS标准流程制作NMOS和PMOS晶体管，完成栅极图形化，在衬底中形成浅沟槽结构102，在衬底上形成氮化硅薄膜保护层103，在氮化硅薄膜保护层103上形成光刻胶掩埋层104，对光刻胶掩埋层104进行图形化处理，得到曝光后的第一掩膜；以第一掩膜为掩膜，进行砷离子注入，其中注入剂量不小于3×1015cm-2，穿过氮化硅薄膜保护层103，在衬底中形成赝埋层105。
更详细地，衬底至少可采用硅片或者SOI(Silicon-On-Insulator，绝缘衬底上的硅)衬底硅片。
详细地，如图3所示，在步骤S110和步骤S120之间，即在衬底形成赝埋层之后，在衬底上形成复合牺牲层之前，方法还包括：去除第一掩膜及氮化硅薄膜保护层103。
详细地，在步骤S120中，在衬底的正面形成复合牺牲层106的步骤，包括：在衬底的正面形成第一牺牲层二氧化硅；在第一牺牲层上形成第二牺牲层氮化硅；在第二牺牲层上形成第三牺牲层二氧化硅。
详细地，如图4所示，在步骤S120中，刻蚀复合牺牲层106，露出衬底并得到第一沟槽的步骤，包括：对复合牺牲层106进行第一次刻蚀，第一次刻蚀停止在第一牺牲层二氧化硅中；对复合牺牲层进行第二次刻蚀，对第一次刻蚀暴露出的牺牲层进行刻蚀，露出在衬底中形成的赝埋层105。
更详细地，在对复合牺牲层106刻蚀时，第一次刻蚀工艺采用干法刻蚀工艺，第二次刻蚀采用湿法刻蚀工艺。
更详细地，如图4所示，刻蚀复合牺牲层的特征在于，沿着第一牺牲层二氧化硅到第三牺牲层二氧化硅的方向，第一沟槽的侧壁与参考中心线的间距先减小后增大。
详细地，如图5所示，在步骤S130中，在第一沟槽中形成第一基区的步骤，包括：沿着第一牺牲层二氧化硅到第三牺牲层二氧化硅的方向，在第一沟槽中形成依次层叠的第一缓冲层选择性硅外延层107、第一外延层为碳掺杂的锗硅外延层108及第一盖帽层P型盖帽层109，第一缓冲层选择性硅外延层107、第一外延层为碳掺杂的锗硅外延层108及第一盖帽层P型盖帽层109构成第一基区。
详细地，如图6所示，在步骤S140中，形成第二沟槽的步骤，包括：在复合牺牲层106和第一基区上采用高密度等离子体工艺沉淀介电层二氧化硅薄膜，刻蚀介电层二氧化硅薄膜露出第一基区的一部分并得到第二沟槽，发射极窗口处沉淀的介电层二氧化硅薄膜具有保型性，使得第二沟槽的侧面形成楔形介电结构110，需要说明的是，图6是为了更好地展示器件的结构并不是实际器件结构的等比例缩放，实际结构更为陡直，侧墙结构更为明显。
详细地，如图6所示，在步骤S150中，形成集电区的步骤，包括：以楔形介电结构110为掩埋，进行SIC集电区离子注入，集电区111设置在第一基区的底部并延伸进入赝埋层。
详细地，如图7所示，在步骤S160中，在第二沟槽中形成发射极结构的步骤，包括：形成发射极材料层晶体，发射极材料层晶体覆盖残留的介电层并填满第二沟槽；去除第二沟槽外的发射极材料层晶体，第二沟槽内残留的发射极材料层构成发射极结构。
详细地，如图8所示，在步骤S170中，去除残留的复合牺牲层的第二牺牲层氮化硅和第三牺牲层二氧化硅，暴露出第一基区，第一基区的侧面为楔形。
详细地，如图9所示，在步骤S170中，在复合牺牲层的第一牺牲层二氧化硅106的位置上形成基极结构的步骤，包括：沿着参考线中心线向外的方向，在复合牺牲层第一牺牲层二氧化硅106的位置上依次形成基区连接结构113及第二基区115，基区连接结构113与第一基区连接，第二基区114与基区连接结构113连接。
详细地，如图10所示，在步骤S180中，形成发射极欧姆接触、基极欧姆接触和集电极欧姆接触的步骤，包括：形成第一金属层镍硅合金，第一金属层镍硅合金至少覆盖第二基区及发射极结构112；对第一金属层镍硅合金进行刻蚀，在第二基区上形成基极欧姆接触115，在发射极结构上形成发射极欧姆接触115；在衬底的背面形成第二金属层镍硅合金，刻蚀第二金属层镍硅合金，得到集电极欧姆接触115。
一种锗硅异质结双极晶体管，包括：衬底101，包括相对设置的正面和背面，衬底101中设置有赝埋层105；基极，设置在衬底101的正面上，包括第一基区、基极连接结构113及第二基区114，第一基区设置在衬底的正面并与赝埋层105接触，基极连接结构113接第一基区，第二基区114接基极连接结构113；集电极111，设置在衬底中，并与第一基区接触；发射极，设置在第一基区上。
详细地，如图10所示，集电极111、第一基区及发射极112沿着第一方向依次设置，第一基区、基极连接结构113及第二基区114沿着第二方向依次设置，第一方向垂直于衬底101且从衬底101的背面指向衬底101的正面，第二方向平行于衬底101且从参考中心线向四周发散。
详细地，如图10所示，楔形介电结构110，设置在发射极112与基极之间，其内设置有介电窗口，发射极112穿过介电窗口与第一基区接触，沿着第一方向看去，集电极112与介电窗口契合对齐。
详细地，基极欧姆接触，设置在第二基区114上；发射极欧姆接触，设置在发射极112上；集电极欧姆接触，设置在衬底101的背面。
在本发明所提供的锗硅异质结双极晶体管的技术方案，在衬底中形成赝埋层，在衬底的正面形成复合牺牲层，通过两次不同刻蚀复合牺牲层得到第一沟槽，第一沟槽的侧面与参考中心线间距先减小后增大，在第一沟槽内形成第一基区，在复合牺牲层与第一基区上形成介电层，刻蚀介电层，露出部分第一基区得到第二沟槽，以楔形介电结构的第二沟槽的侧面为掩埋，注入离子，形成集电极，在第二沟槽中形成发射极，刻蚀残留的复合牺牲层，露出楔形第一基区侧面，形成基极结构，通过镍硅合金工艺在发射极、集电极和基极形成欧姆接触金属层。本发明与现有的锗硅CMOS工艺相比，采用赝埋层结构，集电极的形成通过楔形介电结构为掩埋进行离子注入，不需要做集电极的埋层，减少埋层氧化过程和高温退火带来的热过程，使得集电极电阻变小；第一基区与基区连接结构的侧面为楔形，增大了接触面积，减少了基极电阻，抛弃了深槽隔离结构，降低了工艺复杂度；采用低温镍硅工艺，进一步减少了热预算的需求，本发明在不影响晶体管功能的同时，不仅对工艺流程进行了优化处理，降低制造成本，还在一定程度上减少对热预算的需求。
上述实施例仅示例性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，但凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (14)
1.一种锗硅异质结双极晶体管的制造方法，其特征在于，包括：
提供衬底，所述衬底包括相对设置正面和背面，在所述衬底中形成赝埋层；
在所述衬底的正面形成复合牺牲层，刻蚀所述复合牺牲层，露出所述衬底并得到第一沟槽，所述第一沟槽的侧面呈楔形；
在所述第一沟槽中形成第一基区；
在所述复合牺牲层和所述第一基区上形成介电层，刻蚀所述介电层，露出所述第一基区的一部分并得到第二沟槽，在所述第二沟槽的侧面形成楔形介电结构；
以所述楔形介电结构为掩膜，进行离子注入，形成集电区，所述集电区设置在所述第一基区的底部并延伸进入所述赝埋层；
在所述第二沟槽中形成发射极结构；
去除残留的所述复合牺牲层，暴露出所述第一基区，并在所述复合牺牲层的位置上形成基区连接结构与第二基区，所述基区连接结构与所述第一基区连接；
形成发射极欧姆接触、基极欧姆接触和集电极欧姆接触。
2.根据权利要求1所述的锗硅异质结双极晶体管的制造方法，其特征在于，所述在所述衬底中形成赝埋层的步骤，包括：
在所述衬底上形成保护层；
在所述保护层上形成掩膜层，对所述掩膜层进行图形化处理，得到第一掩膜；
以所述第一掩膜为掩膜，进行离子注入，穿过所述保护层，在所述衬底中形成所述赝埋层。
3.根据权利要求2所述的锗硅异质结双极晶体管的制造方法，其特征在于，在所述衬底形成所述赝埋层之后，在所述衬底上形成复合牺牲层之前，所述方法还包括：
去除所述第一掩膜及所述保护层。
4.根据权利要求1所述的锗硅异质结双极晶体管的制造方法，其特征在于，所述在所述衬底的正面形成复合牺牲层的步骤，包括：
在所述衬底的正面形成第一牺牲层；
在所述第一牺牲层上形成第二牺牲层；
在所述第二牺牲层上形成第三牺牲层。
5.根据权利要求1所述的锗硅异质结双极晶体管的制造方法，其特征在于，所述刻蚀所述复合牺牲层，露出所述衬底并得到第一沟槽的步骤，包括：
对所述复合牺牲层进行干法刻蚀，所述干法刻蚀停止在所述第一牺牲层中；
对所述复合牺牲层进行湿法刻蚀，对所述湿法刻蚀暴露出的所述牺牲层进行刻蚀，露出所述衬底。
6.根据权利要求5所述的锗硅异质结双极晶体管的制造方法，其特征在于，沿着所述第一牺牲层到所述第三牺牲层的方向，所述第一沟槽的侧壁与参考中心线的间距先减小后增大。
7.根据权利要求1所述的锗硅异质结双极晶体管的制造方法，其特征在于，所述在所述第一沟槽中形成第一基区的步骤，包括：
沿着所述第一牺牲层到所述第三牺牲层的方向，在所述第一沟槽中形成依次层叠的第一缓冲层、第一外延层及第一盖帽层，所述第一外延层为锗硅材质，所述第一缓冲层、所述第一外延层及第一盖帽层构成所述第一基区。
8.根据权利要求1所述的锗硅异质结双极晶体管的制造方法，其特征在于，所述在所述第二沟槽中形成发射极结构的步骤，包括：
形成发射极材料层，所述发射极材料层覆盖残留的所述介电层并填满所述第二沟槽；
去除所述第二沟槽外的所述发射极材料层，所述第二沟槽内残留的所述发射极材料层构成所述发射极结构。
9.根据权利要求5所述的锗硅异质结双极晶体管的制造方法，其特征在于，所述在所述复合牺牲层的位置上形成基区连接结构与第二基区的步骤，包括：
沿着所述参考线中心线向外的方向，在所述复合牺牲层的位置上依次形成基区连接结构及第二基区，所述基区连接结构与所述第一基区连接，所述第二基区与所述基区连接结构连接。
10.根据权利要求9所述的锗硅异质结双极晶体管的制造方法，其特征在于，所述形成发射极欧姆接触、基极欧姆接触和集电极欧姆接触的步骤，包括：
形成第一金属层，所述第一金属层至少覆盖所述第二基区及所述发射极结构；
对所述第一金属层进行刻蚀，在所述第二基区上形成所述基极欧姆接触，在所述发射极结构上形成所述发射极欧姆接触；
在所述衬底的背面形成第二金属层，刻蚀所述第二金属层，得到所述集电极欧姆接触。
11.一种锗硅异质结双极晶体管，其特征在于，包括：
衬底，包括相对设置的正面和背面，所述衬底中设置有赝埋层；
基极，设置在所述衬底的正面上，包括第一基区、基极连接结构及第二基区，所述第一基区设置在所述衬底的正面并与所述赝埋层接触，所述基极连接结构接所述第一基区，所述第二基区接所述基极连接结构；
集电极，设置在所述衬底中，并与所述第一基区接触；
发射极，设置在所述第一基区上。
12.根据权利要求11所述的锗硅异质结双极晶体管，其特征在于，所述集电极、所述第一基区及所述发射极沿着第一方向依次设置，所述第一基区、所述基极连接结构及所述第二基区沿着第二方向依次设置，所述第一方向垂直于所述衬底且从所述衬底的背面指向所述衬底的正面，所述第二方向平行于所述衬底且从所述参考中心线向四周发散。
13.根据权利要求12所述的锗硅异质结双极晶体管，其特征在于，包括：
楔形介电结构，设置在所述发射极与所述基极之间，其内设置有介电窗口，所述发射极穿过所述介电窗口与所述第一基区接触，沿着所述第一方向看去，所述集电极与所述介电窗口契合对齐。
14.根据权利要求11所述的锗硅异质结双极晶体管，其特征在于，包括：
基极欧姆接触，设置在所述第二基区上；
发射极欧姆接触，设置在所述发射极上；
集电极欧姆接触，设置在所述衬底的背面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310230132.2A CN116230531A (zh) | 2023-03-10 | 2023-03-10 | 一种锗硅异质结双极晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310230132.2A CN116230531A (zh) | 2023-03-10 | 2023-03-10 | 一种锗硅异质结双极晶体管及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116230531A true CN116230531A (zh) | 2023-06-06 |
Family
ID=86588984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310230132.2A Pending CN116230531A (zh) | 2023-03-10 | 2023-03-10 | 一种锗硅异质结双极晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116230531A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117577667A (zh) * | 2024-01-19 | 2024-02-20 | 常州承芯半导体有限公司 | 半导体器件及其形成方法 |
| CN117594644A (zh) * | 2024-01-18 | 2024-02-23 | 常州承芯半导体有限公司 | 半导体器件及其形成方法 |
-
2023
- 2023-03-10 CN CN202310230132.2A patent/CN116230531A/zh active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117594644A (zh) * | 2024-01-18 | 2024-02-23 | 常州承芯半导体有限公司 | 半导体器件及其形成方法 |
| CN117594644B (zh) * | 2024-01-18 | 2024-05-28 | 常州承芯半导体有限公司 | 半导体器件及其形成方法 |
| CN117577667A (zh) * | 2024-01-19 | 2024-02-20 | 常州承芯半导体有限公司 | 半导体器件及其形成方法 |
| CN117577667B (zh) * | 2024-01-19 | 2024-04-16 | 常州承芯半导体有限公司 | 半导体器件及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN116230531A (zh) | 一种锗硅异质结双极晶体管及其制造方法 | |
| JPH0658912B2 (ja) | バイポーラトランジスタの製造方法 | |
| US6265747B1 (en) | Semiconductor device having OHMIC connection that utilizes peak impurity concentration region | |
| JPH118387A (ja) | 半導体装置およびその製造方法 | |
| JPS60202965A (ja) | 改良した酸化物画定型トランジスタの製造方法及びその結果得られる構成体 | |
| JP2006128628A (ja) | 半導体装置 | |
| WO2011072527A1 (zh) | 一种soi纵向双极晶体管及其制作方法 | |
| US6927118B2 (en) | Method of fabricating a bipolar transistor utilizing a dry etching and a wet etching to define a base junction opening | |
| JP4775688B2 (ja) | 半導体装置 | |
| JP2004079726A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR100188093B1 (ko) | 고속 바이 시 모스 트랜지스터 및 그 제조 방법 | |
| JP3062028B2 (ja) | 半導体装置の製造方法 | |
| JP3186676B2 (ja) | 半導体装置の構造と製法 | |
| JP2718102B2 (ja) | 半導体装置の製造方法 | |
| JP3956879B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP4714564B2 (ja) | 半導体装置の製造方法 | |
| KR100381015B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH02203533A (ja) | バイポーラトランジスタ | |
| JPH02152240A (ja) | 半導体装置の製造方法 | |
| JP2001015524A (ja) | 半導体装置の製造方法 | |
| JPH06188259A (ja) | 半導体装置の製造方法 | |
| JPH02272755A (ja) | Ｂｉ―ＭＯＳ集積回路の製造方法 | |
| JPH0485936A (ja) | 半導体装置の製造方法 | |
| KR19980013700A (ko) | 반도체 트랜지스터 제조방법(Semiconductor Transister Menufacturing Method) | |
| JP2004363267A (ja) | バイポーラトランジスタ及び同バイポーラトランジスタを具備する半導体装置、並びにバイポーラトランジスタの製造方法及び同バイポーラトランジスタを具備する半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |