JPS5856436A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5856436A JPS5856436A JP15519881A JP15519881A JPS5856436A JP S5856436 A JPS5856436 A JP S5856436A JP 15519881 A JP15519881 A JP 15519881A JP 15519881 A JP15519881 A JP 15519881A JP S5856436 A JPS5856436 A JP S5856436A
- Authority
- JP
- Japan
- Prior art keywords
- film
- groove
- layer
- insulating film
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 66
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 230000003647 oxidation Effects 0.000 claims abstract description 33
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 33
- 239000013078 crystal Substances 0.000 claims abstract description 22
- 239000000463 material Substances 0.000 claims abstract description 20
- 238000002955 isolation Methods 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 20
- 239000012535 impurity Substances 0.000 claims description 16
- 239000007800 oxidant agent Substances 0.000 claims description 13
- 229910021332 silicide Inorganic materials 0.000 claims description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 241000255925 Diptera Species 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 239000012808 vapor phase Substances 0.000 claims 1
- 238000001947 vapour-phase growth Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 23
- 229910052710 silicon Inorganic materials 0.000 abstract description 23
- 239000010703 silicon Substances 0.000 abstract description 23
- 230000007547 defect Effects 0.000 abstract description 13
- 238000006243 chemical reaction Methods 0.000 abstract description 5
- 210000003323 beak Anatomy 0.000 abstract description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 69
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 69
- 238000001020 plasma etching Methods 0.000 description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 14
- 238000000926 separation method Methods 0.000 description 12
- 241000293849 Cordylanthus Species 0.000 description 8
- 238000000151 deposition Methods 0.000 description 8
- 238000011282 treatment Methods 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 1
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910021339 platinum silicide Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
- H01L21/76208—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region using auxiliary pillars in the recessed region, e.g. to form LOCOS over extended areas
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関し、特に素子分離領
域の形成工程を改良した半導体装置の製造方法に関する
。
域の形成工程を改良した半導体装置の製造方法に関する
。
半導体集積回路は容量の増大、機能の多様化によシ増々
大規模化する傾向ＩＩｃあ夛、これに伴なって素子の微
細化は３μｍ、２μｍついＫはサブミクロンの寸法にす
ることが要求されている。
大規模化する傾向ＩＩｃあ夛、これに伴なって素子の微
細化は３μｍ、２μｍついＫはサブミクロンの寸法にす
ることが要求されている。
ところで、上述の微細化に不可欠な技術として素子間を
誘電体によシ分離する技術があシ、その一つとして従来
から選択酸化技術が行なわれている。しかして、選択酸
化技術によるｍｐｎパイ？−ラ型集積回路屯製造する方
法を第１図（１） ｔず、ｐ型シリコン基板１の主面
Ｋｎ＋埋込み層２・・・を選択的に形成し、エピタキシ
ャル法によＪ）ｎ型エピタキシャル半導体層３を成長さ
せた後、エピタキシャル半導体層３表面に熱酸化によシ
下地酸化膜４を成長させ、更にシリコン窒化膜６を堆積
する。つづいて、これら膜５．４の素子分離領域の形成
予定部に開孔窓６を写真蝕刻法によ〕選択的に形成する
（第１図（ａ）図示） （Ｉｎ 次いで、シリコン窒化膜５及び下地酸化膜４
をマスクとして露出したｎ型エピタキシャル半導体層３
を選択的に工、チング除去して溝部１を形成した後、同
シリコン窒化膜５及び下地酸化膜４をマスクとして２０
ンをイオン注入し溝部１底部のｎ型エピタキシャル半導
体層３付近ｌｃｚ四ンイオン注入層８を形成した（第１
図６）図示）。
誘電体によシ分離する技術があシ、その一つとして従来
から選択酸化技術が行なわれている。しかして、選択酸
化技術によるｍｐｎパイ？−ラ型集積回路屯製造する方
法を第１図（１） ｔず、ｐ型シリコン基板１の主面
Ｋｎ＋埋込み層２・・・を選択的に形成し、エピタキシ
ャル法によＪ）ｎ型エピタキシャル半導体層３を成長さ
せた後、エピタキシャル半導体層３表面に熱酸化によシ
下地酸化膜４を成長させ、更にシリコン窒化膜６を堆積
する。つづいて、これら膜５．４の素子分離領域の形成
予定部に開孔窓６を写真蝕刻法によ〕選択的に形成する
（第１図（ａ）図示） （Ｉｎ 次いで、シリコン窒化膜５及び下地酸化膜４
をマスクとして露出したｎ型エピタキシャル半導体層３
を選択的に工、チング除去して溝部１を形成した後、同
シリコン窒化膜５及び下地酸化膜４をマスクとして２０
ンをイオン注入し溝部１底部のｎ型エピタキシャル半導
体層３付近ｌｃｚ四ンイオン注入層８を形成した（第１
図６）図示）。
■ 次いで、シリコン窒化膜５を耐酸化性マスクとして
高温ウェット雰囲気中で熱酸化処理直′ し、 部分を選択酸化して酸化膜分離層９を形成した
。この時、第１図（ｅ） Ｋ示す如く、ｄｆレンイオン
注入層８が拡散して同分離層り底部Ｋｐ増反転防止層１
０が形成された１、つづいて、シリコン窒化膜５及び下
地酸化膜４を除去した後、図示しないが常法に従って酸
化膜分離層りで分離された島状のｎ型エピタキシャル半
導体層３にｐ型のベース領域を形成し、更に同ペース領
域内にロ増エミッタ領域、エピタキシャル半導体層３に
ｎ増コレクタ取出し領域を形成してｎｐｎバイポーラ集
積回路を製造する。
高温ウェット雰囲気中で熱酸化処理直′ し、 部分を選択酸化して酸化膜分離層９を形成した
。この時、第１図（ｅ） Ｋ示す如く、ｄｆレンイオン
注入層８が拡散して同分離層り底部Ｋｐ増反転防止層１
０が形成された１、つづいて、シリコン窒化膜５及び下
地酸化膜４を除去した後、図示しないが常法に従って酸
化膜分離層りで分離された島状のｎ型エピタキシャル半
導体層３にｐ型のベース領域を形成し、更に同ペース領
域内にロ増エミッタ領域、エピタキシャル半導体層３に
ｎ増コレクタ取出し領域を形成してｎｐｎバイポーラ集
積回路を製造する。
しかしながら、上述した選択酸化法に６っては、高温酸
化を長時間性なう必要から、シリコン窒化膜５下に設け
られた下地酸化膜４を介して横方向に酸化が進行する、
いわゆるサイド酸化が起こシ、第１図（ｅ） Ｋ示す如
くバードビーク１１やバードヘッド１２を生じる。バー
ドビーク１１０発生は島状の素子領域の縮小化につなが
るばかりか、同素子領域のΔターン変換誤差が大きくな
ったり、写真蝕刻法による開口窓のパターン精度の悪化
、微細な開口窓の形成困難等を招いたシする。前記バー
ドへ、ドの発生は、ｎ型エピタキシャル半導体層３表面
の段差となり、配線の断切れＫつながる欠点がある。ま
た、溝部７の側面が深さ方向と同程度、横方向にも酸化
されるため、酸化膜分離層９の幅は溝部７の開口部の幅
に同層９の厚さ分の２倍の幅となり、前述のバードビー
クに加えて更に集積度低下を招く。更に素子特性にも著
しい悪影響を及ぼす。例えば、シリコン窒化膜５を耐酸
化性マスクとして高温酸素雰囲気中で熱酸化処理するト
、シリコン窒化膜５とｎ型エピタキシャル半導体層３等
とのストレス発生、熱酸化中でのｎ型シリコンエピタキ
シャル３等への熱歪による（）Ｂ−Ｆ （０ｘｌｄａｔ
ｉｏｎ ｌａｄゴｃ＠ｄ Ｓｔａｅｋｉｎｇ Ｆａｕｌ
ｔｓ）等の結晶欠陥が分離層９周囲のｎ型エピタキシャ
ル半導体層３等圧発生し、素子′特性を著しく劣化させ
る。
化を長時間性なう必要から、シリコン窒化膜５下に設け
られた下地酸化膜４を介して横方向に酸化が進行する、
いわゆるサイド酸化が起こシ、第１図（ｅ） Ｋ示す如
くバードビーク１１やバードヘッド１２を生じる。バー
ドビーク１１０発生は島状の素子領域の縮小化につなが
るばかりか、同素子領域のΔターン変換誤差が大きくな
ったり、写真蝕刻法による開口窓のパターン精度の悪化
、微細な開口窓の形成困難等を招いたシする。前記バー
ドへ、ドの発生は、ｎ型エピタキシャル半導体層３表面
の段差となり、配線の断切れＫつながる欠点がある。ま
た、溝部７の側面が深さ方向と同程度、横方向にも酸化
されるため、酸化膜分離層９の幅は溝部７の開口部の幅
に同層９の厚さ分の２倍の幅となり、前述のバードビー
クに加えて更に集積度低下を招く。更に素子特性にも著
しい悪影響を及ぼす。例えば、シリコン窒化膜５を耐酸
化性マスクとして高温酸素雰囲気中で熱酸化処理するト
、シリコン窒化膜５とｎ型エピタキシャル半導体層３等
とのストレス発生、熱酸化中でのｎ型シリコンエピタキ
シャル３等への熱歪による（）Ｂ−Ｆ （０ｘｌｄａｔ
ｉｏｎ ｌａｄゴｃ＠ｄ Ｓｔａｅｋｉｎｇ Ｆａｕｌ
ｔｓ）等の結晶欠陥が分離層９周囲のｎ型エピタキシャ
ル半導体層３等圧発生し、素子′特性を著しく劣化させ
る。
そこで、上記問題を改善する方法として、たとえばＩＢ
Ｍ Ｔｅｅｈｎｌｅａｌ Ｄｌｓｃｌｏｓｕｒ＠Ｂｕｌ
ｌｅｔｉｎＶｏｌ、 ２２ Ｎｏ、 ７ Ｄｅｃｅｍｂ
＠ｒ １９７９の方法が提案されている。この方法を第
２図（１）〜（ｄ）を参照して説明する。
Ｍ Ｔｅｅｈｎｌｅａｌ Ｄｌｓｃｌｏｓｕｒ＠Ｂｕｌ
ｌｅｔｉｎＶｏｌ、 ２２ Ｎｏ、 ７ Ｄｅｃｅｍｂ
＠ｒ １９７９の方法が提案されている。この方法を第
２図（１）〜（ｄ）を参照して説明する。
まずｐ型シリコン基板ｘｒｉｃｎ＋３Ｎ！込み層２を形
成後、その上にｎ型エピタキシャル半導体層３を成長さ
せ、表面に約１００Ｘ程度の下地酸化膜４を形成する、
７その後約１０００Ｘ程度の第１シリコン窒化膜５を堆
積後、所望のシリコン窒化膜と下地酸化膜を開口し、表
面に露出したｎ型エピタキシャル半導体層をエツチング
することによって、溝部１と、シリコン窒化膜５のひさ
し構造を形成する〔第２図（、）図示〕。次に熱酸化処
理を施し、該溝部ｒ周囲に酸化膜１３を約１００Ｘ程度
形成する。しかる後、再度全体に第２シリコン窒化膜１
４を堆積させた後、前記第１シリコン窒化膜５のひさし
をマスクにしてリアクティブイオンエツチングによって
溝部７底部の第２シリコン窒化膜１４を自己整合的に除
去する、〔第２図（ｂ）図示〕。このように溝部１の側
壁に自己整合的に窒化膜を形成した後、必要に応じてｐ
十型不純物イオンを溝部７底部の半導体基板１に打ち込
む。続いて熱酸化処理を施すことによって溝部７には酸
化膜分離層Ｊ ９／が形成されると共に、ｐ＋型反転防
止層Ｉ Ｏ’が上記酸化熱工程によって形成される〔第
２図（ｃ）図示〕。その後第１シリコン窒化膜５、第２
シリコン窒化膜１４ならび下地酸化膜４をエツチング除
去する。（第２図（ｄ）図示）。
成後、その上にｎ型エピタキシャル半導体層３を成長さ
せ、表面に約１００Ｘ程度の下地酸化膜４を形成する、
７その後約１０００Ｘ程度の第１シリコン窒化膜５を堆
積後、所望のシリコン窒化膜と下地酸化膜を開口し、表
面に露出したｎ型エピタキシャル半導体層をエツチング
することによって、溝部１と、シリコン窒化膜５のひさ
し構造を形成する〔第２図（、）図示〕。次に熱酸化処
理を施し、該溝部ｒ周囲に酸化膜１３を約１００Ｘ程度
形成する。しかる後、再度全体に第２シリコン窒化膜１
４を堆積させた後、前記第１シリコン窒化膜５のひさし
をマスクにしてリアクティブイオンエツチングによって
溝部７底部の第２シリコン窒化膜１４を自己整合的に除
去する、〔第２図（ｂ）図示〕。このように溝部１の側
壁に自己整合的に窒化膜を形成した後、必要に応じてｐ
十型不純物イオンを溝部７底部の半導体基板１に打ち込
む。続いて熱酸化処理を施すことによって溝部７には酸
化膜分離層Ｊ ９／が形成されると共に、ｐ＋型反転防
止層Ｉ Ｏ’が上記酸化熱工程によって形成される〔第
２図（ｃ）図示〕。その後第１シリコン窒化膜５、第２
シリコン窒化膜１４ならび下地酸化膜４をエツチング除
去する。（第２図（ｄ）図示）。
しかして、上記方法では、溝部７の側面にＲｒＥによっ
て耐酸化性絶縁膜である第２シリコン窒化膜１４を自己
整合的に形成することにより、前配溝部７の横方向への
酸化の拡がりを少なくできる。つまり酸化剤は溝部７の
底部のシリコン窒化膜開口部から侵入し、溝部７の底部
に厚い酸化膜を形成するとともに、第２シリコン窒化膜
１４の酸化膜１３に沿って酸化剤が侵入するため、そこ
に形成される酸化膜が、前記第２シリコン窒化膜１４を
押し上げ、ちょうど溝部７の表面まで酸化膜分離層９′
が形成される。
て耐酸化性絶縁膜である第２シリコン窒化膜１４を自己
整合的に形成することにより、前配溝部７の横方向への
酸化の拡がりを少なくできる。つまり酸化剤は溝部７の
底部のシリコン窒化膜開口部から侵入し、溝部７の底部
に厚い酸化膜を形成するとともに、第２シリコン窒化膜
１４の酸化膜１３に沿って酸化剤が侵入するため、そこ
に形成される酸化膜が、前記第２シリコン窒化膜１４を
押し上げ、ちょうど溝部７の表面まで酸化膜分離層９′
が形成される。
このため、ｎ型エピタキシャル半導体層３表面とほぼ平
坦で、バード・−一りの小さい酸化膜分離層９′が形成
できる。
坦で、バード・−一りの小さい酸化膜分離層９′が形成
できる。
しかしながら、上記方法ではよシ微細化が進んで行った
場合、酸化膜分離層とｎ型エピタキシャル半導体層を平
坦くするためには前記溝部７の表面まで酸化しなくては
ならないので、酸化膜分離層にバード・ピークが発生す
ることはさけられない３１周知のように、耐酸化性マス
ク材である第１シリコン窒化膜の膜厚が大きければバー
ド・ピークが小さく、あるいは前記第１シリコン窒化膜
の下地酸化膜の膜厚が小さいことによっても、バード・
ピークを小さくすることが可能である１、シかしながら
、前記第１クリコン窒化膜の膜厚を大きくすると、その
下の口型エピタキシャル半導体層に熱歪による結晶欠陥
が起りやすい、という相対する現象が生ずる。
場合、酸化膜分離層とｎ型エピタキシャル半導体層を平
坦くするためには前記溝部７の表面まで酸化しなくては
ならないので、酸化膜分離層にバード・ピークが発生す
ることはさけられない３１周知のように、耐酸化性マス
ク材である第１シリコン窒化膜の膜厚が大きければバー
ド・ピークが小さく、あるいは前記第１シリコン窒化膜
の下地酸化膜の膜厚が小さいことによっても、バード・
ピークを小さくすることが可能である１、シかしながら
、前記第１クリコン窒化膜の膜厚を大きくすると、その
下の口型エピタキシャル半導体層に熱歪による結晶欠陥
が起りやすい、という相対する現象が生ずる。
したがって、通常シリコン窒化膜の厚さ１０００１に対
して１００Ｘ以上の下地酸化膜を形成することが良いと
されている。このように、酸化膜分離層の周囲に結晶欠
隔の発生を少なくするためには、シリコン窒化膜直下の
下地酸化膜の厚さが重要な役割をはたす。また、該下地
酸化膜の膜厚が同時にバード・ピークの大小に影響する
。
して１００Ｘ以上の下地酸化膜を形成することが良いと
されている。このように、酸化膜分離層の周囲に結晶欠
隔の発生を少なくするためには、シリコン窒化膜直下の
下地酸化膜の厚さが重要な役割をはたす。また、該下地
酸化膜の膜厚が同時にバード・ピークの大小に影響する
。
以上のことから上記方法では、酸化膜分離層９′の周囲
のｎ型エピタキシャル半導体層３に、欠陥の発生を少な
くするために、特に前記下地酸化膜４と酸化膜１３を厚
くするか、あるいは前記シリコン窒化膜５，１４を極力
薄く形成しなければならない。一方ｎ型エピタキシャル
半導体層３表面と平坦な酸化膜分離層を形成するために
は、前記溝部底部の第２シリコン窒化膜１４の開口部の
酸化膜１３から酸化剤を侵入させ、前記第２シリコン窒
化膜１４をノ・ネ上げ、ｎ型エピタキシャル半導体層３
の表面か、あるいはそれ以上の高さに酸化膜分離層９′
を形成しなければならない。その結果、溝部７の開口部
でバード・ピークが発生し、前記酸化膜分離層ｙは横に
拡がり、ｎ型エピタキシャル半導体層３の島領域は縮小
される３、このように改良された方法では、従来法に比
べて大きなバード・ビークは発生しないが、素子の超微
細化という点では、無視できない現象である。したがっ
て、酸化膜分離層９′のバード・ビークによる該酸化膜
分離層の拡がシを最小とし、酸化膜分離層の周囲のｎ型
エピタキシャル半導体層３に結晶欠陥の発生を少なくす
るためには、％に第２シリ／ コン窒化膜１４をごく薄く形成する必要がある。
のｎ型エピタキシャル半導体層３に、欠陥の発生を少な
くするために、特に前記下地酸化膜４と酸化膜１３を厚
くするか、あるいは前記シリコン窒化膜５，１４を極力
薄く形成しなければならない。一方ｎ型エピタキシャル
半導体層３表面と平坦な酸化膜分離層を形成するために
は、前記溝部底部の第２シリコン窒化膜１４の開口部の
酸化膜１３から酸化剤を侵入させ、前記第２シリコン窒
化膜１４をノ・ネ上げ、ｎ型エピタキシャル半導体層３
の表面か、あるいはそれ以上の高さに酸化膜分離層９′
を形成しなければならない。その結果、溝部７の開口部
でバード・ピークが発生し、前記酸化膜分離層ｙは横に
拡がり、ｎ型エピタキシャル半導体層３の島領域は縮小
される３、このように改良された方法では、従来法に比
べて大きなバード・ビークは発生しないが、素子の超微
細化という点では、無視できない現象である。したがっ
て、酸化膜分離層９′のバード・ビークによる該酸化膜
分離層の拡がシを最小とし、酸化膜分離層の周囲のｎ型
エピタキシャル半導体層３に結晶欠陥の発生を少なくす
るためには、％に第２シリ／ コン窒化膜１４をごく薄く形成する必要がある。
ところで、改良された方法では、溝部７の底部の第２シ
リコン窒化膜１４を開口する際、溝部１の側壁に薄いシ
リコン窒化膜１４を正確に形成する方法として、溝部１
にオーバハング状に形成されている第１シリコン窒化膜
５のひ嘔しを工、チングマスクとして、リアクティブイ
オンエツチングをおこなっているため、極めて薄いシリ
コン窒化膜でも、前記溝部１の側壁に正確に形成できる
。しかしながら、前記第１シリコン窒化膜５のひさしを
形成する際、ｎ型エピタキシャル半導体層３を第１シリ
コン窒化膜５に対してアンダーカットが生ずるように１
エツチング形成するため、前記ひさしの長さ相当分だけ
溝部７が横方向に拡がる。該溝部１の拡が）は、そのま
ま酸化膜分離層の拡がりに通じるため、素子の微細化が
できなくなってしまう。
リコン窒化膜１４を開口する際、溝部１の側壁に薄いシ
リコン窒化膜１４を正確に形成する方法として、溝部１
にオーバハング状に形成されている第１シリコン窒化膜
５のひ嘔しを工、チングマスクとして、リアクティブイ
オンエツチングをおこなっているため、極めて薄いシリ
コン窒化膜でも、前記溝部１の側壁に正確に形成できる
。しかしながら、前記第１シリコン窒化膜５のひさしを
形成する際、ｎ型エピタキシャル半導体層３を第１シリ
コン窒化膜５に対してアンダーカットが生ずるように１
エツチング形成するため、前記ひさしの長さ相当分だけ
溝部７が横方向に拡がる。該溝部１の拡が）は、そのま
ま酸化膜分離層の拡がりに通じるため、素子の微細化が
できなくなってしまう。
また、容易に類推できる方法として、シリコン窒化膜の
ひさしを形成しないように、溝部をたとえば、リアクテ
ィブイオンエツチングで形成し、しかる後に他の薄いシ
リコン窒化膜を全面堆積後、さらにリアクティブイオン
工、チングで溝部底部の骸シリコン窒化膜を開口する際
、該溝部の側壁に自己整冶的に薄いシリコン窒化膜を形
成する方法が考えられる。しかし、この方法においては
、溝部側壁に極薄いシリコン窒化膜を膜減りなく正確に
形成することはむずかしく、ウェハ内に不均一な部分が
生ずる。％に前記溝部が、チーΔを有して形成された場
合、溝部の側壁には全くシリコン窒化膜が形成されず、
従来方法とほぼ同じ結果になってしまう。
ひさしを形成しないように、溝部をたとえば、リアクテ
ィブイオンエツチングで形成し、しかる後に他の薄いシ
リコン窒化膜を全面堆積後、さらにリアクティブイオン
工、チングで溝部底部の骸シリコン窒化膜を開口する際
、該溝部の側壁に自己整冶的に薄いシリコン窒化膜を形
成する方法が考えられる。しかし、この方法においては
、溝部側壁に極薄いシリコン窒化膜を膜減りなく正確に
形成することはむずかしく、ウェハ内に不均一な部分が
生ずる。％に前記溝部が、チーΔを有して形成された場
合、溝部の側壁には全くシリコン窒化膜が形成されず、
従来方法とほぼ同じ結果になってしまう。
本発明はかかる問題に鑑みてなされたもので、バード・
ビークによるノ中ターン変換誤差のない高集積度化が可
能な酸化膜分離層を有する半導体装置の製造方法を提供
しようとするものである。
ビークによるノ中ターン変換誤差のない高集積度化が可
能な酸化膜分離層を有する半導体装置の製造方法を提供
しようとするものである。
すなわち、本発明は表面に第１絶縁膜が設けられてなる
半導体層もしくは半導体基板に溝部を形成する工程と、
この溝部を含む第１絶縁膜上に第２絶縁膜を形成する工
程と、少なくとも前配溝部内の第２絶縁膜上に残留／？
ターン用用材料金形成する工程と、この材料層を異方性
エツチングすることによって少なくとも前記溝部内の側
壁に残留ノ々ターンを形成する工程と、この残留パター
ンをマスクとして前記第２絶縁膜を工、チングすること
Ｋよシ少なくとも１つ以上の溝部底部は該パターンに対
して自己整合的に開口する工程と、前記残留パターンを
残した状態で開口部から露出する半導体層もしくは半導
体基板を選択的に熱酸化処理するととＫより、熱酸化体
と前記残留パターンもしくは該残留／１ターンの熱酸化
体で前記溝部を埋設する工程とを具備したことを特徴と
するものである。
半導体層もしくは半導体基板に溝部を形成する工程と、
この溝部を含む第１絶縁膜上に第２絶縁膜を形成する工
程と、少なくとも前配溝部内の第２絶縁膜上に残留／？
ターン用用材料金形成する工程と、この材料層を異方性
エツチングすることによって少なくとも前記溝部内の側
壁に残留ノ々ターンを形成する工程と、この残留パター
ンをマスクとして前記第２絶縁膜を工、チングすること
Ｋよシ少なくとも１つ以上の溝部底部は該パターンに対
して自己整合的に開口する工程と、前記残留パターンを
残した状態で開口部から露出する半導体層もしくは半導
体基板を選択的に熱酸化処理するととＫより、熱酸化体
と前記残留パターンもしくは該残留／１ターンの熱酸化
体で前記溝部を埋設する工程とを具備したことを特徴と
するものである。
本発明における半導体基板も、シ＜は半導体層への溝部
の形成手段としては、例えば第１絶縁膜をマスクとして
工、チング除去する方法等を採用し得る。ここに用いる
第１絶縁膜としては、例えば熱酸化膜、ＣＶＤ −Ｓｌ
ｙ、膜、シリコン窒化膜、或いは熱酸化膜とシリコン窒
化膜との二層構造膜等を挙げることができる。前記工、
チング法としては、ドライ方式の異方性エツチングを採
用し得る。
の形成手段としては、例えば第１絶縁膜をマスクとして
工、チング除去する方法等を採用し得る。ここに用いる
第１絶縁膜としては、例えば熱酸化膜、ＣＶＤ −Ｓｌ
ｙ、膜、シリコン窒化膜、或いは熱酸化膜とシリコン窒
化膜との二層構造膜等を挙げることができる。前記工、
チング法としては、ドライ方式の異方性エツチングを採
用し得る。
本発明において、溝部を含む半導体層もしくは半導体基
板に形成される第２絶縁膜としては、例えばシリコン窒
化膜、アルミナ膜、或いは熱酸化膜とシリコン窒化膜と
の二層構造膜等を挙げることができる。
板に形成される第２絶縁膜としては、例えばシリコン窒
化膜、アルミナ膜、或いは熱酸化膜とシリコン窒化膜と
の二層構造膜等を挙げることができる。
本発明における残留パターンは溝部内の側壁に極薄い第
１絶縁膜を正確に形成するためと溝部を埋め込む絶縁物
の一部として用いられる。
１絶縁膜を正確に形成するためと溝部を埋め込む絶縁物
の一部として用いられる。
かかる残留ツタターン用材料層としては、例えば非単結
晶半導体層、ＣｖＤ−酸化層或いはｎ型不純物もしくは
ｐ型不純物がドープされたＣＶ’Ｄ −酸化層等を挙げ
ることができる。この内、非単結晶半導体層としては、
例えば多結晶シリコン層、もしくはリン、砒素、−ロン
などの不純物を含む多結晶シリコン層、或いは非晶質シ
リコン層、又はモリゾデンシリサイド、タンタルシリサ
イド、タングステンシリサイドなどの金属硅化物層等を
挙げることができる。
晶半導体層、ＣｖＤ−酸化層或いはｎ型不純物もしくは
ｐ型不純物がドープされたＣＶ’Ｄ −酸化層等を挙げ
ることができる。この内、非単結晶半導体層としては、
例えば多結晶シリコン層、もしくはリン、砒素、−ロン
などの不純物を含む多結晶シリコン層、或いは非晶質シ
リコン層、又はモリゾデンシリサイド、タンタルシリサ
イド、タングステンシリサイドなどの金属硅化物層等を
挙げることができる。
本発明において溝部内の側壁に残留パターンを形成する
手段としては、以下に示す方法を採用し得る。
手段としては、以下に示す方法を採用し得る。
溝部を含む半導体基板もしくは半導体層の全面に非単結
晶半導体層等の残留パターン用材料層をＣ■法、或いは
ス／ｆツタ法等によυ堆積した後、リアクティブイオン
エツチングなどの異方性工、チング法によシ該材料層を
工、チング除去して溝部内の側壁に残留パターンを形成
する。このように、溝部内の側壁に残留パターンを形成
できるのは、溝部内に堆積された非単結晶半導体層等の
材料層はその溝部における基板もしくは半導体層に対し
て垂直方向の膜厚が平坦な同基板もしくは半導体層上の
材料層のそれよシ十分厚く、かつリアクティブイオンエ
ツチング法は基板もしくは半導体層に対して垂直方向に
のみ工、チングが進行するためである。
晶半導体層等の残留パターン用材料層をＣ■法、或いは
ス／ｆツタ法等によυ堆積した後、リアクティブイオン
エツチングなどの異方性工、チング法によシ該材料層を
工、チング除去して溝部内の側壁に残留パターンを形成
する。このように、溝部内の側壁に残留パターンを形成
できるのは、溝部内に堆積された非単結晶半導体層等の
材料層はその溝部における基板もしくは半導体層に対し
て垂直方向の膜厚が平坦な同基板もしくは半導体層上の
材料層のそれよシ十分厚く、かつリアクティブイオンエ
ツチング法は基板もしくは半導体層に対して垂直方向に
のみ工、チングが進行するためである。
上記残留／４タ一ン用材料層として、不純物を含む非単
結晶半導体層を用いる場合は、溝部内に不純物ドーグ非
単結晶半導体層を堆積後、前記方法で不純物を含む残留
パターンを形成するか、屯しくは溝部内にアンドーグ非
単結晶牛導体層を堆積し、前記方法で溝部内の側壁にア
ンドープ非単結晶半導体Ａターンを形成させた後、該半
導体Δターンに不純物をドーピングして不純物を含む残
留パターンを形成するか、いずれかの手段を採用し得る
。
結晶半導体層を用いる場合は、溝部内に不純物ドーグ非
単結晶半導体層を堆積後、前記方法で不純物を含む残留
パターンを形成するか、屯しくは溝部内にアンドーグ非
単結晶牛導体層を堆積し、前記方法で溝部内の側壁にア
ンドープ非単結晶半導体Ａターンを形成させた後、該半
導体Δターンに不純物をドーピングして不純物を含む残
留パターンを形成するか、いずれかの手段を採用し得る
。
次に、本発明をｎチャンネルＭＯ８）ランジスタの製造
に適用した例を第３図（、）〜値）を参照して説明する
。
に適用した例を第３図（、）〜値）を参照して説明する
。
〔１〕 まず、ｐ型シリコン基板１０１上に熱酸化に
より例えば厚場１００１の第１下地酸化膜１０２を成長
させ、この下地酸化膜１０２上にＣＶＤ法により例えば
厚さ１００ＯＸのシリコン窒化膜１０３、例えば厚す２
ｏ ｏ ＯＸ（７）８１０．膜１０４を順次堆積した後
、これら絶縁膜１０４゜１０３．１０２の所望部分をフ
ォトエツチング技術ニヨシ開口し、更Ｋｊｌ上膜（２）
ＳＩＯ２膜１０４をマスクとしてｐ型シリコン基板を例
えばリアクティブイオンエツチングを用いて除去して溝
部Ｉ０５を形成した（！３図（、）図示）。
より例えば厚場１００１の第１下地酸化膜１０２を成長
させ、この下地酸化膜１０２上にＣＶＤ法により例えば
厚さ１００ＯＸのシリコン窒化膜１０３、例えば厚す２
ｏ ｏ ＯＸ（７）８１０．膜１０４を順次堆積した後
、これら絶縁膜１０４゜１０３．１０２の所望部分をフ
ォトエツチング技術ニヨシ開口し、更Ｋｊｌ上膜（２）
ＳＩＯ２膜１０４をマスクとしてｐ型シリコン基板を例
えばリアクティブイオンエツチングを用いて除去して溝
部Ｉ０５を形成した（！３図（、）図示）。
（ｉｉ３ 次いで、リアクティブイオンエツチングに
よる溝部１０５の汚染層（図示せず）を除去した後、熱
酸化処理を施して溝部ＺＯＳ内周に例えば厚さ約１００
１の第２下地酸化膜１０６を成長させた。つづいて、前
記５ｔＯ３膜１０４、シリコン窒化膜１０３等をマスク
としてｐ型不純物、例えばゾロンを第２下地酸化膜１０
６を通して溝部１０５底部のシリコン基板１１ｊｌＫイ
オン注入した。ひきつづき、全面に例えば厚さ５ｏｏｌ
のシリコン窒化膜１０７を堆積し、更に残留・々ターン
用材料層としての例えば厚さ３０００１の多結晶シリコ
ン層１０８を堆積した後、ｐ生型イングラ層の活性化を
行なってｐ１反転防止層１０９を形成した（第３図（ｂ
）図示）。
よる溝部１０５の汚染層（図示せず）を除去した後、熱
酸化処理を施して溝部ＺＯＳ内周に例えば厚さ約１００
１の第２下地酸化膜１０６を成長させた。つづいて、前
記５ｔＯ３膜１０４、シリコン窒化膜１０３等をマスク
としてｐ型不純物、例えばゾロンを第２下地酸化膜１０
６を通して溝部１０５底部のシリコン基板１１ｊｌＫイ
オン注入した。ひきつづき、全面に例えば厚さ５ｏｏｌ
のシリコン窒化膜１０７を堆積し、更に残留・々ターン
用材料層としての例えば厚さ３０００１の多結晶シリコ
ン層１０８を堆積した後、ｐ生型イングラ層の活性化を
行なってｐ１反転防止層１０９を形成した（第３図（ｂ
）図示）。
〔ｉ旧 次いで、多結晶シリコン層１０ｇをリアクテ
ィブイオンエツチング等の異方性工、チングして第２下
地酸化膜１０６及びシリコン窒化膜１０７
で覆われた溝部１０５内の側壁に多結晶シリコン
からなる残留・ｆターン１１０を形成した。つづいて、
この残留ノダターン１１０をマスクとして工、デャント
の異なるリアクティブイオンエツチング等によって溝部
１θ５底部に露出するシリコン窒化膜１０７をエツチン
グ除去し、更にその下の第２下地酸化膜１０６を工、チ
ング除去した。この時、溝部１０５内の側壁には残留パ
ターン１１０が存在するため、該溝部１０５内の側壁に
残存したシリコン窒化膜１０７′が少しの膜減シを招く
ことなく溝部１０５底部に開口部１１１が形成される。
ィブイオンエツチング等の異方性工、チングして第２下
地酸化膜１０６及びシリコン窒化膜１０７
で覆われた溝部１０５内の側壁に多結晶シリコン
からなる残留・ｆターン１１０を形成した。つづいて、
この残留ノダターン１１０をマスクとして工、デャント
の異なるリアクティブイオンエツチング等によって溝部
１θ５底部に露出するシリコン窒化膜１０７をエツチン
グ除去し、更にその下の第２下地酸化膜１０６を工、チ
ング除去した。この時、溝部１０５内の側壁には残留パ
ターン１１０が存在するため、該溝部１０５内の側壁に
残存したシリコン窒化膜１０７′が少しの膜減シを招く
ことなく溝部１０５底部に開口部１１１が形成される。
また、基板１０１上のＳｔＯ，膜１０４はシリコン窒化
膜１０７をリアクティブイオンエツチングする際、工、
チングマスクとして作用する（第３図（ｃ）図示）。
膜１０７をリアクティブイオンエツチングする際、工、
チングマスクとして作用する（第３図（ｃ）図示）。
Ｇｖ） 次いで、リアクティブイオンエツチングによ
る汚染層（図示せず）を除去し、更Ｋ例えばウェ、トエ
、チャントの弗化アンモニウム液等で８１０．膜１０４
をエツチング除去した後、熱酸化処理を施した。この時
、酸化剤は溝部１０５底部の開口部１１１から侵入し、
該溝部１０５底部に厚い酸化膜１１２が形成されると共
に１残存したシリコン窒化膜１０７’が上方に押しやら
れる。ここで厚い酸化膜１１２を溝部１０５の表面まで
形成することはバードビークが発生する原因となるため
、本実施例では該酸化膜１！２を溝部１０５の途中で止
め、それによって生じる溝部１０５の凹部を前記残存し
たシリコン窒化膜１０１′によって押し上げられた多結
晶シリコンからなる残留ノリロン１１１の酸化体１１３
によって埋設した。ヒリして前記厚い酸化膜１１２、残
存したシリコン窒化膜１０１′及び残留パターンの酸化
体１１３で埋設された溝部１０５かもなる素子分離層１
１４が基板１０１表面に対してほぼ平坦に形成された（
第３図（（１）図示）。なお、この熱酸化処理において
基板１０１表面には下地酸化膜１０２を介してシリコン
窒化膜１０３が形成されているため、該基板１０１表面
の酸化が防止される。
る汚染層（図示せず）を除去し、更Ｋ例えばウェ、トエ
、チャントの弗化アンモニウム液等で８１０．膜１０４
をエツチング除去した後、熱酸化処理を施した。この時
、酸化剤は溝部１０５底部の開口部１１１から侵入し、
該溝部１０５底部に厚い酸化膜１１２が形成されると共
に１残存したシリコン窒化膜１０７’が上方に押しやら
れる。ここで厚い酸化膜１１２を溝部１０５の表面まで
形成することはバードビークが発生する原因となるため
、本実施例では該酸化膜１！２を溝部１０５の途中で止
め、それによって生じる溝部１０５の凹部を前記残存し
たシリコン窒化膜１０１′によって押し上げられた多結
晶シリコンからなる残留ノリロン１１１の酸化体１１３
によって埋設した。ヒリして前記厚い酸化膜１１２、残
存したシリコン窒化膜１０１′及び残留パターンの酸化
体１１３で埋設された溝部１０５かもなる素子分離層１
１４が基板１０１表面に対してほぼ平坦に形成された（
第３図（（１）図示）。なお、この熱酸化処理において
基板１０１表面には下地酸化膜１０２を介してシリコン
窒化膜１０３が形成されているため、該基板１０１表面
の酸化が防止される。
〔ｖ〕 次いで、シリコン窒化膜１０３及び第１下地
酸化膜１０２を除去し、素子分離層１１４で分離された
島状のｐ型シリコン基板１０１上Ｋ例えば厚さ６００〜
１０００Ｘの酸化膜を形成し、閾値制御のためのｐ型不
純物、例えば？ロンをイオン注入した後、多結晶シリコ
ンからなるダート電極１１５を形成した。つづいて、ダ
ート電極１１５をマスクとして酸化膜を選択エツチング
してダート酸化Ｍｌ １６を形成した後、全面Ｋｎ型不
純物、例えば砒素をイオン注入してソース、ドレインと
してのｎ＋型領領域１１７１１８を形成した。ひきつづ
き、各種の熱処理を施した後、全面Ｋ ＣＶＤ −８１
０２膜１１９を堆積し、コンタクトホールを開口し、ｈ
ｔ等の撫＾配線１２０．１２１を形成してｎチャン、％
、、； ＭＯＳ）ランジスタを製造した（第３図（・
）図示）。
酸化膜１０２を除去し、素子分離層１１４で分離された
島状のｐ型シリコン基板１０１上Ｋ例えば厚さ６００〜
１０００Ｘの酸化膜を形成し、閾値制御のためのｐ型不
純物、例えば？ロンをイオン注入した後、多結晶シリコ
ンからなるダート電極１１５を形成した。つづいて、ダ
ート電極１１５をマスクとして酸化膜を選択エツチング
してダート酸化Ｍｌ １６を形成した後、全面Ｋｎ型不
純物、例えば砒素をイオン注入してソース、ドレインと
してのｎ＋型領領域１１７１１８を形成した。ひきつづ
き、各種の熱処理を施した後、全面Ｋ ＣＶＤ −８１
０２膜１１９を堆積し、コンタクトホールを開口し、ｈ
ｔ等の撫＾配線１２０．１２１を形成してｎチャン、％
、、； ＭＯＳ）ランジスタを製造した（第３図（・
）図示）。
しかして、本発明によれば、多結晶シリコン層１０８の
リアクティブイオンエツチングによシ形成された残留ノ
臂ターン１１０をマスクとして溝部１０５内のシリコン
窒化膜１０７を工。
リアクティブイオンエツチングによシ形成された残留ノ
臂ターン１１０をマスクとして溝部１０５内のシリコン
窒化膜１０７を工。
チングするととＫよって、従来法の如く溝部にシリコン
窒化膜によるオーバーハング構造を形成しなくとも溝部
１０５内の側壁に極めて薄い残存シリコン窒化膜１０１
′を簡単かつ正確に形成できる。しかも、溝部１０５が
テーノ状に形成されても該溝部１０５の側壁に形成する
残留パターンの膜厚を大きくするととくよって、該溝部
１０５内の側壁に残存シリコン窒化膜１０１′を正確に
形成できる。＃に、残留パターン１１０（７）膜厚コン
トロールは残留／４タ一ン用材料層である多結晶シリコ
ン層１０８の堆積厚嘔でほぼ決定されるため、残存シリ
コン窒化膜ｒｏｔ’の形状を任意に制御できる。このよ
うに、溝部１０５内の側壁に極めて薄い残存シリコン窒
化膜１０７′を簡単かつ正確に形成できるため、熱酸化
による溝部１０５の大部分を埋設する厚い酸化膜１１２
の形成に際し、該酸化膜１１２周囲のシリコン基板１０
１への熱歪による結晶欠陥の発生を著しく抑制できる。
窒化膜によるオーバーハング構造を形成しなくとも溝部
１０５内の側壁に極めて薄い残存シリコン窒化膜１０１
′を簡単かつ正確に形成できる。しかも、溝部１０５が
テーノ状に形成されても該溝部１０５の側壁に形成する
残留パターンの膜厚を大きくするととくよって、該溝部
１０５内の側壁に残存シリコン窒化膜１０１′を正確に
形成できる。＃に、残留パターン１１０（７）膜厚コン
トロールは残留／４タ一ン用材料層である多結晶シリコ
ン層１０８の堆積厚嘔でほぼ決定されるため、残存シリ
コン窒化膜ｒｏｔ’の形状を任意に制御できる。このよ
うに、溝部１０５内の側壁に極めて薄い残存シリコン窒
化膜１０７′を簡単かつ正確に形成できるため、熱酸化
による溝部１０５の大部分を埋設する厚い酸化膜１１２
の形成に際し、該酸化膜１１２周囲のシリコン基板１０
１への熱歪による結晶欠陥の発生を著しく抑制できる。
また、溝部１０５は基板１０１の熱酸化により形成され
た酸化膜１１２のみで埋めるのではなく、この酸化膜１
１２と押し上げられた残存シリコン窒化膜１０７′及び
多結晶シリコンからなる残留パターン１１０の酸化体１
１３とＫよシ埋設される。
た酸化膜１１２のみで埋めるのではなく、この酸化膜１
１２と押し上げられた残存シリコン窒化膜１０７′及び
多結晶シリコンからなる残留パターン１１０の酸化体１
１３とＫよシ埋設される。
つマ）、シリコン基板１０１表面と溝部１０５内の一部
に形成された酸化膜１１２との凹凸を、残留パターンの
酸化体１１３で埋める方法を採用している。このため、
熱酸化時間を短縮でき、溝部１０５周囲の基板１０１へ
の結晶欠陥の発生を更に抑制できると共に、酸化剤が第
２下地酸化膜１０６を通って溝部１０５表面までに達す
るというバードビークの要因となる酸化を著しく改善で
きる。その結果、バードビークによる酸化膜の拡−がり
を著しく押えることができ、ノ臂ターン変換差の小さい
素子分離層１１４を形成できる。更に、前記シリコン基
板１０ノの表面に発生するバードビークと結晶欠陥の関
係に非常に影響の大きい基板１０１上のシリコン窒化膜
１０３を正確な膜厚で形成できる。こうした点からもパ
ターン変換差の小さい素子分離層１１４の形成と、素子
分離層１１４周凹０基板１０１への熱歪による結晶欠隔
発生を著しく抑制できる。
に形成された酸化膜１１２との凹凸を、残留パターンの
酸化体１１３で埋める方法を採用している。このため、
熱酸化時間を短縮でき、溝部１０５周囲の基板１０１へ
の結晶欠陥の発生を更に抑制できると共に、酸化剤が第
２下地酸化膜１０６を通って溝部１０５表面までに達す
るというバードビークの要因となる酸化を著しく改善で
きる。その結果、バードビークによる酸化膜の拡−がり
を著しく押えることができ、ノ臂ターン変換差の小さい
素子分離層１１４を形成できる。更に、前記シリコン基
板１０ノの表面に発生するバードビークと結晶欠陥の関
係に非常に影響の大きい基板１０１上のシリコン窒化膜
１０３を正確な膜厚で形成できる。こうした点からもパ
ターン変換差の小さい素子分離層１１４の形成と、素子
分離層１１４周凹０基板１０１への熱歪による結晶欠隔
発生を著しく抑制できる。
また、残留ツクターン１１０を上記実施例の如く多結晶
シリコンで形成すれば、熱酸化処理を施すととＫよって
該残ｉ！ｒ／臂ターン１１０は２倍程度の体積増加を生
じるため、シリコン基板１０ノと溝部１０５内に選択的
に形成された酸化膜１１２の凹凸が大きい場合でも、該
溝部１０５を残留パターン１１０の酸化体１１３で埋設
、平坦化できる。
シリコンで形成すれば、熱酸化処理を施すととＫよって
該残ｉ！ｒ／臂ターン１１０は２倍程度の体積増加を生
じるため、シリコン基板１０ノと溝部１０５内に選択的
に形成された酸化膜１１２の凹凸が大きい場合でも、該
溝部１０５を残留パターン１１０の酸化体１１３で埋設
、平坦化できる。
なお、上記実施例においては、多結晶シリコンからなる
残存ノイターン１１０を溝部１０５の側壁に厚く形成さ
せた場合、轟然のごとく、熱酸化によって体積が２倍に
増加するため、核酸化体が、溝部１０５においてシリコ
ン基板１ｏｔの表面よりとび出てしまうことがある。こ
のような場合、第４図（ＩＬ）〜ｃｂ＞ｗ示す工程を行
々えばよい。まず、熱酸化後、基板１０１上にまたとえ
ば高濃度ゲロンとリンを含んだＣＶＤ絶縁膜１２２（Ｂ
ＰＳＧ膜）を約１．０μｍｓ度堆積し、熱処理を加える
と、上記ＢＰＳＧ膜１２２膜が流動し、表面がほぼ平坦
になる（第４図（、）図示）。次いで、表面が平坦にな
ったＢＰＳＧ膜１２２をたとえばリアクティブイオンエ
ツチングしてＢＰＳＧ膜１２２と共に１凸状の前記酸化
体１１３′をエツチングすることによって第４図（ｂ）
のように平坦な素子分離層１１４′が形成される。しか
し、実際には、溝部１０５の深場に対する残留ノＪ？タ
ーン用材料層の膜厚を決定すれば、溝部１０５は簡単に
酸化膜１１２と残留ノ々ターンの酸化体１１ ｆＫよっ
て、ｐ型シリコン基板１０１の表面と平坦な素子分離層
を形成できる。
残存ノイターン１１０を溝部１０５の側壁に厚く形成さ
せた場合、轟然のごとく、熱酸化によって体積が２倍に
増加するため、核酸化体が、溝部１０５においてシリコ
ン基板１ｏｔの表面よりとび出てしまうことがある。こ
のような場合、第４図（ＩＬ）〜ｃｂ＞ｗ示す工程を行
々えばよい。まず、熱酸化後、基板１０１上にまたとえ
ば高濃度ゲロンとリンを含んだＣＶＤ絶縁膜１２２（Ｂ
ＰＳＧ膜）を約１．０μｍｓ度堆積し、熱処理を加える
と、上記ＢＰＳＧ膜１２２膜が流動し、表面がほぼ平坦
になる（第４図（、）図示）。次いで、表面が平坦にな
ったＢＰＳＧ膜１２２をたとえばリアクティブイオンエ
ツチングしてＢＰＳＧ膜１２２と共に１凸状の前記酸化
体１１３′をエツチングすることによって第４図（ｂ）
のように平坦な素子分離層１１４′が形成される。しか
し、実際には、溝部１０５の深場に対する残留ノＪ？タ
ーン用材料層の膜厚を決定すれば、溝部１０５は簡単に
酸化膜１１２と残留ノ々ターンの酸化体１１ ｆＫよっ
て、ｐ型シリコン基板１０１の表面と平坦な素子分離層
を形成できる。
次に、他の実施例として前記残存パターン用材料層とし
て、ＣＶＤ −５ｉｎ２を使った方法を第５図（、）〜
（ｃ）を参照して説明する。
て、ＣＶＤ −５ｉｎ２を使った方法を第５図（、）〜
（ｃ）を参照して説明する。
まず、ｐ型シリコン基板１０１上に第１下地酸化膜１０
２を、たとえば１００Ｘ堆積し、その上にシリコン窒化
膜１０Ｂをたとえば１０００叉堆積後、これら絶縁膜の
所望部分に開口を形成する。つづいて、基板１０１を、
たとえばリアクティブイオンエツチング等の異方性エツ
チングによって、溝部１０１Ｉを形成する（第５図（１
）図示）。
２を、たとえば１００Ｘ堆積し、その上にシリコン窒化
膜１０Ｂをたとえば１０００叉堆積後、これら絶縁膜の
所望部分に開口を形成する。つづいて、基板１０１を、
たとえばリアクティブイオンエツチング等の異方性エツ
チングによって、溝部１０１Ｉを形成する（第５図（１
）図示）。
次いで、リアクティブイオンエツチングによるシリコン
基板１０１の汚染層４！（図示せず）を除去した後、該
シリコン基板１０１の溝部１０５・資婉とえば１００Ｏ
Ｘ程度の第２下地−化膜１０６′を形成する。つづいて
、全面に、ａとえば５００Ｘ程度のシリコン窒化膜１０
７を堆積後、残留パターン用材料層としてＣＶＤ −５
ｔｏ貼りえよえイ１．Ｏｆｉｍ程、わ、オ、。。
基板１０１の汚染層４！（図示せず）を除去した後、該
シリコン基板１０１の溝部１０５・資婉とえば１００Ｏ
Ｘ程度の第２下地−化膜１０６′を形成する。つづいて
、全面に、ａとえば５００Ｘ程度のシリコン窒化膜１０
７を堆積後、残留パターン用材料層としてＣＶＤ −５
ｔｏ貼りえよえイ１．Ｏｆｉｍ程、わ、オ、。。
きつづき、該ＣＶＤ −５ｉｎ２層を選択的に、たとえ
ばリアクティブイオンエツチング等の異方性工、チング
することによって、Ｇつ＝Ｓｉｎ、からなる残存ｚ＋タ
ーン１２３が形成される〔第５図（ｂ）図示〕。
ばリアクティブイオンエツチング等の異方性工、チング
することによって、Ｇつ＝Ｓｉｎ、からなる残存ｚ＋タ
ーン１２３が形成される〔第５図（ｂ）図示〕。
次いで、該ＣＶＤ −５ｔｏ２ｏ残存ｐ４ ｐ ７１
２ ｊをマスクにしてエツチングし、前記ｐ型シリコン
基板１０１の溝部１０５′側壁に選択的にシリコン窒化
膜１０１′を形成すると共に所望のｐ型シリコン基板１
０１（溝部１０５′の底部）に自己整合的に開口部を形
成する。その後、熱酸化処理を施すことで、前記シリコ
ン基板１０１の溝部１０５′に酸化膜１１２′が形成さ
れる。当然核酸化膜１１２′は、Ｃ■−５ｔＯ２の残存
ノ母ターン１２３とともに溝部１０５′を埋設する。更
に選択的にシリコン窒化膜１０３と残存シリコン窒化膜
１０７′の一部を除去し、その後第１下地酸化膜１０２
をエツチングすることＫよって、酸化膜１１２’、残存
シリコン窒化膜１０７′及びＣＶＤ −ＳＩＯ□の残留
パターン１２３で埋設された溝部１０５′からなる素子
分離層１１／が基板１０１の表面と平坦に形成される（
第５図（Ｃ）図示）。
２ ｊをマスクにしてエツチングし、前記ｐ型シリコン
基板１０１の溝部１０５′側壁に選択的にシリコン窒化
膜１０１′を形成すると共に所望のｐ型シリコン基板１
０１（溝部１０５′の底部）に自己整合的に開口部を形
成する。その後、熱酸化処理を施すことで、前記シリコ
ン基板１０１の溝部１０５′に酸化膜１１２′が形成さ
れる。当然核酸化膜１１２′は、Ｃ■−５ｔＯ２の残存
ノ母ターン１２３とともに溝部１０５′を埋設する。更
に選択的にシリコン窒化膜１０３と残存シリコン窒化膜
１０７′の一部を除去し、その後第１下地酸化膜１０２
をエツチングすることＫよって、酸化膜１１２’、残存
シリコン窒化膜１０７′及びＣＶＤ −ＳＩＯ□の残留
パターン１２３で埋設された溝部１０５′からなる素子
分離層１１／が基板１０１の表面と平坦に形成される（
第５図（Ｃ）図示）。
また、本発明方法において、残存ツヤターン、たとえば
ゲロンやリン等の不純物イオンをドーグし九〇ＶＤ絶縁
膜や、あるいは該不純物イオンが一緒にドープされてい
る（至）絶縁膜等で形成することによって、溝部に形成
する酸化膜の熱処理の際に１周囲のシリコン基板に結晶
欠陥の発生を押えることができる。アンド−ｆ ＣＶＴ
）絶縁膜に１ リン又はがロン、あるいはリンとがロン
を一緒にドーグすることＫよりて蚊ＣＶＤ絶縁膜は内部
ストレスが減シ、さらＫ ＃ＣＶＤ絶縁膜は、熱処理に
よって凸部から凹部へ流動する性質を持っているから平
坦な素子分離層の形成が可能となる。
ゲロンやリン等の不純物イオンをドーグし九〇ＶＤ絶縁
膜や、あるいは該不純物イオンが一緒にドープされてい
る（至）絶縁膜等で形成することによって、溝部に形成
する酸化膜の熱処理の際に１周囲のシリコン基板に結晶
欠陥の発生を押えることができる。アンド−ｆ ＣＶＴ
）絶縁膜に１ リン又はがロン、あるいはリンとがロン
を一緒にドーグすることＫよりて蚊ＣＶＤ絶縁膜は内部
ストレスが減シ、さらＫ ＃ＣＶＤ絶縁膜は、熱処理に
よって凸部から凹部へ流動する性質を持っているから平
坦な素子分離層の形成が可能となる。
本発明方法において、たとえば残存パターンを、そりｆ
デンシリサイドあるいは白金クリサイド等のメタルシリ
サイドと多結晶シリコンやｃｖｎ絶縁膜等との２層以上
組み合せて使うことＫよって効果が大きい。九とえばメ
タルシリサイドをアース電極配線等に使用することがで
き、その分素子のｒ−）並びに配線の高集積化を達成で
きる。
デンシリサイドあるいは白金クリサイド等のメタルシリ
サイドと多結晶シリコンやｃｖｎ絶縁膜等との２層以上
組み合せて使うことＫよって効果が大きい。九とえばメ
タルシリサイドをアース電極配線等に使用することがで
き、その分素子のｒ−）並びに配線の高集積化を達成で
きる。
本発明方法によシ素子分離層を形成した場合、ｎチャン
ネルＭＯ８）ランゾスタに限らず、ｐチャンネルＭＯ８
）ランジスタ、ＣＭＯ８，或いはパイー−ラトランジス
タ、ＩＬの製造等にも同様に適用できる。
ネルＭＯ８）ランゾスタに限らず、ｐチャンネルＭＯ８
）ランジスタ、ＣＭＯ８，或いはパイー−ラトランジス
タ、ＩＬの製造等にも同様に適用できる。
以上詳述した如く、本発明によれば素子分離層に応用し
た場合、基板等への多大な結晶欠陥発生を招くととなく
サブミクロンの素子分離層を形成でき、ひいては超微細
化並びに高性能化を達成し得る半導体装置を製造できる
等顕著な効果を及する。
た場合、基板等への多大な結晶欠陥発生を招くととなく
サブミクロンの素子分離層を形成でき、ひいては超微細
化並びに高性能化を達成し得る半導体装置を製造できる
等顕著な効果を及する。
第１図（荀〜（、）は従来法によるバイポーラ集積回路
の素子分離工程を示す断面図、第２図（、）〜（ｄ）は
従来の改良された方法によるバイポーラ集積回路の素子
分離工程を示す断面図、第３図（＆）〜（・）は本発明
の実施例におけるｎチャンネルＭＯ８）ランジスタの製
造工程を示す断面図、第４図（ａ） 、 （ｂ）、第５
図（ｉ〜（Ｃ）は夫々本発明の他の実施例を示す半導体
装置の素子分離層の形成工程を示す断面図である。 １０ノ・・・ｐ型シリコン基板、１０２・・・第１下地
酸化膜、ｘｏ３．１０ｒ・・・シリコン窒化膜、１０’
４・・・８１０．膜、１０１ 、１０１１’−・・溝部
、１０６１０６′・・・第２下地酸化膜、１０１′・・
・残存シリコン窒化膜、１０８・・・多結晶シリコン層
、１０９・・・ｐ＋型反転防止層、１１０．１２３・−
・残留Δターン、１１４ 、１１４’ 、 Ｉ Ｊ ／
・・・素子分離層、１１５・・・ダート電極、Ｊ Ｊ
６−・・ダート酸化膜、１１’１．１１ｇ・・・ｎ型領
域、１１０ 、１２１−・・金属配線、１２２・・・Ｂ
ＰＳＧ膜。
の素子分離工程を示す断面図、第２図（、）〜（ｄ）は
従来の改良された方法によるバイポーラ集積回路の素子
分離工程を示す断面図、第３図（＆）〜（・）は本発明
の実施例におけるｎチャンネルＭＯ８）ランジスタの製
造工程を示す断面図、第４図（ａ） 、 （ｂ）、第５
図（ｉ〜（Ｃ）は夫々本発明の他の実施例を示す半導体
装置の素子分離層の形成工程を示す断面図である。 １０ノ・・・ｐ型シリコン基板、１０２・・・第１下地
酸化膜、ｘｏ３．１０ｒ・・・シリコン窒化膜、１０’
４・・・８１０．膜、１０１ 、１０１１’−・・溝部
、１０６１０６′・・・第２下地酸化膜、１０１′・・
・残存シリコン窒化膜、１０８・・・多結晶シリコン層
、１０９・・・ｐ＋型反転防止層、１１０．１２３・−
・残留Δターン、１１４ 、１１４’ 、 Ｉ Ｊ ／
・・・素子分離層、１１５・・・ダート電極、Ｊ Ｊ
６−・・ダート酸化膜、１１’１．１１ｇ・・・ｎ型領
域、１１０ 、１２１−・・金属配線、１２２・・・Ｂ
ＰＳＧ膜。
Claims (1)
- 【特許請求の範囲】 （１） 表面に第１絶縁膜が設けられてなる半導体層
もしくは半導体基板に溝部を形成する工程と、この溝部
を含む第１絶縁膜上に第２絶縁膜を形成する工程と、少
々くとも前記溝部内の第２絶縁膜上に残留・ぐターン用
材料層を形成する工程と、この材料層を異方性工、チン
グすることによって少なくとも前記溝部内の側壁に残留
／々ターンを形成す呑工程と、この残留パターンをマス
クとして前記第２絶縁膜を工、チングするととＫより少
なくとも１つ以上の溝部底部灸該・ヤターンに対して自
己整合的に開口する工程と、前記残留ノ々ターンを残し
た状態で開口部から露出する半導体層もしくは半導体基
板を選択的に熱酸化処理することにより、熱酸化体と前
記残留ツタターンもしくは蚊残留パターンの熱酸化体で
前記溝部を埋設する工程とを具備したことを特徴とする
半導体装置の製造方法。 （２）熱酸化体と残留ノ々ターンもしくは該残留ノ４タ
ーンの熱酸化体で埋設された溝部を素子分離として利用
することを特徴とする特許請求の範囲第１項記載の半導
体装置の製造方法。 （３）第１絶ＩＩｋ膜および第２絶縁膜が、耐酸化性絶
縁膜であることを特徴とする特許請求の範囲第１項又は
第２項記載の半導体装置の製造方法。 （４）第１絶縁膜が、少なくとも気相成長された耐酸化
性絶縁膜と、ＣｖＤ酸化膜の２層構造であることを特徴
とする特許請求の範囲第１項乃至第３項いずれか記載の
半導体装置の製造方法（５）残留パターン用材料層が、
非単結晶半導体層であることを特徴とする特許請求の範
囲第１項乃至第４項いずれか記載の半導体装置の製造方
法。 （６）残留パターン用材料層が、ｎ型またはｐ型不純物
源をドープした非単結晶半導体層か、あるいはメタルシ
リサイド層のいずれかであることを特徴とする特許請求
の範囲第５項記載の半導体装置の製造方法。 （７）残存ノ母ターン用材料層が、気相成長で形成した
Ｃ■酸化層か、或いはｎ型不純物もしくはｐ型不純物を
ドーグした■酸化層であることを特徴とする特許請求の
範囲第１項乃至第４項いずれか記載の半導体装置の製造
方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15519881A JPS5856436A (ja) | 1981-09-30 | 1981-09-30 | 半導体装置の製造方法 |
| EP82301254A EP0061855B1 (en) | 1981-03-20 | 1982-03-11 | Method for manufacturing semiconductor device |
| DE8282301254T DE3265339D1 (en) | 1981-03-20 | 1982-03-11 | Method for manufacturing semiconductor device |
| US06/359,485 US4471525A (en) | 1981-03-20 | 1982-03-18 | Method for manufacturing semiconductor device utilizing two-step etch and selective oxidation to form isolation regions |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15519881A JPS5856436A (ja) | 1981-09-30 | 1981-09-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5856436A true JPS5856436A (ja) | 1983-04-04 |
Family
ID=15600638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15519881A Pending JPS5856436A (ja) | 1981-03-20 | 1981-09-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5856436A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS619842U (ja) * | 1984-06-22 | 1986-01-21 | 日本電子株式会社 | 半導体試料装着装置 |
| JPS6175540A (ja) * | 1984-06-15 | 1986-04-17 | テキサス インスツルメンツ インコ−ポレイテツド | 集積回路の製法 |
| JPS6197947A (ja) * | 1984-10-19 | 1986-05-16 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPS6221079A (ja) * | 1985-07-19 | 1987-01-29 | Koichi Yoshida | フラツト形探針のテストヘツド |
| JPH02163952A (ja) * | 1988-12-16 | 1990-06-25 | Sanyo Electric Co Ltd | 半導体装置の測定装置 |
-
1981
- 1981-09-30 JP JP15519881A patent/JPS5856436A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6175540A (ja) * | 1984-06-15 | 1986-04-17 | テキサス インスツルメンツ インコ−ポレイテツド | 集積回路の製法 |
| JPS619842U (ja) * | 1984-06-22 | 1986-01-21 | 日本電子株式会社 | 半導体試料装着装置 |
| JPH0331078Y2 (ja) * | 1984-06-22 | 1991-07-01 | ||
| JPS6197947A (ja) * | 1984-10-19 | 1986-05-16 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPS6221079A (ja) * | 1985-07-19 | 1987-01-29 | Koichi Yoshida | フラツト形探針のテストヘツド |
| JPH02163952A (ja) * | 1988-12-16 | 1990-06-25 | Sanyo Electric Co Ltd | 半導体装置の測定装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3029653B2 (ja) | 半導体装置の製造方法 | |
| JPS63234534A (ja) | 半導体素子の製造方法 | |
| JPH0851144A (ja) | 半導体集積回路の一部の構成体及びその製造方法 | |
| JPH06163532A (ja) | 半導体素子分離方法 | |
| JPH11145273A (ja) | 半導体装置の製造方法 | |
| JP3039978B2 (ja) | 集積ｍｉｓｆｅｔデバイス中に電界分離構造及びゲート構造を形成する方法 | |
| JPS5856436A (ja) | 半導体装置の製造方法 | |
| US4148133A (en) | Polysilicon mask for etching thick insulator | |
| JPS59165434A (ja) | 半導体装置の製造方法 | |
| JPH07297275A (ja) | 半導体装置の製造方法 | |
| JPH05226466A (ja) | 半導体装置の製造方法 | |
| KR960016230B1 (ko) | 단차비가 감소된 반도체 소자의 콘택홀 형성방법 | |
| JPS628028B2 (ja) | ||
| JPS5852845A (ja) | 半導体装置の製造方法 | |
| JPH1126756A (ja) | 半導体装置の製造方法 | |
| JPH06163683A (ja) | 半導体集積回路の製造方法 | |
| JPS6117143B2 (ja) | ||
| JPH08236608A (ja) | 半導体装置の製造方法 | |
| JPS6117144B2 (ja) | ||
| JPH1041379A (ja) | 半導体装置の製造方法 | |
| JPH08316475A (ja) | 半導体装置およびその製造方法 | |
| JPH11340326A (ja) | 半導体装置の製造方法 | |
| JPH03155639A (ja) | 半導体装置の製造方法 | |
| JP2001085510A (ja) | 半導体装置の製造方法 | |
| JPS5938731B2 (ja) | 半導体装置の製造方法 |