JPS5852845A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5852845A JPS5852845A JP15127881A JP15127881A JPS5852845A JP S5852845 A JPS5852845 A JP S5852845A JP 15127881 A JP15127881 A JP 15127881A JP 15127881 A JP15127881 A JP 15127881A JP S5852845 A JPS5852845 A JP S5852845A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating film
- groove
- film
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000004065 semiconductor Substances 0.000 title claims description 53
- 238000000034 method Methods 0.000 claims abstract description 43
- 238000005530 etching Methods 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000002955 isolation Methods 0.000 claims abstract description 24
- 239000012535 impurity Substances 0.000 claims abstract description 12
- 229910052751 metal Inorganic materials 0.000 claims abstract description 6
- 239000002184 metal Substances 0.000 claims abstract description 6
- 230000003647 oxidation Effects 0.000 claims description 23
- 238000007254 oxidation reaction Methods 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 16
- 239000013078 crystal Substances 0.000 claims description 14
- 229910021332 silicide Inorganic materials 0.000 claims description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims 1
- 239000012808 vapor phase Substances 0.000 claims 1
- 238000001947 vapour-phase growth Methods 0.000 claims 1
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 65
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 65
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 17
- 229910052710 silicon Inorganic materials 0.000 abstract description 17
- 239000010703 silicon Substances 0.000 abstract description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 10
- 238000006243 chemical reaction Methods 0.000 abstract description 4
- 230000010354 integration Effects 0.000 abstract description 3
- 238000010438 heat treatment Methods 0.000 abstract description 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 238000001020 plasma etching Methods 0.000 description 13
- 238000000926 separation method Methods 0.000 description 11
- 230000007547 defect Effects 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 239000007800 oxidant agent Substances 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 230000002265 prevention Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000011282 treatment Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 210000003323 beak Anatomy 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 230000005494 condensation Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000011257 shell material Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
- H01L21/76208—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region using auxiliary pillars in the recessed region, e.g. to form LOCOS over extended areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関し、特に素子分離領
域の形成工程を改良した半導体装置の製造方法に関する
。
域の形成工程を改良した半導体装置の製造方法に関する
。
半導体集積回路は容量の増大、機能の多様化により増々
大規模化する傾向にあり、これに伴なりて素子の微細化
は３μｍ、２μｍついにはサブミクロンの寸法にするこ
とが要求されている。
大規模化する傾向にあり、これに伴なりて素子の微細化
は３μｍ、２μｍついにはサブミクロンの寸法にするこ
とが要求されている。
ところで、上述の微細化に不可欠な技術として素子間を
誘電体により分離する技術があり、その一つとして従来
から選択酸化技術が行なわれている。しかして、選択酸
化技術によるｎｐｎパイ−−ラ型集積回路の製造する方
法を第１図（、）〜１（ｃ）を参照して以下に説明する
。
誘電体により分離する技術があり、その一つとして従来
から選択酸化技術が行なわれている。しかして、選択酸
化技術によるｎｐｎパイ−−ラ型集積回路の製造する方
法を第１図（、）〜１（ｃ）を参照して以下に説明する
。
（１） まず、ｐ型シリコン基板１の主面にｎ＋埋込
み層２・・・を選択的に形成し、エピタキシャル法によ
りｎ型シリコン二−タキシャル層３を成長させた後、シ
リコンエピタキシャル層３表面に熱酸化によυ下地酸化
膜４を成長させ、更にシリコン窒化膜５を堆積する。つ
づいて、これら膜５，４の素子分離領域の形成予定部に
開孔窓６を写真蝕刻法により選択的に形成する（第１図
（、）図示） （［）次いで、シリコン窒化膜５及び下地酸化膜４をマ
スクとして露出したａ型シリコンエ♂タキシャル層Ｓを
選択的にエツチング除去して溝７を形成した後、同シリ
コン窒化膜５及び下地酸化膜４をマスクとして？ロンを
イオン注入し溝７底部の監型シリコンヱｅタキシャル層
３付近Ｋｄｌロンイオン注入層８を形成した（第１図６
）図示）。
み層２・・・を選択的に形成し、エピタキシャル法によ
りｎ型シリコン二−タキシャル層３を成長させた後、シ
リコンエピタキシャル層３表面に熱酸化によυ下地酸化
膜４を成長させ、更にシリコン窒化膜５を堆積する。つ
づいて、これら膜５，４の素子分離領域の形成予定部に
開孔窓６を写真蝕刻法により選択的に形成する（第１図
（、）図示） （［）次いで、シリコン窒化膜５及び下地酸化膜４をマ
スクとして露出したａ型シリコンエ♂タキシャル層Ｓを
選択的にエツチング除去して溝７を形成した後、同シリ
コン窒化膜５及び下地酸化膜４をマスクとして？ロンを
イオン注入し溝７底部の監型シリコンヱｅタキシャル層
３付近Ｋｄｌロンイオン注入層８を形成した（第１図６
）図示）。
＠） 次いで、シリコン窒化膜５を耐酸化性マ成した
。この時、第１図（、）に示す如く、？ロンイオン注入
層８が拡散して同分離層９底ｉト型反転防止層１０が形
成された。つづいて、シリコン窒化膜５及び下地酸化膜
４を除去した後、図示しないが常法に従って酸化膜分離
層９で分離された島状のｎ型シリコンエピタキシャル層
３にｐ型のベース領域を形成し、更に同ペース領塚内Ｋ
ｍＷ＆エミ、り領域、エピタキシャル層Ｊ Ｋ ｎ型コ
レクタ堆出し領域を形成してｎｐｕパイＩ−ラ集積回路
を製造する。
。この時、第１図（、）に示す如く、？ロンイオン注入
層８が拡散して同分離層９底ｉト型反転防止層１０が形
成された。つづいて、シリコン窒化膜５及び下地酸化膜
４を除去した後、図示しないが常法に従って酸化膜分離
層９で分離された島状のｎ型シリコンエピタキシャル層
３にｐ型のベース領域を形成し、更に同ペース領塚内Ｋ
ｍＷ＆エミ、り領域、エピタキシャル層Ｊ Ｋ ｎ型コ
レクタ堆出し領域を形成してｎｐｕパイＩ−ラ集積回路
を製造する。
しかしながら、上述した選択酸化法におりては、高温酸
化を長時間行なう必要から、シリコン窒化膜５下に設け
られた窒化膜に起因するオキシナイトライドの生成防止
を目的とすｖ賢化 ゛膜４を介して横方向に酸化が進行
する、いわゆるサイド酸化が起こり、第１図（ｅ） Ｋ
示す如く／ヤードピーク１１やノぐ−ドヘッド１２を生
じる。
化を長時間行なう必要から、シリコン窒化膜５下に設け
られた窒化膜に起因するオキシナイトライドの生成防止
を目的とすｖ賢化 ゛膜４を介して横方向に酸化が進行
する、いわゆるサイド酸化が起こり、第１図（ｅ） Ｋ
示す如く／ヤードピーク１１やノぐ−ドヘッド１２を生
じる。
パーＰビーク１１０発生は島状の素子領域の縮小化につ
ながるばかりか、同素子領域のノ量ターン変換誤差が大
きくなったり、写真蝕刻法による開口窓のパターン精度
の悪化、微細な開口窓の形成困難等を招いたりする。前
記バードヘッドの発生は、ｎ型シリコンエピタキシャル
層３表面の段差となり、配線の断切れにつながる欠点が
ある。また、溝７の側面が深さ方向と同程度、横方向に
も酸化されるため、酸化膜分離層９０幅は溝７の開口部
の幅に同層９の厚さ分の２倍の幅となり、前述のバード
ビークに加えて更に集積度低下を招く。更に素子特性に
も著しい悪影響を及はす。例えば、シリコン窒化膜５を
耐酸化性マスクとして高温酸素雰囲気中で熱酸化処理す
ると、シリコン窒化膜５とｎ型シリコンエピタキシャル
層３等とのストレス発生、熱酸化中でのｎ型シリコンエ
ピタキシャル３等への熱歪による０・８Ｆ（Ｏｘｉｄａ
ｔｉｏｎ ｉｎｄｕｅｅｄ８ｔａｅｋｌｎｇ Ｆａｕｌ
ｔｓ）等の結晶欠陥が分離層９周囲のｎ型シリコンエピ
タキシャル層３等に発生し、素子特性を著しく劣化させ
る。
ながるばかりか、同素子領域のノ量ターン変換誤差が大
きくなったり、写真蝕刻法による開口窓のパターン精度
の悪化、微細な開口窓の形成困難等を招いたりする。前
記バードヘッドの発生は、ｎ型シリコンエピタキシャル
層３表面の段差となり、配線の断切れにつながる欠点が
ある。また、溝７の側面が深さ方向と同程度、横方向に
も酸化されるため、酸化膜分離層９０幅は溝７の開口部
の幅に同層９の厚さ分の２倍の幅となり、前述のバード
ビークに加えて更に集積度低下を招く。更に素子特性に
も著しい悪影響を及はす。例えば、シリコン窒化膜５を
耐酸化性マスクとして高温酸素雰囲気中で熱酸化処理す
ると、シリコン窒化膜５とｎ型シリコンエピタキシャル
層３等とのストレス発生、熱酸化中でのｎ型シリコンエ
ピタキシャル３等への熱歪による０・８Ｆ（Ｏｘｉｄａ
ｔｉｏｎ ｉｎｄｕｅｅｄ８ｔａｅｋｌｎｇ Ｆａｕｌ
ｔｓ）等の結晶欠陥が分離層９周囲のｎ型シリコンエピ
タキシャル層３等に発生し、素子特性を著しく劣化させ
る。
そこで、上記問題を改善する方法として、たとえばＩＢ
Ｍ Ｔ＊ｅｈｎｉｅａｌ Ｄｉｓｓｌｏｓｕｒ＠Ｂｕｌ
ｌ＠ｔｌｎＭｏ１．２２ Ｎｏ、 ７ Ｄ＠ｃｅｍｂｅ
ｒ １９７９ に述べである。
Ｍ Ｔ＊ｅｈｎｉｅａｌ Ｄｉｓｓｌｏｓｕｒ＠Ｂｕｌ
ｌ＠ｔｌｎＭｏ１．２２ Ｎｏ、 ７ Ｄ＠ｃｅｍｂｅ
ｒ １９７９ に述べである。
この方法を第２図（１）〜（ｄ）を参照して説明する。
まずｐ型シリコン基板１に？埋こみ半導体層２を形成後
、その上にｎ型エピタキシャル半導体層３を成長させ、
表面に約１００Ｘ程度の下地酸化膜４を形成する。その
後約１ｏｏｏ１程度の第１シリコン窒化膜５を堆積後、
所望のシリコン窒化膜と下地酸化膜を開口し、表面に露
出したｎ型エピタキシャル半導体層をエツチングすると
とＫよって、溝部１と、シリコン窒化膜５のひさし構造
を形成する〔第２図（、）図示〕。
、その上にｎ型エピタキシャル半導体層３を成長させ、
表面に約１００Ｘ程度の下地酸化膜４を形成する。その
後約１ｏｏｏ１程度の第１シリコン窒化膜５を堆積後、
所望のシリコン窒化膜と下地酸化膜を開口し、表面に露
出したｎ型エピタキシャル半導体層をエツチングすると
とＫよって、溝部１と、シリコン窒化膜５のひさし構造
を形成する〔第２図（、）図示〕。
次に熱酸化処理を施し、該溝部１周囲に酸化膜１３を約
１００Ｘ程度形成する。しかる後、再度全体に第２シリ
コン窒化膜１４を堆積させた後、前記第１シリコン窒化
膜５のひさしをマスクにしてリアクティデイオンエ、チ
ングによって溝部１底部の第２シリコン窒化膜１４を自
己整合的に除去する、〔第２図（ｂ）図示〕。このよう
に溝部７の側壁に自己整合的に窒化膜を形成した。後、
必要に応じてｐ＋型不純物イオンを溝部７底ｉ￥導体基
板、に打ちこむ。続いて熱酸化処理を施すととＫよって
溝部１には酸化膜分離層ｔ １ｙ５ｔが形成されると共
に、ｐ＋型反転防止層１０′が上記酸化熱工程によって
形成される〔第２図（、） Ｉａ示す〕。その後第１シ
リコン窒化膜５、第２シリコン窒化膜１４ならび下地酸
化膜４をエツチング除去する（第２図（ｄ）図示）。
１００Ｘ程度形成する。しかる後、再度全体に第２シリ
コン窒化膜１４を堆積させた後、前記第１シリコン窒化
膜５のひさしをマスクにしてリアクティデイオンエ、チ
ングによって溝部１底部の第２シリコン窒化膜１４を自
己整合的に除去する、〔第２図（ｂ）図示〕。このよう
に溝部７の側壁に自己整合的に窒化膜を形成した。後、
必要に応じてｐ＋型不純物イオンを溝部７底ｉ￥導体基
板、に打ちこむ。続いて熱酸化処理を施すととＫよって
溝部１には酸化膜分離層ｔ １ｙ５ｔが形成されると共
に、ｐ＋型反転防止層１０′が上記酸化熱工程によって
形成される〔第２図（、） Ｉａ示す〕。その後第１シ
リコン窒化膜５、第２シリコン窒化膜１４ならび下地酸
化膜４をエツチング除去する（第２図（ｄ）図示）。
しかして、上記方法では、溝部１の側面にＲＩＢによっ
て耐酸化性絶縁膜である第２シリコン窒化膜１４を自己
整合的に形成することにより、前記溝部１の横方向への
酸化の拡シを少なくできる。つまり酸化剤は溝部７の底
部の窒化膜開口部から浸入し、溝部１の底部に厚い酸化
膜を形成するとともに１第２シリコン窒化膜１４の酸化
膜１３に沿りて酸化剤が浸入するためそこに形成される
酸化膜が、前記第２シリコン窒化膜１４を押し上げ、ち
ょうど溝部１０表面まで醸化膜分離層りが形成される。
て耐酸化性絶縁膜である第２シリコン窒化膜１４を自己
整合的に形成することにより、前記溝部１の横方向への
酸化の拡シを少なくできる。つまり酸化剤は溝部７の底
部の窒化膜開口部から浸入し、溝部１の底部に厚い酸化
膜を形成するとともに１第２シリコン窒化膜１４の酸化
膜１３に沿りて酸化剤が浸入するためそこに形成される
酸化膜が、前記第２シリコン窒化膜１４を押し上げ、ち
ょうど溝部１０表面まで醸化膜分離層りが形成される。
乙のため、ｎ型エピタキシャル半導体層３表面とほぼ平
坦で、バード・ピークの小さい酸化膜分離層９が形成で
きる。しかしながら、上記方法ではよシ微細化が進んで
行った場合、酸化膜分離層とｎ型エピタキシャル半導体
層を平坦にするためには前記溝部１０表面まで酸化しな
くてはならないので、酸化膜分離層にバード・ピークが
発生するととはさけられない。周知のように、耐酸化性
マスク材である第１シリコン窒化膜の膜厚が大きければ
バード・ピークが小さく、あるいは、前記第１シリコン
窒化膜の下地酸化膜の膜厚が小さいことＫよっても、／
者−ド・ピークを小さくすることが可能である。しかし
ながら、前記第１シリコン窒化展の膜厚を大きくすると
、その下のｎ型エピタキシャル半導体層に熱歪にＫよる
結晶欠陥が起りやすい、という相対する現象が生ずる。
坦で、バード・ピークの小さい酸化膜分離層９が形成で
きる。しかしながら、上記方法ではよシ微細化が進んで
行った場合、酸化膜分離層とｎ型エピタキシャル半導体
層を平坦にするためには前記溝部１０表面まで酸化しな
くてはならないので、酸化膜分離層にバード・ピークが
発生するととはさけられない。周知のように、耐酸化性
マスク材である第１シリコン窒化膜の膜厚が大きければ
バード・ピークが小さく、あるいは、前記第１シリコン
窒化膜の下地酸化膜の膜厚が小さいことＫよっても、／
者−ド・ピークを小さくすることが可能である。しかし
ながら、前記第１シリコン窒化展の膜厚を大きくすると
、その下のｎ型エピタキシャル半導体層に熱歪にＫよる
結晶欠陥が起りやすい、という相対する現象が生ずる。
したがって、通常シリコン窒化１［１０００１に：対し
て１００Ｘ以上の下地酸化膜を形成することが良いとさ
れている。このように１酸化膜分離層の周囲に結晶欠陥
の発生を少なくするためには、シリコン窒化膜直下の下
地酸化膜の厚さが重要な役割をはたす。また、咳下地酸
化膜の膜厚が同時に・々−ド・ピークの大小に影響する
。
て１００Ｘ以上の下地酸化膜を形成することが良いとさ
れている。このように１酸化膜分離層の周囲に結晶欠陥
の発生を少なくするためには、シリコン窒化膜直下の下
地酸化膜の厚さが重要な役割をはたす。また、咳下地酸
化膜の膜厚が同時に・々−ド・ピークの大小に影響する
。
以上のことから上記方法では、酸化膜分離層９′の周囲
のｎ型エピタキシャル半導体層ｊ Ｋ’、欠陥の発生を
少なくするために、特に前記下地酸化膜４と酸化膜ＩＳ
を厚くするか、あるいは前記シリコン窒化膜５，１４を
極力薄く形成しなければならない。一方り型エピタキシ
ャル半導体層３表面と平坦な酸化膜分離層を形成するた
めには、前記溝部底部の第２シリコン窒化膜１４の開口
部の酸化膜ＩＳから酸化剤を浸入させ、前記第２シリコ
ン窒化膜１４を）・ネ上げ、ｎ型エピタキシャル半導体
層３の表面か、あるいはそれ以上の高さに酸化膜分離層
９′を形成しなければならない。その結果、溝部１の開
口部でバード・ピークが発生し、前記酸化膜分離層９′
ハ横に拡がり、−型エピタキシャル半導体層３の島領域
は縮少される。このように改良された方法では、従来法
に比べて大きなバード・ピークは発生しないが、素子の
超微細化という点では、無視できない現象である。した
がりて、酸化膜分離層９′のバード・ピークによる該酸
化膜分離層の拡がりを最小とし、酸化膜分離層の周囲の
電型エピタキシャル半導体層３に結晶欠陥の発生を少な
くするためＫは、特に第２シリコン窒化膜１４をごく薄
く形成する必要がある。
のｎ型エピタキシャル半導体層ｊ Ｋ’、欠陥の発生を
少なくするために、特に前記下地酸化膜４と酸化膜ＩＳ
を厚くするか、あるいは前記シリコン窒化膜５，１４を
極力薄く形成しなければならない。一方り型エピタキシ
ャル半導体層３表面と平坦な酸化膜分離層を形成するた
めには、前記溝部底部の第２シリコン窒化膜１４の開口
部の酸化膜ＩＳから酸化剤を浸入させ、前記第２シリコ
ン窒化膜１４を）・ネ上げ、ｎ型エピタキシャル半導体
層３の表面か、あるいはそれ以上の高さに酸化膜分離層
９′を形成しなければならない。その結果、溝部１の開
口部でバード・ピークが発生し、前記酸化膜分離層９′
ハ横に拡がり、−型エピタキシャル半導体層３の島領域
は縮少される。このように改良された方法では、従来法
に比べて大きなバード・ピークは発生しないが、素子の
超微細化という点では、無視できない現象である。した
がりて、酸化膜分離層９′のバード・ピークによる該酸
化膜分離層の拡がりを最小とし、酸化膜分離層の周囲の
電型エピタキシャル半導体層３に結晶欠陥の発生を少な
くするためＫは、特に第２シリコン窒化膜１４をごく薄
く形成する必要がある。
ところで、改良された方法では、溝部１の底部の第２シ
リコン窒化膜１４を開口する際、溝部１の側壁に薄いシ
リコン窒化膜１４を正確に形成する方法として、溝部１
にオーバハング状に形成されている第１シリコン窒化膜
６のひさしをエツチングマスクとして、リアクティブイ
オンエツチングをおこなっているため、極めて薄いシリ
コン窒化膜でも、前記溝部７の側壁に正確に形成できる
。しかしながら、前記第１シリコン窒化膜５のひさしを
形成する際、ｎ型エピタキシャル半導体層３を第１シリ
コン窒化膜５に対してアンダーカットが生ずるように、
エツチング形成するため、前記ひさしの長さ相当分だ、
け溝部７が横方向に拡がる。該溝部７の拡がりは、その
まま酸化膜分離層の拡がりに通じるため、素子の微細化
がで舞なくなってしまう。
リコン窒化膜１４を開口する際、溝部１の側壁に薄いシ
リコン窒化膜１４を正確に形成する方法として、溝部１
にオーバハング状に形成されている第１シリコン窒化膜
６のひさしをエツチングマスクとして、リアクティブイ
オンエツチングをおこなっているため、極めて薄いシリ
コン窒化膜でも、前記溝部７の側壁に正確に形成できる
。しかしながら、前記第１シリコン窒化膜５のひさしを
形成する際、ｎ型エピタキシャル半導体層３を第１シリ
コン窒化膜５に対してアンダーカットが生ずるように、
エツチング形成するため、前記ひさしの長さ相当分だ、
け溝部７が横方向に拡がる。該溝部７の拡がりは、その
まま酸化膜分離層の拡がりに通じるため、素子の微細化
がで舞なくなってしまう。
また、容易に類推できる方法として、シリコン窒化膜の
ひさしを形成しないように、溝部をたとえば、リアクテ
ィブイオンエツチングチ形成し、しかる後に他の薄いシ
リコン窒化膜を全面堆積後、さらにリアクティブイオン
エツチングで溝部底部の該シリコン窒化膜を開口する際
、該溝部の側壁に自己整合的に薄いシリコン窒化膜を形
成する方法膠゛考見られる。しかし、この方法において
は、溝部側壁に極薄いシリコン窒化膜を膜減）なく正確
に形成するととはむすかしく、ウェハー内に不均一な部
分が生ずる。特に前記溝部が、テーノ々−を有して形成
された場合、溝部の側壁には全くシリコン窒化膜が形成
されず、従来方法とほぼ同じ結果になってしまう。
ひさしを形成しないように、溝部をたとえば、リアクテ
ィブイオンエツチングチ形成し、しかる後に他の薄いシ
リコン窒化膜を全面堆積後、さらにリアクティブイオン
エツチングで溝部底部の該シリコン窒化膜を開口する際
、該溝部の側壁に自己整合的に薄いシリコン窒化膜を形
成する方法膠゛考見られる。しかし、この方法において
は、溝部側壁に極薄いシリコン窒化膜を膜減）なく正確
に形成するととはむすかしく、ウェハー内に不均一な部
分が生ずる。特に前記溝部が、テーノ々−を有して形成
された場合、溝部の側壁には全くシリコン窒化膜が形成
されず、従来方法とほぼ同じ結果になってしまう。
本発明はかかる問題に鑑みてなされたもので、集積回路
の微細化を可能とするため、溝部をリアクティブイオン
エツチング等の異方性エツチングで形成し、バード・ピ
ークによる酸化膜分離層の拡がりを防止するため、溝部
内の側壁にたとえばリアクティブイオンエツチング等の
異方性エツチングで形成された残留ノ々ターンをマスク
に、極めて薄いシリコン窒化膜を正確に、かつ自己整合
的に形成することによつてノ櫂ターン変換誤差のない高
集積度可能な酸化膜分離層を有する半導体装置の製造方
法を提供しようとするものである。
の微細化を可能とするため、溝部をリアクティブイオン
エツチング等の異方性エツチングで形成し、バード・ピ
ークによる酸化膜分離層の拡がりを防止するため、溝部
内の側壁にたとえばリアクティブイオンエツチング等の
異方性エツチングで形成された残留ノ々ターンをマスク
に、極めて薄いシリコン窒化膜を正確に、かつ自己整合
的に形成することによつてノ櫂ターン変換誤差のない高
集積度可能な酸化膜分離層を有する半導体装置の製造方
法を提供しようとするものである。
すなわち、本発明は半導体層もしくは半導体基板に溝部
を形成する工程と、この溝部を含む半導体層もしくは半
導体基板上に第１絶縁膜を形成する工程と、少なくとも
前記溝部内の絶縁膜上に残留・々ターン用、材料層を形
成する工程と、この材料層を異方性エツチングするとと
Ｋよって少なくとも前記溝部内の側壁に残留パターンを
形成する工程と、この残留・リーンを４スクとして前記
絶縁膜を工、チングすることにより少なくとも前記溝部
内の側壁に絶縁膜を選択的に残、存させる工程とを具備
したことを特徴とするものである。
を形成する工程と、この溝部を含む半導体層もしくは半
導体基板上に第１絶縁膜を形成する工程と、少なくとも
前記溝部内の絶縁膜上に残留・々ターン用、材料層を形
成する工程と、この材料層を異方性エツチングするとと
Ｋよって少なくとも前記溝部内の側壁に残留パターンを
形成する工程と、この残留・リーンを４スクとして前記
絶縁膜を工、チングすることにより少なくとも前記溝部
内の側壁に絶縁膜を選択的に残、存させる工程とを具備
したことを特徴とするものである。
本発明における半導体基板もしくは半導体層への溝部の
形成手段としては、例えば第２絶縁膜をマスクとしてエ
ツチング除去する方法等を採用し得る。ここに用いゐ第
２絶縁膜としては、例えば熱酸化膜、ｃｖｎ−ｓｔｏ２
膜、シリコン窒化膜、或いは熱酸化膜とシリコン窒化膜
との二層構造膜等を挙げることができる。前記工、チン
グ法としては、湿式もしくはドライ方式の等方性、異方
性エツチングを採用し得る。
形成手段としては、例えば第２絶縁膜をマスクとしてエ
ツチング除去する方法等を採用し得る。ここに用いゐ第
２絶縁膜としては、例えば熱酸化膜、ｃｖｎ−ｓｔｏ２
膜、シリコン窒化膜、或いは熱酸化膜とシリコン窒化膜
との二層構造膜等を挙げることができる。前記工、チン
グ法としては、湿式もしくはドライ方式の等方性、異方
性エツチングを採用し得る。
本発明において、溝部を含む半導体層もしくは半導体基
板に形成される第１絶縁膜としては、例えばシリコン窒
化膜、アルンナ膜、求いは熱酸化膜とシリコン窒化膜と
の二層構造膜等を挙げることができる。
板に形成される第１絶縁膜としては、例えばシリコン窒
化膜、アルンナ膜、求いは熱酸化膜とシリコン窒化膜と
の二層構造膜等を挙げることができる。
本発明における残留ノナターンは溝部内の側壁に極薄い
第１絶縁膜を正確に形成するために用いられる。かかる
残留Δターン用材料層としては、例えば非単結晶半導体
層、ＣｖＤ−酸化層等を挙げることができる。この内非
巣結晶半導体層としては、例えば多結晶シリコン層、も
しくはリン、砒素、ゲロンなどの不純物を含む多結晶シ
リコン層、或いは非晶質シリコンオ、又はモリブデンシ
リサイド、タンタルシリサイド、タングステンシリサイ
ドなどの金属硅化物層等を挙げることができる。
第１絶縁膜を正確に形成するために用いられる。かかる
残留Δターン用材料層としては、例えば非単結晶半導体
層、ＣｖＤ−酸化層等を挙げることができる。この内非
巣結晶半導体層としては、例えば多結晶シリコン層、も
しくはリン、砒素、ゲロンなどの不純物を含む多結晶シ
リコン層、或いは非晶質シリコンオ、又はモリブデンシ
リサイド、タンタルシリサイド、タングステンシリサイ
ドなどの金属硅化物層等を挙げることができる。
本発明において溝部内の側壁に残留ノリ―ンを形成する
手段としては、以下に示す方法を採用し得る。
− 溝部を含む半導体基板もしくは半導体層の全面に非単結
晶半導体層等の残留Δターン用材料層をＣＶＤ法、或い
はスパッタ法等によ）堆積した後、リアクティブイオン
エツチングなどの異方性エツチング法によシ骸材料層を
エツチング除去して溝部内の側壁に残留ノナターンを形
成する。このように、溝部内の側壁に残留ｔ４ターンを
形成できるのは、溝部内に堆積された非単結晶半導体層
等の材料層はその溝部における基板れより十分厚く、か
つリアクティブイオンエ。
手段としては、以下に示す方法を採用し得る。
− 溝部を含む半導体基板もしくは半導体層の全面に非単結
晶半導体層等の残留Δターン用材料層をＣＶＤ法、或い
はスパッタ法等によ）堆積した後、リアクティブイオン
エツチングなどの異方性エツチング法によシ骸材料層を
エツチング除去して溝部内の側壁に残留ノナターンを形
成する。このように、溝部内の側壁に残留ｔ４ターンを
形成できるのは、溝部内に堆積された非単結晶半導体層
等の材料層はその溝部における基板れより十分厚く、か
つリアクティブイオンエ。
チング法は基板もしくは半導体層に対して垂直方向にの
みエツチングが進行するためである。
みエツチングが進行するためである。
上記残留・ダターン用材料層として、不純物を含む非単
結晶半導体層を用いる場合は、溝部内に不純物ドープ非
単結晶半導体層を堆積後、前記方法で不純物を含む残留
ノリ−ンを形成するか、もしくは溝部内にアンドープ非
単結晶半導該半導体パターンに不純物をドーピングして
不純物を含む残留ノ臂ターンを形成するか、いずれかの
手段を採用し得る。
結晶半導体層を用いる場合は、溝部内に不純物ドープ非
単結晶半導体層を堆積後、前記方法で不純物を含む残留
ノリ−ンを形成するか、もしくは溝部内にアンドープ非
単結晶半導該半導体パターンに不純物をドーピングして
不純物を含む残留ノ臂ターンを形成するか、いずれかの
手段を採用し得る。
次に１本発明をｎチャンネルＭＯ８）ランジスタの製造
に適用した例を第３図（、）〜（ｇ）２を参照して説明
する。
に適用した例を第３図（、）〜（ｇ）２を参照して説明
する。
〔１〕 まず、ｐ型シリコン基板１０１上に熱酸化に
よシ例えば厚さ１００Ｘの第１下地酸化膜１０２を成長
させ、この下地酸化膜１ｏ２上ＫＣＶＤ法により例えは
厚さＩＩＯ・０・Ｏλのシリコン窒化膜１０３、例えば
厚さ２ｏｏｏ１の８ｉ０２膜１０４を順次堆積した後、
これら絶縁膜１ｏ４゜ｒｏｓ、ｘｏｚｃ第２絶縁膜）の
所望部分をフォトエツチング技術により開口し、更に最
上膜のＳｌｙ、膜１０４をマスクとしてｐ型シリコン基
板を例えばリアクティブイオンエツチングを用いて除去
して溝部１０５を形成した（第３図（、）図示）。
よシ例えば厚さ１００Ｘの第１下地酸化膜１０２を成長
させ、この下地酸化膜１ｏ２上ＫＣＶＤ法により例えは
厚さＩＩＯ・０・Ｏλのシリコン窒化膜１０３、例えば
厚さ２ｏｏｏ１の８ｉ０２膜１０４を順次堆積した後、
これら絶縁膜１ｏ４゜ｒｏｓ、ｘｏｚｃ第２絶縁膜）の
所望部分をフォトエツチング技術により開口し、更に最
上膜のＳｌｙ、膜１０４をマスクとしてｐ型シリコン基
板を例えばリアクティブイオンエツチングを用いて除去
して溝部１０５を形成した（第３図（、）図示）。
ＯＤ 次いで、リアクティブイオンエツチングによる
溝部１０５の汚染層（図示せず）を除去した後、熱酸化
処理を施して溝部１０５内周Ｋ例えば厚さ約１００Ｘの
第２下地酸化膜１０６を成長させた。つづいて、前記５
ｔＯ２膜１０４、シリコン窒化膜１０３等の第１絶縁膜
をマスクとしてｐ型不純物、例えばがロンを第２下地酸
化膜１０６を通し、て溝部１０５底部のシリコン基板１
０１にイオン注入した。ひきつづき、全面に例えば厚さ
５００Ｘのシリコン窒化膜１０７を堆積し、更に残留Ａ
ターン用材料層としての例えば厚さ３０００Ｘの多結晶
シリコン層１、ｏ８を堆積した後、ｐ＋型インプラ層の
活性化を行なってｐ型反転防止層１０９を形成した（第
３図（ｂ）図示）。
溝部１０５の汚染層（図示せず）を除去した後、熱酸化
処理を施して溝部１０５内周Ｋ例えば厚さ約１００Ｘの
第２下地酸化膜１０６を成長させた。つづいて、前記５
ｔＯ２膜１０４、シリコン窒化膜１０３等の第１絶縁膜
をマスクとしてｐ型不純物、例えばがロンを第２下地酸
化膜１０６を通し、て溝部１０５底部のシリコン基板１
０１にイオン注入した。ひきつづき、全面に例えば厚さ
５００Ｘのシリコン窒化膜１０７を堆積し、更に残留Ａ
ターン用材料層としての例えば厚さ３０００Ｘの多結晶
シリコン層１、ｏ８を堆積した後、ｐ＋型インプラ層の
活性化を行なってｐ型反転防止層１０９を形成した（第
３図（ｂ）図示）。
ＯｌＤ 次いで、多結晶シリコン層１０Ｂをリアクテ
ィブイオンエツチング等の異方性エツチングして第２下
地酸化膜１０６及びシリコン窒化膜１０１からなる第１
絶縁膜で覆われた溝部１０５内の側壁に多結晶シリコン
からなる残留）４ターン１１０を形成した。つづいて、
この残留ノｆターン１１０をマスクとして工、チャント
の異なるリアクティブイオンエツチング等によって溝部
１０５底部に露出するシリコン窒化膜１０７をエツチン
グ除去し、更にその下の第２下地酸化膜１０ｇを工、チ
ング除去した。この時、溝部１０５内の側壁には残留パ
ターン１１０が存在するため、誼溝部１０Ｓ内の側壁に
残存したシリコン窒化膜１０７′が少しの膜減りを招く
ことなく溝部１０５底部に開口部１１１が形成される。
ィブイオンエツチング等の異方性エツチングして第２下
地酸化膜１０６及びシリコン窒化膜１０１からなる第１
絶縁膜で覆われた溝部１０５内の側壁に多結晶シリコン
からなる残留）４ターン１１０を形成した。つづいて、
この残留ノｆターン１１０をマスクとして工、チャント
の異なるリアクティブイオンエツチング等によって溝部
１０５底部に露出するシリコン窒化膜１０７をエツチン
グ除去し、更にその下の第２下地酸化膜１０ｇを工、チ
ング除去した。この時、溝部１０５内の側壁には残留パ
ターン１１０が存在するため、誼溝部１０Ｓ内の側壁に
残存したシリコン窒化膜１０７′が少しの膜減りを招く
ことなく溝部１０５底部に開口部１１１が形成される。
また、基板１０１上の５ｔＯ２膜１０４はシリコン窒化
膜１０７をリアクティブイオンエツチングする際、エツ
チングマスクとして作用する（第３図（、）図示）。
膜１０７をリアクティブイオンエツチングする際、エツ
チングマスクとして作用する（第３図（、）図示）。
ＩＩＶ：Ｊ 次いで、リアクティブイオンエツチング
による汚染層（図示せず）を除去した後、多結晶シリコ
ンからなる残留ノ４ターン１１０と５ｔＯ２膜１０４を
工、チング除去した（第３図（、ｉ）図示）。
による汚染層（図示せず）を除去した後、多結晶シリコ
ンからなる残留ノ４ターン１１０と５ｔＯ２膜１０４を
工、チング除去した（第３図（、ｉ）図示）。
つづいて、熱酸化処理を施した。この時、酸化剤は溝部
１０５底部の開口部１１１から侵入し、該溝部１０５底
部のシリコン基板１０１に厚い酸化膜が形成されると共
に、残存シリコン窒化膜１０１′下の第２下地酸化膜ｌ
ａｇに沿うて酸化剤が侵入して酸化膜が形成され、とれ
に伴なって溝ｍ Ｊ ｏ ｔｔ側壁の残存シリコン窒化
膜１０１′が上方に押しやられ、最終的には溝部１０５
が酸化膜１１２で埋設された（第３図（、）図示）。ひ
きつづき、シリコン窒化膜１０３、残存シリコン窒化膜
１０〆及び基板１０１上の下地酸化膜１０２を工、チン
グすることによって酸イビ膜１１２で埋設された溝部１
０５からなる素子分離層１１３が基板１０．１表面に対
して平坦に形成された（第３図（ｆ）図示）。
１０５底部の開口部１１１から侵入し、該溝部１０５底
部のシリコン基板１０１に厚い酸化膜が形成されると共
に、残存シリコン窒化膜１０１′下の第２下地酸化膜ｌ
ａｇに沿うて酸化剤が侵入して酸化膜が形成され、とれ
に伴なって溝ｍ Ｊ ｏ ｔｔ側壁の残存シリコン窒化
膜１０１′が上方に押しやられ、最終的には溝部１０５
が酸化膜１１２で埋設された（第３図（、）図示）。ひ
きつづき、シリコン窒化膜１０３、残存シリコン窒化膜
１０〆及び基板１０１上の下地酸化膜１０２を工、チン
グすることによって酸イビ膜１１２で埋設された溝部１
０５からなる素子分離層１１３が基板１０．１表面に対
して平坦に形成された（第３図（ｆ）図示）。
鵠 次いで、素子分離層１１３で分離された島状のｐ型
シリコン基板１０１上に例えば厚さ６００〜ｉ ０００
Ｘの酸化膜を形成し、閾値制御のためのｐ型不純物、例
えばｌロンをイオン注入した後、多結晶シリコンからな
るｆ−）電極１１４を形成した。つづいて、ダート電極
１１４をマスクとして酸化膜を選択工、チングしてｒ−
）酸化膜１１５を形成し死後、全面にｎ型不純物、例え
ば砒素をイオン注入してソース、ドレインとしてのｎ型
領域１１６．１１７を形成した。ひきつづき、各種の熱
処理を施した後、全面Ｋ ＣＶＤ −８１０，膜１１８
を堆積し、コンタクトホールを開口し、金属配線１１９
゜１２０を形成してｎチャンネルＭＯ８）ツンジスタを
製造した（第３図（［）図示）。
シリコン基板１０１上に例えば厚さ６００〜ｉ ０００
Ｘの酸化膜を形成し、閾値制御のためのｐ型不純物、例
えばｌロンをイオン注入した後、多結晶シリコンからな
るｆ−）電極１１４を形成した。つづいて、ダート電極
１１４をマスクとして酸化膜を選択工、チングしてｒ−
）酸化膜１１５を形成し死後、全面にｎ型不純物、例え
ば砒素をイオン注入してソース、ドレインとしてのｎ型
領域１１６．１１７を形成した。ひきつづき、各種の熱
処理を施した後、全面Ｋ ＣＶＤ −８１０，膜１１８
を堆積し、コンタクトホールを開口し、金属配線１１９
゜１２０を形成してｎチャンネルＭＯ８）ツンジスタを
製造した（第３図（［）図示）。
本発明によれば、溝部１０Ｂ内の側壁に極薄い残存シリ
コン窒化膜１０１′を簡単に、Ｌかも正確に形成できる
ため、誼溝部１０５を埋設する酸化膜１１２の周囲のシ
リコン基板１０１には、熱ひずみによる結晶結陥の発生
が極めて少なく、シかもバード・ピークによる酸化膜１
１２の拡が９を極力押え、ノ臂ターン変換誤差の小さい
素子分離層１１３を形成できる。しかも従来方法の如く
、溝部にシリコン窒化膜によるオーバーハング構造を形
成しなくてもいかなる膜厚の残存シリコン窒化膜１０１
′でも膜減り無く、正確に形成できる。また、溝部１０
５がテーパ状に形成されても該溝部１０５の側壁に形成
する残留ノ臂ターン１１０の膜厚を大きくすることによ
って、該溝部１０Ｓ内の側壁には一正確に残存シリコン
窒化膜１０１′を形成できる。特に残留ノターン１１０
の膜厚コントロールは、残留ノ譬ターン用材料層である
多結晶シリコ／層１０８の堆積膜厚でほぼ決定されるた
め、任意に制御できる。さらに、本発明では、前記シリ
コン基板１０１０表面に発生するバード・ピークと欠陥
層の関係に非常に影替の大きい基板１０１上のシリコン
窒化膜１０３の膜厚を一定にフントロールできるため、
（従来方法においては溝部の底部にシリコン窒化膜を開
口する際、ウェハー内の均一化をはかるため多少オーバ
ーエツチングをするため、シリコン窒化膜も工。
コン窒化膜１０１′を簡単に、Ｌかも正確に形成できる
ため、誼溝部１０５を埋設する酸化膜１１２の周囲のシ
リコン基板１０１には、熱ひずみによる結晶結陥の発生
が極めて少なく、シかもバード・ピークによる酸化膜１
１２の拡が９を極力押え、ノ臂ターン変換誤差の小さい
素子分離層１１３を形成できる。しかも従来方法の如く
、溝部にシリコン窒化膜によるオーバーハング構造を形
成しなくてもいかなる膜厚の残存シリコン窒化膜１０１
′でも膜減り無く、正確に形成できる。また、溝部１０
５がテーパ状に形成されても該溝部１０５の側壁に形成
する残留ノ臂ターン１１０の膜厚を大きくすることによ
って、該溝部１０Ｓ内の側壁には一正確に残存シリコン
窒化膜１０１′を形成できる。特に残留ノターン１１０
の膜厚コントロールは、残留ノ譬ターン用材料層である
多結晶シリコ／層１０８の堆積膜厚でほぼ決定されるた
め、任意に制御できる。さらに、本発明では、前記シリ
コン基板１０１０表面に発生するバード・ピークと欠陥
層の関係に非常に影替の大きい基板１０１上のシリコン
窒化膜１０３の膜厚を一定にフントロールできるため、
（従来方法においては溝部の底部にシリコン窒化膜を開
口する際、ウェハー内の均一化をはかるため多少オーバ
ーエツチングをするため、シリコン窒化膜も工。
チングされ、膜厚が不均一に形成される）バード・ピー
クや、結晶欠陥の少ない素子分離層１１３が可能である
とともに、プロセス再現性に非常に優れている点も挙げ
られる。
クや、結晶欠陥の少ない素子分離層１１３が可能である
とともに、プロセス再現性に非常に優れている点も挙げ
られる。
なお、本発明方法においては素子分離層の形成に限らず
、ＭＤＳトランジスタのｅ−）電極に対してソース、ド
レイン領域を自己整合的に形成する場合やＩ２Ｌのコレ
クタ電極に対して自己整合的に開口する場合等圧も応用
できる。特に、残留／量ターン用材料層として不純物ド
ープ非単結晶シリコン中金属シリナイドを用％Ａた場合
、例えばＩＬで残留Δターンを接地電極配線、１＆）８
トランジスタではｒ−）電極配線や他の電極配線等に
利用できる。
、ＭＤＳトランジスタのｅ−）電極に対してソース、ド
レイン領域を自己整合的に形成する場合やＩ２Ｌのコレ
クタ電極に対して自己整合的に開口する場合等圧も応用
できる。特に、残留／量ターン用材料層として不純物ド
ープ非単結晶シリコン中金属シリナイドを用％Ａた場合
、例えばＩＬで残留Δターンを接地電極配線、１＆）８
トランジスタではｒ−）電極配線や他の電極配線等に
利用できる。
本発明方法によシ素子分離層を形成し九場合、ｎチャン
ネルｍ＆）８ ）ランジスタに限らず、ｐチャンネルＭ
ＯＢ ）ランジスタ、ＣＭＯＢ 、或いはパイ４−ラト
ランジスタ、ＩＬの製造等にも同４１１に適用で自る。
ネルｍ＆）８ ）ランジスタに限らず、ｐチャンネルＭ
ＯＢ ）ランジスタ、ＣＭＯＢ 、或いはパイ４−ラト
ランジスタ、ＩＬの製造等にも同４１１に適用で自る。
以上詳述した如く、本発明によれば素子分離層に応用し
た場合、ｔｆ＜クロンの素子分離層を形成でき、ひいて
は超微細化並びに高性能化を達成し得る牛導体装置を製
造できる等顕著な効果を及する。
た場合、ｔｆ＜クロンの素子分離層を形成でき、ひいて
は超微細化並びに高性能化を達成し得る牛導体装置を製
造できる等顕著な効果を及する。
第１図（、）〜（・）は従来法によるパイＩ−ラ集積回
路の素子分離工程を示す断面図、９２図（１）〜（ｄ）
は従来の改良され喪方法によるパイＩ−ツ集積回路の素
子分離工程を示す断面図、第３図（１）〜（−は本発明
の実施例におけるｎチャンネルＭＯ８集積回路の製造工
程を示す断面図である。 １０）・・・ｐ型シリコン基板、１ｏ２・・−第１下地
酸化膜、１０３，１０１・・・シリコン窒化膜、１０４
−８１０２膜、１０ Ｍ−・・溝部、Ｊ Ｏｇ ・・・
第２下地酸化膜、１０８・・・多結晶シリコン層、１０
９・・・ｐ十型反転防止層、１１０・・・残留ｉ４ター
ン、１１３・・・素子分離層、１１４・・・デート電極
、１１・５・・・ｒ−）酸化膜、１１６．１１’ｌ・・
・ｎ十型領域、１１９．１２０・・・金属配線 出願人代理人 弁理士 鈴 江 武 彦ｆ′ｏ
Ｄ
路の素子分離工程を示す断面図、９２図（１）〜（ｄ）
は従来の改良され喪方法によるパイＩ−ツ集積回路の素
子分離工程を示す断面図、第３図（１）〜（−は本発明
の実施例におけるｎチャンネルＭＯ８集積回路の製造工
程を示す断面図である。 １０）・・・ｐ型シリコン基板、１ｏ２・・−第１下地
酸化膜、１０３，１０１・・・シリコン窒化膜、１０４
−８１０２膜、１０ Ｍ−・・溝部、Ｊ Ｏｇ ・・・
第２下地酸化膜、１０８・・・多結晶シリコン層、１０
９・・・ｐ十型反転防止層、１１０・・・残留ｉ４ター
ン、１１３・・・素子分離層、１１４・・・デート電極
、１１・５・・・ｒ−）酸化膜、１１６．１１’ｌ・・
・ｎ十型領域、１１９．１２０・・・金属配線 出願人代理人 弁理士 鈴 江 武 彦ｆ′ｏ
Ｄ
Claims (8)
- （１） 半導体層もしくは半導体基板に溝部を形成す
る工程と、この溝部を含む半導体層もしくは半導体基板
上に第１絶縁膜を形成する工程と、少なくとも前記溝部
内の絶縁膜上に残留ノ々ターン用材料層を形成する工程
と、この材料層を異方性工、チングすることによって少
なくとも前記溝部内の側壁に残留パターンを形成する工
程と、この残留パターンをマスクとして前記絶縁膜を工
、チングすることによシ少なくとも前記溝部内の側壁に
絶縁膜を選択的に残存させる工程とを具備したことを特
徴とする半導体装置の製造方法。 - （２）半導体層もしくは半導体基板にその表面に第２絶
縁膜が存在する状態で溝部を形成する工程と、この溝部
を含む第２絶縁膜上に第１絶縁膜を形成する工程と、少
なくとも前記溝部内の第１絶縁膜上に残留ノ臂ターン用
材料層を形成する工程と、この材料層を異方性工、チン
グすることによって、少なくとも前記溝部内の側壁に残
留・臂ターンを形成する工程と、この残留・やターンを
マスクとして前記第１絶縁膜をエツチングすることによ
り少なくとも１つ以上の溝部底部を核ツヤターンに対し
て自己整合的に開口する工程と、前記残留ノ々ターンを
除去した後開口部から露出する半導体層もしくは半導体
基板を選択的に熱酸化処理する工程とによって、前記溝
部を酸化物で埋設することを特徴とする特許請求の範囲
第１項記載の半導体装置の製造方法。 - （３）酸化物で埋設された溝部を素子分離として利用す
ることを特徴とする特許請求の範囲第２項記載の半導体
装置の製造方法。 - （４）第１絶縁膜および第２絶縁膜が、耐酸化性絶縁膜
であることを特徴とする特許請求範囲第１項又は第２項
記載の半導体装置の製造方法。 - （５）第２絶縁膜が、少なくとも気相成長された耐酸化
性絶縁膜と、ＣｖＤ酸化膜の２層構造であることを特徴
とする特許請求範囲第１項乃至第３項いずれか記載の半
導体装置の製造方法。 - （６） 残留ツタターン用材料層が、非単結晶半導体層
であることを特徴とする特許請求範囲第１項、又は第２
項記載の半導体装置の製造方法。 - （７） 残留・譬ターン用材料層が、ｎ型またはｐ型
不純物源をドープした非単結晶半導体層か、あるいはメ
タルシリサイド層のいずれかであることを特徴とする特
許請求範囲第６項記載の半導体装置の製造方法。 - （８） 残存・臂ターン用材料層が、気相成長で形成
し九〇ＶＤ酸化層であることを特徴とする特許請求範囲
第１項又は第２項記載の半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15127881A JPS5852845A (ja) | 1981-09-24 | 1981-09-24 | 半導体装置の製造方法 |
| DE8282301254T DE3265339D1 (en) | 1981-03-20 | 1982-03-11 | Method for manufacturing semiconductor device |
| EP82301254A EP0061855B1 (en) | 1981-03-20 | 1982-03-11 | Method for manufacturing semiconductor device |
| US06/359,485 US4471525A (en) | 1981-03-20 | 1982-03-18 | Method for manufacturing semiconductor device utilizing two-step etch and selective oxidation to form isolation regions |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15127881A JPS5852845A (ja) | 1981-09-24 | 1981-09-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5852845A true JPS5852845A (ja) | 1983-03-29 |
Family
ID=15515178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15127881A Pending JPS5852845A (ja) | 1981-03-20 | 1981-09-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5852845A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60136370A (ja) * | 1983-12-26 | 1985-07-19 | Toshiba Corp | 半導体装置 |
| JPS60209306A (ja) * | 1984-03-31 | 1985-10-21 | Sumitomo Rubber Ind Ltd | タイヤ中子保持用弾性リング |
-
1981
- 1981-09-24 JP JP15127881A patent/JPS5852845A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60136370A (ja) * | 1983-12-26 | 1985-07-19 | Toshiba Corp | 半導体装置 |
| JPH0586667B2 (ja) * | 1983-12-26 | 1993-12-13 | Tokyo Shibaura Electric Co | |
| JPS60209306A (ja) * | 1984-03-31 | 1985-10-21 | Sumitomo Rubber Ind Ltd | タイヤ中子保持用弾性リング |
| JPH0438603B2 (ja) * | 1984-03-31 | 1992-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3029653B2 (ja) | 半導体装置の製造方法 | |
| US4521448A (en) | Method of manufacturing semiconductor device | |
| US4830972A (en) | Method of manufacturing bipolar transistor | |
| JPS63234534A (ja) | 半導体素子の製造方法 | |
| JPH03178135A (ja) | 絶縁ゲート電界効果トランジスタ製造方法 | |
| JPH05206451A (ja) | Ｍｏｓｆｅｔおよびその製造方法 | |
| JPH0851144A (ja) | 半導体集積回路の一部の構成体及びその製造方法 | |
| JPH06163532A (ja) | 半導体素子分離方法 | |
| US5115296A (en) | Preferential oxidization self-aligned contact technology | |
| JPH05166835A (ja) | 自己整合ポリシリコン接触 | |
| JPS60194570A (ja) | 半導体装置の製造方法 | |
| US5567639A (en) | Method of forming a stack capacitor of fin structure for DRAM cell | |
| JPS5852845A (ja) | 半導体装置の製造方法 | |
| JPS62194673A (ja) | 半導体装置の製造方法 | |
| JPS5856436A (ja) | 半導体装置の製造方法 | |
| EP0293588B1 (en) | Pedestal transistors and method of production thereof | |
| US4988633A (en) | Method of manufacturing a semiconductor Bi-CMOS device | |
| US6291330B1 (en) | Method of fabricating gate structure to reduce stress production | |
| JPH07297275A (ja) | 半導体装置の製造方法 | |
| JPH11330281A (ja) | バイポ―ラ及びｂｉｃｍｏｓデバイスの作製プロセス | |
| JPS63275181A (ja) | 半導体装置の製造方法 | |
| JPS62224077A (ja) | 半導体集積回路装置 | |
| JP2870757B2 (ja) | Ｍｉｓ型トランジスタの製造方法 | |
| JP3373839B2 (ja) | 半導体装置 | |
| JPH0547980B2 (ja) |