JPS62194673A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62194673A JPS62194673A JP61036822A JP3682286A JPS62194673A JP S62194673 A JPS62194673 A JP S62194673A JP 61036822 A JP61036822 A JP 61036822A JP 3682286 A JP3682286 A JP 3682286A JP S62194673 A JPS62194673 A JP S62194673A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline silicon
- emitter
- base
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要］
多結晶シリコン膜からなるベース引出し電極を形成し、
ベース・エミッタの配置を自己整合的に形成する半導体
装置の製造方法であって、まず、ノンドープ多結晶シリ
コン膜を被着して、次に、ドープ多結晶シリコン膜から
なるエミッ゛り電極とノンドープ多結晶シリコン膜から
なるベース引出し電極を形成する。次いで、熱酸化によ
り全面に酸化シリコン膜を形成し、更に、コントロール
エツチングして、エミッタ電極の周囲にのみ酸化シリコ
ン膜を残存させる。次いで、ドープ多結晶シリコン膜か
らなるベース引出し電極を形成し、更に、全面に金属膜
を被着し、次に、熱処理して金属シリサイド膜にし、シ
リサイド化されていない金属膜部分を除去する。
ベース・エミッタの配置を自己整合的に形成する半導体
装置の製造方法であって、まず、ノンドープ多結晶シリ
コン膜を被着して、次に、ドープ多結晶シリコン膜から
なるエミッ゛り電極とノンドープ多結晶シリコン膜から
なるベース引出し電極を形成する。次いで、熱酸化によ
り全面に酸化シリコン膜を形成し、更に、コントロール
エツチングして、エミッタ電極の周囲にのみ酸化シリコ
ン膜を残存させる。次いで、ドープ多結晶シリコン膜か
らなるベース引出し電極を形成し、更に、全面に金属膜
を被着し、次に、熱処理して金属シリサイド膜にし、シ
リサイド化されていない金属膜部分を除去する。
、このような形成方法を採れば、形成が容易となり、且
つ、作成した半導体装置は性能・品質が改善される。
つ、作成した半導体装置は性能・品質が改善される。
［産業上の利用分野〕
本発明は半導体装置の製造方法に係り、そのうち、多結
晶シリコン膜からなるベース引出し電極を設け、ベース
・エミッタの配置を自己整合的に形成する製造方法の改
善に関する。
晶シリコン膜からなるベース引出し電極を設け、ベース
・エミッタの配置を自己整合的に形成する製造方法の改
善に関する。
最近におけるＩＣ，ＬＳＩなど半導体装置の発展は非常
に目覚ましく、それはすべて高集積化。
に目覚ましく、それはすべて高集積化。
高性能化する方向に技術が１んでいるが、これは微細化
する程、高速に動作する利点があるからである。
する程、高速に動作する利点があるからである。
従って、半導体装置では、微細化するための自己整合（
セルファライン： ５ｅｌｆ Ａｌｉｇｎ）方式の製造
方法が汎用されており、そのようなセルファライン方式
の製造方法のうち、多結晶シリコン膜からなるベース引
出し電極を設けて、ベース・エミッタの配置をセルファ
ラインで形成する製造方法が知られている。
セルファライン： ５ｅｌｆ Ａｌｉｇｎ）方式の製造
方法が汎用されており、そのようなセルファライン方式
の製造方法のうち、多結晶シリコン膜からなるベース引
出し電極を設けて、ベース・エミッタの配置をセルファ
ラインで形成する製造方法が知られている。
しかし、このようなセルファライン方式の製造方法は微
妙な調整を伴う工程を含むことが多く、それらの工程を
回避した形成方法が望ましい。
妙な調整を伴う工程を含むことが多く、それらの工程を
回避した形成方法が望ましい。
［従来の技術］
第２図は多結晶シリコン膜からなるベース引出し電極を
設けて、ベース・エミッタを自己整合的に形成した構造
のバイポーラトランジスタ（以下にセルファライントラ
ンジスタと略称する）の概要断面図を示しており、１は
ｐ型シリコン基板。
設けて、ベース・エミッタを自己整合的に形成した構造
のバイポーラトランジスタ（以下にセルファライントラ
ンジスタと略称する）の概要断面図を示しており、１は
ｐ型シリコン基板。
２はフィールド絶縁膜、３はｎ型コレクタ領域。
４はｐ型ベース領域、５はｎ型エミッタ領域、６は多結
晶シリコン膜からなるベース引出し電極。
晶シリコン膜からなるベース引出し電極。
７はコレクタコンタクト電極、８はベース電極。
９はエミッタ電極、１０は酸化シリコン（Ｓｉ（ｈ）膜
である。
である。
このような構造のトランジスタは、ベース引出し電極６
の表面に形成した酸化シリコン（Ｓｉ０２）膜からなる
薄い絶縁膜を介して、エミッタ電極が設けられており、
ベース・エミッタの配置が自己整合的に形成されるため
、極めて微細化できる構造で、例えば、ベース幅３μｍ
、エミッタ幅１μｍ程度と微細に形成できるメリットが
ある。
の表面に形成した酸化シリコン（Ｓｉ０２）膜からなる
薄い絶縁膜を介して、エミッタ電極が設けられており、
ベース・エミッタの配置が自己整合的に形成されるため
、極めて微細化できる構造で、例えば、ベース幅３μｍ
、エミッタ幅１μｍ程度と微細に形成できるメリットが
ある。
このようなセルファライントランジスタの形成工程順断
面図を第３図（ａ）〜（ｄ）に示しており、同図は第２
図に示した断面図のベース・エミッタ領域のみを拡大図
示した断面図である。
面図を第３図（ａ）〜（ｄ）に示しており、同図は第２
図に示した断面図のベース・エミッタ領域のみを拡大図
示した断面図である。
その形成概要を説明すると、公知の製法でｐ型シリコン
基板ｌに埋没領域とエピタキシャル成長層からなるｎ型
コレクタ領域３を形成した後、同図（ａ）に示すように
、窒化シリコン膜１１をマスクにして、所謂ＬＯＣＯＳ
法でフィールド絶縁膜（Ｓｉ０２膜）２を形成する。
基板ｌに埋没領域とエピタキシャル成長層からなるｎ型
コレクタ領域３を形成した後、同図（ａ）に示すように
、窒化シリコン膜１１をマスクにして、所謂ＬＯＣＯＳ
法でフィールド絶縁膜（Ｓｉ０２膜）２を形成する。
次いで、第３図（ｂ）に示すように、マスクを除去した
後、露出したシリコン領域（コレクタ領域）３に硼素を
ドープした多結晶シリコン膜を被着し、これをリソグラ
フィ技術を用いてパターンニングして、図のようなｐ型
にドープしたペニス引出し電極６を形成する。なお、こ
こで、硼素をドープした多結晶シリコン膜を被着する代
わりに、被着した多結晶シリコン膜に硼素イオンを注入
してｐ型にしてもよい。
後、露出したシリコン領域（コレクタ領域）３に硼素を
ドープした多結晶シリコン膜を被着し、これをリソグラ
フィ技術を用いてパターンニングして、図のようなｐ型
にドープしたペニス引出し電極６を形成する。なお、こ
こで、硼素をドープした多結晶シリコン膜を被着する代
わりに、被着した多結晶シリコン膜に硼素イオンを注入
してｐ型にしてもよい。
次いで、第３図（Ｃ）に示すように、高温酸化雰囲気中
で熱処理して、ベース引出し電極４の表面を酸化して膜
厚３０００人程度の５ｉ０２膜１０を形成し、同時に、
ベース引出し電極６から硼素をシリコン領域に拡散して
、ｐ型の外部ベース領域４ａを画定する。
で熱処理して、ベース引出し電極４の表面を酸化して膜
厚３０００人程度の５ｉ０２膜１０を形成し、同時に、
ベース引出し電極６から硼素をシリコン領域に拡散して
、ｐ型の外部ベース領域４ａを画定する。
次いで、第３図（ｄ）に示すように、その上面から硼素
イオンを注入して、ベース引出し電極６の中央のシリコ
ン領域（エミッタ形成予定領域）にｐ型の硼素を含有さ
せ、更に、その上に砒素をドープした多結晶シリコン膜
を被着し、これをパターンニングしてエミッタ電極９と
した後、熱処理してｐ型の内部ベース領域４ｂとｎ型エ
ミッタ領域５を画定する。
イオンを注入して、ベース引出し電極６の中央のシリコ
ン領域（エミッタ形成予定領域）にｐ型の硼素を含有さ
せ、更に、その上に砒素をドープした多結晶シリコン膜
を被着し、これをパターンニングしてエミッタ電極９と
した後、熱処理してｐ型の内部ベース領域４ｂとｎ型エ
ミッタ領域５を画定する。
以上が従来から実施されているセルファライントランジ
スタの製造方法の概要である。
スタの製造方法の概要である。
［発明が解決しようとする問題点］
ところで、上記のような形成方法でセルファライントラ
ンジスタを形成する場合、次のような問題点がある。
ンジスタを形成する場合、次のような問題点がある。
それは、第３図（ｂｌで説明した多結晶シリコン膜を被
着し、これをパターンニングして、ｐ型ベース引出し電
極６を形成する工程に関係しており、そのｐ型ドープの
多結晶シリコン膜をパターンニングする際、そのエツチ
ング制御が大変能しいと云う問題である。即ち、この工
程で中央のエミッタ形成予定領域を精度良くエツチング
して窓開けすることが重要になるが、多結晶シリコン膜
とシリコン領域とが同じシリコンであるから、工・ノチ
ング終点のコントロールが難しくて、過度にエツチング
が進むと、エミッタ形成予定領域のシリコン領域をエツ
チングして、その表面にダメージ（損傷）を与える。ま
た、側面のベース引出し電極６の多結晶シリコン膜がオ
ーバーエツチングされて、幅が変動することになる。そ
うすれば、エミッタ領域の幅・深さが一定せずに、トラ
ンジスタ特性が一定しなくなる。
着し、これをパターンニングして、ｐ型ベース引出し電
極６を形成する工程に関係しており、そのｐ型ドープの
多結晶シリコン膜をパターンニングする際、そのエツチ
ング制御が大変能しいと云う問題である。即ち、この工
程で中央のエミッタ形成予定領域を精度良くエツチング
して窓開けすることが重要になるが、多結晶シリコン膜
とシリコン領域とが同じシリコンであるから、工・ノチ
ング終点のコントロールが難しくて、過度にエツチング
が進むと、エミッタ形成予定領域のシリコン領域をエツ
チングして、その表面にダメージ（損傷）を与える。ま
た、側面のベース引出し電極６の多結晶シリコン膜がオ
ーバーエツチングされて、幅が変動することになる。そ
うすれば、エミッタ領域の幅・深さが一定せずに、トラ
ンジスタ特性が一定しなくなる。
一方、エツチングが不足すれば、エミッタ形成予定領域
にｐ型にドープした多結晶シリコン膜が残存して、トラ
ンジスタの形成が不能になる。
にｐ型にドープした多結晶シリコン膜が残存して、トラ
ンジスタの形成が不能になる。
従って、上記した従来の形成方法では、エミッタ形成予
定領域にダメージを与える問題は回避することが難しい
と云う欠点があり、本発明はこのような欠点を除去して
、且つ、制御が簡単で作成の容易な形成方法を提案する
ものである。
定領域にダメージを与える問題は回避することが難しい
と云う欠点があり、本発明はこのような欠点を除去して
、且つ、制御が簡単で作成の容易な形成方法を提案する
ものである。
［問題点を解決するための手段］
その目的は、内部ベースを形成し、全面にノンドープ多
結晶シリコン膜を被着して、更に、エミッタ形成予定領
域上の該多結晶シリコン膜に一導電性不純物イオンを注
入し、該ドープ多結晶シリコン膜および前記ノンドープ
多結晶シリコン膜をパターンニングしてそれぞれエミッ
タ電極およびベース引出し電極に形成する工程、次いで
、熱酸化により全面に酸化シリコン膜を形成し、更に、
コントロールエツチングして、前記エミッタ電極の周囲
にのみ酸化シリコン膜を残存させる工程、次いで、前記
ノンドープ多結晶シリコン膜からなるベース引出し電極
に異種導電性不純物イオンを注入した後、前記エミッタ
電極とベース引出し電極との間隙を含む全面に金属膜を
被着し、熱処理して金属シリサイド膜を形成し、シリサ
イド化されていない金属膜を除去する工程が含まれる半
導体装置の製造方法によって達成される。
結晶シリコン膜を被着して、更に、エミッタ形成予定領
域上の該多結晶シリコン膜に一導電性不純物イオンを注
入し、該ドープ多結晶シリコン膜および前記ノンドープ
多結晶シリコン膜をパターンニングしてそれぞれエミッ
タ電極およびベース引出し電極に形成する工程、次いで
、熱酸化により全面に酸化シリコン膜を形成し、更に、
コントロールエツチングして、前記エミッタ電極の周囲
にのみ酸化シリコン膜を残存させる工程、次いで、前記
ノンドープ多結晶シリコン膜からなるベース引出し電極
に異種導電性不純物イオンを注入した後、前記エミッタ
電極とベース引出し電極との間隙を含む全面に金属膜を
被着し、熱処理して金属シリサイド膜を形成し、シリサ
イド化されていない金属膜を除去する工程が含まれる半
導体装置の製造方法によって達成される。
［作用］
即ち、本発明は、全面にノンドープ多結晶シリコン膜を
被着し、次に、ドープ多結晶シリコン膜からなるエミッ
タ電極とノンドープ多結晶シリコン膜からなるベース引
出し電極を形成し、次いで、高温酸化して全面に酸化シ
リコン膜を形成する。
被着し、次に、ドープ多結晶シリコン膜からなるエミッ
タ電極とノンドープ多結晶シリコン膜からなるベース引
出し電極を形成し、次いで、高温酸化して全面に酸化シ
リコン膜を形成する。
その酸化シリコン膜をコントロールエツチングして、酸
化レートの差を利用し、エミッタ電極の周囲にのみ酸化
シリコン膜を残存させる。次いで、ベース引出し電極に
ドープした後、全面に金属膜を被着し、次に、熱処理し
て金属シリサイド化し、シリサイド化していない金属膜
部分を除去する。
化レートの差を利用し、エミッタ電極の周囲にのみ酸化
シリコン膜を残存させる。次いで、ベース引出し電極に
ドープした後、全面に金属膜を被着し、次に、熱処理し
て金属シリサイド化し、シリサイド化していない金属膜
部分を除去する。
このような形成方法は、微妙なエツチング制御が必要な
く、形成が容易で、且つ、エミッタ領域にダメージを与
えない形成方法である。
く、形成が容易で、且つ、エミッタ領域にダメージを与
えない形成方法である。
［実施例］
以下、図面を参照して実施例によって詳細に説明する。
第１図（ａ）〜（１）は本発明にかかるセルファライン
トランジスタの形成工程順断面図を示しており、その形
成工程を順を追って説明すると、まず、従来法と同様に
ｐ型シリコン基板１にｎ型コレクタ領域３を形成した後
、同図（ａｌに示すように、窒化シリコン膜１１をマス
クにして、ＬＯＣＯＳ法でフィールド絶縁膜２を形成す
る。
トランジスタの形成工程順断面図を示しており、その形
成工程を順を追って説明すると、まず、従来法と同様に
ｐ型シリコン基板１にｎ型コレクタ領域３を形成した後
、同図（ａｌに示すように、窒化シリコン膜１１をマス
クにして、ＬＯＣＯＳ法でフィールド絶縁膜２を形成す
る。
次いで、第１図（ｂ）に示すように、窒化シリコン膜１
１を除いた後、薄い５ｉ０２膜２１を通して硼素イオン
を注入して内部ベース領域となるｐ型の硼素を含有（内
部ベース形成）させる。
１を除いた後、薄い５ｉ０２膜２１を通して硼素イオン
を注入して内部ベース領域となるｐ型の硼素を含有（内
部ベース形成）させる。
次いで、第１図（Ｃ）に示すように、５ｉ０２膜２１を
除去して、全面にノンドープの多結晶シリコン膜２２を
被着する。
除去して、全面にノンドープの多結晶シリコン膜２２を
被着する。
次いで、第１図ｆｄ）に示すように、エミッタ形成予定
領域上のノンドープ多結晶シリコン膜に砒素イオンを注
入し、その多結晶シリコン膜全体をパターンニングして
、砒素ドープ多結晶シリコン膜からなるエミッタ電極２
２゛と、ノンド・−ブ多結晶シリコン膜からなるベース
引出し電極２２″を形成する。
領域上のノンドープ多結晶シリコン膜に砒素イオンを注
入し、その多結晶シリコン膜全体をパターンニングして
、砒素ドープ多結晶シリコン膜からなるエミッタ電極２
２゛と、ノンド・−ブ多結晶シリコン膜からなるベース
引出し電極２２″を形成する。
次いで、第１図（ｅｌに示すように、８００℃程度の温
度で熱酸化して、エミッタ電極２２°とベース引出し電
極２２″の表面およびシリコン領域（コレクタ９Ｍ域）
３上ニＳ ｉＯ２膜２３°、 ２３”、 ２３を形成す
る。この時、酸化レートが異なり、砒素ドープ多結晶シ
リコン膜からなるエミッタ電極２２′の表面上の５ｔ０
２膜２３°は厚く形成され、ノンドープ多結晶シリコン
膜からなるベース引出し電極２２１′の表面上の５ｉ０
２膜２３″とシリコン領域上のＳ＋０２膜２３は薄く形
成される。且つ、この熱酸化によって、内部ベース領域
２４とエミッタ領域２５が形成され、そのエミッタ領域
２５はエミッタ電極２２′から拡散して形成される。
度で熱酸化して、エミッタ電極２２°とベース引出し電
極２２″の表面およびシリコン領域（コレクタ９Ｍ域）
３上ニＳ ｉＯ２膜２３°、 ２３”、 ２３を形成す
る。この時、酸化レートが異なり、砒素ドープ多結晶シ
リコン膜からなるエミッタ電極２２′の表面上の５ｔ０
２膜２３°は厚く形成され、ノンドープ多結晶シリコン
膜からなるベース引出し電極２２１′の表面上の５ｉ０
２膜２３″とシリコン領域上のＳ＋０２膜２３は薄く形
成される。且つ、この熱酸化によって、内部ベース領域
２４とエミッタ領域２５が形成され、そのエミッタ領域
２５はエミッタ電極２２′から拡散して形成される。
次いで、第１図（ｆ）に示すように、その５ｉ０２膜２
３’ 、 ２３”、 ２３をコントロールエツチングし
て、薄い膜厚の５ｉ０２膜２３”、２３を全部除去し、
エミッタ電極の周囲の５ｉ０２膜２３°のみを残存させ
る。
３’ 、 ２３”、 ２３をコントロールエツチングし
て、薄い膜厚の５ｉ０２膜２３”、２３を全部除去し、
エミッタ電極の周囲の５ｉ０２膜２３°のみを残存させ
る。
次いで、第１図（沿に示すように、露出したベース引出
し電極２２′２に硼素イオンを注入した後、表面にモリ
ブデン膜２６を被着する。なお、被着膜はモリブデンに
限らず、タングステンその他のシリサイド化される金属
膜を被着しても良い。
し電極２２′２に硼素イオンを注入した後、表面にモリ
ブデン膜２６を被着する。なお、被着膜はモリブデンに
限らず、タングステンその他のシリサイド化される金属
膜を被着しても良い。
次いで、第１図（ｈ）に示すように、熱処理してモリブ
デン膜２６をシリサイド化し、モリブデンシリサイド膜
２６”を形成して、シリサイド化していないモリブデン
膜２６をエツチング除去する。即ち、燐酸系の液でエツ
チングすると、モリブデン膜２６を除去して、モリブデ
ンシリサイドＩＩ！２６ ’を残存させることができる
。そうすると、図示のようにエミッタ電極２２“とベー
ス引出し電ｉ２２”との間隙のシリコン領域３およびベ
ース引出し電極２２″の上に、モリブデンシリサイド膜
２６’が残存する。
デン膜２６をシリサイド化し、モリブデンシリサイド膜
２６”を形成して、シリサイド化していないモリブデン
膜２６をエツチング除去する。即ち、燐酸系の液でエツ
チングすると、モリブデン膜２６を除去して、モリブデ
ンシリサイドＩＩ！２６ ’を残存させることができる
。そうすると、図示のようにエミッタ電極２２“とベー
ス引出し電ｉ２２”との間隙のシリコン領域３およびベ
ース引出し電極２２″の上に、モリブデンシリサイド膜
２６’が残存する。
次いで、第１図（１）に示すように、上面に５ｉ０２膜
２７を気相成長し、これに窓開けしてエミッタ配線２８
およびベース電極２９を形成する。また、この時、図示
していないコレクタコンタクト電極も形成され、且つ、
この５ｉ０２膜２７の形成時およびその後のベース・エ
ミッタのドライブインの際の熱処理によって、エミッタ
領域２５．内部ベース°領域２４、外部ベース領域３０
が画定される。
２７を気相成長し、これに窓開けしてエミッタ配線２８
およびベース電極２９を形成する。また、この時、図示
していないコレクタコンタクト電極も形成され、且つ、
この５ｉ０２膜２７の形成時およびその後のベース・エ
ミッタのドライブインの際の熱処理によって、エミッタ
領域２５．内部ベース°領域２４、外部ベース領域３０
が画定される。
上記が本発明にかかるセルファライントランジスタの形
成方法の概要で、従来法はベース引出し電極を最初に形
成し、次に、エミッタ電極を形成していたが、本発明に
かかる形成法は両電極を同時に形成する方法と云える。
成方法の概要で、従来法はベース引出し電極を最初に形
成し、次に、エミッタ電極を形成していたが、本発明に
かかる形成法は両電極を同時に形成する方法と云える。
このようにすれば、微妙なエツチング制御が不要になっ
て、形成が容易になり、且つ、エミッタ領域にダメージ
を与えることがなく、トランジスタの動作特性が安定す
る。また、ベース引出し電極とエミッタ電極との間は金
属シリサイド膜が形成されるため、従来と同様にベース
・エミッタの配置はセルファラインで形成され、ベース
抵抗（ｒｂｒ）およびコレククベース間容！（ＣＣＢ）
が減少して、特に、ベース抵抗は従来に比べて、多結晶
シリコン膜と金属膜との抵抗差分だけ小さくなる。
て、形成が容易になり、且つ、エミッタ領域にダメージ
を与えることがなく、トランジスタの動作特性が安定す
る。また、ベース引出し電極とエミッタ電極との間は金
属シリサイド膜が形成されるため、従来と同様にベース
・エミッタの配置はセルファラインで形成され、ベース
抵抗（ｒｂｒ）およびコレククベース間容！（ＣＣＢ）
が減少して、特に、ベース抵抗は従来に比べて、多結晶
シリコン膜と金属膜との抵抗差分だけ小さくなる。
従って、本発明にかかる形成方法は作成が容易で、且つ
、作成した半導体装置は一層高性能化・高品質化される
方法である。
、作成した半導体装置は一層高性能化・高品質化される
方法である。
［発明の効果］
以上の説明から明らかなように、本発明にかかるセルフ
ァライントランジスタの形成方法によれば、ｒｃの性能
・品質が向上し、且つ、形成が容易になるものである。
ァライントランジスタの形成方法によれば、ｒｃの性能
・品質が向上し、且つ、形成が容易になるものである。
第１図（ａ）〜（１）は本発明にかかる形成工程順断面
図、第２図は従来のセルファライントランジスタの断面
図、 第３図（ａｌ〜（ｄｌは従来の形成工程順断面図である
。 図において、 １はｐ型シリコン基板、２はフィールド絶縁膜、３はｎ
型コレクク領域、４はｐ型ベース領域、４ａ、 ３０は
外部ベース領域、 ４ｂ、 ２４は内部ベース領域、 ５．２５はｎ型エミッタ領域、 ６．２２”は多結晶シリコン膜からなるベース引出し電
極、 ７はコレクタコンタクト電極、 ８．２９はベース電極、 ９．２２’はエミッタ電極１
０、２１．２３．２３ ’ 、 ２３” 、 ２７は５
ｉ０２膜、１１は窒化シリコン膜、 ２６はモリブデン
膜、２６“はモリブデンシリサイド膜、 ２８はエミッタ配線 を示している。 第 １ 図 １１ 〜
−〇 − イ是Ｊヒめ一ビル７ヱライ外ランシ”ズＦ ４ ｔｆｆ
ａ ｆｆｉゴ第 ２ 図 りを未ノ１コル１？う’＋＞１−”’ｙ＞；’ｎｔｐｒ
カ５１：ＣＸ、ｒ＃ｆｐ／Ｑ＠ａＩ ３ 図 ０ジＥっでルファライントラル°゛スタの形１に１半ｉ
ｐｔ垂図第３図
図、第２図は従来のセルファライントランジスタの断面
図、 第３図（ａｌ〜（ｄｌは従来の形成工程順断面図である
。 図において、 １はｐ型シリコン基板、２はフィールド絶縁膜、３はｎ
型コレクク領域、４はｐ型ベース領域、４ａ、 ３０は
外部ベース領域、 ４ｂ、 ２４は内部ベース領域、 ５．２５はｎ型エミッタ領域、 ６．２２”は多結晶シリコン膜からなるベース引出し電
極、 ７はコレクタコンタクト電極、 ８．２９はベース電極、 ９．２２’はエミッタ電極１
０、２１．２３．２３ ’ 、 ２３” 、 ２７は５
ｉ０２膜、１１は窒化シリコン膜、 ２６はモリブデン
膜、２６“はモリブデンシリサイド膜、 ２８はエミッタ配線 を示している。 第 １ 図 １１ 〜
−〇 − イ是Ｊヒめ一ビル７ヱライ外ランシ”ズＦ ４ ｔｆｆ
ａ ｆｆｉゴ第 ２ 図 りを未ノ１コル１？う’＋＞１−”’ｙ＞；’ｎｔｐｒ
カ５１：ＣＸ、ｒ＃ｆｐ／Ｑ＠ａＩ ３ 図 ０ジＥっでルファライントラル°゛スタの形１に１半ｉ
ｐｔ垂図第３図
Claims (1)
- 【特許請求の範囲】 多結晶シリコン膜からなるベース引出し電極を設け、エ
ミッタ・ベース間を自己整合的に形成する構造の半導体
装置の製造方法であつて、 内部ベースを形成し、全面にノンドープ多結晶シリコン
膜を被着して、更に、エミッタ形成予定領域上の該多結
晶シリコン膜に一導電性不純物イオンを注入し、該ドー
プ多結晶シリコン膜および前記ノンドープ多結晶シリコ
ン膜をパターンニングしてそれぞれエミッタ電極および
ベース引出し電極に形成する工程、 次いで、熱酸化により全面に酸化シリコン膜を形成し、
更に、コントロールエッチングして、前記エミッタ電極
の周囲にのみ酸化シリコン膜を残存させる工程、 次いで、前記ノンドープ多結晶シリコン膜からなるベー
ス引出し電極に異種導電性不純物イオンを注入した後、
前記エミッタ電極とベース引出し電極との間隙を含む全
面に金属膜を被着し、熱処理して金属シリサイド膜を形
成し、シリサイド化されていない金属膜を除去する工程
が含まれてなることを特徴とする半導体装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61036822A JPS62194673A (ja) | 1986-02-20 | 1986-02-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61036822A JPS62194673A (ja) | 1986-02-20 | 1986-02-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62194673A true JPS62194673A (ja) | 1987-08-27 |
Family
ID=12480446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61036822A Pending JPS62194673A (ja) | 1986-02-20 | 1986-02-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62194673A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6410667A (en) * | 1987-07-02 | 1989-01-13 | Sony Corp | Manufacture of bipolar transistor |
| JP2001338929A (ja) * | 2000-05-26 | 2001-12-07 | Sony Corp | 半導体装置およびその製造方法 |
| WO2015028886A3 (en) * | 2013-08-27 | 2015-05-14 | Quantum Biosystems Inc. | Nano-gap electrode and methods for manufacturing same |
| US10202644B2 (en) | 2010-03-03 | 2019-02-12 | Quantum Biosystems Inc. | Method and device for identifying nucleotide, and method and device for determining nucleotide sequence of polynucleotide |
| US10261066B2 (en) | 2013-10-16 | 2019-04-16 | Quantum Biosystems Inc. | Nano-gap electrode pair and method of manufacturing same |
| US10413903B2 (en) | 2014-05-08 | 2019-09-17 | Osaka University | Devices, systems and methods for linearization of polymers |
| US10438811B1 (en) | 2014-04-15 | 2019-10-08 | Quantum Biosystems Inc. | Methods for forming nano-gap electrodes for use in nanosensors |
| US10557167B2 (en) | 2013-09-18 | 2020-02-11 | Quantum Biosystems Inc. | Biomolecule sequencing devices, systems and methods |
| US12091712B2 (en) | 2016-04-27 | 2024-09-17 | Illumina Cambridge, Ltd. | Systems and methods for measurement and sequencing of bio-molecules |
-
1986
- 1986-02-20 JP JP61036822A patent/JPS62194673A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6410667A (en) * | 1987-07-02 | 1989-01-13 | Sony Corp | Manufacture of bipolar transistor |
| JP2001338929A (ja) * | 2000-05-26 | 2001-12-07 | Sony Corp | 半導体装置およびその製造方法 |
| US10202644B2 (en) | 2010-03-03 | 2019-02-12 | Quantum Biosystems Inc. | Method and device for identifying nucleotide, and method and device for determining nucleotide sequence of polynucleotide |
| US10876159B2 (en) | 2010-03-03 | 2020-12-29 | Quantum Biosystems Inc. | Method and device for identifying nucleotide, and method and device for determining nucleotide sequence of polynucleotide |
| WO2015028886A3 (en) * | 2013-08-27 | 2015-05-14 | Quantum Biosystems Inc. | Nano-gap electrode and methods for manufacturing same |
| US10557167B2 (en) | 2013-09-18 | 2020-02-11 | Quantum Biosystems Inc. | Biomolecule sequencing devices, systems and methods |
| US10261066B2 (en) | 2013-10-16 | 2019-04-16 | Quantum Biosystems Inc. | Nano-gap electrode pair and method of manufacturing same |
| US10466228B2 (en) | 2013-10-16 | 2019-11-05 | Quantum Biosystems Inc. | Nano-gap electrode pair and method of manufacturing same |
| US10438811B1 (en) | 2014-04-15 | 2019-10-08 | Quantum Biosystems Inc. | Methods for forming nano-gap electrodes for use in nanosensors |
| US10413903B2 (en) | 2014-05-08 | 2019-09-17 | Osaka University | Devices, systems and methods for linearization of polymers |
| US12091712B2 (en) | 2016-04-27 | 2024-09-17 | Illumina Cambridge, Ltd. | Systems and methods for measurement and sequencing of bio-molecules |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2746225B2 (ja) | 半導体装置及びその製造方法 | |
| JP2812811B2 (ja) | 半導体装置のフィールド酸化膜形成方法 | |
| JPH01124261A (ja) | 半導体素子の製造方法 | |
| JPH05206451A (ja) | Ｍｏｓｆｅｔおよびその製造方法 | |
| JP2705344B2 (ja) | 半導体装置及びその製造方法 | |
| JPH01274470A (ja) | バイポーラ・トランジスタ装置及びその製造方法 | |
| JPS62194673A (ja) | 半導体装置の製造方法 | |
| JP3346348B2 (ja) | 半導体装置の製造方法 | |
| JPH021934A (ja) | バイポーラ半導体装置の製造方法 | |
| JPH03201564A (ja) | ラテラル型半導体装置 | |
| JP2940492B2 (ja) | 半導体装置およびその製造方法 | |
| JP3071133B2 (ja) | 半導体集積回路の製造方法 | |
| JPH0684939A (ja) | Ｍｉｓ電界効果半導体装置の製造方法 | |
| JPH0330293B2 (ja) | ||
| KR100233264B1 (ko) | 아날로그 반도체소자 제조방법 | |
| JP3229790B2 (ja) | 半導体集積回路の製造方法 | |
| JPH03163832A (ja) | 半導体装置 | |
| JPH10303418A (ja) | 半導体装置の製造方法 | |
| JPS6218758A (ja) | 半導体装置の製造方法 | |
| JPH0335528A (ja) | 半導体装置の製造方法 | |
| JP2836393B2 (ja) | 半導体装置およびその製造方法 | |
| JPH01155660A (ja) | 半導体装置の製造方法 | |
| JP2546650B2 (ja) | バイポ−ラトランジスタの製造法 | |
| JPS6395664A (ja) | 半導体装置の製造方法 | |
| JPS6328067A (ja) | 半導体装置の製造方法 |