JPS6218758A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6218758A JPS6218758A JP15865885A JP15865885A JPS6218758A JP S6218758 A JPS6218758 A JP S6218758A JP 15865885 A JP15865885 A JP 15865885A JP 15865885 A JP15865885 A JP 15865885A JP S6218758 A JPS6218758 A JP S6218758A
- Authority
- JP
- Japan
- Prior art keywords
- film
- region
- electrode
- layer
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[概要〕
絶縁膜上に設けた引き出しベース電極を有する構造のバ
イポーラICの製造方法において、表面にアモルファス
シリコン・ゲルマニウム膜を気相成長し、それを高温高
温中で酸化して二酸化シリコン膜に変成して、表面を平
坦化した後、ベース。
イポーラICの製造方法において、表面にアモルファス
シリコン・ゲルマニウム膜を気相成長し、それを高温高
温中で酸化して二酸化シリコン膜に変成して、表面を平
坦化した後、ベース。
コレクタ、エミッタの3電極を形成し、エミッタ領域を
画定する。
画定する。
[産業上の利用分野J
本発明はICなど、半導体装置の製造方法に係り、特に
、多結晶シリコンからなる引き出しベース電極を設けた
ICの表面平坦化形成方法に関する。
、多結晶シリコンからなる引き出しベース電極を設けた
ICの表面平坦化形成方法に関する。
ICは高集積化・高密度化されて、半導体基板上に設け
た多数の素子を接続する配線層が多層に形成されている
。このような配線層の断線や短絡をなくするためには、
平坦面に多層配線を形成することが望ましく、基板面の
平坦化はICの高密度化と共に、極めて重要な課題とな
っている。
た多数の素子を接続する配線層が多層に形成されている
。このような配線層の断線や短絡をなくするためには、
平坦面に多層配線を形成することが望ましく、基板面の
平坦化はICの高密度化と共に、極めて重要な課題とな
っている。
[従来の技術と発明が解決しようとする問題点]第2図
は従来のバイポーラICの断面図を示しており、lはp
型シリコン基板、2はn+型型埋石層3はn型エピタキ
シャル成長層、4はフィールド°絶縁膜、5はn++コ
レクタコンタクト領域。
は従来のバイポーラICの断面図を示しており、lはp
型シリコン基板、2はn+型型埋石層3はn型エピタキ
シャル成長層、4はフィールド°絶縁膜、5はn++コ
レクタコンタクト領域。
6はp型ベース領域、7はp++ベースコンタクト6u
域、8はn++エミッタ領域、9は二酸化シリコン(S
i02)膜(膜厚2000〜4000人)、lOはU溝
素子分離帯で、15はコレクタ電極、17はベース電極
、18はエミッタ電極である。
域、8はn++エミッタ領域、9は二酸化シリコン(S
i02)膜(膜厚2000〜4000人)、lOはU溝
素子分離帯で、15はコレクタ電極、17はベース電極
、18はエミッタ電極である。
これはバイポーラICの一般的な構造を示しており、そ
の形成方法は良(知られているが、このような構造はベ
ース領域6上にエミッタ電極18とへ一ス電極17との
2電極を形成する必要があり、そのため、ベース領域の
微細化がそのベースとエミッタの2電極で制約される欠
点がある。
の形成方法は良(知られているが、このような構造はベ
ース領域6上にエミッタ電極18とへ一ス電極17との
2電極を形成する必要があり、そのため、ベース領域の
微細化がそのベースとエミッタの2電極で制約される欠
点がある。
一方、ベース領域を微細化すると、コレクタ領域とベー
ス領域との接合面積を小さくして、その接合容量を減少
することができ、動作のスピードアンプが図れる利点が
ある。
ス領域との接合面積を小さくして、その接合容量を減少
することができ、動作のスピードアンプが図れる利点が
ある。
従って、ベース領域の微細化が期待され、それを種々検
討した結果、絶縁膜上に引き出しベース電極を設ける構
造が考案されている。例えば、NTT通研のSSTとし
て知られている構造が、その例である。
討した結果、絶縁膜上に引き出しベース電極を設ける構
造が考案されている。例えば、NTT通研のSSTとし
て知られている構造が、その例である。
このベース引き出し電極を設けた構造例を第3図に示し
ており、図には第2図と同一部材に同一記号が付しであ
る。なお、第3図には素子分離帯は図示していない。
ており、図には第2図と同一部材に同一記号が付しであ
る。なお、第3図には素子分離帯は図示していない。
その形成法の概要は、フィールド絶縁膜4に選択的に窓
開けして、その上にシリコン層を成長する。そうすると
、n型エピタキシャル成長層3に接したところはエピタ
キシャル成長して単結晶領域になり、フィールド絶縁膜
4上に被着したシリコン層は多結晶シリコン領域になる
。次いで、この準結晶領域と多結晶シリコン膜領域とを
パターンニングして、一方の単結晶領域と多結晶シリコ
ン領域に選択的に砒素をイオン注入して、n++コレク
タコンタクト領域5を形成する。
開けして、その上にシリコン層を成長する。そうすると
、n型エピタキシャル成長層3に接したところはエピタ
キシャル成長して単結晶領域になり、フィールド絶縁膜
4上に被着したシリコン層は多結晶シリコン領域になる
。次いで、この準結晶領域と多結晶シリコン膜領域とを
パターンニングして、一方の単結晶領域と多結晶シリコ
ン領域に選択的に砒素をイオン注入して、n++コレク
タコンタクト領域5を形成する。
他方のパターンニングした単結晶領域と多結晶シリコン
領域には硼素をイオン注入して、p型ベース領域6を形
成し7、その単結晶領域にエミッタ電極18を設け、熱
処理してn“型エミッタ領域8を形成する。また、ベー
ス電極17はエミッタ領域8が延在する絶縁膜上の多結
晶シリコン領域に設ける。
領域には硼素をイオン注入して、p型ベース領域6を形
成し7、その単結晶領域にエミッタ電極18を設け、熱
処理してn“型エミッタ領域8を形成する。また、ベー
ス電極17はエミッタ領域8が延在する絶縁膜上の多結
晶シリコン領域に設ける。
このようにして、絶縁膜上にベース引き出し電極を設け
た構造にすれば、ベース領域が微細化されて、コレクタ
領域とベース領域との接合容量が小さくなり、且つ、バ
イポーラ素子全体が微細化されて、一層高集積化され、
動作スピードなど特性が改善できる。
た構造にすれば、ベース領域が微細化されて、コレクタ
領域とベース領域との接合容量が小さくなり、且つ、バ
イポーラ素子全体が微細化されて、一層高集積化され、
動作スピードなど特性が改善できる。
しかしながら、ベース電極は絶縁膜上にあり、他の2電
極は低い面の単結晶領域に設けられるため、表面での電
極に起伏が生じ、それに接続する配線層に凹凸ができて
、平滑な配線層の形成が困難で、断線や短絡が増加する
と云う欠点がある。
極は低い面の単結晶領域に設けられるため、表面での電
極に起伏が生じ、それに接続する配線層に凹凸ができて
、平滑な配線層の形成が困難で、断線や短絡が増加する
と云う欠点がある。
本発明は、このような欠点を低減させるベース引き出し
電極構造のバイポーラICの製造方法を提案するもので
ある。
電極構造のバイポーラICの製造方法を提案するもので
ある。
[問題点を解決するための手段]
その問題は、半導体基板上のフィールド絶縁膜に選択的
に窓開けして、該窓部を含む上面にシリコン膜を気相成
長する工程、次いで、咳窓部に成長した単結晶領域と周
囲の絶縁膜上の多結晶シリコン領域とをパターンニング
し、所定の単結晶領域に一導電型不純物をイオン注入し
てコレクタコンタクト領域を形成し、他の準結晶領域に
異種導電型不純物をイオン注入してベース領域を形成す
る工程、次いで、表面に酸化防止膜を形成した後、アモ
ルファスシリコン・ゲルマニウム膜ヲ気相成長し、該ア
モルファスシリコン・ゲルマニウム膜を・高温高温中で
酸化して二酸化シリコン膜に変成する工程、次いで、該
二酸化シリコン膜と酸化防止膜とに電極窓を窓開けして
、多結晶シリコン領域上にベース電極を形成し、次に、
単結晶領域上にコレクタ電極とエミッタ電極を形成し、
熱処理してエミッタ領域を画定する工程が含まれる半導
体装置の製造方法によって解決される。
に窓開けして、該窓部を含む上面にシリコン膜を気相成
長する工程、次いで、咳窓部に成長した単結晶領域と周
囲の絶縁膜上の多結晶シリコン領域とをパターンニング
し、所定の単結晶領域に一導電型不純物をイオン注入し
てコレクタコンタクト領域を形成し、他の準結晶領域に
異種導電型不純物をイオン注入してベース領域を形成す
る工程、次いで、表面に酸化防止膜を形成した後、アモ
ルファスシリコン・ゲルマニウム膜ヲ気相成長し、該ア
モルファスシリコン・ゲルマニウム膜を・高温高温中で
酸化して二酸化シリコン膜に変成する工程、次いで、該
二酸化シリコン膜と酸化防止膜とに電極窓を窓開けして
、多結晶シリコン領域上にベース電極を形成し、次に、
単結晶領域上にコレクタ電極とエミッタ電極を形成し、
熱処理してエミッタ領域を画定する工程が含まれる半導
体装置の製造方法によって解決される。
[作用]
即ち、本発明は基板上にアモルファスシリコン・ゲルマ
ニウム膜を気相成長し、これを高温高温中で酸化して5
i02膜に変成し、その変成時に起こる5i02膜の流
動性を利用して、表面を平坦化させ、その表面にエミッ
タ電極やその他の電極を形成し、エミッタ領域を画定す
る。
ニウム膜を気相成長し、これを高温高温中で酸化して5
i02膜に変成し、その変成時に起こる5i02膜の流
動性を利用して、表面を平坦化させ、その表面にエミッ
タ電極やその他の電極を形成し、エミッタ領域を画定す
る。
そうすれば、引き出しベース電極を設けた構造のバイポ
ーラICの電極は平坦化され、その上面に平滑な配線層
が形成できて、ICの信頼性は向上する。
ーラICの電極は平坦化され、その上面に平滑な配線層
が形成できて、ICの信頼性は向上する。
[実施例]
以下、図面を参照して実施例によって詳細に説明する。
第1図(a)〜(沿は本発明にかかる形成方法の工程順
断面図を示している。
断面図を示している。
第1図(alに示すように、公知の製法によってp型シ
リコン基板1上に、n+型埋没層2. n型エピタキ
シャル成長層3を形成し、その上にフィールド絶縁膜4
.窒化シリコン(Si3 N4)膜21(膜厚1000
人)、多結晶シリコン膜22 (IIl厚1000人)
を被着した後、フォトプロセスを用いてフィールド絶縁
膜4. Si3 N4膜21.多結晶シリコン膜22を
窓開けして、窓部23.24を形成する。
リコン基板1上に、n+型埋没層2. n型エピタキ
シャル成長層3を形成し、その上にフィールド絶縁膜4
.窒化シリコン(Si3 N4)膜21(膜厚1000
人)、多結晶シリコン膜22 (IIl厚1000人)
を被着した後、フォトプロセスを用いてフィールド絶縁
膜4. Si3 N4膜21.多結晶シリコン膜22を
窓開けして、窓部23.24を形成する。
次いで、第1図(blに示すように、その上面に膜厚5
000人程度0ドープしないシリコン層をエピタキシャ
ル成長する。成長条件は、基板を1050℃に加熱して
、モノシラン(SiH4)ガスを反応ガスにして常圧で
成長する。そうすると、窓部23.24には単結晶シリ
コン膜25がエピタキシャル成長し、多結晶シリコン膜
22の上面は多結晶シリコン膜26(以降、22は26
に含ませる)が成長する。
000人程度0ドープしないシリコン層をエピタキシャ
ル成長する。成長条件は、基板を1050℃に加熱して
、モノシラン(SiH4)ガスを反応ガスにして常圧で
成長する。そうすると、窓部23.24には単結晶シリ
コン膜25がエピタキシャル成長し、多結晶シリコン膜
22の上面は多結晶シリコン膜26(以降、22は26
に含ませる)が成長する。
次いで、第1図(C)に示すように、フォトプロセスを
用いて選択的に、一方の窓部23の単結晶シリコン膜2
5と周囲の多結晶シリコン膜26に砒素をイオン注入し
、他方の窓部24の単結晶シリコン膜25と周囲の多結
晶シリコン膜26に硼素をイオン注入して、n+型コレ
クタコンタクト領域5とp型ベース領域6を画定する。
用いて選択的に、一方の窓部23の単結晶シリコン膜2
5と周囲の多結晶シリコン膜26に砒素をイオン注入し
、他方の窓部24の単結晶シリコン膜25と周囲の多結
晶シリコン膜26に硼素をイオン注入して、n+型コレ
クタコンタクト領域5とp型ベース領域6を画定する。
なお、この工程はイオン注入するだけで、熱処理による
領域画定は後の熱処理工程と兼ねてもよい。
領域画定は後の熱処理工程と兼ねてもよい。
次いで、第1図(d)に示すように、多結晶シリコン膜
26をパターンニングして、コレクタコンタクトTJ域
5とベース領域6を分離し、その上にCVD法でSi3
N4膜27(膜厚500人) (酸化防止膜となる)を
被着する。この時、ベース領域6にはベース電極を設け
るための余分の多結晶シリコン領域26“を残存させて
おく。
26をパターンニングして、コレクタコンタクトTJ域
5とベース領域6を分離し、その上にCVD法でSi3
N4膜27(膜厚500人) (酸化防止膜となる)を
被着する。この時、ベース領域6にはベース電極を設け
るための余分の多結晶シリコン領域26“を残存させて
おく。
次いで、第1図(elに示すように、その上にCVD法
で膜厚6000人程度O7モルファスシリコン・ゲルマ
ニウム膜を成長し、それを高湿度の酸化雰囲気中で80
0℃に加熱し、アモルファス膜を酸化して5i02膜2
8に変成する。このアモルファスシリコン・ゲルマニウ
ム膜の成長法は、基板を450℃に加熱し、減圧度をl
Torrにして、反応ガスはGeH3:SiH4=3
:10の比のものを流入させる。
で膜厚6000人程度O7モルファスシリコン・ゲルマ
ニウム膜を成長し、それを高湿度の酸化雰囲気中で80
0℃に加熱し、アモルファス膜を酸化して5i02膜2
8に変成する。このアモルファスシリコン・ゲルマニウ
ム膜の成長法は、基板を450℃に加熱し、減圧度をl
Torrにして、反応ガスはGeH3:SiH4=3
:10の比のものを流入させる。
そうして、それを酸化すると、SiO□膜28膜流8し
て、表面が平坦化される。それは、アモルファスシリコ
ンが酸化してSiO□膜が生成される一方、ゲルマニウ
ムが酸化したGeO2が高温度で揮発するからで、その
揮発時に5i02膜が流動して、表面が平坦化する。
て、表面が平坦化される。それは、アモルファスシリコ
ンが酸化してSiO□膜が生成される一方、ゲルマニウ
ムが酸化したGeO2が高温度で揮発するからで、その
揮発時に5i02膜が流動して、表面が平坦化する。
次いで、第1図(f)に示すように、その上に、膜厚2
000人のSi3N4膜29を被着した後、電極窓30
を窓開けし、ドープしない多結晶シリコン膜(膜厚50
00人程度0ドCVD法で成長し、余分の多結晶シリコ
ン膜を研磨除去して、電極窓にのみ多結晶シリコン膜を
充填し、コレクタ電極31.ベース電極32.エミッタ
電極33とする。
000人のSi3N4膜29を被着した後、電極窓30
を窓開けし、ドープしない多結晶シリコン膜(膜厚50
00人程度0ドCVD法で成長し、余分の多結晶シリコ
ン膜を研磨除去して、電極窓にのみ多結晶シリコン膜を
充填し、コレクタ電極31.ベース電極32.エミッタ
電極33とする。
次いで、第1図(g)に示すように、フォトブロセスを
用いて選択的に、多結晶シリコン膜からなるベース電極
32に硼素をイオン注入し熱処理して導電性を与え、次
に、コレクタ電極31とエミッタ電極33に砒素をイオ
ン注入し熱処理して電極に導電性を与え、n+型エミッ
タ領域8を画定する。
用いて選択的に、多結晶シリコン膜からなるベース電極
32に硼素をイオン注入し熱処理して導電性を与え、次
に、コレクタ電極31とエミッタ電極33に砒素をイオ
ン注入し熱処理して電極に導電性を与え、n+型エミッ
タ領域8を画定する。
このよ・うな方法を用いれば、平坦化した5i02膜2
8にコレクタ、ベース、エミッタの各電極が形成される
ため、その上面に設ける配線層も平滑化して、断線や短
絡が減少し、引き出しベース電極を設けた構造のバイポ
ーラICの信頼度を向上させることができる。
8にコレクタ、ベース、エミッタの各電極が形成される
ため、その上面に設ける配線層も平滑化して、断線や短
絡が減少し、引き出しベース電極を設けた構造のバイポ
ーラICの信頼度を向上させることができる。
[発明の効果]
上記の説明から明らかなように、本発明によれば引き出
しベース電極を有する微細構造のバイポーラICの信頼
性の向上に大いに寄与するものである。
しベース電極を有する微細構造のバイポーラICの信頼
性の向上に大いに寄与するものである。
第1図(al〜(g)は本発明にかかる形成工程順断面
図、第2図および第3図は従来のバイポーラICの断面
図である。 図において、 1はp型シリコン基板、2はn+型埋没層、3はn型エ
ピタキシャル成長層、 4はフィールド絶縁膜、 5はn 4’型コレクタコンタクト領域、6はp型ベー
ス領域、 8はn“型エミッタ領域、 15、31はコレクタ電極、17.32はベース電極、
18、33はエミッタ電極、 21、27.29はSi3N4膜、 23、24は電極窓、 25は単結晶シリコン領域、 26、26“、22は多結晶シリコン領域、28はアモ
ルファスシリコン・ゲルマニウム膜から変成した5i0
2膜、 本発明のi賎・L主!y)9酌−面図 第1図 オミ資日月の千ハ゛LオLJ慎す昨酒1凶第1図
図、第2図および第3図は従来のバイポーラICの断面
図である。 図において、 1はp型シリコン基板、2はn+型埋没層、3はn型エ
ピタキシャル成長層、 4はフィールド絶縁膜、 5はn 4’型コレクタコンタクト領域、6はp型ベー
ス領域、 8はn“型エミッタ領域、 15、31はコレクタ電極、17.32はベース電極、
18、33はエミッタ電極、 21、27.29はSi3N4膜、 23、24は電極窓、 25は単結晶シリコン領域、 26、26“、22は多結晶シリコン領域、28はアモ
ルファスシリコン・ゲルマニウム膜から変成した5i0
2膜、 本発明のi賎・L主!y)9酌−面図 第1図 オミ資日月の千ハ゛LオLJ慎す昨酒1凶第1図
Claims (1)
- 【特許請求の範囲】 半導体基板上のフィールド絶縁膜に選択的に窓開けして
、該窓部を含む上面にシリコン膜を気相成長する工程、 次いで、該窓部に成長した単結晶領域と周囲の絶縁膜上
の多結晶シリコン領域とをパターンニングし、所定の単
結晶領域に一導電型不純物をイオン注入してコレクタコ
ンタクト領域を形成し、他の単結晶領域に異種導電型不
純物をイオン注入してベース領域を形成する工程、 次いで、表面に酸化防止膜を形成した後、アモルファス
シリコン・ゲルマニウム膜を気相成長し、該アモルファ
スシリコン・ゲルマニウム膜を高湿高温中で酸化して二
酸化シリコン膜に変成する工程、 次いで、該二酸化シリコン膜と酸化防止膜とに電極窓を
窓開けして、多結晶シリコン領域上にベース電極を形成
し、次に、単結晶領域上にコレクタ電極とエミッタ電極
を形成し、熱処理してエミッタ領域を画定する工程が含
まれてなることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15865885A JPS6218758A (ja) | 1985-07-17 | 1985-07-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15865885A JPS6218758A (ja) | 1985-07-17 | 1985-07-17 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6218758A true JPS6218758A (ja) | 1987-01-27 |
Family
ID=15676521
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15865885A Pending JPS6218758A (ja) | 1985-07-17 | 1985-07-17 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6218758A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63304657A (ja) * | 1987-06-04 | 1988-12-12 | Fujitsu Ltd | 半導体装置の製造方法 |
US5241214A (en) * | 1991-04-29 | 1993-08-31 | Massachusetts Institute Of Technology | Oxides and nitrides of metastabale group iv alloys and nitrides of group iv elements and semiconductor devices formed thereof |
US5252046A (en) * | 1992-07-31 | 1993-10-12 | Industrial Technology Research Institute | Self-sealing scroll compressor |
-
1985
- 1985-07-17 JP JP15865885A patent/JPS6218758A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63304657A (ja) * | 1987-06-04 | 1988-12-12 | Fujitsu Ltd | 半導体装置の製造方法 |
US5241214A (en) * | 1991-04-29 | 1993-08-31 | Massachusetts Institute Of Technology | Oxides and nitrides of metastabale group iv alloys and nitrides of group iv elements and semiconductor devices formed thereof |
US5252046A (en) * | 1992-07-31 | 1993-10-12 | Industrial Technology Research Institute | Self-sealing scroll compressor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2746225B2 (ja) | 半導体装置及びその製造方法 | |
JPH03178133A (ja) | バイポーラ・トランジスタとその製作方法 | |
JP2601136B2 (ja) | 半導体装置の製造方法 | |
JPH04330730A (ja) | 半導体装置及びその製造方法 | |
JPS6218758A (ja) | 半導体装置の製造方法 | |
JPS62194673A (ja) | 半導体装置の製造方法 | |
JPS6095969A (ja) | 半導体集積回路の製造方法 | |
JPH021934A (ja) | バイポーラ半導体装置の製造方法 | |
JPH034538A (ja) | バイポーラ型半導体装置 | |
JPS60136327A (ja) | 半導体装置の製造方法 | |
JPS594073A (ja) | 半導体装置の製造方法 | |
JP3001340B2 (ja) | バイポーラ集積回路の製造方法 | |
JPS6115372A (ja) | 半導体装置およびその製造方法 | |
JPH10303418A (ja) | 半導体装置の製造方法 | |
JPH05175209A (ja) | 半導体装置及びその製造方法 | |
JPH10303210A (ja) | 半導体集積回路の製造方法 | |
JPS60753A (ja) | 半導体装置の製造方法 | |
JPH0831468B2 (ja) | 半導体装置の製造方法 | |
JPH0541384A (ja) | 半導体装置及びその製造方法 | |
JPS63228752A (ja) | 半導体装置の製造方法 | |
JPH10303209A (ja) | 半導体集積回路装置 | |
JPH0810696B2 (ja) | 半導体装置の製造方法 | |
JPS6038871A (ja) | バイポ−ラ型半導体装置の製造方法 | |
JPS63164365A (ja) | 半導体装置およびその製造方法 | |
JPH056896A (ja) | バイポーラトランジスタおよびその製造方法 |