JP2746225B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2746225B2 JP2746225B2 JP7267173A JP26717395A JP2746225B2 JP 2746225 B2 JP2746225 B2 JP 2746225B2 JP 7267173 A JP7267173 A JP 7267173A JP 26717395 A JP26717395 A JP 26717395A JP 2746225 B2 JP2746225 B2 JP 2746225B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline
- semiconductor film
- opening
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 135
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000013078 crystal Substances 0.000 claims description 67
- 238000000034 method Methods 0.000 claims description 32
- 239000012535 impurity Substances 0.000 claims description 26
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 22
- 238000010438 heat treatment Methods 0.000 claims description 21
- 238000001312 dry etching Methods 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 125
- 229920005591 polysilicon Polymers 0.000 description 124
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 49
- 229910052814 silicon oxide Inorganic materials 0.000 description 49
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 43
- 229910052710 silicon Inorganic materials 0.000 description 43
- 239000010703 silicon Substances 0.000 description 43
- 229910052581 Si3N4 Inorganic materials 0.000 description 36
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 36
- 239000000758 substrate Substances 0.000 description 17
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 13
- 229910052796 boron Inorganic materials 0.000 description 13
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 10
- 238000000206 photolithography Methods 0.000 description 10
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 229910052785 arsenic Inorganic materials 0.000 description 6
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000000171 gas-source molecular beam epitaxy Methods 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 241000238413 Octopus Species 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000007373 indentation Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
- H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/969—Simultaneous formation of monocrystalline and polycrystalline regions
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、特にバイポーラトランジスタの構造
及びその製造方法に関する。
の製造方法に関し、特にバイポーラトランジスタの構造
及びその製造方法に関する。
【０００２】
【従来の技術】従来の半導体装置及びその製造方法に関
し、図面を参照して説明する。
し、図面を参照して説明する。
【０００３】特開平４−３３０７３０を参照する。図７
は、この従来の半導体装置の一例の断面図を示す。Ｐ-
型シリコン基板１上には、Ｎ+ 型埋め込み層２、更に上
には、Ｎ- 型シリコンエピタキシャル層３を有し、素子
分離のためのロコス酸化膜４、及びＮ+ 型コレクタ引き
出し領域５が形成されている。以上によりシリコン基体
１００が構成される。このシリコン基体１００の表面
は、シリコン酸化膜６で覆われている。シリコン酸化膜
には、コレクタ領域を構成するシリコンコレクタ層３の
一部を露出し、ベース形成のための開口１０１と、コレ
クタ引き出し領域５を露出する開口１０２とが形成され
ている。
は、この従来の半導体装置の一例の断面図を示す。Ｐ-
型シリコン基板１上には、Ｎ+ 型埋め込み層２、更に上
には、Ｎ- 型シリコンエピタキシャル層３を有し、素子
分離のためのロコス酸化膜４、及びＮ+ 型コレクタ引き
出し領域５が形成されている。以上によりシリコン基体
１００が構成される。このシリコン基体１００の表面
は、シリコン酸化膜６で覆われている。シリコン酸化膜
には、コレクタ領域を構成するシリコンコレクタ層３の
一部を露出し、ベース形成のための開口１０１と、コレ
クタ引き出し領域５を露出する開口１０２とが形成され
ている。
【０００４】シリコン酸化膜６上は、Ｐ+ 型ベース電極
用ポリシリコン膜７は、選択的に形成されている。この
ポリシリコン膜は、開口１０１のエッジから開口内に水
平方向にせり出している。このせり出し部分の下面から
コレクタ領域を構成するシリコンコレクタ層３に向かっ
てＰ型のポリシリコン層２０が形成されている。一方、
シリコンコレクタ層３の露出した部分には、選択エピタ
キシャル成長による単結晶シリコンによりＰ型ベース領
域１９が形成されている。これらポリシリコン層２０と
Ｐ型ベース領域１９とは、互いに接触している。
用ポリシリコン膜７は、選択的に形成されている。この
ポリシリコン膜は、開口１０１のエッジから開口内に水
平方向にせり出している。このせり出し部分の下面から
コレクタ領域を構成するシリコンコレクタ層３に向かっ
てＰ型のポリシリコン層２０が形成されている。一方、
シリコンコレクタ層３の露出した部分には、選択エピタ
キシャル成長による単結晶シリコンによりＰ型ベース領
域１９が形成されている。これらポリシリコン層２０と
Ｐ型ベース領域１９とは、互いに接触している。
【０００５】開口１０２には、Ｎ型ポリシリコン層８が
形成され、コレクタ引き出し領域５と接触している。シ
リコン窒化膜９及びシリコン酸化膜１４によって、エミ
ッタ形成部を除いてベース領域１９及びポリシリコン層
７及び２０がそれぞれ覆われている。ベース領域１９の
露出部分には、単結晶シリコンによるＮ型エミッタ領域
１６が形成されている。アルミニウム系のエミッタ電極
１７ｂ、ベース電極１７ａ及びコレクタ電極１７ｃは、
それぞれエミッタ領域１６、ポリシリコン層７及び８に
それぞれ接触している。かかる構造によれば、ベース領
域１９は、エピタキシャル成長により、シリコン酸化膜
６の厚さで制御されて薄く形成され、更にエミッタ領域
１６は、自己整合的に形成されるので、ベース領域１９
の平面的サイズを小さくでき、その結果高速なバイポー
ラトランジスタを実現できる。
形成され、コレクタ引き出し領域５と接触している。シ
リコン窒化膜９及びシリコン酸化膜１４によって、エミ
ッタ形成部を除いてベース領域１９及びポリシリコン層
７及び２０がそれぞれ覆われている。ベース領域１９の
露出部分には、単結晶シリコンによるＮ型エミッタ領域
１６が形成されている。アルミニウム系のエミッタ電極
１７ｂ、ベース電極１７ａ及びコレクタ電極１７ｃは、
それぞれエミッタ領域１６、ポリシリコン層７及び８に
それぞれ接触している。かかる構造によれば、ベース領
域１９は、エピタキシャル成長により、シリコン酸化膜
６の厚さで制御されて薄く形成され、更にエミッタ領域
１６は、自己整合的に形成されるので、ベース領域１９
の平面的サイズを小さくでき、その結果高速なバイポー
ラトランジスタを実現できる。
【０００６】次に従来の半導体装置の製造方法の一例に
ついて図８と共に説明する。まず図８（ａ）に示すよう
に、ひさし状に開口１０１が形成される。この構造を形
成する工程についての詳細は実施例で説明する。次にガ
スソース分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌ
ａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＵＨＶ−ＣＶＤ
（Ｕｌｔｒａ Ｈｉｇｈ Ｖａｃｕｕｍ−Ｃｈｅｍｉｃ
ａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、Ｌｏｗ
Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ
Ｄｅｐｏｓｉｔｉｏｎ（ＬＰＣＶＤ）法などを用い、図
８（ｂ）に示す様にひさし状の開口１０１内に平坦な選
択エピタキシャル層のベース領域１９を形成する。この
時Ｐ型ベース電極用ポリシリコン層７の下面に、Ｐ型の
ポリシリコン層２０も成長する。続いて、図８（ｃ）に
示すように、ベース領域１９とポリシリコン層２０とが
接触するまで成長が続けられる。
ついて図８と共に説明する。まず図８（ａ）に示すよう
に、ひさし状に開口１０１が形成される。この構造を形
成する工程についての詳細は実施例で説明する。次にガ
スソース分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌ
ａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＵＨＶ−ＣＶＤ
（Ｕｌｔｒａ Ｈｉｇｈ Ｖａｃｕｕｍ−Ｃｈｅｍｉｃ
ａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、Ｌｏｗ
Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ
Ｄｅｐｏｓｉｔｉｏｎ（ＬＰＣＶＤ）法などを用い、図
８（ｂ）に示す様にひさし状の開口１０１内に平坦な選
択エピタキシャル層のベース領域１９を形成する。この
時Ｐ型ベース電極用ポリシリコン層７の下面に、Ｐ型の
ポリシリコン層２０も成長する。続いて、図８（ｃ）に
示すように、ベース領域１９とポリシリコン層２０とが
接触するまで成長が続けられる。
【０００７】
【発明が解決しようとする課題】従来の半導体装置及び
その製造方法では、ひさし構造のベース電極用ポリシリ
コン膜の下部領域のコレクタ用シリコンエピタキシャル
層上には、選択的に形成された単結晶の領域がある。こ
の単結晶領域は、ベース電極用ポリシリコン膜の下面に
選択的に形成されたポリシリコン膜を介してベース電極
用ポリシリコン膜へと接続されている。
その製造方法では、ひさし構造のベース電極用ポリシリ
コン膜の下部領域のコレクタ用シリコンエピタキシャル
層上には、選択的に形成された単結晶の領域がある。こ
の単結晶領域は、ベース電極用ポリシリコン膜の下面に
選択的に形成されたポリシリコン膜を介してベース電極
用ポリシリコン膜へと接続されている。
【０００８】第一の問題点は、この単結晶領域の抵抗が
高いのでベース抵抗が増大してしまう。その理由は、ポ
リシリコン中の拡散定数は、単結晶中の拡散定数よりも
大きいので選択的に形成されたポリシリコンへとベース
電極用ポリシリコンからボロンが拡散されるので選択的
に形成された単結晶領域へは、ほとんどボロンが拡散さ
れない為である。
高いのでベース抵抗が増大してしまう。その理由は、ポ
リシリコン中の拡散定数は、単結晶中の拡散定数よりも
大きいので選択的に形成されたポリシリコンへとベース
電極用ポリシリコンからボロンが拡散されるので選択的
に形成された単結晶領域へは、ほとんどボロンが拡散さ
れない為である。
【０００９】本発明の目的は、ベース抵抗の低減を可能
としトランジスタの高速化を実現することにある。
としトランジスタの高速化を実現することにある。
【００１０】
【課題を解決するための手段】本発明の半導体装置は、
第１導電型の第１の単結晶半導体領域に第１の絶縁膜か
らなる第１の開口を有しこの第１の絶縁膜上には反対導
電型の第１の多結晶半導体膜が第１の開口に対してせり
だした構造をなし、このせりだした部分の下の領域は、
反対導電型の第２の多結晶半導体膜が第１の半導体に接
する様に形成され、この第２の多結晶半導体膜に囲まれ
た第１の単結晶半導体領域上には、反対導電型の第２の
単結晶半導体膜を有し、しかもこの第２の単結晶半導体
膜の厚さは、第２の多結晶半導体の縦方向及び横方向の
どちらよりも薄くなっていることを特徴とする。
第１導電型の第１の単結晶半導体領域に第１の絶縁膜か
らなる第１の開口を有しこの第１の絶縁膜上には反対導
電型の第１の多結晶半導体膜が第１の開口に対してせり
だした構造をなし、このせりだした部分の下の領域は、
反対導電型の第２の多結晶半導体膜が第１の半導体に接
する様に形成され、この第２の多結晶半導体膜に囲まれ
た第１の単結晶半導体領域上には、反対導電型の第２の
単結晶半導体膜を有し、しかもこの第２の単結晶半導体
膜の厚さは、第２の多結晶半導体の縦方向及び横方向の
どちらよりも薄くなっていることを特徴とする。
【００１１】そして、その製造方法は、島状に分離され
た第１導電型の第１の単結晶半導体領域に第１の絶縁膜
を形成し、この第１の絶縁膜上に反対導電型の第１の多
結晶半導体膜を形成し、この第１の多結晶半導体膜に開
口を形成し、この上及び開口側面を絶縁膜で被覆し、第
１の絶縁膜をエッチングして第１の多結晶膜に形成され
た開口より大きい第１の絶縁膜の第１の開口を形成する
ことにより第１の多結晶膜が第１の開口に対してせりだ
した構造とし、第１の多結晶膜下面に第２の多結晶膜
を、第１の単結晶半導体領域上のうち第１の多結晶膜の
下の領域に第３の多結晶膜を、同時にしかも選択的に形
成し、第１の単結晶半導体領域上に反対導電型の第２の
単結晶半導体膜を、第２、第３の多結晶半導体膜上にそ
れぞれ第４、第５の多結晶半導体膜を第４、第５の膜が
接続する様に、同時にしかも選択的に形成し、熱処理を
行い第１の多結晶半導体膜から不純物を拡散させて、第
２、第４の多結晶膜に不純物を添加することを特徴とし
ている。
た第１導電型の第１の単結晶半導体領域に第１の絶縁膜
を形成し、この第１の絶縁膜上に反対導電型の第１の多
結晶半導体膜を形成し、この第１の多結晶半導体膜に開
口を形成し、この上及び開口側面を絶縁膜で被覆し、第
１の絶縁膜をエッチングして第１の多結晶膜に形成され
た開口より大きい第１の絶縁膜の第１の開口を形成する
ことにより第１の多結晶膜が第１の開口に対してせりだ
した構造とし、第１の多結晶膜下面に第２の多結晶膜
を、第１の単結晶半導体領域上のうち第１の多結晶膜の
下の領域に第３の多結晶膜を、同時にしかも選択的に形
成し、第１の単結晶半導体領域上に反対導電型の第２の
単結晶半導体膜を、第２、第３の多結晶半導体膜上にそ
れぞれ第４、第５の多結晶半導体膜を第４、第５の膜が
接続する様に、同時にしかも選択的に形成し、熱処理を
行い第１の多結晶半導体膜から不純物を拡散させて、第
２、第４の多結晶膜に不純物を添加することを特徴とし
ている。
【００１２】
【発明の実施の形態】本発明ではひさし構造のベース電
極用ポリシリコン膜の下部領域のコレクタ用シリコンエ
ピタキシャル層上は、全てポリシリコンとする。
極用ポリシリコン膜の下部領域のコレクタ用シリコンエ
ピタキシャル層上は、全てポリシリコンとする。
【００１３】ここで従来技術に比べて本発明によって、
特性がどの程度改善されたかを述べる。本発明の効果
は、ベース電極用ポリシリコンと真性ベースとの間の抵
抗が低減されることにある。すなわち真性ベース１２ａ
が形成される時に、真性ベースの横に同時に形成される
結晶が、従来では単結晶であったものが本発明ではポリ
シリコン１２ｂとなる。その結果、このポリシリコン領
域がその後の熱処理によって抵抗を下げることできる。
もちろん添加された不純物の濃度が同じならば、ポリシ
リコンの抵抗は単結晶の抵抗よりも高くなる。しかしこ
の場合には成長段階に比べて約一桁近く高濃度に不純物
が拡散されるので、抵抗低減効果がある。
特性がどの程度改善されたかを述べる。本発明の効果
は、ベース電極用ポリシリコンと真性ベースとの間の抵
抗が低減されることにある。すなわち真性ベース１２ａ
が形成される時に、真性ベースの横に同時に形成される
結晶が、従来では単結晶であったものが本発明ではポリ
シリコン１２ｂとなる。その結果、このポリシリコン領
域がその後の熱処理によって抵抗を下げることできる。
もちろん添加された不純物の濃度が同じならば、ポリシ
リコンの抵抗は単結晶の抵抗よりも高くなる。しかしこ
の場合には成長段階に比べて約一桁近く高濃度に不純物
が拡散されるので、抵抗低減効果がある。
【００１４】トランジスタのベース抵抗の値は、縦およ
び横方向の寸法によって変化するので単純には比較でき
ない。しかし大まかには全部のベース抵抗にしめる、ベ
ース電極用ポリシリコンを含めた電極部分、真性ベース
部分、および両者の接続部分の占める割合は、ほぼ同程
度である。ここではベース抵抗そのものではなく、最大
発振周波数ｆmax として比較する。ｆmax は、ベース抵
抗ＲB の平方根に反比例する。本発明を用いることによ
り従来４０ＧＨｚのｆmax であったものが、４６ＧＨｚ
に向上した。
び横方向の寸法によって変化するので単純には比較でき
ない。しかし大まかには全部のベース抵抗にしめる、ベ
ース電極用ポリシリコンを含めた電極部分、真性ベース
部分、および両者の接続部分の占める割合は、ほぼ同程
度である。ここではベース抵抗そのものではなく、最大
発振周波数ｆmax として比較する。ｆmax は、ベース抵
抗ＲB の平方根に反比例する。本発明を用いることによ
り従来４０ＧＨｚのｆmax であったものが、４６ＧＨｚ
に向上した。
【００１５】不純物の拡散定数は、単結晶中よりもポリ
シリコン中の方が大きいので、今までと同じ熱処理でも
ベース抵抗の低減を実現するものである。
シリコン中の方が大きいので、今までと同じ熱処理でも
ベース抵抗の低減を実現するものである。
【００１６】
【実施例】次に本発明の第１の実施例につき説明する。
ここではｎｐｎ型バイポーラに関して説明をするが、ｐ
ｎｐ型バイポーラにも本発明が、適用可能なことは言う
までもない。
ここではｎｐｎ型バイポーラに関して説明をするが、ｐ
ｎｐ型バイポーラにも本発明が、適用可能なことは言う
までもない。
【００１７】図１には、本発明の第一の実施例の半導体
装置の縦断面図を示す。抵抗率が１０〜１５Ω・ｃｍの
Ｐ- 型シリコン基板１上には、Ｎ+ 型埋め込み層２ａ及
びチャンネルストッパー用ｐ+ 型埋め込み層２ｂを有
し、更に上には、Ｎ- 型シリコンエピタキシャル層３が
形成されている。更に、素子分離のためのロコス酸化膜
４、及びＮ+ 型コレクタ引き出し領域５が形成されてい
る。以上によりシリコン基体１００が構成される。
装置の縦断面図を示す。抵抗率が１０〜１５Ω・ｃｍの
Ｐ- 型シリコン基板１上には、Ｎ+ 型埋め込み層２ａ及
びチャンネルストッパー用ｐ+ 型埋め込み層２ｂを有
し、更に上には、Ｎ- 型シリコンエピタキシャル層３が
形成されている。更に、素子分離のためのロコス酸化膜
４、及びＮ+ 型コレクタ引き出し領域５が形成されてい
る。以上によりシリコン基体１００が構成される。
【００１８】このシリコン基体１００の表面は、シリコ
ン酸化膜６で覆われている。シリコン酸化膜には、コレ
クタ領域を構成するシリコンコレクタ層３の一部を露出
し、ベース形成のための開口１０１と、コレクタ引き出
し領域５を露出する開口１０２とが形成されている。シ
リコン酸化膜６上は、Ｐ+ 型ベース電極用ポリシリコン
膜７は、選択的に形成されている。このポリシリコン膜
は、開口１０１のエッジから開口内に水平方向にせり出
している。このせり出し部分の下面からコレクタ領域を
構成するシリコンコレクタ層３に向かってｐ+ 型ポリシ
リコン層１１及びｐ+ 型ポリシリコン層１３が順次形成
されている。一方、シリコンコレクタ層３の露出した部
分には、開口１０１の端から一定距離以内の領域には、
ｐ+ 型ポリシリコン層１０、ｐ+ 型ポリシリコン層１２
ｂが積層される。開口端から一定距離以上離れた領域に
は、ｐ型単結晶シリコンベース領域が形成されている。
これらｐ+ 型ポリシリコン層１２−ｂとｐ+ 型ポリシリ
コン１３とは、互いに接触している。開口１０２には、
Ｎ+ 型ポリシリコン層８が形成され、コレクタ引き出し
領域５と接触している。
ン酸化膜６で覆われている。シリコン酸化膜には、コレ
クタ領域を構成するシリコンコレクタ層３の一部を露出
し、ベース形成のための開口１０１と、コレクタ引き出
し領域５を露出する開口１０２とが形成されている。シ
リコン酸化膜６上は、Ｐ+ 型ベース電極用ポリシリコン
膜７は、選択的に形成されている。このポリシリコン膜
は、開口１０１のエッジから開口内に水平方向にせり出
している。このせり出し部分の下面からコレクタ領域を
構成するシリコンコレクタ層３に向かってｐ+ 型ポリシ
リコン層１１及びｐ+ 型ポリシリコン層１３が順次形成
されている。一方、シリコンコレクタ層３の露出した部
分には、開口１０１の端から一定距離以内の領域には、
ｐ+ 型ポリシリコン層１０、ｐ+ 型ポリシリコン層１２
ｂが積層される。開口端から一定距離以上離れた領域に
は、ｐ型単結晶シリコンベース領域が形成されている。
これらｐ+ 型ポリシリコン層１２−ｂとｐ+ 型ポリシリ
コン１３とは、互いに接触している。開口１０２には、
Ｎ+ 型ポリシリコン層８が形成され、コレクタ引き出し
領域５と接触している。
【００１９】シリコン窒化膜９及びシリコン酸化膜１
４、１７によって、エミッタ形成部を除いたベース領域
１２−ａ及びポリシリコン層７、１１、１３、１２ｂ及
びコレクタ電極用ポリシリコン層８がそれぞれ覆われて
いる。ベース領域１２ａ領域には、Ｎ+ 型エミッタ電極
用ポリシリコン１５からの不純物拡散によって形成され
た単結晶シリコンによるＮ+ 型エミッタ領域１６が形成
されている。アルミニウム系のエミッタ電極１８ａ、ベ
ース電極１８ｂ及びコレクタ電極１７ｃは、それぞれエ
ミッタ領域１６、ポリシリコン層７及び８にそれぞれ接
触している。
４、１７によって、エミッタ形成部を除いたベース領域
１２−ａ及びポリシリコン層７、１１、１３、１２ｂ及
びコレクタ電極用ポリシリコン層８がそれぞれ覆われて
いる。ベース領域１２ａ領域には、Ｎ+ 型エミッタ電極
用ポリシリコン１５からの不純物拡散によって形成され
た単結晶シリコンによるＮ+ 型エミッタ領域１６が形成
されている。アルミニウム系のエミッタ電極１８ａ、ベ
ース電極１８ｂ及びコレクタ電極１７ｃは、それぞれエ
ミッタ領域１６、ポリシリコン層７及び８にそれぞれ接
触している。
【００２０】次に、本発明の第一の実施例の主要工程に
関して図面を参照して説明する。抵抗率が１０〜１５Ω
・ｃｍのＰ- 型（１００）面方位のシリコン基板１上
に、通常のＣＶＤ法または熱酸化法により、シリコン酸
化膜（図示せず）を厚さ４００ｎｍ〜６００ｎｍ形成す
る。次に通常のフォトリソグラフィー法によってシリコ
ン酸化膜上にフォトレジストをパターニングする。この
フォトレジストをマスク材としてＨＦ系の液を用いてシ
リコン基板上のシリコン酸化膜の一部を完全に除去す
る。
関して図面を参照して説明する。抵抗率が１０〜１５Ω
・ｃｍのＰ- 型（１００）面方位のシリコン基板１上
に、通常のＣＶＤ法または熱酸化法により、シリコン酸
化膜（図示せず）を厚さ４００ｎｍ〜６００ｎｍ形成す
る。次に通常のフォトリソグラフィー法によってシリコ
ン酸化膜上にフォトレジストをパターニングする。この
フォトレジストをマスク材としてＨＦ系の液を用いてシ
リコン基板上のシリコン酸化膜の一部を完全に除去す
る。
【００２１】次にフォトリソグラフィー工程での位置あ
わせのためにシリコン酸化膜開口内部のシリコン基板表
面を２０ｎｍ〜５０ｎｍ酸化した後、砒素をイオン注入
する。注入条件としては、例えば、エネルギー５０ｋＶ
〜１２０ｋＶで、ドース量５Ｅ１５〜２Ｅ１６ｃｍ-2が
適当である。次にイオン注入された際の損傷回復、砒素
の活性化、及び押し込みの為に、１０００℃〜１１５０
℃の温度で処理する。この様にしてＮ+ 型埋め込み層２
ａが形成される。シリコン酸化膜を除去し、酸化、フォ
トレジストのパターニング、イオン注入、レジストの除
去、活性化の熱処理を行いチャンネルストッパー用ｐ+
型埋め込み層２ｂを形成する。
わせのためにシリコン酸化膜開口内部のシリコン基板表
面を２０ｎｍ〜５０ｎｍ酸化した後、砒素をイオン注入
する。注入条件としては、例えば、エネルギー５０ｋＶ
〜１２０ｋＶで、ドース量５Ｅ１５〜２Ｅ１６ｃｍ-2が
適当である。次にイオン注入された際の損傷回復、砒素
の活性化、及び押し込みの為に、１０００℃〜１１５０
℃の温度で処理する。この様にしてＮ+ 型埋め込み層２
ａが形成される。シリコン酸化膜を除去し、酸化、フォ
トレジストのパターニング、イオン注入、レジストの除
去、活性化の熱処理を行いチャンネルストッパー用ｐ+
型埋め込み層２ｂを形成する。
【００２２】次にシリコン酸化膜を全面除去した後に、
通常の方法によってＮ- 型シリコンエピタキシャル層３
を形成する。成長温度は、９５０℃〜１０５０℃が適当
であり原料ガスは、ＳｉＨ4 またはＳｉＨ2 Ｃｌ2 を用
いる。ドーピングガスとしてＰＨ3 を用い、５Ｅ１５〜
２Ｅ１６ｃｍ-3の不純物を含有し、厚さが０．８μｍ〜
１．３μｍが適当である。この様にして埋め込み層上
に、Ｎ- 型シリコンエピタキシャル層３を形成する。
通常の方法によってＮ- 型シリコンエピタキシャル層３
を形成する。成長温度は、９５０℃〜１０５０℃が適当
であり原料ガスは、ＳｉＨ4 またはＳｉＨ2 Ｃｌ2 を用
いる。ドーピングガスとしてＰＨ3 を用い、５Ｅ１５〜
２Ｅ１６ｃｍ-3の不純物を含有し、厚さが０．８μｍ〜
１．３μｍが適当である。この様にして埋め込み層上
に、Ｎ- 型シリコンエピタキシャル層３を形成する。
【００２３】次に素子分離のためのロコス酸化膜４を形
成する。まずエピタキシャル層３の表面に２０ｎｍ〜５
０ｎｍの熱酸化膜（図示せず）を形成し、シリコン窒化
膜（図示せず）を厚さ７０ｎｍ〜１５０ｎｍ形成する。
引き続きフォトリソグラフィーによってフォトレジスト
（図示せず）をパターニングして、ドライエッチングに
よりシリコン窒化膜の一部を除去する。フォトレジスト
を除去後、素子領域は、シリコン窒化膜により保護され
た状態で酸化することにより素子分離のためのシリコン
酸化膜すなわちロコス酸化膜４が形成される。ロコス酸
化膜は、チャンネルストッパー用埋め込み層２ｂに達す
る厚さが適当であり、たとえば７００ｎｍ〜１０００ｎ
ｍである。シリコン窒化膜は、熱したリン酸によって取
り除く。次にコレクタ抵抗を下げるためにＮ+ 型コレク
タ引き出し領域５を形成する。方法としては、拡散やイ
オン注入法によってリンをこの領域にドープする。以上
によりシリコン基体１００が構成される。
成する。まずエピタキシャル層３の表面に２０ｎｍ〜５
０ｎｍの熱酸化膜（図示せず）を形成し、シリコン窒化
膜（図示せず）を厚さ７０ｎｍ〜１５０ｎｍ形成する。
引き続きフォトリソグラフィーによってフォトレジスト
（図示せず）をパターニングして、ドライエッチングに
よりシリコン窒化膜の一部を除去する。フォトレジスト
を除去後、素子領域は、シリコン窒化膜により保護され
た状態で酸化することにより素子分離のためのシリコン
酸化膜すなわちロコス酸化膜４が形成される。ロコス酸
化膜は、チャンネルストッパー用埋め込み層２ｂに達す
る厚さが適当であり、たとえば７００ｎｍ〜１０００ｎ
ｍである。シリコン窒化膜は、熱したリン酸によって取
り除く。次にコレクタ抵抗を下げるためにＮ+ 型コレク
タ引き出し領域５を形成する。方法としては、拡散やイ
オン注入法によってリンをこの領域にドープする。以上
によりシリコン基体１００が構成される。
【００２４】このシリコン基体１００の表面は、シリコ
ン酸化膜６で覆われている。その膜厚としては、１５０
ｎｍ〜３００ｎｍが適当であり、ここでは、２００ｎｍ
であった。このシリコン酸化膜６には、通常のフォトリ
ソグラフィーとエッチングによってコレクタ引き出し領
域５の表面が露出するように開口１０２を形成する。次
に、ポリシリコンを堆積する。ポリシリコンの厚さとし
ては、２００ｎｍ〜３５０ｎｍが適当であり、ここでは
２５０ｎｍであった。このポリシリコンには、将来ベー
ス電極用ポリシリコンとして使う領域にはボロンを、コ
レクタ電極用ポリシリコンとして使う領域にはリンをフ
ォトレジストをマスク材としてイオン注入する。次にフ
ォトレジストをパターニングした後ドライエッチングに
より不要なポリシリコンを除去する。この様にしてＰ+
型ベース電極用ポリシリコン７及びＮ+ 型コレクタ電極
用ポリシリコン８が形成される。
ン酸化膜６で覆われている。その膜厚としては、１５０
ｎｍ〜３００ｎｍが適当であり、ここでは、２００ｎｍ
であった。このシリコン酸化膜６には、通常のフォトリ
ソグラフィーとエッチングによってコレクタ引き出し領
域５の表面が露出するように開口１０２を形成する。次
に、ポリシリコンを堆積する。ポリシリコンの厚さとし
ては、２００ｎｍ〜３５０ｎｍが適当であり、ここでは
２５０ｎｍであった。このポリシリコンには、将来ベー
ス電極用ポリシリコンとして使う領域にはボロンを、コ
レクタ電極用ポリシリコンとして使う領域にはリンをフ
ォトレジストをマスク材としてイオン注入する。次にフ
ォトレジストをパターニングした後ドライエッチングに
より不要なポリシリコンを除去する。この様にしてＰ+
型ベース電極用ポリシリコン７及びＮ+ 型コレクタ電極
用ポリシリコン８が形成される。
【００２５】引き続きシリコン窒化膜をＬＰＣＶＤ法に
よって約１５０ｎｍ堆積する（シリコン窒化膜の膜厚
は、１００ｎｍ〜２００ｎｍが適当である）。次に通常
のフォトリソグラフィによって、将来エミッタを形成す
る部分にフォトレジストの開口を形成する。引き続き異
方性ドライエッチングによりシリコン窒化膜とベース電
極用ポリシリコンとを連続して除去する。更にＬＰＣＶ
Ｄ法によりシリコン窒化膜を５０ｎｍ〜１００ｎｍ堆積
する。ここで再び異方性ドライエッチングによりこの開
口の底の部分のシリコン窒化膜を完全に除去する。この
結果開口内部のベース電極用ポリシリコンの側面は、シ
リコン窒化膜により被覆される（図の中では、先にベー
ス電極用およびコレクタ電極用ポリシリコンの上に堆積
したシリコン窒化膜と開口内側壁に形成されたシリコン
窒化膜とを併せて、シリコン窒化膜９として表示す
る）。
よって約１５０ｎｍ堆積する（シリコン窒化膜の膜厚
は、１００ｎｍ〜２００ｎｍが適当である）。次に通常
のフォトリソグラフィによって、将来エミッタを形成す
る部分にフォトレジストの開口を形成する。引き続き異
方性ドライエッチングによりシリコン窒化膜とベース電
極用ポリシリコンとを連続して除去する。更にＬＰＣＶ
Ｄ法によりシリコン窒化膜を５０ｎｍ〜１００ｎｍ堆積
する。ここで再び異方性ドライエッチングによりこの開
口の底の部分のシリコン窒化膜を完全に除去する。この
結果開口内部のベース電極用ポリシリコンの側面は、シ
リコン窒化膜により被覆される（図の中では、先にベー
ス電極用およびコレクタ電極用ポリシリコンの上に堆積
したシリコン窒化膜と開口内側壁に形成されたシリコン
窒化膜とを併せて、シリコン窒化膜９として表示す
る）。
【００２６】次にＨＦ系のエッチング液によって開口底
面のシリコン酸化膜６をエッチングしてコレクタ領域を
構成するシリコンコレクタ層３の一部を露出し、ベース
形成のための開口１０１を形成する。シリコン酸化膜６
をエッチングして露出させるベース電極用ポリシリコン
下面の寸法は、ベース電極用ポリシリコンの膜厚より小
さい寸法で充分である。例えば、１００ｎｍ〜２５０ｎ
ｍが適当であり、ここでは、２００ｎｍであった。この
様にして、図２（ａ）となる。
面のシリコン酸化膜６をエッチングしてコレクタ領域を
構成するシリコンコレクタ層３の一部を露出し、ベース
形成のための開口１０１を形成する。シリコン酸化膜６
をエッチングして露出させるベース電極用ポリシリコン
下面の寸法は、ベース電極用ポリシリコンの膜厚より小
さい寸法で充分である。例えば、１００ｎｍ〜２５０ｎ
ｍが適当であり、ここでは、２００ｎｍであった。この
様にして、図２（ａ）となる。
【００２７】次に選択的ポリシリコン成長法によって、
シリコンコレクタ層３の露出した表面には無添加ポリシ
リコン１０−１を、ベース電極用ポリシリコン７の露出
している下面には無添加ポリシリコン１１−１を堆積す
る。選択的ポリシリコン成長方法の例としては、T. Aoy
ama, 他 "Selective Polysilicon Deposition (SPD)by
Hot-Wall LPCVD and Its Application to High Speed
Bipolar Devices", Extended Abstract on Solid State
Devices and Materials, pp.665-668(1990)に示されて
いる。ＬＰＣＶＤ法で原料ガスとしてＳｉＨ2 Ｃｌ2 を
３００ｓｃｃｍ、ＨＣｌを１６０ｓｃｃｍ使用して、圧
力は３０Ｔｏｒｒ、温度は８００℃であった。ここで、
無添加ポリシリコン１０−１の膜厚は、約３０ｎｍであ
った。この様にして、図２（ｂ）となる。
シリコンコレクタ層３の露出した表面には無添加ポリシ
リコン１０−１を、ベース電極用ポリシリコン７の露出
している下面には無添加ポリシリコン１１−１を堆積す
る。選択的ポリシリコン成長方法の例としては、T. Aoy
ama, 他 "Selective Polysilicon Deposition (SPD)by
Hot-Wall LPCVD and Its Application to High Speed
Bipolar Devices", Extended Abstract on Solid State
Devices and Materials, pp.665-668(1990)に示されて
いる。ＬＰＣＶＤ法で原料ガスとしてＳｉＨ2 Ｃｌ2 を
３００ｓｃｃｍ、ＨＣｌを１６０ｓｃｃｍ使用して、圧
力は３０Ｔｏｒｒ、温度は８００℃であった。ここで、
無添加ポリシリコン１０−１の膜厚は、約３０ｎｍであ
った。この様にして、図２（ｂ）となる。
【００２８】次にＬＰＣＶＤ法によって、シリコン酸化
膜１９、及びシリコン窒化膜２０を堆積する。各々の膜
厚は、数１０ｎｍが、適当である。この様にして、図２
−（ｃ）となる。引き続き、異方性のドライエッチング
によって、先に選択的に堆積したポリシリコンの開口の
直下の領域のシリコン窒化膜を選択的に除去する。この
様にして図２（ｄ）となる。
膜１９、及びシリコン窒化膜２０を堆積する。各々の膜
厚は、数１０ｎｍが、適当である。この様にして、図２
−（ｃ）となる。引き続き、異方性のドライエッチング
によって、先に選択的に堆積したポリシリコンの開口の
直下の領域のシリコン窒化膜を選択的に除去する。この
様にして図２（ｄ）となる。
【００２９】次に酸化性の雰囲気下で開口直下のポリシ
リコンを完全に酸化膜に変化させる。この状態が、図３
（ｅ）である。引き続き熱したリン酸及びＨＦ系の液に
よってシリコン窒化膜２０及びシリコン酸化膜１９を順
次除去する。この結果、コレクタ層３の上に形成された
ポリシリコン１０のうち、開口直下領域のポリシリコン
は、完全に除去された状態となる。この状態が図３
（ｆ）である。
リコンを完全に酸化膜に変化させる。この状態が、図３
（ｅ）である。引き続き熱したリン酸及びＨＦ系の液に
よってシリコン窒化膜２０及びシリコン酸化膜１９を順
次除去する。この結果、コレクタ層３の上に形成された
ポリシリコン１０のうち、開口直下領域のポリシリコン
は、完全に除去された状態となる。この状態が図３
（ｆ）である。
【００３０】次に従来技術と同様に選択的エピタキシャ
ル成長法によって真性ベースを形成する。成長条件とし
ては、ＬＰＣＶＤ法、ガスソースＭＢＥ法なども可能で
あるが、ここではＵＨＶ／ＣＶＤ法を例として説明す
る。Ｓｉ2 Ｈ6 流量３ｓｃｃｍ、温度６０５℃、が条件
の一例である。この時、ベース電極用ポリシリコンせり
出し部分の下面からコレクタ領域を構成するシリコンコ
レクタ層３に向かってＰ型のポリシリコン層１３が形成
される。
ル成長法によって真性ベースを形成する。成長条件とし
ては、ＬＰＣＶＤ法、ガスソースＭＢＥ法なども可能で
あるが、ここではＵＨＶ／ＣＶＤ法を例として説明す
る。Ｓｉ2 Ｈ6 流量３ｓｃｃｍ、温度６０５℃、が条件
の一例である。この時、ベース電極用ポリシリコンせり
出し部分の下面からコレクタ領域を構成するシリコンコ
レクタ層３に向かってＰ型のポリシリコン層１３が形成
される。
【００３１】一方、シリコンコレクタ層３の露出した部
分にはｐ型単結晶シリコン・ベース領域１２ａが、無添
加ポリシリコン１０の上にはｐ型ポリシリコン１２ｂ
が、形成されている。これらポリシリコン層１２ｂと１
３は、互いに接触している。この状態が図３（ｇ）であ
る。次に選択的に形成されたポリシリコンを高濃度にド
ープするために熱処理を行う。この熱処理によって高濃
度にボロンがドープされたベース電極用ポリシリコン７
からボロンが拡散されて選択的に形成されたポリシリコ
ン１１、１３、１２ｂが高濃度にボロンがドープされ
る。熱処理条件の例としては、８００℃、１０分であっ
た。尚不純物の拡散は、単結晶中よりも多結晶の方が一
般に速く、この熱処理によってポリシリコン中は、充分
に高濃度化される。
分にはｐ型単結晶シリコン・ベース領域１２ａが、無添
加ポリシリコン１０の上にはｐ型ポリシリコン１２ｂ
が、形成されている。これらポリシリコン層１２ｂと１
３は、互いに接触している。この状態が図３（ｇ）であ
る。次に選択的に形成されたポリシリコンを高濃度にド
ープするために熱処理を行う。この熱処理によって高濃
度にボロンがドープされたベース電極用ポリシリコン７
からボロンが拡散されて選択的に形成されたポリシリコ
ン１１、１３、１２ｂが高濃度にボロンがドープされ
る。熱処理条件の例としては、８００℃、１０分であっ
た。尚不純物の拡散は、単結晶中よりも多結晶の方が一
般に速く、この熱処理によってポリシリコン中は、充分
に高濃度化される。
【００３２】この熱処理で、ポリシリコン１０にまで、
ボロンが拡散されても問題にはならない。また、この熱
処理でベース１２ａからコレクタ３へとボロンが拡散さ
れて実効的なベース幅が広がるがここでは、図面上変化
がない状態で描いてある。引き続き、ＬＰＣＶＤによる
シリコン酸化膜の堆積及び異方性ドライエッチングを行
うことによりシリコン酸化膜１４の側壁を形成する。更
に無添加のポリシリコンをＬＰＣＶＤ法によって堆積し
た後、砒素をイオン注入する。ポリシリコンの膜厚は、
１５０ｎｍから３００ｎｍが適しており、イオン注入条
件は、ポリシリコンを突き抜けないエネルギー（７０ｋ
ｅＶ〜１００ｋｅＶ）を選びドースは５Ｅ１５〜２Ｅ１
６ｃｍ-2が適当である。このポリシリコンをフォトリソ
グラフィー工程とドライエッチングによりエミッタ電極
用ポリシリコン１５が形成される。次にエミッタ押し込
みのための熱処理を行いシリコン酸化膜の側壁で囲まれ
ベース領域１２ａに、単結晶シリコンによるＮ型エミッ
タ領域１６が形成される。この状態が、図３（ｈ）であ
る。
ボロンが拡散されても問題にはならない。また、この熱
処理でベース１２ａからコレクタ３へとボロンが拡散さ
れて実効的なベース幅が広がるがここでは、図面上変化
がない状態で描いてある。引き続き、ＬＰＣＶＤによる
シリコン酸化膜の堆積及び異方性ドライエッチングを行
うことによりシリコン酸化膜１４の側壁を形成する。更
に無添加のポリシリコンをＬＰＣＶＤ法によって堆積し
た後、砒素をイオン注入する。ポリシリコンの膜厚は、
１５０ｎｍから３００ｎｍが適しており、イオン注入条
件は、ポリシリコンを突き抜けないエネルギー（７０ｋ
ｅＶ〜１００ｋｅＶ）を選びドースは５Ｅ１５〜２Ｅ１
６ｃｍ-2が適当である。このポリシリコンをフォトリソ
グラフィー工程とドライエッチングによりエミッタ電極
用ポリシリコン１５が形成される。次にエミッタ押し込
みのための熱処理を行いシリコン酸化膜の側壁で囲まれ
ベース領域１２ａに、単結晶シリコンによるＮ型エミッ
タ領域１６が形成される。この状態が、図３（ｈ）であ
る。
【００３３】次にシリコン酸化膜１７によって表面を覆
いエミッタ、ベース、及びコレクタ電極用ポリシリコン
に達するコンタクトを開口し、アルミニウム系合金をス
パッタした後フォトリソグラフィーと異方性ドライエッ
チングを行いアルミニウム系のエミッタ電極１８ａ，ベ
ース電極１８ｂ及びコレクタ電極１８ｃを形成する。以
上のプロセスを経て図１の断面構造を有するトランジス
タが形成できる。
いエミッタ、ベース、及びコレクタ電極用ポリシリコン
に達するコンタクトを開口し、アルミニウム系合金をス
パッタした後フォトリソグラフィーと異方性ドライエッ
チングを行いアルミニウム系のエミッタ電極１８ａ，ベ
ース電極１８ｂ及びコレクタ電極１８ｃを形成する。以
上のプロセスを経て図１の断面構造を有するトランジス
タが形成できる。
【００３４】ここで従来技術に比べて本発明によって、
特性がどの程度改善されたかを述べる。本発明の効果
は、ベース電極用ポリシリコンと真性ベースとの間の抵
抗が低減されることにある。すなわち真性ベース１２ａ
が形成される時に、真性ベースの横に同時に形成される
結晶が、従来では単結晶であったものが本発明ではポリ
シリコン１２ｂとなる。その結果、このポリシリコン領
域がその後の熱処理によって抵抗を下げることができ
る。もちろん添加された不純物の濃度が同じならば、ポ
リシリコンの抵抗は単結晶の抵抗よりも高くなる。しか
しこの場合には成長段階に比べて約一桁近く高濃度に不
純物が拡散されるので、抵抗低減効果がある。
特性がどの程度改善されたかを述べる。本発明の効果
は、ベース電極用ポリシリコンと真性ベースとの間の抵
抗が低減されることにある。すなわち真性ベース１２ａ
が形成される時に、真性ベースの横に同時に形成される
結晶が、従来では単結晶であったものが本発明ではポリ
シリコン１２ｂとなる。その結果、このポリシリコン領
域がその後の熱処理によって抵抗を下げることができ
る。もちろん添加された不純物の濃度が同じならば、ポ
リシリコンの抵抗は単結晶の抵抗よりも高くなる。しか
しこの場合には成長段階に比べて約一桁近く高濃度に不
純物が拡散されるので、抵抗低減効果がある。
【００３５】トランジスタのベース抵抗の値は、縦およ
び横方向の寸法によって変化するので単純には比較でき
ない。しかし大まかには全部のベース抵抗にしめる、ベ
ース電極用ポリシリコンを含めた電極部分、真性ベース
部分、および両者の接続部分の占める割合は、ほぼ同程
度である。ここではベース抵抗そのものではなく、最大
発振周波数ｆmax として比較する。ｆmax は、ベース抵
抗ＲB の平方根に反比例する。本発明を用いることによ
り従来４０ＧＨｚのｆmax であったものが、４６ＧＨｚ
に向上した。
び横方向の寸法によって変化するので単純には比較でき
ない。しかし大まかには全部のベース抵抗にしめる、ベ
ース電極用ポリシリコンを含めた電極部分、真性ベース
部分、および両者の接続部分の占める割合は、ほぼ同程
度である。ここではベース抵抗そのものではなく、最大
発振周波数ｆmax として比較する。ｆmax は、ベース抵
抗ＲB の平方根に反比例する。本発明を用いることによ
り従来４０ＧＨｚのｆmax であったものが、４６ＧＨｚ
に向上した。
【００３６】次に本発明の第２の実施例につき図面を参
照して説明する。図４は、本発明の第２の実施例である
半導体装置の縦断面図である。
照して説明する。図４は、本発明の第２の実施例である
半導体装置の縦断面図である。
【００３７】抵抗率が１０〜１５Ω・ｃｍのＰ- 型（１
００）面方位のシリコン基板１上には、Ｎ+ 型埋め込み
層２ａ及びチャンネルストッパー用ｐ+ 型埋め込み層２
ｂを有し、これらの上には、Ｎ- 型シリコンエピタキシ
ャル層３が形成されている。更に、素子分離のためのロ
コス酸化膜４、及びＮ+ 型コレクタ引き出し領域５が形
成されている。以上によりシリコン基体１００が構成さ
れる。ここ迄は、第１の実施例と同じである。このシリ
コン基体１００の表面は、シリコン酸化膜３１、シリコ
ン窒化膜３２及びシリコン酸化膜３３の順番からなる積
層膜で覆われている。この積層膜には、コレクタ電極を
構成するシリコンコレクタ層３の一部を露出し、コレク
タ引き出し領域５を露出する開口１０２が形成されてい
る。開口１０２には、Ｎ+ 型ポリシリコン層８が形成さ
れ、コレクタ引き出し領域５と接触している。この積層
膜のシリコン酸化膜３１にはベース形成のための開口３
０２が、シリコン酸化膜３３には真性ベースを外部に引
き出す為に開口３０１が形成されている。シリコン酸化
膜３３上に、Ｐ+ 型ベース電極用ポリシリコン膜７が、
選択的に形成されている。このポリシリコン膜は、開口
３０１のエッジから開口内に水平方向にせり出してい
る。このせり出し部分の下面からコレクタ領域を構成す
るシリコンコレクタ層３に向かってｐ+ 型ポリシリコン
層３４がシリコン窒化膜３２とベース電極用ポリシリコ
ン７との間の領域に形成されている。
００）面方位のシリコン基板１上には、Ｎ+ 型埋め込み
層２ａ及びチャンネルストッパー用ｐ+ 型埋め込み層２
ｂを有し、これらの上には、Ｎ- 型シリコンエピタキシ
ャル層３が形成されている。更に、素子分離のためのロ
コス酸化膜４、及びＮ+ 型コレクタ引き出し領域５が形
成されている。以上によりシリコン基体１００が構成さ
れる。ここ迄は、第１の実施例と同じである。このシリ
コン基体１００の表面は、シリコン酸化膜３１、シリコ
ン窒化膜３２及びシリコン酸化膜３３の順番からなる積
層膜で覆われている。この積層膜には、コレクタ電極を
構成するシリコンコレクタ層３の一部を露出し、コレク
タ引き出し領域５を露出する開口１０２が形成されてい
る。開口１０２には、Ｎ+ 型ポリシリコン層８が形成さ
れ、コレクタ引き出し領域５と接触している。この積層
膜のシリコン酸化膜３１にはベース形成のための開口３
０２が、シリコン酸化膜３３には真性ベースを外部に引
き出す為に開口３０１が形成されている。シリコン酸化
膜３３上に、Ｐ+ 型ベース電極用ポリシリコン膜７が、
選択的に形成されている。このポリシリコン膜は、開口
３０１のエッジから開口内に水平方向にせり出してい
る。このせり出し部分の下面からコレクタ領域を構成す
るシリコンコレクタ層３に向かってｐ+ 型ポリシリコン
層３４がシリコン窒化膜３２とベース電極用ポリシリコ
ン７との間の領域に形成されている。
【００３８】一方、シリコンコレクタ層３の露出した部
分には、開口３０２上の領域には、単結晶ＳｉＧｅ膜３
５が形成されている。このＳｉＧｅ膜の導電型はｎ型で
もｐ型でもよい。なぜなら、ｎ型ならばコレクタとして
機能しｐ型ならばベースの一部として機能する。ここで
は、ｐ型として説明する。ｐ+ 型ポリシリコン３４の側
面にはｐ+ 型多結晶ＳｉＧｅ膜３６及びｐ型多結晶Ｓｉ
Ｇｅ膜３８が形成され、ｐ型単結晶ＳｉＧｅ層３５上に
は、ｐ型単結晶ＳｉＧｅ真性ベース層３７が形成されて
いる。これらｐ型単結晶ＳｉＧｅ真性ベース層３７とｐ
型多結晶ＳｉＧｅ膜３８とは、互いに接続している。シ
リコン窒化膜９及びシリコン酸化膜１４、１７によっ
て、エミッタ形成部を除いたベース領域３７及びポリシ
リコン層７、多結晶ＳｉＧｅ膜３８、及びコレクタ電極
用ポリシリコン層８がそれぞれ覆われている。ベース領
域３７上領域には、Ｎ+ 型単結晶シリコンエミッタ領域
３９が形成され、更にその上にＮ+ 型エミッタ電極用ポ
リシリコン１５を有する。アルミニウム系のエミッタ電
極１８ａ、ベース電極１８ｂ及びコレクタ電極１７ｃ
は、それぞれエミッタ領域１５、ポリシリコン層７及び
８にそれぞれ接触している。
分には、開口３０２上の領域には、単結晶ＳｉＧｅ膜３
５が形成されている。このＳｉＧｅ膜の導電型はｎ型で
もｐ型でもよい。なぜなら、ｎ型ならばコレクタとして
機能しｐ型ならばベースの一部として機能する。ここで
は、ｐ型として説明する。ｐ+ 型ポリシリコン３４の側
面にはｐ+ 型多結晶ＳｉＧｅ膜３６及びｐ型多結晶Ｓｉ
Ｇｅ膜３８が形成され、ｐ型単結晶ＳｉＧｅ層３５上に
は、ｐ型単結晶ＳｉＧｅ真性ベース層３７が形成されて
いる。これらｐ型単結晶ＳｉＧｅ真性ベース層３７とｐ
型多結晶ＳｉＧｅ膜３８とは、互いに接続している。シ
リコン窒化膜９及びシリコン酸化膜１４、１７によっ
て、エミッタ形成部を除いたベース領域３７及びポリシ
リコン層７、多結晶ＳｉＧｅ膜３８、及びコレクタ電極
用ポリシリコン層８がそれぞれ覆われている。ベース領
域３７上領域には、Ｎ+ 型単結晶シリコンエミッタ領域
３９が形成され、更にその上にＮ+ 型エミッタ電極用ポ
リシリコン１５を有する。アルミニウム系のエミッタ電
極１８ａ、ベース電極１８ｂ及びコレクタ電極１７ｃ
は、それぞれエミッタ領域１５、ポリシリコン層７及び
８にそれぞれ接触している。
【００３９】次にこの実施例の製造方法に関して説明す
る。第１の実施例と異なる工程だけに関して詳細に説明
する。シリコン基体１００を形成するまでは、第１の実
施例と同一のプロセスを用いる。次にシリコン基体１０
０上に１５ｎｍのシリコン酸化膜３１を、熱酸化法また
はＣＶＤ法によって形成する。この時、膜厚は１０ｎｍ
から５０ｎｍが適当である。次にＬＰＣＶＤ法によって
１５ｎｍのシリコン窒化膜３２を、形成する。この時、
膜厚は１０ｎｍから５０ｎｍが適当である。シリコン酸
化膜３１とシリコン窒化膜３２との膜厚の合計が、後工
程で形成する無添加ＳｉＧｅ膜の膜厚とほぼ同じとなる
様にすることが、望ましい。次にＣＶＤ法によって１２
０ｎｍのシリコン酸化膜３３を形成する。この膜厚は、
７０ｎｍから１５０ｎｍが適している。
る。第１の実施例と異なる工程だけに関して詳細に説明
する。シリコン基体１００を形成するまでは、第１の実
施例と同一のプロセスを用いる。次にシリコン基体１０
０上に１５ｎｍのシリコン酸化膜３１を、熱酸化法また
はＣＶＤ法によって形成する。この時、膜厚は１０ｎｍ
から５０ｎｍが適当である。次にＬＰＣＶＤ法によって
１５ｎｍのシリコン窒化膜３２を、形成する。この時、
膜厚は１０ｎｍから５０ｎｍが適当である。シリコン酸
化膜３１とシリコン窒化膜３２との膜厚の合計が、後工
程で形成する無添加ＳｉＧｅ膜の膜厚とほぼ同じとなる
様にすることが、望ましい。次にＣＶＤ法によって１２
０ｎｍのシリコン酸化膜３３を形成する。この膜厚は、
７０ｎｍから１５０ｎｍが適している。
【００４０】次に第１の実施例と同様にベース電極用ポ
リシリコン形成、同ポリシリコン上のシリコン窒化膜の
堆積、フォトリソグラフィとドライエッチングによる開
口形成、シリコン窒化膜の堆積とエッチバックによる開
口内の側壁形成を行う。この状態が図５（ａ）である。
リシリコン形成、同ポリシリコン上のシリコン窒化膜の
堆積、フォトリソグラフィとドライエッチングによる開
口形成、シリコン窒化膜の堆積とエッチバックによる開
口内の側壁形成を行う。この状態が図５（ａ）である。
【００４１】次にシリコン酸化膜３３をＨＦ系のエッチ
ング液によって、開口端から横方向へとエッチングして
除去する。この結果として、ベース電極用ポリシリコン
の下面が、約１００ｎｍから約２５０ｎｍ露出され開口
３０１が形成される。先に述べた様に露出させる寸法
は、ベース電極用ポリシリコンの厚さ以上とする必要は
ない。この時シリコン窒化膜は、ほとんどエッチングさ
れないのでシリコン窒化膜３２及びシリコン窒化膜９は
元の形状のままである。この状態が図５（ｂ）である。
ング液によって、開口端から横方向へとエッチングして
除去する。この結果として、ベース電極用ポリシリコン
の下面が、約１００ｎｍから約２５０ｎｍ露出され開口
３０１が形成される。先に述べた様に露出させる寸法
は、ベース電極用ポリシリコンの厚さ以上とする必要は
ない。この時シリコン窒化膜は、ほとんどエッチングさ
れないのでシリコン窒化膜３２及びシリコン窒化膜９は
元の形状のままである。この状態が図５（ｂ）である。
【００４２】次に露出されたベース電極用ポリシリコン
下面に、選択的にポリシリコンを堆積させる。方法とし
ては、ガスソースＭＢＥ法、ＵＨＶ／ＣＶＤ法、ＬＰＣ
ＶＤ法等がある。ここでも第一の実施例と同様にＬＰＣ
ＶＤ法を用いる。この結果、ひさし形状をなすベース電
極用ポリシリコンの露出下面に、選択的に無添加ポリシ
リコンを埋め込むことができる。次にベース電極用ポリ
シリコンから無添加ポリシリコンへ不純物原子、（ここ
ではボロン）を拡散させるために熱処理（例えば９００
℃、３０分）を行なう。この結果、ベース電極用ポリシ
リコンとシリコン窒化膜３２との間の領域にｐ+ 型ポリ
シリコン３４が形成される。この状態が図５（ｃ）であ
る。
下面に、選択的にポリシリコンを堆積させる。方法とし
ては、ガスソースＭＢＥ法、ＵＨＶ／ＣＶＤ法、ＬＰＣ
ＶＤ法等がある。ここでも第一の実施例と同様にＬＰＣ
ＶＤ法を用いる。この結果、ひさし形状をなすベース電
極用ポリシリコンの露出下面に、選択的に無添加ポリシ
リコンを埋め込むことができる。次にベース電極用ポリ
シリコンから無添加ポリシリコンへ不純物原子、（ここ
ではボロン）を拡散させるために熱処理（例えば９００
℃、３０分）を行なう。この結果、ベース電極用ポリシ
リコンとシリコン窒化膜３２との間の領域にｐ+ 型ポリ
シリコン３４が形成される。この状態が図５（ｃ）であ
る。
【００４３】次に開口底のシリコン窒化膜３２を除去す
るために熱したリン酸にウエハーを浸漬する。このとき
同時にウエハー表面のシリコン窒化膜９も膜厚が減少す
るが、（この減少分は図面上省略）その減少分だけはじ
めから膜厚を厚く設定しておくことにより問題とはなら
ない。この状態が図５（ｄ）である。
るために熱したリン酸にウエハーを浸漬する。このとき
同時にウエハー表面のシリコン窒化膜９も膜厚が減少す
るが、（この減少分は図面上省略）その減少分だけはじ
めから膜厚を厚く設定しておくことにより問題とはなら
ない。この状態が図５（ｄ）である。
【００４４】次にＨＦ系の液によってシリコン酸化膜３
１を除去しシリコンコレクタ３を露出させる。このとき
エッチングは、必要最小限にするほうが、望ましい。そ
の理由は、コレクタ・ベース接合容量は、エッチングさ
れたシリコン酸化膜の面積に比例するので接合容量低減
の効果がある。この結果、シリコンコレクタ上にシリコ
ン酸化膜３１からなる開口３０２が形成される。この状
態が、図６（ｅ）である。
１を除去しシリコンコレクタ３を露出させる。このとき
エッチングは、必要最小限にするほうが、望ましい。そ
の理由は、コレクタ・ベース接合容量は、エッチングさ
れたシリコン酸化膜の面積に比例するので接合容量低減
の効果がある。この結果、シリコンコレクタ上にシリコ
ン酸化膜３１からなる開口３０２が形成される。この状
態が、図６（ｅ）である。
【００４５】次に選択エピタキシャル成長法によって、
開口３０２内部のシリコンコレクタ３上に無添加ＳｉＧ
ｅ層３５を成長する。Ｇｅ濃度は、約１０％であった。
この時仮にファセットが発生してもこのＳｉＧｅ層３５
の上端においてシリコン窒化膜３２と接していれば、事
実上問題ない。成長膜厚は、シリコン酸化膜３１とシリ
コン窒化膜３２の膜厚の合計とほぼ同程度が望ましくこ
の場合約２５ｎｍである。もちろん後工程の熱処理によ
って、欠陥が発生しない範囲内で膜厚を厚くすることは
可能である。この時同時にｐ+ 型ポリシリコン３４の側
面にも無添加多結晶ＳｉＧｅ膜が形成される。この多結
晶膜を高濃度にボロンを添加するために、熱処理をする
ことによりｐ+ 型多結晶ＳｉＧｅ膜３６とする。この状
態が、図６（ｆ）である。
開口３０２内部のシリコンコレクタ３上に無添加ＳｉＧ
ｅ層３５を成長する。Ｇｅ濃度は、約１０％であった。
この時仮にファセットが発生してもこのＳｉＧｅ層３５
の上端においてシリコン窒化膜３２と接していれば、事
実上問題ない。成長膜厚は、シリコン酸化膜３１とシリ
コン窒化膜３２の膜厚の合計とほぼ同程度が望ましくこ
の場合約２５ｎｍである。もちろん後工程の熱処理によ
って、欠陥が発生しない範囲内で膜厚を厚くすることは
可能である。この時同時にｐ+ 型ポリシリコン３４の側
面にも無添加多結晶ＳｉＧｅ膜が形成される。この多結
晶膜を高濃度にボロンを添加するために、熱処理をする
ことによりｐ+ 型多結晶ＳｉＧｅ膜３６とする。この状
態が、図６（ｆ）である。
【００４６】次に真性ベース３７を無添加ＳｉＧｅ膜３
５上に形成する。真性ベース層は二層からなり、傾斜Ｇ
ｅプロファイルをなすＰ+ 型ＳｉＧｅ層とｐ型Ｓｉ層と
から構成されている。Ｇｅプロファイル、不純物として
のボロン濃度プロファイル、とその膜厚の例を述べる。
ＳｉＧｅ中のＧｅ濃度が１０％から直線的に０％へと減
少するプロファイルを持つ層の厚さは、４０ｎｍであ
る。その上にＧｅを含まないすなわち純粋にＳｉからな
る層が、３０ｎｍ存在する。この両層には、ボロンが５
Ｅ１８ｃｍ-3が添加されている。この場合、同時にｐ+
型多結晶ＳｉＧｅ膜の側面にも真性ベースの成長時のド
ーピングを反映してＧｅ、ボロンを含んだ多結晶膜３８
が形成される。この状態が、図６（ｇ）である。
５上に形成する。真性ベース層は二層からなり、傾斜Ｇ
ｅプロファイルをなすＰ+ 型ＳｉＧｅ層とｐ型Ｓｉ層と
から構成されている。Ｇｅプロファイル、不純物として
のボロン濃度プロファイル、とその膜厚の例を述べる。
ＳｉＧｅ中のＧｅ濃度が１０％から直線的に０％へと減
少するプロファイルを持つ層の厚さは、４０ｎｍであ
る。その上にＧｅを含まないすなわち純粋にＳｉからな
る層が、３０ｎｍ存在する。この両層には、ボロンが５
Ｅ１８ｃｍ-3が添加されている。この場合、同時にｐ+
型多結晶ＳｉＧｅ膜の側面にも真性ベースの成長時のド
ーピングを反映してＧｅ、ボロンを含んだ多結晶膜３８
が形成される。この状態が、図６（ｇ）である。
【００４７】次にシリコン酸化膜の堆積とドライエッチ
によるエッチバックによって側壁としてのシリコン酸化
膜１４を形成する。更に、無添加ポリシリコンをＬＰＣ
ＶＤ法によって堆積して不純物として砒素をイオン注入
法によって添加する。注入条件の例としては、エネルギ
ー７０ＫｅＶ、ドーズ量１Ｅ１６ｃｍ-3であった。勿論
ＬＰＣＶＤで堆積する段階で同時に砒素を添加する方法
でもよい。更にフォトリソグラフィーとドライエッチン
グによってパターニングする。これによってエミッタ電
極用ポリシリコン１５が形成される。次に熱処理によっ
て砒素をエミッタ電極用ポリシリコンから拡散させるこ
とにより単結晶エミッタ領域３９を形成する。この状態
が、図６（ｈ）である。
によるエッチバックによって側壁としてのシリコン酸化
膜１４を形成する。更に、無添加ポリシリコンをＬＰＣ
ＶＤ法によって堆積して不純物として砒素をイオン注入
法によって添加する。注入条件の例としては、エネルギ
ー７０ＫｅＶ、ドーズ量１Ｅ１６ｃｍ-3であった。勿論
ＬＰＣＶＤで堆積する段階で同時に砒素を添加する方法
でもよい。更にフォトリソグラフィーとドライエッチン
グによってパターニングする。これによってエミッタ電
極用ポリシリコン１５が形成される。次に熱処理によっ
て砒素をエミッタ電極用ポリシリコンから拡散させるこ
とにより単結晶エミッタ領域３９を形成する。この状態
が、図６（ｈ）である。
【００４８】以下第１の実施例と同様にシリコン酸化膜
１７によって表面を覆いエミッタ、ベース、及びコレク
タ電極用ポリシリコンに達するコンタクトを開口し、ア
ルミニウム系合金をスパッタした後フォトリソグラフィ
ーと異方性ドライエッチングを行いアルミニウム系のエ
ミッタ電極１８ａ、ベース電極１８ｂ及びコレクタ電極
１８ｃを形成する。以上のプロセスを経て図４の断面構
造を有するトランジスタが形成できる。
１７によって表面を覆いエミッタ、ベース、及びコレク
タ電極用ポリシリコンに達するコンタクトを開口し、ア
ルミニウム系合金をスパッタした後フォトリソグラフィ
ーと異方性ドライエッチングを行いアルミニウム系のエ
ミッタ電極１８ａ、ベース電極１８ｂ及びコレクタ電極
１８ｃを形成する。以上のプロセスを経て図４の断面構
造を有するトランジスタが形成できる。
【００４９】この第２の実施例によるトランジスタは第
１の実施例に比べて、少ない工程数（第１の実施例で
は、図２（ｂ）のドライエッチ工程や図２（ｃ）の酸化
の工程が第２の実施例よりも多い）でベース抵抗低減を
実現できる点である。更にこの実施例では”真性ベース
の厚さを第１の実施例と同じとした場合でも、ベース電
極用ポリシリコンとコレクタとの間隔を第１の実施例よ
りも広くすることが可能となるので、両者の間に発生す
る容量を低減できる”、と言う効果も有する。
１の実施例に比べて、少ない工程数（第１の実施例で
は、図２（ｂ）のドライエッチ工程や図２（ｃ）の酸化
の工程が第２の実施例よりも多い）でベース抵抗低減を
実現できる点である。更にこの実施例では”真性ベース
の厚さを第１の実施例と同じとした場合でも、ベース電
極用ポリシリコンとコレクタとの間隔を第１の実施例よ
りも広くすることが可能となるので、両者の間に発生す
る容量を低減できる”、と言う効果も有する。
【００５０】
【発明の効果】以上説明したように本発明によれば真性
ベース形成と同時に、ひさし形状ベース電極用ポリシリ
コンの下部領域、すなわち真性ベースとベース電極用ポ
リシリコンとを接続している部分に選択的に形成される
シリコン膜を全てポリシリコンとすることができる。
ベース形成と同時に、ひさし形状ベース電極用ポリシリ
コンの下部領域、すなわち真性ベースとベース電極用ポ
リシリコンとを接続している部分に選択的に形成される
シリコン膜を全てポリシリコンとすることができる。
【００５１】ポリシリコン中の不純物の拡散は単結晶中
での拡散よりも速いので、この差を利用することによ
り、初期段階では真性ベースと同程度の不純物しかドー
プされていないために抵抗が高かったこの接続領域は、
ベース形成後、意図的に熱処理を行い、ベース電極用ポ
リシリコンから接続領域ポリシリコンへと不純物拡散を
行うことによりこの部分の抵抗を下げることができる。
すなわち、本発明によりベース抵抗を低減できると言う
効果を有する。
での拡散よりも速いので、この差を利用することによ
り、初期段階では真性ベースと同程度の不純物しかドー
プされていないために抵抗が高かったこの接続領域は、
ベース形成後、意図的に熱処理を行い、ベース電極用ポ
リシリコンから接続領域ポリシリコンへと不純物拡散を
行うことによりこの部分の抵抗を下げることができる。
すなわち、本発明によりベース抵抗を低減できると言う
効果を有する。
【図１】本発明の第１の実施例の半導体装置の縦断面
図。
図。
【図２】第１の実施例の半導体装置製造の主要工程の断
面図。
面図。
【図３】第１の実施例の半導体装置製造の主要工程の断
面図。
面図。
【図４】本発明の第２の実施例の半導体装置の縦断面
図。
図。
【図５】第２の実施例の半導体装置製造の主要工程の断
面図。
面図。
【図６】第２の実施例の半導体装置製造の主要工程の断
面図。
面図。
【図７】従来技術による半導体装置の縦断面図。
【図８】従来技術による半導体装置製造フローの主要工
程縦断面図。
程縦断面図。
１ Ｐ- 型シリコン基板 ２ａ Ｎ+ 型埋め込み層 ２ｂ Ｐ+ 型埋め込み層 ３ コレクタ用Ｎ- 型シリコンエピタキシャル層 ４ ロコス酸化膜 ５ Ｎ+ 型コレクタ引き出し領域 ６ シリコン酸化膜 ７ Ｐ+ 型ベース電極用ポリシリコン膜 ８ Ｎ+ 型コレクタ電極用ポリシリコン ９ シリコン窒化膜 １０ ポリシリコン １１ ポリシリコン １２ａ 単結晶シリコン真性ベース １２ｂ ポリシリコン １３ ポリシリコン １４ シリコン酸化膜 １５ Ｎ+ 型エミッタ電極用ポリシリコン １６ Ｎ型単結晶エミッタ領域 １７ シリコン酸化膜 １８ａ エミッタ電極 １８ｂ ベース電極 １８ｃ コレクタ電極 １９ シリコン酸化膜 ２０ シリコン窒化膜 ３１ シリコン酸化膜 ３２ シリコン窒化膜 ３３ シリコン酸化膜 ３４ ｐ+ 型ポリシリコン ３５ 無添加単結晶ＳｉＧｅ膜 ３６ ｐ+ 型多結晶ＳｉＧｅ膜 ３７ ｐ型単結晶ＳｉＧｅ真性ベース層 ３８ ｐ型多結晶ＳｉＧｅ膜 ３９ ｎ+ 型単結晶シリコンエミッタ １００ シリコン基体 １０１ 開口 １０２ 開口 ３０１ 開口 ３０２ 開口
Claims (10)
- 【請求項１】 第１導電型の第１の単結晶半導体領域に
第１の絶縁膜からなる第１の開口を有しこの第１の絶縁
膜上には反対導電型の第１の多結晶半導体膜が第１の開
口に対してせりだした構造をなし、 このせりだした部分の下の領域には、反対導電型の第２
の多結晶半導体膜が第１の単結晶半導体領域に接する様
に形成され、 この第２の多結晶半導体膜に囲まれた第１の単結晶半導
体領域上には、反対導電型の第２の単結晶半導体膜を有
し、 しかもこの第２の単結晶半導体膜の厚さは、第２の多結
晶半導体の縦方向及び横方向のどちらよりも薄くなって
いることを特徴とする半導体装置。 - 【請求項２】 第２の多結晶半導体膜がＳｉＧｅである
請求項１記載の半導体装置。 - 【請求項３】 第１導電型の第１の単結晶半導体領域に
第１の絶縁膜からなる第１の開口を有し、 単結晶半導体領域上の第１の開口内部に第１導電型また
は反対導電型の第１の単結晶半導体膜を有し、 第１の単結晶半導体膜の上には反対導電型の第２の単結
晶半導体膜を有し、 第１の絶縁膜上に第２の絶縁膜による第２の開口と第２
の絶縁膜上に第３の絶縁膜による第３の開口とを有し、 これらの開口の大きさは、第２、第１、第３の開口の順
番に大きくなり、 この第３の絶縁膜上には反対導電型の第１の多結晶半導
体膜が第３の開口に対してせりだした構造をなし、 このせりだした部分の下の領域は、反対導電型の第２の
多結晶半導体膜が第２の絶縁膜に接する様に形成され、 更に第２の多結晶半導体膜の側面には、第１の半導体膜
と同一の材質からなり反対導電型の第３の多結晶半導体
膜を有し、 更に第３の多結晶半導体膜の側面には、第２の半導体膜
と同一の材質からなり反対導電型の第４の多結晶半導体
膜を有し、 第２の単結晶半導体膜と第４の多結晶半導体膜とは、接
続され、しかもこの第２の単結晶半導体膜の厚さは、第
２の多結晶半導体の縦方向及び横方向のどちらよりも薄
くなっていることを特徴とする半導体装置。 - 【請求項４】 第１及び第２の半導体膜がＳｉＧｅであ
る請求項３記載の半導体装置。 - 【請求項５】 島状に分離された第１導電型の第１の単
結晶半導体領域に第１の絶縁膜を形成し、 この第１の絶縁膜上に反対導電型の第１の多結晶半導体
膜を形成し、 この第１の多結晶半導体膜に開口を形成し、この上及び
開口側面を絶縁膜で被覆し、 第１の絶縁膜をエッチングして第１の多結晶膜に形成さ
れた開口より大きい第１の絶縁膜の第１の開口を形成す
ることにより第１の多結晶膜が第１の開口に対してせり
だした構造とし、 第１の多結晶膜下面に第２の多結晶膜を、第１の単結晶
半導体領域上のうち第１の多結晶膜の下の領域に第３の
多結晶膜を、同時にしかも選択的に形成し、 第１の単結晶半導体領域上に反対導電型の第２の単結晶
半導体膜を、第２、第３の多結晶半導体膜上にそれぞれ
第４、第５の多結晶半導体膜を第４、第５の膜が接続す
る様に、同時にしかも選択的に形成し、 熱処理を行い第１の多結晶半導体膜から不純物を拡散さ
せて、第２、第４の多結晶膜に不純物を添加することを
特徴とする半導体装置の製造方法。 - 【請求項６】 第１の単結晶半導体領域上のうち第１の
多結晶膜の下の領域に第３の多結晶膜を形成する方法と
して、選択的多結晶堆積方法により第１の単結晶半導体
膜上全面に多結晶を形成した後、この上に耐酸化性絶縁
膜を形成し、ドライエッチングにより第１の多結晶半導
体膜の下部領域以外の耐酸化性絶縁膜を除去し、酸化す
ることで第２の多結晶半導体膜を第１の多結晶半導体膜
の下部領域のみに残す請求項５記載の半導体装置の製造
方法。 - 【請求項７】 第２、第３の多結晶半導体膜を形成した
後、熱処理により第１の多結晶膜から第２の多結晶膜へ
と不純物を拡散させて第２の多結晶膜を高濃度に添加し
た後に第３、第４の多結晶膜を形成する請求項６又は７
記載の半導体装置の製造方法。 - 【請求項８】 島状に分離された第１導電型の第１の単
結晶半導体領域に複数の絶縁膜からなる多層膜を形成
し、 この多層の絶縁膜上に反対導電型の第１の多結晶半導体
膜を形成してこの多結晶膜の上を絶縁膜で覆い、 この多結晶膜に開口を形成し、開口側面を絶縁膜で覆
い、 多層の絶縁膜の最上層をエッチングして別の開口を形成
することによりこの開口に対して第１の多結晶半導体膜
がせりだした構造を形成し、 このせりだした部分の下の領域は、反対導電型の第２の
多結晶半導体膜が第２の絶縁膜に接する様に形成し、 熱処理により第１の多結晶半導体膜から不純物を拡散さ
せて第２の多結晶半導体膜に高濃度に不純物を添加し、 最上層以外の絶縁膜もエッチングして下層絶縁膜による
開口を形成し、 単結晶半導体領域上の下層絶縁膜の開口内部に反対導電
型の第１の単結晶半導体膜を形成し、同時に、第２の多
結晶半導体膜の側面には、第１の単結晶半導体膜と同一
の材質からなり反対導電型の第３の多結晶半導体膜を形
成し、 第１の単結晶半導体膜の上には反対導電型の第２の単結
晶半導体膜を形成し、同時に、第３の多結晶半導体膜の
側面には、第２の半導体膜と同一の材質からなり反対導
電型の第４の多結晶半導体膜を形成し、 第２の単結晶半導体膜と第４の多結晶半導体膜とは、接
続されていることを特徴とする半導体装置の製造方法。 - 【請求項９】 島状に分離された第１導電型の第１の単
結晶半導体領域に第１、第２及び第３の絶縁膜を形成
し、 この第３の絶縁膜上には反対導電型の第１の多結晶半導
体膜を形成し、 この多結晶膜の上を絶縁膜で覆い、 この多結晶膜に開口を形成し、開口側面を絶縁膜で覆
い、 第３の絶縁膜をエッチングして第３の絶縁膜からなる第
３の開口を形成することにより第３の開口に対して第１
の多結晶半導体膜がせりだした構造を形成し、 このせりだした部分の下の領域は、反対導電型の第２の
多結晶半導体膜が第２の絶縁膜に接する様に形成し、 熱処理により第１の多結晶半導体膜から不純物を拡散さ
せて第２の多結晶半導体膜に高濃度に不純物を添加し、 第２の絶縁膜をエッチングして第２の絶縁膜による第２
の開口を形成し、 第１の絶縁膜をエッチングして単結晶半導体領域を露出
させ第１の絶縁膜による第１の開口を形成し、 単結晶半導体領域上の第１の開口内部に反対導電型の第
１の単結晶半導体膜を形成し、同時に、第２の多結晶半
導体膜の側面には、第１の単結晶半導体膜と同一の材質
からなる反対導電型の第３の多結晶半導体膜を形成し、 第１の単結晶半導体膜の上には反対導電型の第２の単結
晶半導体膜を形成し、同時に、第３の多結晶半導体膜の
側面には、第２の半導体膜と同一の材質からなる反対導
電型の第４の多結晶半導体膜を形成し、 第２の単結晶半導体膜と第４の多結晶半導体膜とは、接
続されていることを特徴とする半導体装置の製造方法。 - 【請求項１０】 単結晶半導体領域上の第１の開口内部
に反対導電型の第１の単結晶半導体膜を形成し、同時
に、第２の多結晶半導体膜の側面には、第１の単結晶半
導体膜と同一の材質からなる反対導電型の第３の多結晶
半導体膜を形成し、その直後に、熱処理を行うことによ
り第２の多結晶半導体膜から第３の多結晶半導体膜に不
純物を拡散させて第３の多結晶半導体膜を高濃度に不純
物を添加する請求項８又は９記載の半導体装置の製造方
法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7267173A JP2746225B2 (ja) | 1995-10-16 | 1995-10-16 | 半導体装置及びその製造方法 |
| US08/730,083 US5798561A (en) | 1995-10-16 | 1996-10-15 | Bipolar transistor with polysilicon base |
| EP96116520A EP0768716A3 (en) | 1995-10-16 | 1996-10-15 | Bipolar transistor and manufacturing method |
| KR1019960046381A KR100207337B1 (ko) | 1995-10-16 | 1996-10-16 | 반도체장치 및 그 제조방법 |
| US08/873,357 US5840613A (en) | 1995-10-16 | 1997-06-12 | Fabrication method for semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7267173A JP2746225B2 (ja) | 1995-10-16 | 1995-10-16 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09115921A JPH09115921A (ja) | 1997-05-02 |
| JP2746225B2 true JP2746225B2 (ja) | 1998-05-06 |
Family
ID=17441124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7267173A Expired - Fee Related JP2746225B2 (ja) | 1995-10-16 | 1995-10-16 | 半導体装置及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5798561A (ja) |
| EP (1) | EP0768716A3 (ja) |
| JP (1) | JP2746225B2 (ja) |
| KR (1) | KR100207337B1 (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6750484B2 (en) * | 1996-12-09 | 2004-06-15 | Nokia Corporation | Silicon germanium hetero bipolar transistor |
| JPH10303372A (ja) * | 1997-01-31 | 1998-11-13 | Sanyo Electric Co Ltd | 半導体集積回路およびその製造方法 |
| US6114744A (en) * | 1997-03-14 | 2000-09-05 | Sanyo Electric Company | Semiconductor integration device and fabrication method of the same |
| JP3005517B2 (ja) * | 1998-03-30 | 2000-01-31 | 山形日本電気株式会社 | 半導体装置の製造方法 |
| DE19845789A1 (de) * | 1998-09-21 | 2000-03-23 | Inst Halbleiterphysik Gmbh | Bipolartransistor und Verfahren zu seiner Herstellung |
| US6680522B1 (en) | 1999-01-11 | 2004-01-20 | Nec Electronics Corporation | Semiconductor device with reduced electrical variation |
| US6323538B1 (en) * | 1999-01-12 | 2001-11-27 | Matsushita Electric Industrial Co., Ltd. | Bipolar transistor and method for fabricating the same |
| DE10005442A1 (de) | 2000-02-08 | 2001-08-16 | Infineon Technologies Ag | Bipolartransistor |
| US6531369B1 (en) * | 2000-03-01 | 2003-03-11 | Applied Micro Circuits Corporation | Heterojunction bipolar transistor (HBT) fabrication using a selectively deposited silicon germanium (SiGe) |
| US6900105B2 (en) * | 2000-03-01 | 2005-05-31 | Freescale Semiconductor, Inc. | Semiconductor device and method of manufacture |
| JP2001332563A (ja) | 2000-05-23 | 2001-11-30 | Matsushita Electric Ind Co Ltd | バイポーラトランジスタ及びその製造方法 |
| KR100510997B1 (ko) * | 2000-06-29 | 2005-08-31 | 주식회사 하이닉스반도체 | 복합 반도체소자의 접합전극 형성방법 |
| JP4056218B2 (ja) * | 2000-12-27 | 2008-03-05 | 三洋電機株式会社 | 半導体装置およびその製造方法 |
| JP2002222938A (ja) * | 2001-01-25 | 2002-08-09 | Rohm Co Ltd | 半導体装置 |
| DE10162074B4 (de) * | 2001-12-06 | 2010-04-08 | Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik | BiCMOS-Struktur, Verfahren zu ihrer Herstellung und Bipolartransistor für eine BiCMOS-Struktur |
| US6960820B2 (en) * | 2003-07-01 | 2005-11-01 | International Business Machines Corporation | Bipolar transistor self-alignment with raised extrinsic base extension and methods of forming same |
| US7002221B2 (en) * | 2003-08-29 | 2006-02-21 | International Business Machines Corporation | Bipolar transistor having raised extrinsic base with selectable self-alignment and methods of forming same |
| US20050098852A1 (en) * | 2003-09-30 | 2005-05-12 | Kerr Daniel C. | Bipolar transistor with selectively deposited emitter |
| US7425754B2 (en) * | 2004-02-25 | 2008-09-16 | International Business Machines Corporation | Structure and method of self-aligned bipolar transistor having tapered collector |
| US7190046B2 (en) * | 2004-03-29 | 2007-03-13 | International Business Machines Corporation | Bipolar transistor having reduced collector-base capacitance |
| FR2891087B1 (fr) * | 2005-09-20 | 2007-12-28 | St Microelectronics Sa | Transistor bipolaire en circuit integre |
| EP2038918B1 (en) * | 2006-06-28 | 2011-09-21 | Nxp B.V. | Method of manufacturing a bipolar transistor and bipolar transitor obtained therewith |
| US8716096B2 (en) | 2011-12-13 | 2014-05-06 | International Business Machines Corporation | Self-aligned emitter-base in advanced BiCMOS technology |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5296391A (en) * | 1982-03-24 | 1994-03-22 | Nec Corporation | Method of manufacturing a bipolar transistor having thin base region |
| JP2705344B2 (ja) * | 1990-04-13 | 1998-01-28 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US5374846A (en) * | 1990-08-31 | 1994-12-20 | Nec Corporation | Bipolar transistor with a particular base and collector regions |
| JP3343968B2 (ja) * | 1992-12-14 | 2002-11-11 | ソニー株式会社 | バイポーラ型半導体装置およびその製造方法 |
| JP3156436B2 (ja) * | 1993-04-05 | 2001-04-16 | 日本電気株式会社 | ヘテロ接合バイポーラトランジスタ |
| JP2630237B2 (ja) * | 1993-12-22 | 1997-07-16 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JP2626535B2 (ja) * | 1993-12-28 | 1997-07-02 | 日本電気株式会社 | 半導体装置 |
| JP2606141B2 (ja) * | 1994-06-16 | 1997-04-30 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JP2679639B2 (ja) * | 1994-09-12 | 1997-11-19 | 日本電気株式会社 | 半導体装置及びその製造方法 |
-
1995
- 1995-10-16 JP JP7267173A patent/JP2746225B2/ja not_active Expired - Fee Related
-
1996
- 1996-10-15 EP EP96116520A patent/EP0768716A3/en not_active Withdrawn
- 1996-10-15 US US08/730,083 patent/US5798561A/en not_active Expired - Fee Related
- 1996-10-16 KR KR1019960046381A patent/KR100207337B1/ko not_active IP Right Cessation
-
1997
- 1997-06-12 US US08/873,357 patent/US5840613A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09115921A (ja) | 1997-05-02 |
| EP0768716A3 (en) | 1997-07-30 |
| EP0768716A2 (en) | 1997-04-16 |
| KR100207337B1 (ko) | 1999-08-02 |
| KR970023863A (ko) | 1997-05-30 |
| US5798561A (en) | 1998-08-25 |
| US5840613A (en) | 1998-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2746225B2 (ja) | 半導体装置及びその製造方法 | |
| JP2630237B2 (ja) | 半導体装置及びその製造方法 | |
| JP2914213B2 (ja) | 半導体装置及びその製造方法 | |
| JP2679639B2 (ja) | 半導体装置及びその製造方法 | |
| US5296391A (en) | Method of manufacturing a bipolar transistor having thin base region | |
| US5897359A (en) | Method of manufacturing a silicon/silicon germanium heterojunction bipolar transistor | |
| JP2629644B2 (ja) | 半導体装置の製造方法 | |
| JP2705344B2 (ja) | 半導体装置及びその製造方法 | |
| JP2924417B2 (ja) | 半導体装置 | |
| US5500554A (en) | Bipolar transistor having reduced base-collector capacitance while maintaining improved cut-off frequency | |
| KR100321889B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3396571B2 (ja) | 集積回路中の分離領域形成プロセス及び形成された構造体 | |
| JPH08274108A (ja) | 半導体装置及びその製造方法 | |
| JP2565162B2 (ja) | バイポ−ラトランジスタおよびその製造方法 | |
| JPS62194673A (ja) | 半導体装置の製造方法 | |
| JP3077841B2 (ja) | 半導体装置およびその製造方法 | |
| JP2778535B2 (ja) | 半導体集積回路及びその製造方法 | |
| JP2812282B2 (ja) | 半導体装置の製造方法 | |
| JP3131986B2 (ja) | バイポーラトランジスタ | |
| JP2546650B2 (ja) | バイポ−ラトランジスタの製造法 | |
| JPH0541384A (ja) | 半導体装置及びその製造方法 | |
| JPH01110772A (ja) | 半導体装置の製造方法 | |
| JPS60753A (ja) | 半導体装置の製造方法 | |
| JPH0624247B2 (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPH11354530A (ja) | バイポーラ型半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |