JP2001332563A - バイポーラトランジスタ及びその製造方法 - Google Patents

バイポーラトランジスタ及びその製造方法

Info

Publication number
JP2001332563A
JP2001332563A JP2000151044A JP2000151044A JP2001332563A JP 2001332563 A JP2001332563 A JP 2001332563A JP 2000151044 A JP2000151044 A JP 2000151044A JP 2000151044 A JP2000151044 A JP 2000151044A JP 2001332563 A JP2001332563 A JP 2001332563A
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
conductivity type
insulating film
type impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000151044A
Other languages
English (en)
Other versions
JP2001332563A5 (ja
Inventor
Akira Asai
明 浅井
Teruto Onishi
照人 大西
Takeshi Takagi
剛 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000151044A priority Critical patent/JP2001332563A/ja
Priority to KR1020027000961A priority patent/KR20020019560A/ko
Priority to PCT/JP2001/004344 priority patent/WO2001091162A2/ja
Priority to US10/031,445 priority patent/US6828602B2/en
Priority to EP01932237A priority patent/EP1263052A2/en
Priority to CNB018013724A priority patent/CN1224109C/zh
Publication of JP2001332563A publication Critical patent/JP2001332563A/ja
Priority to US10/882,220 priority patent/US6939772B2/en
Publication of JP2001332563A5 publication Critical patent/JP2001332563A5/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/936—Graded energy gap

Abstract

(57)【要約】 【課題】 電流特性のリニアリティが良好なバイポーラ
トランジスタ及びその製造方法を提供する。 【解決手段】 Ｓｉ基板のコレクタ層１０２の上に、Ｓ
ｉＧｅスペーサ層１５１と、ボロンを含む傾斜ＳｉＧｅ
ベース層１５２と、Ｓｉキャップ層１５３とを順次エピ
タキシャル成長させる。Ｓｉキャップ層１５３の上に、
ベース開口部１１８を有する第２の堆積酸化膜１１２
と、ベース開口部を埋めるエミッタ引き出し電極となる
Ｐ+ ポリシリコン層１１５を形成し、Ｓｉキャップ層１
５３にリンを拡散させてエミッタ拡散層１５３ａを形成
する。Ｓｉキャップ層１５３を成長させる際に、in-sit
u ドープにより上部のみにボロンを含ませておくことに
より、空乏層１５４の幅が縮小され、再結合電流の低減
により、電流特性のリニアリティが向上する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ヘテロ接合型バイ
ポーラトランジスタ及びその製造方法に関し、特に、電
流特性のリニアリティの向上対策に関するものである。
【０００２】
【従来の技術】近年、シリコン基板上に形成されるバイ
ポーラトランジスタにＳｉ／ＳｉＧｅ，Ｓｉ／ＳｉＣ等
のヘテロ接合構造を含ませることにより、より優れた伝
導特性を持たせてさらに高周波領域の動作を実現させる
ヘテロバイポーラトランジスタ（ＨＢＴ）の開発が急ピ
ッチで進められている。このＨＢＴは、Ｓｉ基板上にＳ
ｉＧｅ層をエピタキシャル成長させて、このＳｉ／Ｓｉ
Ｇｅヘテロ接合構造を利用するものであって、それまで
ＧａＡｓ等の化合物半導体基板を用いたトランジスタで
ないと動作させることができなかった高周波数領域にお
いても動作するトランジスタを実現することができる。
このＨＢＴは、Ｓｉ基板，ＳｉＧｅ層という汎用のシリ
コンプロセスと親和性のよい材料で構成されるので、高
集積度や低コストという大きな利点を有する。特に、Ｈ
ＢＴとＭＯＳトランジスタ（ＭＯＳＦＥＴ）とを共通の
Ｓｉ基板上に形成して集積化することにより、高性能な
ＢｉＣＭＯＳデバイスを構成することもでき、このＢｉ
ＣＭＯＳデバイスは通信関係に利用可能なシステムＬＳ
Ｉとして有望である。
【０００３】図１０は、従来のＨＢＴの構造を示す断面
図である。同図に示すように、（００１）を主面とする
Ｓｉ基板５００の上部は、エピタキシャル成長法，イオ
ン注入法などによって導入されたリンなどのＮ型不純物
を含む深さ１μｍのレトログレードウェル５０１となっ
ている。また、素子分離として、酸化シリコンが埋め込
まれたシャロートレンチ５０３と、アンドープポリシリ
コン膜５０５及びこれを取り囲むシリコン酸化膜５０６
により構成されるディープトレンチ５０４とが設けられ
ている。各トレンチ５０３，５０４の深さは、それぞれ
０．３５μｍ，２μｍ程度である。
【０００４】また、Ｓｉ基板５００内におけるトレンチ
５０３によって挟まれる領域にコレクタ層５０２が設け
られており、Ｓｉ基板５００内のコレクタ層５０２とは
シャロートレンチ５０３により分離された領域には、レ
トログレードウェル５０１を介してコレクタ層５０２の
電極とコンタクトするためのＮ+ コレクタ引き出し層５
０７が設けられている。
【０００５】また、Ｓｉ基板５００の上には、コレクタ
開口部５１０を有する厚さ約３０ｎｍの第１の堆積酸化
膜５０８が設けられていて、Ｓｉ基板５００の上面のう
ちコレクタ開口部５１０に露出する部分の上には、Ｐ型
不純物がドープされた厚さ約６０ｎｍのＳｉ1-x Ｇｅx
層と厚さ約１０ｎｍのＳｉ膜とが積層されてなるＳｉ／
Ｓｉ1-x Ｇｅx 層５１１が設けられている。そして、Ｓ
ｉ／Ｓｉ1-x Ｇｅx 層５１１のうちの中央部（後述する
ベース開口部５１８の下方領域）の下部が内部ベース５
１９として機能している。また、Ｓｉ／Ｓｉ1-x Ｇｅx
層５１１の中央部の上部がエミッタ層として機能してい
る。
【０００６】Ｓｉ／Ｓｉ1-x Ｇｅx 層５１１及び第１の
堆積酸化膜５０８の上には、厚さ約３０ｎｍのエッチス
トッパ用の第２の堆積酸化膜５１２が設けられていて、
第２の堆積酸化膜５１２には、ベース接合用開口部５１
４及びベース開口部５１８が形成されている。そして、
ベース接合用開口部５１４を埋めて第２の堆積酸化膜５
１２の上に延びる厚さ約１５０ｎｍのＰ+ ポリシリコン
層５１５と第３の堆積酸化膜５１７とが設けられてい
る。上記Ｓｉ／Ｓｉ1-x Ｇｅx 層５１１のうちベース開
口部５１８の下方領域を除く部分とＰ+ ポリシリコン層
５１５とによって外部ベース５１６が構成されている。
【０００７】また、Ｐ+ ポリシリコン層５１５及び第３
の堆積酸化膜５１７のうち，第２の堆積酸化膜５１２の
ベース開口部５１８の上方に位置する部分は開口されて
いて、Ｐ+ ポリシリコン層５１５の側面には厚さ約３０
ｎｍの第４の堆積酸化膜５２０が形成されており、さら
に、第４の堆積酸化膜５２０の上に厚さ約１００ｎｍの
ポリシリコンからなるサイドウォール５２１が設けられ
ている。そして、ベース開口部５１８を埋めて第３の堆
積酸化膜５１７の上に延びるＮ+ ポリシリコン層５２９
が設けられており、このＮ+ ポリシリコン層５２９はエ
ミッタ引き出し電極として機能する。上記第４の堆積酸
化膜５２０によって、Ｐ+ ポリシリコン層５１５とＮ+
ポリシリコン層５２９とが電気的に絶縁されるととも
に、Ｐ+ ポリシリコン層５１５からＮ+ ポリシリコン層
５２９への不純物の拡散が阻止されている。また、第３
の堆積酸化膜５１７によって、Ｐ+ ポリシリコン層５１
５の上面とＮ+ ポリシリコン層５２９とが絶縁されてい
る。
【０００８】さらに、コレクタ引き出し層５０７，Ｐ+
ポリシリコン層５１５及びＮ+ ポリシリコン層５２９の
表面には、それぞれＴｉシリサイド層５２４が形成さ
れ、Ｎ+ ポリシリコン層５２９とＰ+ ポリシリコン層５
１５との外側面はサイドウォール５２３により覆われて
いる。また、基板全体は層間絶縁膜５２５によって覆わ
れており、層間絶縁膜５２５を貫通してＮ+ コレクタ引
き出し層５０７，外部ベースの一部であるＰ+ ポリシリ
コン層５１５及びエミッタ引き出し電極であるＮ+ ポリ
シリコン層５２９上のＴｉシリサイド層５２４に到達す
る接続孔がそれぞれ形成されている。そして、この各接
続孔を埋めるＷプラグ５２６と、各Ｗプラグ５２６に接
続されて、層間絶縁膜５２５の上に延びる金属配線５２
７とが設けられている。
【０００９】
【発明が解決しようとする課題】しかしながら、上記従
来のＨＢＴ又はＳｉＧｅ−ＢｉＣＭＯＳにおいては、以
下のような不具合があった。
【００１０】図１１（ａ）は、従来のＨＢＴにおけるベ
ース電流，コレクタ電流のベース・エミッタ電圧に対す
る依存性いわゆるガンメル特性を示す図である。同図に
おいて、横軸はベース・エミッタ電圧（Ｖ）を表し、縦
軸はベース電流又はコレクタ電流（Ａ）（対数値）を表
している。同図に示すように、ベース・エミッタ電圧が
低い領域で、コレクタ電流特性線とベース電流特性線と
の平行関係が崩れ、ベース電流が過剰になっている。つ
まり、ＨＢＴの低バイアス領域における電流特性のリニ
アリティが悪化するという不具合があった。
【００１１】そこで、その原因について調べたところ、
その１つとして、Ｓｉ層の第２の堆積酸化膜１１２直下
の領域における再結合電流が過剰に生じていることが挙
げられる。そして、過剰な再結合電流が発生する原因
は、Ｓｉ層におけるｐｎ接合部に生じる空乏層の形状が
よくないことにあるのではないかと考えられた。
【００１２】図１２（ａ），（ｂ）は、従来のＨＢＴの
エミッタ・ベース接合部を拡大して示す部分断面図、及
びエミッタ・ベース接合部付近の断面に沿ったボロンの
濃度分布を示す図である。図１２（ａ）に示すように、
Ｓｉ／Ｓｉ1-x Ｇｅx 層５１１は、Ｇｅの含有率が１５
％であるアンドープのＳｉＧｅスペーサ層５５１と、Ｇ
ｅの含有率が下端で１５％，上端で０となるようにほぼ
連続的に変化するとともに高濃度のボロンを含むＰ型の
傾斜ＳｉＧｅベース層５５２と、アンドープのＳｉキャ
ップ層５５３とを順次積層して設けられている。そし
て、Ｓｉキャップ層５５３のうち，ベース開口部５１８
直下でＮ+ ポリシリコン層５２９（エミッタ引き出し電
極）と接する領域には、Ｎ+ ポリシリコン層５２９から
高濃度のリンが拡散により導入されてＮ型のエミッタ拡
散層５５３ａが形成されている。そして、Ｓｉキャップ
層５１１のうちエミッタ拡散層５５３ａを取り囲む周辺
層５５３ｂ（特にその下部）には、傾斜ＳｉＧｅ層５５
２から拡散したボロンが含まれて、周辺層５５３ｂはＰ
型になっている。したがって、Ｓｉキャップ層５５１に
おいて、エミッタ拡散層５５３ａと周辺層５５３ｂとの
間にｐｎ接合部があり、このｐｎ接合部における冶金学
的ｐｎ接合面の両側に空乏層５５４が広がっている。こ
のとき、空乏層５５４のうちＳｉキャップ層５５１の上
部に位置する部分の幅が広がっている。その結果、空乏
層５５４内で再結合するキャリアによって生じる再結合
電流が増大するために、図１１（ａ）に示すような電流
特性のリニアリティの悪化が生じたものと考えられる。
【００１３】再結合電流Ｉrec は、ｐｎ接合面積をＳ，
空乏層幅をＷ，再結合確率をＵ，素電荷量をｑとして、
S.M.Sze：“Physics of Semiconductor Devices", John
Wiley & Sons, Inc., 1981, pp.89-94 によれば、下記
式 Ｉrec ＝∫ｑ・Ｕ・ｄｘ（ｘ＝１〜Ｗ） により表される。
【００１４】ここで、再結合確率Ｕは空乏層中に含まれ
る深い準位の密度，準位の深さや捕獲断面積等のパラメ
ータによって定まる。この式は、空乏層の一方の空乏層
端（図１２（ａ）に示す第１の空乏層端）から他方の空
乏層端（図１２（ａ）に示す第２の空乏層端）の間に存
在する深い不純物準位が再結合中心となり空乏層の幅
（第１の空乏層から第２の空乏層までの距離）が広いほ
ど、再結合電流が多くなることを示している。
【００１５】すなわち、図１２（ａ）に示すように、上
記従来のバイポーラトランジスタにおいては、ｐｎ接合
部に存在する空乏層５５４のうちＳｉキャップ層５５１
の上部に存在する部分が特に拡大していることから、再
結合電流Ｉrec が増大しているものと考えられる。
【００１６】本発明の目的は、上述のような考察に基づ
き、ＨＢＴにおけるＳｉキャップ層中の不純物の濃度分
布を改善する手段を講ずることにより、電流特性のリニ
アリティの良好なバイポーラトランジスタ及びその製造
方法の提供を図ることにある。
【００１７】
【課題を解決するための手段】ここで、本発明では、空
乏層幅を低減することにより再結合電流Ｉrec を低減す
るために、以下の手段を講じている。
【００１８】本発明のバイポーラトランジスタは、基板
上に設けられ、第１導電型不純物を含むコレクタ層とな
る第１の半導体層と、上記第１の半導体層の上に設けら
れ、第２導電型不純物を含むベース層となる第２の半導
体層と、上記第２の半導体層の上に設けられ、上記第２
の半導体層とはバンドギャップが異なる材料からなる第
３の半導体層と、上記第３の半導体層の上に設けられた
絶縁膜と、上記絶縁膜に設けられ、上記第３の半導体層
に達する開口部と、導体材料により構成され、上記絶縁
膜の開口部を埋めて上記第３の半導体層に接触するエミ
ッタ引き出し電極とを備え、上記第３の半導体層は、上
記開口部の下方に位置する第１導電型のエミッタ拡散層
と、該エミッタ拡散層の側方に位置する領域において少
なくとも上部に第２導電型不純物を含む周辺層とを有し
ている。
【００１９】これにより、第３の半導体層の上部におい
て、高濃度の第１導電型不純物を含むエミッタ拡散層
と、高濃度の第２導電型不純物を含む第３の半導体層と
に間にｐｎ接合部が形成されるので、ｐｎ接合部に形成
される空乏層の幅が狭くなり、キャリアが空乏層内で再
結合する量が減少する。そして、再結合電流が低減され
る結果、ヘテロ接合型バイポーラトランジスタの電流特
性のリニアリティが改善されることになる。
【００２０】上記絶縁膜を、第２導電型不純物がドープ
されたシリコン酸化膜により構成しておき、上記第３の
半導体層の上部の少なくとも一部に含まれる第２導電型
不純物を上記絶縁膜から拡散したものとすることができ
る。
【００２１】上記第３の半導体層のうち上記下敷き絶縁
膜の外方に位置する部分に接し、かつ、上記絶縁膜の上
に延びるように設けられ、第２導電型不純物がドープさ
れたベース引き出し電極として機能するポリシリコン膜
をさらに備え、上記第３の半導体層の上部の少なくとも
一部に含まれる第２導電型不純物を、上記ポリシリコン
膜から上記絶縁膜を通過して拡散したものとすることも
できる。
【００２２】上記第３の半導体層のエミッタ拡散層中の
第１導電型不純物は、上記エミッタ引き出し電極から拡
散したものとすることにより、第３の半導体層内の導電
型の反転を利用したエミッタ拡散層が得られることにな
る。
【００２３】上記基板をシリコン基板とし、上記第１の
半導体層をＳｉ層とし、上記第２の半導体層をＳｉＧｅ
層とし、上記第３の半導体層をＳｉ層とすることによ
り、Ｓｉプロセスを利用して形成することが容易なＳｉ
Ｇｅ−ＨＢＴが得られる。
【００２４】本発明の第１のバイポーラトランジスタ
は、基板上の第１導電型不純物を含むコレクタ層となる
第１の半導体層の上に、第２導電型不純物を含むベース
層となる第２の半導体層を形成する工程（ａ）と、上記
第２の半導体層の上に、上記第２の半導体層とはバンド
ギャップが異なる材料からなり、少なくとも上部に第２
導電型不純物を含む第３の半導体層をエピタキシャル成
長により形成する工程（ｂ）と、上記工程（ｂ）の後
で、基板上に絶縁膜を堆積する工程（ｃ）と、上記絶縁
膜に上記第３の半導体層に達する開口部を形成する工程
（ｄ）と、上記第３の半導体層のうち上記開口部の下方
に位置する領域に第１導電型不純物を導入して、エミッ
タ拡散層を形成する工程（ｅ）とを含んでいる。
【００２５】この方法により、第３の半導体層内にin-s
itu ドープを利用して、第３の半導体層の上部にドープ
される第２導電型不純物の濃度を、比較的高精度で制御
することができる。
【００２６】本発明の第２のバイポーラトランジスタの
製造方法は、基板上の第１導電型不純物を含むコレクタ
層となる第１の半導体層の上に、第２導電型不純物を含
むベース層となる第２の半導体層を形成する工程（ａ）
と、上記第２の半導体層の上に、上記第２の半導体層と
はバンドギャップが異なる材料からなる第３の半導体層
をエピタキシャル成長により形成する工程（ｂ）と、上
記工程（ｂ）の後で、基板上に第２導電型不純物を含む
絶縁膜を堆積する工程（ｃ）と、上記絶縁膜に上記第３
の半導体層に達する開口部を形成する工程（ｄ）と、上
記第３の半導体層のうち上記開口部の下方に位置する領
域に第１導電型不純物を導入して、エミッタ拡散層を形
成する工程（ｅ）とを含み、上記工程（ｃ）の後の処理
により、上記第３の半導体層の上部に上記絶縁膜から第
２導電型不純物がドープされる方法である。
【００２７】この方法により、比較的簡素な工程で第３
の半導体層の上部に第２導電型不純物をドープすること
ができる。
【００２８】本発明の第３のバイポーラトランジスタの
製造方法は、基板上の第１導電型不純物を含むコレクタ
層となる第１の半導体層の上に、第２導電型不純物を含
むベース層となる第２の半導体層を形成する工程（ａ）
と、上記第２の半導体層の上に、上記第２の半導体層と
はバンドギャップが異なる材料からなる第３の半導体層
をエピタキシャル成長により形成する工程（ｂ）と、上
記工程（ｂ）の後に、基板上に絶縁膜を堆積する工程
（ｃ）と、基板上に、第２導電型不純物を含む導体膜を
堆積した後、該導体膜に上記絶縁膜に到達する開口部を
形成する工程（ｄ）と、上記第１の導体膜の開口部の側
面を覆う絶縁性材料からなるサイドウォールを形成する
工程（ｅ）と、上記工程（ｅ）の後に、上記絶縁膜に上
記第３の半導体層に達する開口部を形成する工程（ｆ）
と、上記第３の半導体層のうち上記開口部の下方に位置
する領域に第１導電型不純物を導入して、エミッタ拡散
層を形成する工程（ｇ）とを含み、上記工程（ｄ）の後
の処理により、上記第３の半導体層の上部に上記導体膜
から上記絶縁膜を通過した第２導電型不純物がドープさ
れる方法である。
【００２９】この方法により、第３の半導体層の上部の
うちエミッタ拡散層となる領域を除く領域のみに第２導
電型不純物をドープすることができるので、エミッタ拡
散層の第１導電型不純物の濃度とは切り離して第２導電
型不純物の濃度を自由に設定することができる。
【００３０】上記工程（ｆ）の後で上記工程（ｇ）の前
に、基板上に上記導体膜とは別の導体膜を堆積した後、
該別の導体膜をパターニングして上記絶縁膜の開口部を
埋めて上記絶縁膜の上に延びる第１導電型不純物を含む
エミッタ引き出し電極を形成する工程をさらに含むこと
により、ダブルポリシリコン工程を利用して、ＨＢＴを
形成することが可能となる。
【００３１】
【発明の実施の形態】図１は、本発明の基本的なＳｉＧ
ｅ−ＨＢＴの構造を示す断面図である。
【００３２】同図に示すように、（００１）面を主面と
するＳｉ基板１００の上部は、エピタキシャル成長法，
イオン注入法などによって導入されたリンなどのＮ型不
純物を含む深さ１μｍのレトログレードウェル１０１と
なっている。Ｓｉ基板１００の表面付近の領域における
Ｎ型不純物濃度は、１×１０17atoms ・ｃｍ-3程度に調
整されている。また、素子分離として、酸化シリコンが
埋め込まれたシャロートレンチ１０３と、アンドープポ
リシリコン膜１０５及びこれを取り囲むシリコン酸化膜
１０６により構成されるディープトレンチ１０４とが設
けられている。各トレンチ１０３，１０４の深さは、そ
れぞれ０．３５μｍ，２μｍ程度である。
【００３３】また、Ｓｉ基板１００内におけるトレンチ
１０３によって挟まれる領域にコレクタ層１０２が設け
られており、Ｓｉ基板１００内のコレクタ層１０２とは
シャロートレンチ１０３により分離された領域には、レ
トログレードウェル１０１を介してコレクタ層１０２の
電極とコンタクトするためのＮ+ コレクタ引き出し層１
０７が設けられている。
【００３４】また、Ｓｉ基板１００の上には、コレクタ
開口部１１０を有する厚さ約３０ｎｍの第１の堆積酸化
膜１０８が設けられていて、Ｓｉ基板１００の上面のう
ちコレクタ開口部１１０に露出する部分の上には、Ｐ型
不純物がドープされた厚さ約８０ｎｍのＳｉ1-x Ｇｅx
層と厚さ約４０ｎｍのＳｉ膜とが積層されてなるＳｉ／
Ｓｉ1-x Ｇｅx 層１１１が設けられている。このＳｉ／
Ｓｉ1-x Ｇｅx 層１１１は、選択成長により、Ｓｉ基板
１００のうちコレクタ開口部１１０に露出している部分
の上のみに形成されている。そして、Ｓｉ／Ｓｉ1-x Ｇ
ｅx 層１１１のうちの中央部（後述するベース開口部１
１８の下方領域）の下部が内部ベース１１９として機能
している。また、Ｓｉ／Ｓｉ1-x Ｇｅx 層１１１の中央
部の上部がエミッタ層として機能している。Ｓｉ／Ｓｉ
1-x Ｇｅx 層１１１の詳細な構造については後述する。
また、Ｓｉ／Ｓｉ1-x Ｇｅx 層１１１及びレトログレー
ドウェル１０１の表面部に亘って、ボロンイオンの注入
による外部ベース注入領域Ｒiiが形成されており、外部
ベース注入領域Ｒiiの一部として、レトログレードウェ
ル１０１の表面部に、濃度が３×１０17atoms ・ｃｍ-3
程度の接合リーク防止層１１３が形成されている。
【００３５】Ｓｉ／Ｓｉ1-x Ｇｅx 層１１１及び第１の
堆積酸化膜１０８の上には、厚さ約３０ｎｍのエッチス
トッパ用の第２の堆積酸化膜１１２が設けられていて、
第２の堆積酸化膜１１２には、ベース接合用開口部１１
４及びベース開口部１１８が形成されている。そして、
ベース接合用開口部１１４を埋めて第２の堆積酸化膜１
１２の上に延びる厚さ約１５０ｎｍのＰ+ ポリシリコン
層１１５と第３の堆積酸化膜１１７とが設けられてい
る。上記Ｓｉ／Ｓｉ1-x Ｇｅx 層１１１のうちベース開
口部１１８の下方領域を除く部分とＰ+ ポリシリコン層
１１５とによって外部ベース１１６が構成されている。
【００３６】また、Ｐ+ ポリシリコン層１１５及び第３
の堆積酸化膜１１７のうち，第２の堆積酸化膜１１２の
ベース開口部１１８の上方に位置する部分は開口されて
いて、Ｐ+ ポリシリコン層１１５の側面には厚さ約３０
ｎｍの第４の堆積酸化膜１２０が形成されており、さら
に、第４の堆積酸化膜１２０の上に厚さ約１００ｎｍの
ポリシリコンからなるサイドウォール１２１が設けられ
ている。そして、ベース開口部１１８を埋めて第３の堆
積酸化膜１１７の上に延びるＮ+ ポリシリコン層１２９
が設けられており、このＮ+ ポリシリコン層１２９はエ
ミッタ引き出し電極として機能する。上記第４の堆積酸
化膜１２０によって、Ｐ+ ポリシリコン層１１５とＮ+
ポリシリコン層１２９とが電気的に絶縁されるととも
に、Ｐ+ ポリシリコン層１１５からＮ+ ポリシリコン層
１２９への不純物の拡散が阻止されている。また、第３
の堆積酸化膜１１７によって、Ｐ+ ポリシリコン層１１
５の上面とＮ+ ポリシリコン層１２９とが絶縁されてい
る。さらに、Ｎ+ ポリシリコン層１２９とＰ+ ポリシリ
コン層１１５の外側面はサイドウォール１２３により覆
われている。
【００３７】さらに、コレクタ引き出し層１０７，Ｐ+
ポリシリコン層１１５及びＮ+ ポリシリコン層１２９の
表面には、それぞれＴｉシリサイド層１２４が形成され
ている。
【００３８】また、基板全体は層間絶縁膜１２５によっ
て覆われており、層間絶縁膜１２５を貫通してＮ+ コレ
クタ引き出し層１０７，外部ベースの一部であるＰ+ ポ
リシリコン層１１５及びエミッタ引き出し電極であるＮ
+ ポリシリコン層１２９上のＴｉシリサイド層１２４に
到達する接続孔がそれぞれ形成されている。そして、こ
の各接続孔を埋めるＷプラグ１２６と、各Ｗプラグ１２
６に接続されて、層間絶縁膜１２５の上に延びる金属配
線１２７とが設けられている。
【００３９】ここで、図２（ａ），（ｂ）は、図１中の
エミッタ・ベース接合部を拡大して示す部分断面図、及
びエミッタ・ベース接合部付近の断面に沿ったボロンの
濃度分布を示す図である。図２（ａ）に示すように、Ｓ
ｉ／Ｓｉ1-x Ｇｅx 層１１１は、Ｇｅの含有率が１５％
であるアンドープの厚み約４０ｎｍのＳｉＧｅスペーサ
層１５１と、Ｇｅの含有率が下端で１５％，上端で０と
なるようにほぼ連続的に変化するとともに、濃度が約４
×１０18atoms ・ｃｍ-3のボロンを含む厚み約４０ｎｍ
の傾斜ＳｉＧｅベース層１５２と、部分的にボロンがド
ープされた厚み約４０ｎｍのＳｉキャップ層１５３とを
順次積層して設けられている。そして、Ｓｉキャップ層
１５３のうちＮ+ ポリシリコン層１２９（エミッタ引き
出し電極）と接する領域には、Ｎ+ ポリシリコン層１２
９から高濃度のリンが拡散により導入されてＮ型のエミ
ッタ拡散層１５３ａが形成されている。エミッタ拡散層
１５３ａには、基板の深さ方向に向かって１×１０20at
oms ・ｃｍ-3から１×１０ 17atoms ・ｃｍ-3程度までの
分布をもってリンがドーピングされている。
【００４０】また、図２（ｂ）に示すように、Ｓｉキャ
ップ層１５３の上部には、濃度が約１×１０18atoms ・
ｃｍ-3のボロンがドープされ、Ｓｉキャップ層１５３の
下部には傾斜ＳｉＧｅベース層１５２からの拡散によ
り、濃度が約２×１０18atoms・ｃｍ-3のボロンがドー
プされている。一方、Ｓｉキャップ層１５３の中間部に
は、ボロンがほとんどドープされていない。そして、エ
ミッタ拡散層１５３ａとこれを取り囲む周辺層１５３ｂ
との間には、ｐｎ接合部が形成され、その冶金学的ｐｎ
接合面を挟んで、第１の空乏層端から第２の空乏層端ま
での範囲に空乏層１５４が形成される。このとき、空乏
層１５４のうち第２の堆積酸化膜１１２に近接する部分
は、従来のＨＢＴにおける空乏層５５４（図１２（ａ）
参照）の形状に比べると中央側にシフトした形状となっ
ている。
【００４１】このような本発明のＳｉＧｅ−ＨＢＴによ
ると、図２（ａ）に示すように、Ｓｉキャップ層１５３
の上部（第２堆積酸化膜１２２の直下の領域）に高濃度
のボロンがドープされているので、空乏層１５４の幅
（第１の空乏層端から第２の空乏層端までの距離），特
に，Ｓｉキャップ層１５３の上部において空乏層幅が縮
小されることになる。その結果、空乏層１５４において
キャリアが拡散して再結合する量が低減し、再結合電流
が低減することになる。
【００４２】図１１（ｂ）は、後述する第３の実施形態
によって形成された本発明のＨＢＴのベース電流，コレ
クタ電流のベース・エミッタ電圧に対する依存性（ガン
メル特性）を示す図である。同図において、横軸はベー
ス・エミッタ電圧（Ｖ）を表し、縦軸はベース電流又は
コレクタ電流（Ａ）（対数値）を表している。同図に示
すように、低バイアス領域から高バイアス領域の広い領
域に亘ってベース電流特性線とコレクタ電流特性線との
平行関係が比較的良好に維持されている。つまり、リニ
アリティの良好なＨＢＴが得られることが示されてい
る。
【００４３】したがって、本発明によると、図２（ａ）
に示すように、Ｓｉキャップ層１５３の上部に比較的高
濃度のボロンをドープすることにより、空乏層の広がり
を抑制することができる。その結果、空乏層内における
キャリアの再結合に起因する再結合電流が抑制され、ガ
ンメル特性の改善によりリニアリティの良好なＨＢＴを
得ることができるものと考えられる。
【００４４】また、Ｓｉキャップ層１５３の上端部にお
いて第２の堆積酸化膜１１２との界面における界面準位
がボロンのドープによって低減している可能性があり、
この界面準位の減少がＨＢＴのリニアリティの向上に寄
与している可能性も十分あり得る。ホモＳｉ型のバイポ
ーラトランジスタにおいては、比較的高温の熱処理（例
えば９００℃程度）のアニールを行なうことにより、第
２の堆積酸化膜１１２とＳｉキャップ層１５３との界面
準位を低減することが比較的容易であるが、ＳｉＧｅ−
ＨＢＴにおいては、かかる高温の熱処理が困難であるこ
とから、ボロンのドープによる界面準位の低減が実現で
きれば理想的であるからである。そして、この界面準位
の密度を低減することにより、上述の式における再結合
確率Ｕを小さくでき、よりいっそう再結合電流の低減を
図ることができる。
【００４５】なお、上述のような各層の厚さは典型的な
値を示しており、ＨＢＴの種類や用途に応じて適当な厚
さを用いることが可能である。
【００４６】次に、図１，図２（ａ）に示す構造を実現
するための製造方法に関する各実施形態について説明す
る。
【００４７】（第１の実施形態）まず、第１の実施形態
におけるＨＢＴの製造工程の基本的な流れについて、図
３（ａ）〜図６（ｂ）を参照しながら説明する。
【００４８】まず、図３（ａ）に示す工程で、（００
１）面を主面とするＳｉ基板１００の上部に、Ｎ型不純
物をドープしながらＳｉ単結晶層をエピタキシャル成長
させる、あるいは、エピタキシャル成長後に高エネルギ
ーのイオン注入を行なうことにより、深さ約１μｍのＮ
型のレトログレードウェル１０１を形成する。ただし、
エピタキシャル成長を行なわずにＳｉ基板１００の一部
にイオン注入を行なうことによりレトログレードウェル
１０１を形成することも可能である。このとき、Ｓｉ基
板１００の表面付近の領域は、ＨＢＴのコレクタ層とな
るためにＮ型の不純物濃度を１×１０17atoms ・ｃｍ-3
程度に調整しておく。
【００４９】次に、素子分離として、酸化シリコンが埋
め込まれたシャロートレンチ１０３と、アンドープポリ
シリコン膜１０５及びこれを取り囲むシリコン酸化膜１
０６により構成されるディープトレンチ１０４とを形成
する。各トレンチ１０３，１０４の深さは、それぞれ
０．３５μｍ，２μｍ程度としておく。Ｓｉ基板１００
内におけるシャロートレンチ１０３同士によって挟まれ
る領域がコレクタ層１０２となる。また、Ｓｉ基板１０
０内のコレクタ層１０２とはシャロートレンチ１０３に
より分離された領域に、コレクタ電極とコンタクトする
ためのＮ+ コレクタ引き出し層１０７を形成する。
【００５０】この後、図示されていないが、標準的な製
造方法により、ＣＭＯＳデバイスの各ＭＩＳＦＥＴの基
本構造であるゲート絶縁膜，ゲート電極，ソース・ドレ
イン領域などを形成する。
【００５１】次に、図３（ｂ）に示す工程で、テトラエ
トキシシラン（ＴＥＯＳ）と酸素を用いた化学気相成長
法（ＣＶＤ）を処理温度６８０℃で行なって、ウエハ上
に厚さが約３０ｎｍの第１の堆積酸化膜１０８を形成し
た後、フッ酸等のウェットエッチングにより、第１の堆
積酸化膜１０８に活性領域の幅よりも広い幅を有するコ
レクタ開口部１１０を形成する。つまり、シャロートレ
ンチ１０３とＳｉ基板１００との表面部における境界を
含むようにコレクタ開口部１１０を形成することによ
り、コレクタ開口部１１０の幅を活性領域の幅よりも広
くしておく。コレクタ開口部１１０の幅自体は従来のＨ
ＢＴにおけるとほぼ同じ程度であるが、シャロートレン
チ１０３同士の間隔が従来のＨＢＴにおけるよりも狭く
なっている結果、コレクタ開口部１１０の幅が活性領域
の幅よりも広くなるのである。
【００５２】次に、Ｓｉ基板１００のコレクタ開口部１
１０に露出した部分をアンモニア水と過酸化水素水との
混合液によって処理し、その部分に厚さが１ｎｍ程度の
保護酸化膜を形成した状態で、ウエハをＵＨＶ−ＣＶＤ
装置のチャンバー内に導入する。そして、導入後、水素
雰囲気中で熱処理を行うことにより保護酸化膜を除去し
た後、５５０℃に加熱しつつジシラン（Ｓｉ2 Ｈ6 ），
ゲルマン（ＧｅＨ4 ），ドーピング用のジボラン（Ｂ2
Ｈ6 ）など含むガスを適宜利用して、後述する各実施形
態の方法により、Ｓｉ基板１００のコレクタ開口部１１
０に露出している表面の上に、厚さ約８０ｎｍのＳｉ
1-x Ｇｅx 層をエピタキシャル成長させる。そして、Ｓ
ｉ1-x Ｇｅx 層を形成した後、連続してチャンバー内に
供給するガスのうちゲルマンの供給を停止し、かつ、適
宜ジボランを利用することにより、Ｓｉ1-x Ｇｅx 層の
上に厚さ約４０ｎｍのＳｉ層をエピタキシャル成長させ
る。このＳｉ1-x Ｇｅx 層とＳｉ層により、Ｓｉ／Ｓｉ
1-x Ｇｅx 層１１１が形成される。
【００５３】次に、図４（ａ）に示す工程で、ウエハ上
に、エッチストッパとなる膜厚３０ｎｍの第２の堆積酸
化膜１１２を形成した後、第２の堆積酸化膜１１２の上
に設けたレジストマスクＲe1を用いて、第２の堆積酸化
膜１１２をドライエッチングによりパターニングして、
ベース接合用開口部１１４を形成する。このとき、Ｓｉ
／Ｓｉ1-x Ｇｅx 層１１１の中央部は第２の堆積酸化膜
によって覆われており、ベース接合用開口部１１４には
Ｓｉ／Ｓｉ1-x Ｇｅx 層１１１の周辺部と第１の堆積酸
化膜１０８の一部とが露出している。次に、ベース接合
用開口部１１４の形成に用いたレジストマスクＲe1を用
いて、ボロン（Ｂ）などのＰ型の不純物のイオン注入を
行い、Ｓｉ／Ｓｉ1-x Ｇｅx 層１１１及びレトログレー
ドウェル１０１の表面部に亘って外部ベース注入領域Ｒ
iiを形成する。このとき、外部ベース注入領域Ｒiiの一
部として、レトログレードウェル１０１の表面部に、濃
度が３×１０17atoms ・ｃｍ-3程度の接合リーク防止層
１１３が形成されている。
【００５４】次に、図４（ｂ）に示す工程で、ＣＶＤに
より、ウエハ上に１×１０20atoms・ｃｍ-3以上の高濃
度にドープされた厚さ約１５０ｎｍのＰ+ ポリシリコン
層１１５を堆積し、続いて、厚さ約１００ｎｍの第３の
堆積酸化膜１１７を堆積する。次に、ドライエッチング
により、第３の堆積酸化膜１１７とＰ+ ポリシリコン層
１１５とをパターニングして、第３の堆積酸化膜１１７
とＰ+ ポリシリコン層１１５との中央部に第２の堆積酸
化膜１１２に達するベース開口部１１８を形成する。こ
のベース開口部１１８は第２の堆積酸化膜１１２の中央
部よりも小さく、ベース開口部１１８がベース接合用開
口部１１４に跨ることはない。この工程により、Ｐ+ ポ
リシリコン層１１５とＳｉ／Ｓｉ1-x Ｇｅx 層１１１の
中央部を除く部分とによって構成される外部ベース１１
６が形成される。
【００５５】次に、図５（ａ）に示す工程で、ＣＶＤに
より、ウエハの全面上に厚さ約３０ｎｍの堆積酸化膜と
厚さ約１５０ｎｍのポリシリコン膜とを堆積する。そし
て、異方性ドライエッチングにより、堆積酸化膜及びポ
リシリコン膜をエッチバックして、Ｐ+ ポリシリコン層
１１５及び第３の堆積酸化膜１１７の側面上に第４の堆
積酸化膜１２０を挟んでポリシリコンからなるサイドウ
ォール１２１を形成する。次に、フッ酸等によるウエッ
トエッチングを行い、第２の堆積酸化膜１１２及び第４
の堆積酸化膜１２０のうち露出している部分を除去す
る。このとき、ベース開口部１１８においては、Ｓｉ／
Ｓｉ1-x Ｇｅx 層１１１の上部のＳｉ層が露出する。ま
た、ウエットエッチングは等方性であることから第２の
堆積酸化膜１１２及び第４の堆積酸化膜１２０が横方向
にもエッチングされ、ベース開口部１１８の寸法が拡大
する。つまり、このときのウエットエッチングの量によ
ってベース開口幅が決まる。このウエットエッチングの
際、第１の堆積酸化膜１０８にＳｉＧｅアイランド１１
１が付着していたとしても、Ｓｉ基板１００のうちＮ+
コレクタ引き出し層１０７などは、Ｐ+ ポリシリコン層
１１５などによって覆われているので、Ｓｉ基板１００
の表面が露出することはない。
【００５６】次に、図５（ｂ）に示す工程で、厚さが約
２５０ｎｍのＮ+ ポリシリコン層１２９を堆積した後、
ドライエッチングによってＮ+ ポリシリコン層１２９を
パターニングすることにより、エミッタ引き出し電極を
形成する。このとき、Ｐ+ ポリシリコン層１１５の外側
はパターニングされていないので、側方にポリシリコン
からなるサイドウォールが形成されることはない。ま
た、Ｎ+ コレクタ引き出し層１０７などの表面が、Ｎ+
ポリシリコン層１２９のオーバーエッチングによってエ
ッチングされることがないので、Ｓｉ基板１００の表面
に凹凸が形成されることもない。
【００５７】次に、図６（ａ）に示す工程で、ドライエ
ッチングにより、第３の堆積酸化膜１１７，Ｐ+ ポリシ
リコン層１１５及び第２の堆積酸化膜１１２をパターニ
ングして、外部ベース１１６の形状を決定する。
【００５８】次に、図６（ｂ）に示す工程で、ウエハ上
に厚さが約１２０ｎｍの堆積酸化膜を形成した後、ドラ
イエッチングを行なって、Ｎ+ ポリシリコン層１２９と
Ｐ+ポリシリコン層１１５の側面にサイドウォール１２
３を形成する。このときのドライエッチング（オーバー
エッチング）によって、第１の堆積酸化膜１０８の露出
している部分を除去して、Ｎ+ ポリシリコン層１２９，
Ｐ+ ポリシリコン層１１５及びＮ+ コレクタ引き出し層
１０７の表面を露出させる。
【００５９】さらに、図１に示す構造を得るために、以
下の処理を行なう。まず、スパッタリングによって、ウ
エハの全面上に厚さが約４０ｎｍのＴｉ膜を堆積した
後、６７５℃，３０ｓｅｃのＲＴＡ（短時間アニール）
を行なうことにより、Ｎ+ ポリシリコン層１２９，Ｐ+
ポリシリコン層１１５及びＮ+ コレクタ引き出し層１０
７の露出している表面にＴｉシリサイド層１２４を形成
する。その後、Ｔｉ膜の未反応部分のみを選択的に除去
した後、Ｔｉシリサイド層１２４の結晶構造を変化させ
るためのアニールを行なう。
【００６０】次に、ウエハの全面上に層間絶縁膜１２５
を形成し、層間絶縁膜１２５を貫通してＮ+ ポリシリコ
ン層１２９，Ｐ+ ポリシリコン層１１５及びＮ+ コレク
タ引き出し層１０７上のＴｉシリサイド層１２４に到達
する接続孔を形成する。そして、各接続孔内にＷ膜を埋
め込んでＷプラグ１２６を形成した後、ウエハの全面上
にアルミニウム合金膜を堆積した後、これをパターニン
グして、各Ｗプラグ１２６に接続され、層間絶縁膜１２
５の上に延びる金属配線１２７を形成する。
【００６１】以上の工程により、図１に示す構造を有す
るＨＢＴ、つまり、Ｎ型Ｓｉからなるコレクタと、Ｐ+
型Ｓｉ1-x Ｇｅx からなるベースと、Ｎ+ 型Ｓｉからな
るエミッタとを備えたＨＢＴが形成される。なお、Ｓｉ
／Ｓｉ1-x Ｇｅx 層１１１のうちＳｉ層には、Ｎ+ ポリ
シリコン層１２９から高濃度のＮ型不純物（リンなどが
拡散して、Ｎ+ 型Ｓｉ層になっている。
【００６２】次に、本実施形態における特徴点であるＳ
ｉ／Ｓｉ1-x Ｇｅx 層１１１を形成する工程について、
図７（ａ），（ｂ）を参照しながら説明する。図７
（ａ），（ｂ）は、上述の製造工程中の図３（ｂ）に示
す工程におけるエミッタ・ベース接合部の構造を拡大し
て示す部分断面図、及びその断面に沿ったボロンの濃度
分布を示す図である。
【００６３】まず、Ｓｉ基板１００のコレクタ開口部１
１０に露出した部分をアンモニア水と過酸化水素水との
混合液によって処理し、その部分に厚さが１ｎｍ程度の
保護酸化膜を形成した状態で、ウエハをＵＨＶ−ＣＶＤ
装置のチャンバー内に導入する。そして、チャンバーへ
のウエハの導入後、真空雰囲気中でウエハを８５０℃に
２分間加熱することにより保護酸化膜を除去する。次
に、チャンバー内で、ウエハ温度を５５０℃に降下させ
て、ジシラン（Ｓｉ2 Ｈ6 ）とゲルマン（ＧｅＨ 4 ）と
の流量をそれぞれ０．０２ｌ／ｍｉｎ，０．０３ｌ／ｍ
ｉｎとし、圧力を約０．０６７Ｐａとして、この状態を
２分４０秒間維持することにより、ウエハ上に厚みが約
４０ｎｍのアンドープのＳｉＧｅスペーサ層１５１を形
成する。このとき、ＳｉＧｅスペーサ層１５１の成長速
度は約１５ｎｍ／ｍｉｎである。
【００６４】続いて、チャンバー内の温度，圧力及びジ
シラン（Ｓｉ2 Ｈ6 ）流量をそのまま維持しながら、濃
度５％の水素希釈ジボラン（Ｂ2 Ｈ6 ）を流量４ｓｃｃ
ｍでチャンバー内に導入する。そして、４分間にゲルマ
ン（ＧｅＨ4 ）の流量を０．０３ｌ／ｍｉｎから０ｌ／
ｍｉｎに連続的に変化させることにより、混晶Ｓｉ1- x
Ｇｅx 中のＧｅの含有率ｘが１５％から０％に変化して
いる厚みが約４０ｎｍの傾斜ＳｉＧｅベース層１５２を
エピタキシャル成長させる。このとき、傾斜ＳｉＧｅベ
ース層１５２の平均的な成長速度は約１０ｎｍ／ｍｉｎ
で、ボロンの濃度が約４×１０18atoms ・ｃｍ-3であ
る。
【００６５】次に、チャンバー内の温度，圧力及びジシ
ラン（Ｓｉ2 Ｈ6 ）流量を変えずにゲルマン（ＧｅＨ
4 ）を流すことなく、水素希釈ジボラン（Ｂ2 Ｈ6 ）の
供給を停止させ、この状態を１５分間維持することによ
り、厚みが約３０ｎｍのアンドープＳｉ層１６１をエピ
タキシャル成長させる。このとき、アンドープＳｉ層１
６１の成長速度は約２ｎｍ／ｍｉｎである。
【００６６】その後、再び、濃度５％の水素希釈ジボラ
ン（Ｂ2 Ｈ6 ）を流量０．００１ｌ／ｍｉｎでチャンバ
ー内に流し、この状態を５分間維持することにより、厚
み約１０ｎｍのドープトＳｉ層１６２をエピタキシャル
成長させる。このとき、ドープトＳｉ層１６２の成長速
度は約２ｎｍ／ｍｉｎで、ボロンの濃度が約１×１０ 18
atoms ・ｃｍ-3である。
【００６７】上記工程が終了した結果、アンドープＳｉ
層１６１，ドープトＳｉ層１６２により、Ｓｉキャップ
層１５３が形成される。また、ＳｉＧｅスペーサ層１５
１，傾斜ＳｉＧｅベース層１５２及びＳｉキャップ層１
５３により、Ｓｉ／Ｓｉ1-xＧｅx 層１１１が形成され
る。
【００６８】図７（ｂ）は、Ｓｉ／Ｓｉ1-x Ｇｅx 層１
１１の形成直後であって熱処理前におけるボロンの濃度
プロファイルを示している。この状態においては、傾斜
ＳｉＧｅベース層１５２やＳｉキャップ層１５３中のド
ープトＳｉ層１６２のみに高濃度のボロンが存在するき
わめて急峻な濃度プロファイルが現れている。
【００６９】そして、その後各工程における加熱処理が
入ることによって、傾斜ＳｉＧｅベース層１５２やＳｉ
キャップ層１５３中のドープトＳｉ層１６２にドープさ
れたボロンが拡散し、最終的には、図２（ｂ）に示すよ
うなボロンの濃度プロファイルが得られる。
【００７０】本実施形態においては、Ｓｉキャップ層の
形成の際にボロンをドープする，つまりin-situ ドープ
によるＣＶＤを行なう点が特徴である。そして、本実施
形態によると、in-situ ドープによって、Ｓｉキャップ
層１５３の上部にドープされるボロンの濃度を、比較的
高精度で制御することができる。
【００７１】（第２の実施形態）本実施形態において
も、基本的なＨＢＴの製造工程の流れは、第１の実施形
態において説明した図２（ａ）〜図６（ｂ）に示す通り
である。
【００７２】本実施形態においては、図４（ａ）に示す
工程を以下のように行なう点が特徴である。図８
（ａ），（ｂ）は、上述の製造工程中の図４（ａ）に示
す工程におけるエミッタ・ベース接合部の構造を拡大し
て示す部分断面図、及びその断面に沿ったボロンの濃度
分布を示す図である。
【００７３】本実施形態においては、第１の実施形態に
おいて説明した通りの処理を行なって、コレクタ層１０
２の上に、厚みが約４０ｎｍのアンドープのＳｉＧｅス
ペーサ層１５１と、厚みが約４０ｎｍで濃度が約４×１
０18atoms ・ｃｍ-3のボロンを含む傾斜ＳｉＧｅベース
層１５２とを形成する。
【００７４】次に、チャンバー内の温度，圧力及びジシ
ラン（Ｓｉ2 Ｈ6 ）流量を傾斜ＳｉＧｅベース層１５２
の形成時から変えずにゲルマン（ＧｅＨ4 ）を流すこと
なく、水素希釈ジボラン（Ｂ2 Ｈ6 ）の供給を停止さ
せ、この状態を２０分間維持することにより、厚みが約
４０ｎｍのＳｉキャップ層１５３をエピタキシャル成長
させる。
【００７５】次に、第１の実施形態における第２の堆積
酸化膜１１２に代えて、ボロンがドープされたシリコン
酸化膜（ＢＳＧ膜）からなる第２の堆積酸化膜１７１を
Ｓｉキャップ層１５３の上に堆積する。このとき、常圧
ＣＶＤ装置のチャンバー内において、ウエハを４００℃
に昇温させた後、常圧下において、テトラエトキシシラ
ン（ＴＥＯＳ）を流量１．５ｌ／ｍｉｎで、トリエトキ
シボロン（ＴＥＢ）を流量１．５ｌ／ｍｉｎで、濃度８
５ｇ／Ｎｍ3 のオゾンを含むＯ2 を流量７．５ｌ／ｍｉ
ｎで、Ｎ2 を流用１８．０ｌ／ｍｉｎで流し、この状態
を１５秒間維持することにより、３ｗｔ％のボロンを含
む厚み約３０ｎｍの第２の堆積酸化膜１７１を形成す
る。
【００７６】図８（ｂ）は、このときの縦断面における
ボロンの濃度プロファイルを示す図である。この状態で
は、Ｓｉキャップ層１５３内にはボロンがドープされて
いないが、その後の工程における加熱処理によって、第
２の堆積酸化膜１７１中のボロンがＳｉキャップ層１５
３の上部に拡散するので、最終的には、図２（ａ）に示
すようなボロンの濃度プロファイルが得られる。
【００７７】その後、図４（ａ）に示す工程と同様に、
第２の堆積酸化膜１７１にベース接合用開口部１１４を
形成した後、図４（ｂ）〜図６（ｂ）に示す工程を行な
うことにより、図１に示す構造を有するＨＢＴが得られ
る。
【００７８】ここで、ＰＮＰバイポーラトランジスタに
おいては、第２の堆積酸化膜１７１としてＰＳＧ膜を用
いることは言うまでもない。
【００７９】本実施形態によると、比較的簡素な工程で
Ｓｉキャップ層１５３にボロンをドープすることができ
る。特に、Ｓｉキャップ層１５３の上端部のうち第２の
堆積酸化膜１１２との界面における界面準位を低減しう
る可能性が高いと考えられる。
【００８０】（第３の実施形態）本実施形態において
も、基本的なＨＢＴの製造工程の流れは、第１の実施形
態において説明した図２（ａ）〜図６（ｂ）に示す通り
である。
【００８１】本実施形態においては、図４（ａ），
（ｂ）に示す工程を以下のように行なう点が特徴であ
る。図９（ａ），（ｂ）は、上述の製造工程中の図４
（ａ），（ｂ）に示す工程におけるエミッタ・ベース接
合部の構造を拡大して示す部分断面図、及びその断面に
沿ったボロンの濃度分布を示す図である。
【００８２】本実施形態においては、第１の実施形態に
おいて説明した通りの処理を行なって、コレクタ層１０
２の上に、厚みが約４０ｎｍのアンドープのＳｉＧｅス
ペーサ層１５１と、厚みが約４０ｎｍで濃度が約４×１
０18atoms ・ｃｍ-3のボロンを含む傾斜ＳｉＧｅベース
層１５２とを形成する。
【００８３】次に、チャンバー内の温度，圧力及びジシ
ラン（Ｓｉ2 Ｈ6 ）流量を傾斜ＳｉＧｅベース層１５２
の形成時から変えずにゲルマン（ＧｅＨ4 ）を流すこと
なく、水素希釈ジボラン（Ｂ2 Ｈ6 ）の供給を停止さ
せ、この状態を２０分間維持することにより、厚みが約
４０ｎｍのＳｉキャップ層１５３をエピタキシャル成長
させる。
【００８４】次に、第１の実施形態とほぼ同様の処理を
行なって、ウエハ上に、エッチストッパとなる第２の堆
積酸化膜１１２を形成する。このとき、本実施形態にお
いては、第２の堆積酸化膜１１２の厚みを１０ｎｍとし
ておく。
【００８５】次に、第１の実施形態において説明した処
理によって、第２の堆積酸化膜１１２のパターニングに
よるベース接合用開口部１１４の形成と、ベース接合用
開口部１１４の形成に用いたレジストマスクを用いたボ
ロン（Ｂ）のイオン注入とを行なう。
【００８６】次に、図４（ｂ）に示す工程で説明したよ
うに、ＣＶＤにより、ウエハ上に厚さ約１５０ｎｍのＰ
+ ポリシリコン層１１５を堆積するが、本実施形態にお
いては、Ｐ+ ポリシリコン層１１５中のボロンの濃度を
２×１０20atoms ・ｃｍ-3以上とする。このボロンの濃
度は、アンドープのポリシリコン膜を堆積した後、ポリ
シリコン膜に、加速電圧が約８ｋｅＶ，ドーズ量が約５
×１０15atoms ｓ・ｃｍ-2の条件でボロンイオンを注入
することにより実現することができる。ただし、ポリシ
リコン膜の堆積時にin-situ ドープを行なってもよい。
続いて、第１の実施形態と同様の処理により、第３の堆
積酸化膜１１７（図４（ｂ）参照）の堆積と、第３の堆
積酸化膜１１７とＰ+ ポリシリコン層１１５とのパター
ニングによるベース開口部１１８の形成とを行ない、Ｐ
+ ポリシリコン層１１５とＳｉ／Ｓｉ1-x Ｇｅx 層１１
１の中央部を除く部分とによって構成される外部ベース
１１６（図４（ｂ）参照）を形成する。
【００８７】図９（ｂ）は、このときの縦断面における
ボロンの濃度プロファイルを示す図である。この状態で
は、Ｓｉキャップ層１５３内にはボロンがドープされて
おらず、第２の堆積酸化膜１１２を隔てて設けられたＰ
+ ポリシリコン層１１５（外部ベース層１１６の一部）
に高濃度のボロンがドープされているだけであるが、そ
の後の工程における加熱処理によって、Ｐ+ ポリシリコ
ン層１１５中のボロンが、第２の堆積酸化膜１１２を通
過してＳｉキャップ層１５３の上部に拡散するので、最
終的には、図２（ａ）に示すようなボロンの濃度プロフ
ァイルが得られる。
【００８８】その後、図５（ａ）〜図６（ｂ）に示す工
程を行なうことにより、図１に示す構造を有するＨＢＴ
が得られる。
【００８９】本実施形態によると、ベース開口部１１８
が形成された状態で、Ｐ+ ポリシリコン層１１５からＳ
ｉキャップ層１５３の上部にボロンをドープするように
しているので、Ｓｉキャップ層１５３のうちベース開口
部１１８直下の領域であるエミッタ拡散層１５３ａを除
く領域にのみボロンを導入することができ、エミッタ拡
散層１５３ａにドープするリンとの濃度関係を考慮する
必要がない。したがって、Ｓｉキャップ層１５３の上部
におけるボロンの濃度を、もっとも好ましい濃度に調整
することができる利点がある。
【００９０】（その他の実施形態）尚、上記各実施形態
においては、ダブルポリシリコン型のＨＢＴに本発明を
適用した場合について説明したが、本発明はかかる実施
形態に限定されるものではなく、第１，第２の実施形態
は、シングルポリシリコン型のＨＢＴに適用することが
可能である。その場合、Ｎ+ ポリシリコン層１１５を設
けずに、Ｓｉ／Ｓｉ 1-x Ｇｅx 層１１１を第１の堆積酸
化膜１０８の上まで延びる構造として、第２の堆積酸化
膜１１２のうちベース開口部１１８を囲む部分以外の部
分を除去しておけばよい。このとき、Ｓｉ／Ｓｉ1-x Ｇ
ｅx 層１１１のうち第１の堆積酸化膜１０８の上に位置
する部分は単結晶ではなく多結晶構造となるが、この部
分は外部ベースとして機能する部分であるので、単に抵
抗体として機能すればよく、ＨＢＴとしての動作や特性
に不具合は生じない。
【００９１】上記各実施形態の方法においては、図２
（ｂ）に示すように、Ｓｉキャップ層１５３の下部にも
ボロンが拡散によりドープされるが、各実施形態におい
て、Ｓｉキャップ層１５３の下部にもin-situ ドープに
よってボロンをドープしてもよい。
【００９２】なお、上記各実施形態においては、ＮＰＮ
型のＨＢＴを例にとって説明したが、本発明はＰＮＰ型
のＨＢＴに対しても適用できることはいうまでもない。
その場合、ＨＢＴの各部の導電型や、ＨＢＴの各部にド
ープする不純物の導電型は上記各実施形態とは逆の導電
型になる。
【００９３】また、本発明のＳｉＧｅ−ＨＢＴとＳｉ−
ＣＭＯＳＦＥＴとを共通のＳｉ基板上に形成してなるい
わゆるＢｉＣＭＯＳデバイスを得ることも可能である。
【００９４】上記各実施形態におけるＳｉＧｅスペーサ
層や、傾斜ＳｉＧｅベース層に代えて、ＳｉＧｅＣスペ
ーサ層や、傾斜ＳｉＧｅＣベース層を設けてもよい。
【００９５】第１〜第３の実施形態におけるＳｉ／Ｓｉ
1-x Ｇｅx 層１１１が第１の堆積酸化膜１０８の上に延
びていてもよい。
【００９６】
【発明の効果】本発明のバイポーラトランジスタ及びそ
の製造方法においては、ヘテロ接合型のバイポーラトラ
ンジスタにおいて、エミッタ拡散層が形成される半導体
層内におけるエミッタ拡散層に隣接する周辺層の上部
に、エミッタ拡散層の導電型とは逆導電型の不純物をド
ープするようにしたので、エミッタ・ベース間に形成さ
れる空乏層幅を狭めることができ、よって、ＨＢＴの電
流特性のリニアリティを改善することができる。
【図面の簡単な説明】
【図１】本発明の基本的なＳｉＧｅ−ＨＢＴの構造を示
す断面図である。
【図２】（ａ），（ｂ）は、図１のエミッタ・ベース接
合部を拡大して示す部分断面図、及びエミッタ・ベース
接合部付近の断面に沿ったボロンの濃度分布を示す図で
ある。
【図３】（ａ），（ｂ）は、第１の実施形態の半導体装
置の製造工程のうちコレクタ開口部にＳｉ／Ｓｉ1-x Ｇ
ｅx 層を形成する工程を示す断面図である。
【図４】（ａ），（ｂ）は、第１の実施形態の半導体装
置の製造工程のうちＰ+ ポリシリコン層にベース開口部
を形成する工程を示す断面図である。
【図５】（ａ），（ｂ）は、第１の実施形態の半導体装
置の製造工程のうちベース開口部にＮ+ ポリシリコン層
を形成する工程を示す断面図である。
【図６】（ａ），（ｂ）は、第１の実施形態の半導体装
置の製造工程のうちＰ+ ポリシリコンの端部をパターニ
ングする工程を示す断面図である。
【図７】（ａ），（ｂ）は、第１の実施形態の製造工程
中の図であって、図３（ｂ）に示す工程におけるエミッ
タ・ベース接合部の構造を拡大して示す部分断面図、及
びその断面に沿ったボロンの濃度分布を示す図である。
【図８】（ａ），（ｂ）は、第２の実施形態の製造工程
中の図であって、図４（ａ）に示す工程におけるエミッ
タ・ベース接合部の構造を拡大して示す部分断面図、及
びその断面に沿ったボロンの濃度分布を示す図である。
【図９】（ａ），（ｂ）は、第３の実施形態の製造工程
中の図であって、図４（ａ）に示す工程におけるエミッ
タ・ベース接合部の構造を拡大して示す部分断面図、及
びその断面に沿ったボロンの濃度分布を示す図である。
【図１０】従来のＨＢＴの構造を示す断面図である。
【図１１】（ａ），（ｂ）は、従来のバイポーラトラン
ジスタと第３の実施形態によって形成された本発明のＨ
ＢＴとのベース電流，コレクタ電流のベース・エミッタ
電圧に対する依存性を示す図である。
【図１２】（ａ），（ｂ）は、従来のＨＢＴのエミッタ
・ベース接合部を拡大して示す部分断面図、及びエミッ
タ・ベース接合部付近の断面に沿ったボロンの濃度分布
を示す図である。
【符号の説明】
１００ （００１）Ｓｉ基板 １０１ レトログレードウェル １０２ コレクタ層 １０３ シャロートレンチ １０４ ディープトレンチ １０５ アンドープポリシリコン膜 １０６ シリコン酸化膜 １０７ Ｎ+ コレクタ引き出し層 １０８ 第１の堆積酸化膜 １１０ コレクタ開口部 １１１ Ｓｉ／Ｓｉ1-x Ｇｅx 層 １１２ 第２の堆積酸化膜 １１３ 接合リーク防止層 １１４ ベース接合用開口部 １１５ Ｐ+ ポリシリコン層 １１６ 外部ベース １１７ 第３の堆積酸化膜 １１８ ベース開口部 １１９ 内部ベース １２０ 第４の堆積酸化膜 １２１ サイドウォール １２３ サイドウォール １２４ Ｔｉシリサイド層 １２５ 層間絶縁層 １２６ Ｗプラグ １２７ 金属配線 １２９ Ｎ+ ポリシリコン層 １５１ ＳｉＧｅスペーサ層 １５２ 傾斜ＳｉＧｅベース層 １５３ Ｓｉキャップ層 １５３ａ エミッタ拡散層 １５３ｂ 周辺層 １５４ 空乏層 １６１ アンドープＳｉ層 １６２ ドープトＳｉ層 １７１ 第２の堆積酸化膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高木 剛 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5F003 BA27 BA96 BB01 BB04 BB06 BB07 BB08 BC01 BC08 BE01 BE07 BE08 BF06 BH07 BH99 BJ15 BM01 BP06 BP07 BP31 BP33 BS06 BS08

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 基板上に設けられ、第１導電型不純物を
    含むコレクタ層となる第１の半導体層と、 上記第１の半導体層の上に設けられ、第２導電型不純物
    を含むベース層となる第２の半導体層と、 上記第２の半導体層の上に設けられ、上記第２の半導体
    層とはバンドギャップが異なる材料からなる第３の半導
    体層と、 上記第３の半導体層の上に設けられた絶縁膜と、 上記絶縁膜に設けられ、上記第３の半導体層に達する開
    口部と、 導体材料により構成され、上記絶縁膜の開口部を埋めて
    上記第３の半導体層に接触するエミッタ引き出し電極と
    を備え、 上記第３の半導体層は、上記開口部の下方に位置する第
    １導電型のエミッタ拡散層と、該エミッタ拡散層の側方
    に位置する領域において少なくとも上部に第２導電型不
    純物を含む周辺層とを有していることを特徴とするバイ
    ポーラトランジスタ。
  2. 【請求項２】 請求項１記載のバイポーラトランジスタ
    において、 上記絶縁膜は、第２導電型不純物がドープされたシリコ
    ン酸化膜により構成されており、 上記第３の半導体層の上部の少なくとも一部に含まれる
    第２導電型不純物は上記絶縁膜から拡散したものである
    ことを特徴とするバイポーラトランジスタ。
  3. 【請求項３】 請求項１記載のバイポーラトランジスタ
    において、 上記第３の半導体層のうち上記下敷き絶縁膜の外方に位
    置する部分に接し、かつ、上記絶縁膜の上に延びるよう
    に設けられ、第２導電型不純物がドープされたベース引
    き出し電極として機能するポリシリコン膜をさらに備
    え、 上記第３の半導体層の上部の少なくとも一部に含まれる
    第２導電型不純物は、上記ポリシリコン膜から上記絶縁
    膜を通過して拡散したものであることを特徴とするバイ
    ポーラトランジスタ。
  4. 【請求項４】 請求項１〜３のうちいずれか１つに記載
    のバイポーラトランジスタにおいて、 上記第３の半導体層のエミッタ拡散層中の第１導電型不
    純物は、上記エミッタ引き出し電極から拡散したもので
    あることを特徴とするバイポーラトランジスタ。
  5. 【請求項５】 請求項１〜４のうちいずれか１つに記載
    のバイポーラトランジスタにおいて、 上記基板はシリコン基板であり、 上記第１の半導体層はＳｉ層であり、 上記第２の半導体層はＳｉＧｅ層であり、 上記第３の半導体層はＳｉ層であることを特徴とするバ
    イポーラトランジスタ。
  6. 【請求項６】 基板上の第１導電型不純物を含むコレク
    タ層となる第１の半導体層の上に、第２導電型不純物を
    含むベース層となる第２の半導体層を形成する工程
    （ａ）と、 上記第２の半導体層の上に、上記第２の半導体層とはバ
    ンドギャップが異なる材料からなり、少なくとも上部に
    第２導電型不純物を含む第３の半導体層をエピタキシャ
    ル成長により形成する工程（ｂ）と、 上記工程（ｂ）の後で、基板上に絶縁膜を堆積する工程
    （ｃ）と、 上記絶縁膜に上記第３の半導体層に達する開口部を形成
    する工程（ｄ）と、 上記第３の半導体層のうち上記開口部の下方に位置する
    領域に第１導電型不純物を導入して、エミッタ拡散層を
    形成する工程（ｅ）とを含むバイポーラトランジスタの
    製造方法。
  7. 【請求項７】 基板上の第１導電型不純物を含むコレク
    タ層となる第１の半導体層の上に、第２導電型不純物を
    含むベース層となる第２の半導体層を形成する工程
    （ａ）と、 上記第２の半導体層の上に、上記第２の半導体層とはバ
    ンドギャップが異なる材料からなる第３の半導体層をエ
    ピタキシャル成長により形成する工程（ｂ）と、 上記工程（ｂ）の後で、基板上に第２導電型不純物を含
    む絶縁膜を堆積する工程（ｃ）と、 上記絶縁膜に上記第３の半導体層に達する開口部を形成
    する工程（ｄ）と、 上記第３の半導体層のうち上記開口部の下方に位置する
    領域に第１導電型不純物を導入して、エミッタ拡散層を
    形成する工程（ｅ）とを含み、 上記工程（ｃ）の後の処理により、上記第３の半導体層
    の上部に上記絶縁膜から第２導電型不純物がドープされ
    ることを特徴とするバイポーラトランジスタの製造方
    法。
  8. 【請求項８】 基板上の第１導電型不純物を含むコレク
    タ層となる第１の半導体層の上に、第２導電型不純物を
    含むベース層となる第２の半導体層を形成する工程
    （ａ）と、 上記第２の半導体層の上に、上記第２の半導体層とはバ
    ンドギャップが異なる材料からなる第３の半導体層をエ
    ピタキシャル成長により形成する工程（ｂ）と、 上記工程（ｂ）の後に、基板上に絶縁膜を堆積する工程
    （ｃ）と、 基板上に、第２導電型不純物を含む導体膜を堆積した
    後、該導体膜に上記絶縁膜に到達する開口部を形成する
    工程（ｄ）と、 上記第１の導体膜の開口部の側面を覆う絶縁性材料から
    なるサイドウォールを形成する工程（ｅ）と、 上記工程（ｅ）の後に、上記絶縁膜に上記第３の半導体
    層に達する開口部を形成する工程（ｆ）と、 上記第３の半導体層のうち上記開口部の下方に位置する
    領域に第１導電型不純物を導入して、エミッタ拡散層を
    形成する工程（ｇ）とを含み、 上記工程（ｄ）の後の処理により、上記第３の半導体層
    の上部に上記導体膜から上記絶縁膜を通過した第２導電
    型不純物がドープされることを特徴とするバイポーラト
    ランジスタの製造方法。
  9. 【請求項９】 請求項８記載のバイポーラトランジスタ
    の製造方法において、 上記工程（ｆ）の後で上記工程（ｇ）の前に、基板上に
    上記導体膜とは別の導体膜を堆積した後、該別の導体膜
    をパターニングして上記絶縁膜の開口部を埋めて上記絶
    縁膜の上に延びる第１導電型不純物を含むエミッタ引き
    出し電極を形成する工程をさらに含むことを特徴とする
    バイポーラトランジスタの製造方法。
JP2000151044A 2000-05-23 2000-05-23 バイポーラトランジスタ及びその製造方法 Withdrawn JP2001332563A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2000151044A JP2001332563A (ja) 2000-05-23 2000-05-23 バイポーラトランジスタ及びその製造方法
KR1020027000961A KR20020019560A (ko) 2000-05-23 2001-05-23 바이폴라 트랜지스터 및 그 제조방법
PCT/JP2001/004344 WO2001091162A2 (fr) 2000-05-23 2001-05-23 Transistor bipolaire et son procede de fabrication
US10/031,445 US6828602B2 (en) 2000-05-23 2001-05-23 Bipolar transistor and method manufacture thereof
EP01932237A EP1263052A2 (en) 2000-05-23 2001-05-23 Bipolar transistor and method of manufacture thereof
CNB018013724A CN1224109C (zh) 2000-05-23 2001-05-23 双极晶体管及其制造方法
US10/882,220 US6939772B2 (en) 2000-05-23 2004-07-02 Bipolar transistor and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000151044A JP2001332563A (ja) 2000-05-23 2000-05-23 バイポーラトランジスタ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2001332563A true JP2001332563A (ja) 2001-11-30
JP2001332563A5 JP2001332563A5 (ja) 2005-09-15

Family

ID=18656664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000151044A Withdrawn JP2001332563A (ja) 2000-05-23 2000-05-23 バイポーラトランジスタ及びその製造方法

Country Status (6)

Country Link
US (2) US6828602B2 (ja)
EP (1) EP1263052A2 (ja)
JP (1) JP2001332563A (ja)
KR (1) KR20020019560A (ja)
CN (1) CN1224109C (ja)
WO (1) WO2001091162A2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003046947A2 (de) * 2001-11-30 2003-06-05 Ihp Gmbh - Innovations For High Performance Microelectronics/Institut Für Innovative Mikrelektronik Bipolar transistor
KR100460201B1 (ko) * 2002-04-08 2004-12-08 한국전자통신연구원 ＳｉＧｅ/Ｓｉ 이종 접합 전계 효과 트랜지스터 제조용 기판의 형성 방법
US6847062B2 (en) 2002-10-04 2005-01-25 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US6847063B2 (en) 2002-10-04 2005-01-25 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US7859030B2 (en) 2006-03-16 2010-12-28 Panasonic Corporation Heterojunction bipolar transistor and fabrication method of the same
CN102403344A (zh) * 2010-09-10 2012-04-04 上海华虹Nec电子有限公司 锗硅BiCMOS工艺中的寄生PNP双极晶体管

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10164176B4 (de) * 2001-12-27 2007-12-27 Austriamicrosystems Ag Bipolartransistor
US6670654B2 (en) 2002-01-09 2003-12-30 International Business Machines Corporation Silicon germanium heterojunction bipolar transistor with carbon incorporation
JP4391069B2 (ja) * 2002-04-30 2009-12-24 富士通マイクロエレクトロニクス株式会社 ヘテロバイポーラトランジスタおよびその製造方法
US6699765B1 (en) 2002-08-29 2004-03-02 Micrel, Inc. Method of fabricating a bipolar transistor using selective epitaxially grown SiGe base layer
JP2004111852A (ja) * 2002-09-20 2004-04-08 Fujitsu Ltd 半導体装置及びその製造方法
JP3891299B2 (ja) * 2003-05-06 2007-03-14 セイコーエプソン株式会社 半導体装置の製造方法、半導体装置、半導体デバイス、電子機器
KR100546332B1 (ko) * 2003-06-13 2006-01-26 삼성전자주식회사 바이폴라 접합 트랜지스터 및 그 제조 방법
US7038298B2 (en) * 2003-06-24 2006-05-02 International Business Machines Corporation High fT and fmax bipolar transistor and method of making same
US6960820B2 (en) * 2003-07-01 2005-11-01 International Business Machines Corporation Bipolar transistor self-alignment with raised extrinsic base extension and methods of forming same
US7262484B2 (en) * 2005-05-09 2007-08-28 International Business Machines Corporation Structure and method for performance improvement in vertical bipolar transistors
US7342293B2 (en) * 2005-12-05 2008-03-11 International Business Machines Corporation Bipolar junction transistors (BJTS) with second shallow trench isolation (STI) regions, and methods for forming same
US7585740B2 (en) * 2006-03-14 2009-09-08 International Business Machines Corporation Fully silicided extrinsic base transistor
US7678667B2 (en) * 2007-06-20 2010-03-16 Silverbrook Research Pty Ltd Method of bonding MEMS integrated circuits
CN101459076B (zh) * 2007-12-13 2011-02-02 上海华虹Nec电子有限公司 SiGe HBT晶体管的制备方法
CN102064190B (zh) * 2009-11-18 2012-07-11 上海华虹Nec电子有限公司 SiGe BiCMOS工艺中的SiGe PNP双极晶体管
CN102087977B (zh) * 2009-12-04 2012-04-18 无锡华润上华半导体有限公司 垂直npn晶体管及其制造方法
CN102097465B (zh) * 2009-12-15 2012-11-07 上海华虹Nec电子有限公司 BiCMOS工艺中的寄生垂直型PNP三极管及其制造方法
CN102110709B (zh) * 2009-12-24 2012-08-01 上海华虹Nec电子有限公司 BiCMOS工艺中的寄生垂直型PNP三极管及其制造方法
IT1401756B1 (it) 2010-08-30 2013-08-02 St Microelectronics Srl Dispositivo elettronico integrato con struttura di terminazione di bordo e relativo metodo di fabbricazione.
IT1401754B1 (it) 2010-08-30 2013-08-02 St Microelectronics Srl Dispositivo elettronico integrato e relativo metodo di fabbricazione.
IT1401755B1 (it) 2010-08-30 2013-08-02 St Microelectronics Srl Dispositivo elettronico integrato a conduzione verticale e relativo metodo di fabbricazione.
US8492794B2 (en) * 2011-03-15 2013-07-23 International Business Machines Corporation Vertical polysilicon-germanium heterojunction bipolar transistor
DE102011108334B4 (de) * 2011-07-25 2016-05-25 Texas Instruments Deutschland Gmbh Elektronische Vorrichtung und Verfahren zum Erhöhen der Zuverlässigkeit von Bipolartransistoren unter Hochspannungsbedingungen
CN103107087B (zh) * 2011-11-09 2015-10-14 上海华虹宏力半导体制造有限公司 与锗硅异质结npn三极管集成的pnp三极管的制造方法
US8716096B2 (en) 2011-12-13 2014-05-06 International Business Machines Corporation Self-aligned emitter-base in advanced BiCMOS technology
CN102766908B (zh) * 2012-07-25 2016-02-24 苏州阿特斯阳光电力科技有限公司 晶体硅太阳能电池的硼扩散方法
US10006365B2 (en) 2015-06-30 2018-06-26 General Electric Company Air supply and conditioning system for a gas turbine
CN107887430A (zh) * 2017-11-09 2018-04-06 重庆邮电大学 衬底施加单轴应力的硅锗异质结双极晶体管及其制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4761641A (en) * 1983-01-21 1988-08-02 Vidcom Rentservice B.V. Information display system
JP2600485B2 (ja) * 1990-11-28 1997-04-16 日本電気株式会社 半導体装置
JPH05102177A (ja) * 1991-10-02 1993-04-23 Hitachi Ltd 半導体集積回路装置及びこれを用いた電子計算機
JPH05182980A (ja) 1992-01-07 1993-07-23 Toshiba Corp ヘテロ接合バイポーラトランジスタ
JP2582519B2 (ja) * 1992-07-13 1997-02-19 インターナショナル・ビジネス・マシーンズ・コーポレイション バイポーラ・トランジスタおよびその製造方法
GB9315448D0 (en) * 1993-07-26 1993-09-08 Rank Xerox Ltd Recording and retrieval of information relevant to the activities of a user
JP2551364B2 (ja) * 1993-11-26 1996-11-06 日本電気株式会社 半導体装置
JP2746225B2 (ja) 1995-10-16 1998-05-06 日本電気株式会社 半導体装置及びその製造方法
EP0818829A1 (en) * 1996-07-12 1998-01-14 Hitachi, Ltd. Bipolar transistor and method of fabricating it
JPH11102177A (ja) 1997-09-25 1999-04-13 Canon Inc 書体データ作成装置と書体データの作成方法、及び記憶媒体
JP3301390B2 (ja) 1998-08-13 2002-07-15 日本電気株式会社 ヘテロ接合バイポーラトランジスタを備えた半導体装置およびその製造方法
US6954859B1 (en) * 1999-10-08 2005-10-11 Axcess, Inc. Networked digital security system and methods
US20030058111A1 (en) * 2001-09-27 2003-03-27 Koninklijke Philips Electronics N.V. Computer vision based elderly care monitoring system
US7436887B2 (en) * 2002-02-06 2008-10-14 Playtex Products, Inc. Method and apparatus for video frame sequence-based object tracking
US20080129495A1 (en) * 2002-10-28 2008-06-05 Hitt Dale K Wireless sensor system for environmental monitoring and control
US20060018516A1 (en) * 2004-07-22 2006-01-26 Masoud Osama T Monitoring activity using video information

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003046947A2 (de) * 2001-11-30 2003-06-05 Ihp Gmbh - Innovations For High Performance Microelectronics/Institut Für Innovative Mikrelektronik Bipolar transistor
WO2003046947A3 (de) * 2001-11-30 2003-10-30 Ihp Gmbh Bipolar transistor
KR100460201B1 (ko) * 2002-04-08 2004-12-08 한국전자통신연구원 ＳｉＧｅ/Ｓｉ 이종 접합 전계 효과 트랜지스터 제조용 기판의 형성 방법
US6847062B2 (en) 2002-10-04 2005-01-25 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US6847063B2 (en) 2002-10-04 2005-01-25 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US7859030B2 (en) 2006-03-16 2010-12-28 Panasonic Corporation Heterojunction bipolar transistor and fabrication method of the same
CN102403344A (zh) * 2010-09-10 2012-04-04 上海华虹Nec电子有限公司 锗硅BiCMOS工艺中的寄生PNP双极晶体管
CN102403344B (zh) * 2010-09-10 2013-09-11 上海华虹Nec电子有限公司 锗硅BiCMOS工艺中的寄生PNP双极晶体管

Also Published As

Publication number Publication date
US20040251473A1 (en) 2004-12-16
KR20020019560A (ko) 2002-03-12
EP1263052A2 (en) 2002-12-04
CN1224109C (zh) 2005-10-19
WO2001091162A2 (fr) 2001-11-29
WO2001091162A3 (fr) 2002-07-04
US20030006484A1 (en) 2003-01-09
US6939772B2 (en) 2005-09-06
CN1398432A (zh) 2003-02-19
US6828602B2 (en) 2004-12-07

Similar Documents

Publication Publication Date Title
JP2001332563A (ja) バイポーラトランジスタ及びその製造方法
JP3528756B2 (ja) 半導体装置
KR100630110B1 (ko) 반도체 장치 및 그 제조방법
US20060226446A1 (en) Bipolar transistor and method for fabricating the same
JP3353778B2 (ja) 自己整合性バイポーラ・トランジスタの製造方法
JP2001035858A (ja) 半導体装置及びその製造方法
JP2803548B2 (ja) 半導体装置の製造方法
JPH04179235A (ja) ヘテロ接合バイポーラトランジスタ
US5523614A (en) Bipolar transistor having enhanced high speed operation through reduced base leakage current
JP3142336B2 (ja) 半導体装置及びその製造方法
JPH05283520A (ja) 半導体装置の製造方法
JP2001196385A (ja) 垂直型バイポーラ・トランジスタの製造方法
JP3456864B2 (ja) 半導体装置及びその製造方法
JP2004079726A (ja) 半導体装置および半導体装置の製造方法
JP3202011B2 (ja) 半導体装置及びその製造方法
JP4181450B2 (ja) 半導体装置の製造方法
JP2004311971A (ja) バイポーラトランジスタおよびその製造方法
JP2888652B2 (ja) 半導体集積回路装置及びその製造方法
JP2002016160A (ja) 半導体装置の製造方法
JP2002368004A (ja) 半導体装置およびその製造方法
JP2005079518A (ja) 半導体装置及びその製造方法
JP2007073992A (ja) バイポーラトランジスタおよびその製造方法
JPH08236536A (ja) 半導体装置およびその製造方法
JP2005101107A (ja) 半導体装置及びその製造方法
JP2005166753A (ja) バイポーラトランジスタ及びその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050329

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050329

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070413