DE102011108334B4 - Elektronische Vorrichtung und Verfahren zum Erhöhen der Zuverlässigkeit von Bipolartransistoren unter Hochspannungsbedingungen - Google Patents

Elektronische Vorrichtung und Verfahren zum Erhöhen der Zuverlässigkeit von Bipolartransistoren unter Hochspannungsbedingungen Download PDF

Info

Publication number
DE102011108334B4
DE102011108334B4 DE102011108334.4A DE102011108334A DE102011108334B4 DE 102011108334 B4 DE102011108334 B4 DE 102011108334B4 DE 102011108334 A DE102011108334 A DE 102011108334A DE 102011108334 B4 DE102011108334 B4 DE 102011108334B4
Authority
DE
Germany
Prior art keywords
region
concentration
dopant
base
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102011108334.4A
Other languages
English (en)
Other versions
DE102011108334A1 (de
Inventor
Phillipp Menz
Berthold Staufer
Yasuda Hiroshi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Deutschland GmbH
Original Assignee
Texas Instruments Deutschland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Deutschland GmbH filed Critical Texas Instruments Deutschland GmbH
Priority to DE102011108334.4A priority Critical patent/DE102011108334B4/de
Priority to US13/557,394 priority patent/US9147756B2/en
Publication of DE102011108334A1 publication Critical patent/DE102011108334A1/de
Application granted granted Critical
Publication of DE102011108334B4 publication Critical patent/DE102011108334B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7325—Vertical transistors having an emitter-base junction leaving at a main surface and a base-collector junction leaving at a peripheral surface of the body, e.g. mesa planar transistor

Abstract

Elektronische Vorrichtung, die einen PNP-Bipolartransistor (1) umfasst, der einen Emitter (4), eine Basis und einen Kollektor (2) aufweist, wobei ein Basissenkengebiet (3) ein erstes Gebiet (11) mit einer ersten Konzentration eines ersten Dotierungsmittels zum Ausbilden eines elektrisch aktiven Basisgebiets (11) des PNP-Bipolartransistors (1) und ein zweites Gebiet (12) mit einer zweiten Konzentration des ersten Dotierungsmittels an der Oberfläche des Basissenkengebites (3) aufweist, und wobei das erste Gebiet (11) durch ein Gebiet (13) mit einer dritten Konzentration des ersten Dotierungsmittels von dem zweiten Gebiet (12) getrennt ist und wobei die dritte Konzentration niedriger als die erste und die zweite Konzentration ist, wobei das zweite Gebiet (12) eine zusätzliche Oberflächendotierung ausbildet, die an eine Basissenkenoxidgrenzfläche angrenzt, und sich das an der Oberfläche des Basissenkengebiets (3) vorhandene zweite Gebiet (12) über die gesamte Oberfläche des Basissenkengebiets (3) einschließlich des aktiven Basisgebiets (11) und des Emitters (4) erstreckt, und in dem Gebiet des Emitters (4) die erste Dotierung des zweiten Gebiets (12) mit einem Dotierungsmittel zweiten Typs überschrieben ist, wobei das erste Dotierungsmittel Phosphor ist, und wobei ausgehend von der Basissenkenoxidgrenzfläche das zweite Gebiet (12) zwischen 5 nm und 25 nm ausgedehnt ist und die zweite Konzentration im zweiten Gebiet zwischen 5·1018cm–3 und 5·1019 cm–3 ist und die dritte Konzentration im dritten Gebiet (13) etwa 1·1018 cm–3 beträgt.

Description

  • GEBIET DER ERFINDUNG
  • Die Erfindung bezieht sich auf eine elektronische Vorrichtung und auf ein Verfahren zum Erhöhen der Zuverlässigkeit von Bipolartransistoren unter Hochspannungsbedingungen.
  • HINTERGRUND
  • Für einige Anwendungen wie z. B. für das Schreiben auf Festplatten sind schnelle Vorverstärkerschaltungen erforderlich. Die Bipolartransistoren dieser schnellen Vorverstärkerschaltungen werden für eine kurze Zeitdauer mit Emitter-Kollektor-Spannungspegeln angesteuert, die höher als der Nennwert sind. Allerdings beginnt die gewünschte kurzzeitige Übersteuerung mit sich verringernder Strukturgröße der Bipolartransistoren und/oder anderen Entwurfsänderungen, die Lebensdauer der Transistoren ernsthaft zu beeinträchtigen.
  • Aus der DE 37 80 284 T2 ist ein für hohe Geschwindigkeiten ausgelegter Heteroübergangs-Transistor bekannt. Die Basis dieses Transistors ist mit Potentialdiskontinuitäten versehen, so dass ein ballistischer Transport über die Basis hinweg geschaffen werden kann.
  • Aus der EP 1 263 052 A2 ist ein Bipolartransistor und ein Verfahren zur Herstellung des Bipolartransistors bekannt. Dieser bekannte Bipolartransistor ist jedoch ein NPN-Transistor und weist noch nicht die gewünschte Stabilität gegenüber kurzzeitigen Übersteuerungen auf.
  • Weitere gattungsgemäße Vorrichtungen und Verfahren sind aus der EP 1 528 598 A1 und der DE 199 57 113 A1 bekannt.
  • ZUSAMMENFASSUNG
  • Es ist eine Aufgabe der Erfindung, eine elektronische Vorrichtung und ein Verfahren zum Herstellen einer elektronischen Vorrichtung zu schaffen, die die Nachteile des Standes der Technik überwinden.
  • Erfindungsgemäß wird ein PNP-(Bipolar)transistor gemäß des unabhängigen Anspruchs 1 und ein Verfahren zu seiner Herstellung gemäß Anspruch 4 bereitgestellt.
  • In einem Aspekt der Erfindung gibt es eine elektronische Vorrichtung, die einen Bipolartransistor umfasst, der einen Emitter, eine Basis und einen Kollektor aufweist. Die Basis weist ein erstes Gebiet mit einer ersten Konzentration eines ersten Dotierungsmittels zum Ausbilden eines elektrisch aktiven Gebiets der Basis und ein zweites Gebiet mit einer zweiten Konzentration des ersten Dotierungsmittels in der Nähe der Oberfläche des Basisgebiets auf. Das erste Gebiet ist durch ein Gebiet mit einer dritten Konzentration des ersten Dotierungsmittels von dem zweiten Gebiet getrennt. Die dritte Konzentration ist niedriger als die erste Konzentration und die zweite Konzentration. Hinsichtlich eines Dotierungsprofils des ersten Dotierungsmittels entlang einer Linie von der Grenzfläche des Basissenkenoxids in der Basissenke kann der Bipolartransistor wie folgt beschrieben werden. Die Basis weist ein Dotierungsprofil eines ersten Dotierungsmittels eines ersten Dotierungstyps auf. Das Dotierungsprofil des ersten Dotierungsmittels weist ein erstes Gebiet mit einer hohen Konzentration des ersten Dotierungsmittels zum Ausbilden des elektrisch aktiven Gebiets der Basis auf. Das erste Gebiet des Dotierungsmittels verläuft über den vollen Basissenkenbereich, während das elektrisch aktive Gebiet der Basis nur ein Teil des Basissenkenbereichs ist. Darüber hinaus weist das Dotierungsprofil des ersten Dotierungsmittels in der Nähe des Übergangs von der Basissenke zu dem Basisoxid (obere Oberfläche einer Basis, auch als Basissenkengrenzfläche bezeichnet) ein zweites Gebiet mit einer hohen Konzentration des ersten Dotierungsmittels auf. Vorteilhaft ist das erste Gebiet mit hoher Konzentration durch ein Gebiet mit niedrigerer Konzentration des ersten Dotierungsmittels von dem zweiten Gebiet getrennt. In Übereinstimmung mit diesem Aspekt der Erfindung ist das Profil des ersten Dotierungsmittels dafür ausgelegt, ein zweites Gebiet mit hoher Konzentration in nächster Nähe der Grenzfläche zwischen Emitter und Basis aufzuweisen. Dies beruht auf der Erkenntnis, dass die Menge der Ladungen in dem Basisoxid des Transistors zunehmen kann, falls Parameter wie z. B. die Strukturgröße der Technologie geändert werden. Die Ladungen in dem Basisoxid werden von heißen Ladungsträgern verursacht, die durch Stoßionisation am Übergang zwischen Kollektor und Basis erzeugt werden. Insbesondere für niedrige Kollektorströme (IC) erhöhen die Ladungen die Rekombinationsrate des Kollektor-Basis-Übergangs, erhöhen sie den Basisstrom (IB) und verringern sie die Stromverstärkung (HFE) des Transistors. Eine große Menge von Ladungen in dem Basisoxid kann sogar eine Inversion unter dem Basisoxid veranlassen. Dies kann selbst in einem Regime mit hohem Kollektorstrom die Zunahme des Basisstroms verschlimmern und zu starken Abfällen der Stromverstärkung führen. Die Oberflächendotierung in Übereinstimmung mit Aspekten der Erfindung, d. h. die Einführung des zweiten Gebiets mit hoher Konzentration des ersten Dotierungsmittels, verhindert die Inversion der Basissenken-Siliciumoberfläche. Darüber hinaus wird der Übergang zwischen der aktiven Basis und der extrinsischen Basis wobei Grenzfläche zwischen polykristallinem und einkristallinem Silicium weniger steil.
  • Das zweite Gebiet und das erste Gebiet können eine Konzentration des ersten Dotierungsmittels aufweisen, die in derselben Größenordnung liegt.
  • Die Konzentration in dem zweiten Gebiet kann zwischen 5·1018 cm–3 und 5·1019 cm–3 und insbesondere 3·1019 cm–3 liegen. Für einen PNP-Transistor kann das erste Dotierungsmittel Phosphor sein.
  • Das zweite Gebiet mit hoher Konzentration des ersten Dotierungsmittels verläuft von dem Übergang zwischen dem Basis-(Senken)-Oxid und der Basis in die Basis. Die Tiefe des zweiten Gebiets kann zwischen 5 nm und 25 nm liegen und insbesondere gleich oder kleiner 20 nm sein.
  • Die obigen Parameter sind so gewählt, dass die Stromverstärkungs-, die Transitfrequenz-(ft-) und Durchschlagparameter innerhalb der geforderten Bereiche bleiben. Die Aspekte der Erfindung stellen sicher, dass die Parameter der Technologie grundsätzlich ungeändert bleiben können.
  • Der Emitter kann eine Konzentration eines zweiten Dotierungsmittels aufweisen, die wesentlich (wenigstens eine Größenordnung) höher als die Konzentration des ersten Dotierungsmittels in dem zweiten Gebiet ist.
  • Außerdem schafft die Erfindung ein Verfahren zum Herstellen eines Bipolartransistors. Somit können die Technologie und die meisten relevanten Herstellungsschritte jene für die Herstellung eines SiGe-Bipolartransistors sein. Dies kann ebenfalls in einer Silicium-auf-Isolator-Technologie sein. Dementsprechend kann das Basisgebiet mit einem ersten Dotierungsmittel dotiert werden, um ein aktives Basisgebiet mit einer ersten Konzentration des ersten Dotierungsmittels auszubilden. Allerdings kann das Basisgebiet außer den herkömmlichen Schritten mit dem ersten Dotierungsmittel erneut dotiert werden, um eine zusätzliche Oberflächendotierung des Basisgebiets mit einer zweiten Konzentration des ersten Dotierungsmittels zu liefern.
  • Der erste und der zweite Dotierungsschritt können in der Weise ausgeführt werden, dass die zwei Dotierungsgebiete durch ein Gebiet mit einer dritten Konzentration, die niedriger als die erste Konzentration und niedriger als die zweite Konzentration ist, voneinander getrennt sind. Die dritte Konzentration kann wenigstens eine Größenordnung niedriger als die Größenordnung der ersten Konzentration und der zweiten Konzentration sein.
  • KURZBESCHREIBUNG DER ZEICHNUNG
  • Weitere Aspekte und Eigenschaften der Erfindung gehen aus der folgenden Beschreibung bevorzugter Ausführungsformen der Erfindung mit Bezug auf die beigefügte Zeichnung hervor, in der:
  • 1 ein Querschnittsdiagramm durch einen Bipolartransistor in Übereinstimmung mit dem Stand der Technik ist, das den Hintergrund der Erfindung darstellt;
  • 2 ein Diagramm des Dotierungsprofils in Übereinstimmung mit einer Ausführungsform der Erfindung ist;
  • 3 ein Querschnittsdiagramm durch einen Bipolartransistor in Übereinstimmung mit einer Ausführungsform der Erfindung ist, und
  • 4 ein Vergleichsdiagramm ist, das die Verschlechterung der Stromverstärkung mit und ohne Verwendung eines Dotierungsprofils in Übereinstimmung mit Aspekten der Erfindung zeigt.
  • AUSFÜHRLICHE BESCHREIBUNG BEISPIELHAFTER AUSFÜHRUNGS
  • FORMEN
  • 1 ist ein Querschnittsdiagramm durch einen Bipolartransistor in Übereinstimmung mit dem Stand der Technik, das den Hintergrund der Erfindung darstellt. Es gibt einen SiGe-PNP-Bipolartransistor (Silicium-Germanium-PNP-Bipolartransistor) 1. Der Transistor 1 weist ein Kollektorgebiet 2, ein Basisgebiet 3 und ein Emittergebiet 4 auf. Ferner gibt es einen Emitterkontakt 5 und extrinsische Basisgebiete 6 für den Kontakt mit dem Emittergebiet 4 bzw. mit dem Basisgebiet 3. Die flachen Gräben 7 trennen den Transistor 1 in Übereinstimmung z. B. mit einer typischen Bipolartechnologie (die eine Silicium-auf-Isolator-Technologie (SOI-Technologie) sein könnte) und wie der Fachmann auf dem Gebiet weiß von anderen Transistoren oder Bauelementen (nicht gezeigt). Die extrinsischen Basisgebiete 6 sind aus polykristallinem Silicium hergestellt und das Basisgebiet 3 ist aus einkristallinem Silicium hergestellt. Das aktive Gebiet 11 der Basis 3 ist mit einem ersten Dotierungsmittel dotiert, das in dieser Ausführungsform Phosphor ist. Die obere Oberfläche der Basis 3 ist durch ein Basis-(Senken-)Oxid 10 bedeckt, das ebenfalls das Emittergebiet 4 überlappt. In einer typischen Anwendung kann der Transistor 1 mit dem Emitter mit der Masse (0 V), mit der Basis mit –0,8 V und mit dem Kollektor mit –7 V gekoppelt sein. Um die Situation zu veranschaulichen, gibt es einige beispielhafte Löcher (+) und Elektronen (–). Die Löcher bewegen sich von dem Emitterkontakt 5 durch das Emittergebiet 4 und durch das aktive Basisgebiet 3 zu dem Kollektor 2. Allerdings werden die Löcher wegen des hohen elektrischen Felds (des hohen Spannungsabfalls von etwa 6,2 V) über den PN-Übergang zwischen dem Basisgebiet 3 und dem Kollektor 2 wesentlich beschleunigt und können somit Elektron-Loch-Paare spalten (Stoßionisation). Die Löcher der gespaltenen Elektron-Loch-Paare bewegen sich in das Kollektorgebiet 2. Dagegen bewegen sich die verbleibenden Elektronen in Richtung des Basisoxids 10, wo die Elektronen eingefangen werden. Falls eine ausreichende Menge Elektronen in dem Basisoxid 10 eingefangen werden, kann dies in dem Basisgebiet 3 (an der Oberfläche des Basisgebiets 3 direkt unter dem Basisoxid 10) eine Inversion verursachen. Dieser Effekt kann als eine Ausdehnung des Emittergebiets 4 in das Basisgebiet 3 angesehen werden. Falls die Dimensionen groß genug sind, kann dies nicht relevant sein. Allerdings können die eingefangenen Elektronen die Stromverstärkung und andere Parameter des Transistors 1 wesentlich beeinträchtigen, falls die Dimensionen immer weiter verringert werden. Die eingefangene Ladung in dem Basisgebiet erhöht die Rekombination wobei Basis-(Senken-)Oxidgrenzfläche und erhöht dadurch den Basisstrom.
  • In 2 ist ein vereinfachtes Diagramm des Profils des ersten Dotierungsmittels Ph (Phosphor) gezeigt. Es gibt zwei Gebiete 11 und 12, in denen die Konzentration des ersten Dotierungsmittels (Ph) erhöht ist. Die linke Seite des Diagramms bei 0 nm entspricht der Grenze zwischen dem Basisoxid 10 und dem Basisgebiet 3. Für etwa 20 nm ist die Konzentration des ersten Dotierungsmittels etwa 3·1019 cm–3. Zwischen 20 nm und etwa 65 nm ist die Konzentration niedriger als 3·1019 cm–3 und liegt bei etwa 1·1018 cm–3. Bei einer Tiefe von 65 nm steigt die Konzentration über eine Länge von etwa 5 nm wieder auf etwa 3·1019 cm–3. Über eine Tiefe von 70 nm hinaus ist die Konzentration unbedeutend. Die Konzentration von Germanium ist ebenfalls angegeben, für die vorliegende Erfindung aber nicht relevant. Das erste Gebiet 11 hoher Konzentration ist zum Ausbilden des aktiven Basisgebiets vorgesehen. Das zweite Gebiet 12 mit hoher Konzentration ist die zusätzliche Oberflächendotierung in Übereinstimmung mit Aspekten der Erfindung.
  • Hinsichtlich eines Verfahrens zum Herstellen einer elektronischen Vorrichtung und insbesondere eines Bipolartransistors in Übereinstimmung mit den Aspekten der Erfindung gibt es einen ersten Dotierungsschritt des Basisgebiets mit einem ersten Dotierungsmittel zum Ausbilden des aktiven Basisgebiets 11 mit einer ersten Konzentration des ersten Dotierungsmittels. Das Gebiet 11 verläuft über die gesamte Breite, die als der Senkenbereich bezeichnet ist. Darüber hinaus gibt es einen zweiten Dotierungsschritt des Basisgebiets mit dem ersten Dotierungsmittel zum Liefern einer zusätzlichen Oberflächendotierung 12 des Basissenkengebiets 3 mit einer zweiten Konzentration des ersten Dotierungsmittels. Der erste und der zweite Dotierungsschritt werden in der Weise ausgeführt, dass die zwei Dotierungsgebiete 11 und 12 durch ein Gebiet 13 mit verringerter Konzentration (einer dritten Konzentration) voneinander getrennt werden. Die erste und die zweite Konzentration des ersten Dotierungsmittels können dieselbe sein. Die dritte Konzentration kann wenigstens eine Größenordnung niedriger als die Größenordnung der ersten und der zweiten Konzentration sein.
  • 3 ist ein Querschnittsdiagramm durch einen Bipolartransistor in Übereinstimmung mit einer Ausführungsform der Erfindung. Der Pfeil in 3 bezeichnet die Linie, entlang der die Stärke des ersten Dotierungsmittels in 2 gezeigt ist. In dieser Ausführungsform ist das Profil des ersten Dotierungsmittels (Phosphor für eine N-Dotierung) so ausgelegt, dass die negativen Wirkungen von in dem Basisoxid 10 eingefangenen Elektronen beseitigt werden. Es gibt zwei Gebiete 11 und 12 mit einer erhöhten Stärke der Dotierung. Das erste Gebiet 11 ist zum Ausbilden des aktiven Gebiets des Basissenkengebiets 3 vorgesehen. Das zweite Gebiet 12 ist eine Oberflächendotierung des Basissenkengebiets 3. Das erste Gebiet 11 und das zweite Gebiet 12 sind durch ein Gebiet 13, in dem die Dotierung im Vergleich zu den Gebieten 11 und 12 verringert ist, getrennt. Die erhöhte Menge der N-Dotierung (Dotierung mit dem ersten Dotierungsmittel) an der Oberfläche verhindert die Inversion und somit die unerwünschte Ausdehnung des Emitters in die Basis. Dies ist besonders relevant, wenn die Entfernung (horizontal in 3) zwischen dem Emittergebiet 4 und den flachen Grabengebieten 7 kurz ist. In dieser Ausführungsform gibt der Parameter X den Durchmesser des Emitters 4 an und beträgt er 0,3 µm. Das Emitterdotierungsmittel ist ein Dotierungsmittel eines zweiten Typs (P-Typ). Die Dotierung des Emitters 4 ist wesentlich stärker als die Dotierung des ersten Typs. Das heißt, dass die Oberflächendotierung über die gesamte Oberfläche des Senkenbereichs einschließlich des Basissenkengebiets 3 und des Emittergebiets 4 angewendet werden kann. Die Dotierung des ersten Typs für das Basissenkengebiet 3 wird dann durch die stärkere Dotierung mit dem Dotierungsmittel des zweiten Typs "überschrieben".
  • 4 ist ein Vergleichsdiagramm, das die Verschlechterung der Stromverstärkung mit und ohne Verwendung eines Dotierungsprofils in Übereinstimmung mit Aspekten der Erfindung zeigt. Der Emitterstrom IE beträgt etwa 400 µA/µm2. Die Belastungszeit reicht von 0 Sekunden bis etwa 1 bis 2·105 Sekunden. Die Stromverstärkung HFE ist über der Belastungszeit angegeben, während der der IE etwa 400 µA/µm2 beträgt und die Kollektor-Emitter-Spannung VCE etwa 7 V beträgt. Es ist zu sehen, dass die Oberflächendotierung in Übereinstimmung mit der Erfindung irgendeine Verschlechterung (Verringerung) der Stromverstärkung HFE im Wesentlichen verhindert.

Claims (4)

  1. Elektronische Vorrichtung, die einen PNP-Bipolartransistor (1) umfasst, der einen Emitter (4), eine Basis und einen Kollektor (2) aufweist, wobei ein Basissenkengebiet (3) ein erstes Gebiet (11) mit einer ersten Konzentration eines ersten Dotierungsmittels zum Ausbilden eines elektrisch aktiven Basisgebiets (11) des PNP-Bipolartransistors (1) und ein zweites Gebiet (12) mit einer zweiten Konzentration des ersten Dotierungsmittels an der Oberfläche des Basissenkengebites (3) aufweist, und wobei das erste Gebiet (11) durch ein Gebiet (13) mit einer dritten Konzentration des ersten Dotierungsmittels von dem zweiten Gebiet (12) getrennt ist und wobei die dritte Konzentration niedriger als die erste und die zweite Konzentration ist, wobei das zweite Gebiet (12) eine zusätzliche Oberflächendotierung ausbildet, die an eine Basissenkenoxidgrenzfläche angrenzt, und sich das an der Oberfläche des Basissenkengebiets (3) vorhandene zweite Gebiet (12) über die gesamte Oberfläche des Basissenkengebiets (3) einschließlich des aktiven Basisgebiets (11) und des Emitters (4) erstreckt, und in dem Gebiet des Emitters (4) die erste Dotierung des zweiten Gebiets (12) mit einem Dotierungsmittel zweiten Typs überschrieben ist, wobei das erste Dotierungsmittel Phosphor ist, und wobei ausgehend von der Basissenkenoxidgrenzfläche das zweite Gebiet (12) zwischen 5 nm und 25 nm ausgedehnt ist und die zweite Konzentration im zweiten Gebiet zwischen 5·1018cm–3 und 5·1019 cm–3 ist und die dritte Konzentration im dritten Gebiet (13) etwa 1·1018 cm–3 beträgt.
  2. Elektronische Vorrichtung nach Anspruch 1, wobei das zweite Gebiet (12) und das erste Gebiet (11) etwa dieselbe Konzentration des ersten Dotierungsmittels aufweisen.
  3. Elektronische Vorrichtung nach Anspruch 1 oder 2, wobei im Gebiet des Emitters (4) eine Konzentration des zweiten Dotierungsmittels wenigstens eine Größenordnung höher als die Konzentration des ersten Dotierungsmittels in dem zweiten Gebiet (12) ist.
  4. Verfahren zum Herstellen einer elektronischen Vorrichtung, die einen PNP-Bipolartransistor (1) umfasst, wobei das Verfahren die folgenden Schritte umfasst: Dotieren eines Basissenkengebiets (3) des PNP-Bipolartransistors (1) mit einem ersten Dotierungsmittel zum Ausbilden eines ersten Gebiets (11), welches ein elektrisch aktives Basisgebiet bereitstellt, das eine erste Konzentration des ersten Dotierungsmittels aufweist, und erneutes Dotieren des Basissenkengebiets (3) mit dem ersten Dotierungsmittel, um eine zusätzliche Oberflächendotierung in einem zweiten Gebiet (12) des Basissenkengebiets (3) mit einer zweiten Konzentration des ersten Dotierungsmittels bereitzustellen, wobei der erste und der zweite Dotierungsschritt in der Weise ausgeführt werden, dass die zwei Dotierungsgebiete (11, 12) durch ein Gebiet (13) mit einer dritten Konzentration, die niedriger als die erste Konzentration des ersten Dotierungsmittels ist und niedriger als die zweite Konzentration ist, voneinander getrennt sind, wobei das zweite Gebiet (12) eine zusätzliche Oberflächendotierung ausbildet, die an eine Basissenkenoxidgrenzfläche angrenzt, und das an der Oberfläche des Basissenkengebiets (3) vorhandene zweite Gebiet (12) über die gesamte Oberfläche des Basissenkengebiets (3) einschließlich des aktiven Basisgebiets (11) und des Emitters (4) ausgebildet wird, und in einem weiteren Schritt eine in einem Gebiet des Emitters (4) vorhandene erste Dotierung des zweiten Gebiets (12) mit einem Dotierungsmittel zweiten Typs überschrieben wird, wobei das erste Dotierungsmittel Phosphor ist, und wobei ausgehend von der Basissenkenoxidgrenzfläche das zweite Gebiet (12) zwischen 5 nm und 25 nm ausgedehnt ist und die zweite Konzentration im zweiten Gebiet zwischen 5·1018cm–3 und 5·1019 cm–3 ist und die dritte Konzentration im dritten Gebiet (13) etwa 1·1018 cm–3 beträgt.
DE102011108334.4A 2011-07-25 2011-07-25 Elektronische Vorrichtung und Verfahren zum Erhöhen der Zuverlässigkeit von Bipolartransistoren unter Hochspannungsbedingungen Active DE102011108334B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102011108334.4A DE102011108334B4 (de) 2011-07-25 2011-07-25 Elektronische Vorrichtung und Verfahren zum Erhöhen der Zuverlässigkeit von Bipolartransistoren unter Hochspannungsbedingungen
US13/557,394 US9147756B2 (en) 2011-07-25 2012-07-25 Electronic device and method for increasing reliability of bipolar transistors under high voltage conditions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102011108334.4A DE102011108334B4 (de) 2011-07-25 2011-07-25 Elektronische Vorrichtung und Verfahren zum Erhöhen der Zuverlässigkeit von Bipolartransistoren unter Hochspannungsbedingungen

Publications (2)

Publication Number Publication Date
DE102011108334A1 DE102011108334A1 (de) 2013-01-31
DE102011108334B4 true DE102011108334B4 (de) 2016-05-25

Family

ID=47502963

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011108334.4A Active DE102011108334B4 (de) 2011-07-25 2011-07-25 Elektronische Vorrichtung und Verfahren zum Erhöhen der Zuverlässigkeit von Bipolartransistoren unter Hochspannungsbedingungen

Country Status (2)

Country Link
US (1) US9147756B2 (de)
DE (1) DE102011108334B4 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3780284T2 (de) * 1986-12-22 1993-01-07 Nec Corp Bipolarer heterouebergangs-transistor mit ballistischem betrieb.
DE19957113A1 (de) * 1999-11-26 2001-06-07 Infineon Technologies Ag Verfahren zur Herstellung eines aktiven Transistorgebietes
EP1263052A2 (de) * 2000-05-23 2002-12-04 Matsushita Electric Industrial Co., Ltd. Bipolarer transistor und herstellungsmethode
EP1528598A1 (de) * 2003-10-31 2005-05-04 Texas Instruments Deutschland Gmbh Vertikaler PNP Transistor und Verfahren zu seiner Herstellung

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5548158A (en) * 1994-09-02 1996-08-20 National Semiconductor Corporation Structure of bipolar transistors with improved output current-voltage characteristics
GB9804177D0 (en) * 1998-02-28 1998-04-22 Philips Electronics Nv Semiconductor switch devices and their manufacture
US7236272B2 (en) * 2001-08-03 2007-06-26 Transpacific Ip, Ltd. Compensation apparatus for image scan

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3780284T2 (de) * 1986-12-22 1993-01-07 Nec Corp Bipolarer heterouebergangs-transistor mit ballistischem betrieb.
DE19957113A1 (de) * 1999-11-26 2001-06-07 Infineon Technologies Ag Verfahren zur Herstellung eines aktiven Transistorgebietes
EP1263052A2 (de) * 2000-05-23 2002-12-04 Matsushita Electric Industrial Co., Ltd. Bipolarer transistor und herstellungsmethode
EP1528598A1 (de) * 2003-10-31 2005-05-04 Texas Instruments Deutschland Gmbh Vertikaler PNP Transistor und Verfahren zu seiner Herstellung

Also Published As

Publication number Publication date
DE102011108334A1 (de) 2013-01-31
US9147756B2 (en) 2015-09-29
US20130193557A1 (en) 2013-08-01

Similar Documents

Publication Publication Date Title
DE102010000531B4 (de) Halbleiterbauelement, elektronische Komponente und Verfahren zur Herstellung eines Halbleiterbauelements
DE112011101373B4 (de) Verfahren zur bildung einer bipolaren transistorstruktur
DE102011003654A1 (de) Halbleitervorrichtung mit isolierter Gate-Elektrode
DE102016100292A1 (de) Bidirektionale Klemmschaltungen mit geringem Verlust und Verfahren zu ihrer Bildung
DE102008000660A1 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102011051597B4 (de) Hochspannungsbipolartransistor mit grabenfeldplatte, verfahren zum herstellen einer bipolarstruktur, integrierte transistorstruktur und integrierte schaltung
DE112012000611T5 (de) Siliziumkarbid-Bipolartransistor mit Abschirmbereichen und Verfahren zu dessen Herstellung
DE2939193A1 (de) Statischer induktionstransistor und eine diesen transistor verwendende schaltung
DE202015105413U1 (de) Integrierte, floatende Diodenstruktur
DE112012005174T5 (de) Bipolartransistorstruktur für reduzierte Stromverdichtung und Verfahren zu ihrer Herstellung
DE102014109643B4 (de) Bipolartransistor und verfahren zum herstellen eines bipolartransistors
DE102007055290B4 (de) Halbleitervorrichtung
DE19917994A1 (de) Isolationsstruktur für eine Halbleitervorrichtung und Verfahren zum Verhindern des vorzeitigen Durchbruchs und der nachfolgenden Änderung der Durchbruchspannung in einer grabenisolierten Halbleitervorrichtung
DE2515577A1 (de) Schaltungsanordnung mit einem transistor hoher eingangsimpedanz
DE10306597A1 (de) Halbleiterstruktur mit einer erhöhten Durchbruchspannung und ein Verfahren zum Herstellen der Halbleiterstruktur
DE102016117264A1 (de) Leistungshalbleiterbauelement mit Steuerbarkeit von dU/dt
DE3235641A1 (de) Bipolare logische schaltung
DE102007034349B4 (de) Halbleitervorrichtung, welche mit einer schwebenden Elektrode versehen ist
DE102011108334B4 (de) Elektronische Vorrichtung und Verfahren zum Erhöhen der Zuverlässigkeit von Bipolartransistoren unter Hochspannungsbedingungen
DE10250204B4 (de) Verfahren zur Herstellung von Kollektorbereichen einer Transistorstruktur
DE2418560A1 (de) Halbleitervorrichtung
DE2364753A1 (de) Halbleitervorrichtung
DE112012003772B4 (de) Eine integrierte Schaltungseinheit und ein Verfahren zu deren Herstellung
EP0974161B1 (de) Halbleiterbauelement mit struktur zur vermeidung von querströmen
DE102014009032B4 (de) Laterale ESD Schutzdioden und integrierte Schaltkreise mit diesen sowie laterale Bipolartransistoren und laterale PN-Diode

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative

Representative=s name: ZELLER, ANDREAS, DE

Representative=s name: PRINZ & PARTNER MBB PATENTANWAELTE RECHTSANWAE, DE

R082 Change of representative

Representative=s name: PRINZ & PARTNER MBB PATENTANWAELTE RECHTSANWAE, DE

R082 Change of representative

Representative=s name: ZELLER, ANDREAS, DE