DE112012000611T5 - Siliziumkarbid-Bipolartransistor mit Abschirmbereichen und Verfahren zu dessen Herstellung - Google Patents

Siliziumkarbid-Bipolartransistor mit Abschirmbereichen und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE112012000611T5
DE112012000611T5 DE112012000611T DE112012000611T DE112012000611T5 DE 112012000611 T5 DE112012000611 T5 DE 112012000611T5 DE 112012000611 T DE112012000611 T DE 112012000611T DE 112012000611 T DE112012000611 T DE 112012000611T DE 112012000611 T5 DE112012000611 T5 DE 112012000611T5
Authority
DE
Germany
Prior art keywords
region
layer
shielding
conductivity type
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112012000611T
Other languages
English (en)
Inventor
Andrei Konstantinov
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Publication of DE112012000611T5 publication Critical patent/DE112012000611T5/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7325—Vertical transistors having an emitter-base junction leaving at a main surface and a base-collector junction leaving at a peripheral surface of the body, e.g. mesa planar transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

Bereitgestellt werden ein Siliziumkarbid-Bipolartransistor (SiC-BJT) und ein Verfahren zur Herstellung eines solchen SiC-BJT. Der SiC-BJT umfasst einen Kollektorbereich (220), der einen ersten Leitfähigkeitstyp aufweist, einen Basisbereich (240), der einen zweiten Leitfähigkeitstyp entgegengesetzt zu dem ersten Leitfähigkeitstyp aufweist, und einen Emitterbereich (260), der den ersten Leitfähigkeitstyp aufweist, in einer Anordnung als Stapel. Der intrinsische Basisbereich (245), der durch den Abschnitt des Basisbereiches, der die Grenze zu dem Emitterbereich bildet, definiert ist, umfasst einen ersten Abschnitt (246), der eine erste Dotierstoffdosis aufweist. Der SiC-BJT umfasst des Weiteren zwei Abschirmbereiche (244), die den zweiten Leitfähigkeitstyp und eine zweite Dotierstoffdosis aufweisen, die höher als die erste Dotierstoffdosis ist. Die Abschirmbereiche umgeben seitlich den ersten Abschnitt und erstrecken sich vertikal weiter nach unten in dem Stapel als der erste Abschnitt. Die Erfindung ist dahingehend von Vorteil, dass SiC-BJTen mit verbesserten Sperreigenschaften und einer immer noch ausreichenden Hochstromverstärkung bereitgestellt werden.

Description

  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft das Gebiet der Hochleistungshalbleitervorrichtungstechnologie und insbesondere Hochleistungs-Siliziumkarbid-Bipolartransistoren. Die vorliegende Erfindung betrifft zudem Verfahren zur Herstellung von solchen Siliziumkarbid-Bipolartransistoren.
  • Hintergrund der Erfindung
  • Siliziumkarbid-Bipolartransistoren (SiC-BJTen) sind Vorrichtungen mit hohem Leistungsvermögen, die niedrige Ein-Zustands- und Schaltverluste aufweisen und zudem zu einem Hochtemperaturbetrieb fähig sind, was von einem hohen elektrischen Durchschlagsfeld, einer hohen Wärmeleitfähigkeit und einer hohen Sättigungsdriftgeschwindigkeit von Elektronen in SiC herrührt. SiC ist ein eine breite Bandlücke aufweisender Halbleiter und kann vorteilhafterweise zur Herstellung von Vorrichtungen für Anwendungen mit hoher Leistung, hoher Temperatur und hoher Frequenz verwendet werden.
  • Bei einem Hochleistungs-Bipolartransistor (BJT), der einen Kollektorbereich, einen Basisbereich und einen Emitterbereich aufweist, sind die kritischen Kennwerte, die das Leistungsvermögen des BJT beschreiben, die gemeinsame bzw. allgemeine (common) Emitterstromverstärkung, der spezifische Ein-Widerstand (on-resistance) und die Durchschlagsspannung. Für eine spezifische Dotierkonzentration ist der Basisbereich des BJT vorzugsweise so dünn wie möglich, um eine hohe Stromverstärkung zu erhalten. Gleichwohl ist die minimale Dicke des Basisbereiches durch den Basis-Punch-Through-Effekt begrenzt, der die vollständige Verarmung bzw. Entleerung (depletion) des Basisbereiches bei einer höheren Kollektorvorspannung (collector bias) darstellt. Mit Blick auf die Dotierung der Basisschicht erfordert ein hohes Durchschlagsfeld einerseits ein hohes Dotierniveau in dem Basisbereich des BJT, um einen frühen Punch Through zu verhindern, während ein hohes Dotierniveau in dem Basisbereich andererseits die Emitterstromverstärkung verringert, was ein Nachteil bei der praktischen Anwendung ist. Ein Mangel von SiC-BJTen aus dem Stand der Technik besteht daher darin, dass diese nicht gleichzeitig eine ausreichend hohe Emitterstromverstärkung und eine ausreichend hohe Sperrspannung bereitstellen.
  • Daher besteht Bedarf an der Bereitstellung von neuen Ausgestaltungen von SiC-BJTen sowie von neuen Verfahren zur Herstellung solcher BJTen, die wenigstens einige der vorerwähnten Nachteile mildern.
  • Zusammenfassung der Erfindung
  • Eine Aufgabe der vorliegenden Erfindung besteht in der Milderung wenigstens einiger der vorbeschriebenen Nachteile und Mängel des Standes der Technik und in der Bereitstellung einer verbesserten Alternative zu SiC-BJTen aus dem Stand der Technik.
  • Allgemein besteht eine Aufgabe der vorliegenden Erfindung in der Bereitstellung eines SiC-BJT mit verbesserten Sperreigenschaften bei gleichzeitiger Bereitstellung einer ausreichenden Stromverstärkung. Des Weiteren besteht eine Aufgabe der vorliegenden Erfindung in der Bereitstellung von Verfahren zum Herstellen eines solchen SiC-BJT.
  • Diese und weitere Aufgaben der vorliegenden Erfindung werden durch einen SiC-BJT, eine Einheitszelle einer Leistungshalbleitervorrichtung und ein Verfahren zur Herstellung eines solchen SiC-BJT (oder einer Einheitszelle) gelöst, die diejenigen Merkmale aufweisen, die in den unabhängigen Ansprüchen definiert sind. Bevorzugte Ausführungsbeispiele der Erfindung sind in den abhängigen Ansprüchen definiert.
  • Entsprechend einem ersten Aspekt der vorliegenden Erfindung wird ein SiC-BJT bereitgestellt. Der SiC-BJT umfasst einen Kollektorbereich, der einen ersten Leitfähigkeitstyp aufweist, einen Basisbereich, der einen zweiten Leitfähigkeitstyp entgegengesetzt zu dem ersten Leitfähigkeitstyp aufweist, und einen Emitterbereich, der den ersten Leitfähigkeitstyp aufweist. Der Kollektorbereich, der Basisbereich und der Emitterbereich sind als Stapel angeordnet, wobei der Abschnitt des Basisbereiches, der die Grenze zu dem Emitterbereich bildet, den intrinsischen Basisbereich definiert. Der intrinsische Basisbereich umfasst einen ersten Abschnitt, der eine erste Dotierstoffdosis aufweist und sich vertikal von dem Emitterbereich zu dem Kollektorbereich erstreckt. Der SiC-BJT umfasst des Weiteren zwei Abschirmbereiche, die den zweiten Leitfähigkeitstyp und eine zweite Dotierstoffdosis aufweisen, die höher als die erste Dotierstoffdosis ist. Die Abschirmbereiche umgeben den ersten Abschnitt seitlich (oder sind an seitlich entgegengesetzten bzw. gegenüberliegenden Seiten hiervon angeordnet) und erstrecken sich vertikal weiter nach unten in dem Stapel als der erste Abschnitt (oder relativ zu diesem).
  • Entsprechend einem zweiten Aspekt der vorliegenden Erfindung wird ein Verfahren zur Herstellung eines SiC-BJT bereitgestellt, der einen Kollektorbereich, der einen ersten Leitfähigkeitstyp aufweist, einen Basisbereich, der einen zweiten Leitfähigkeitstyp entgegengesetzt zu dem ersten Leitfähigkeitstyp aufweist, und einen Emitterbereich, der den ersten Leitfähigkeitstyp aufweist, umfasst. Der Kollektorbereich, der Basisbereich und der Emitterbereich sind als Stapel angeordnet. Das Verfahren umfasst die Schritte des Bildens einer Basisschicht auf einer Kollektorschicht und des Bildens einer Emitterschicht oben auf der Basisschicht. Der Abschnitt der Basisschicht, der die Grenze zu der Emitterschicht bildet, definiert den intrinsischen Basisbereich, der einen ersten Abschnitt umfasst, der eine erste Dotierstoffdosis aufweist und sich vertikal von der Emitterschicht zu der Kollektorschicht erstreckt. Des Weiteren sind zwei Abschirmbereiche ausgebildet, die den zweiten Leitfähigkeitstyp und eine zweite Dotierstoffdosis aufweisen, die höher als die erste Dotierstoffdosis ist. Die Abschirmbereiche umgeben den ersten Abschnitt seitlich und erstrecken sich vertikal weiter nach unten in dem Stapel als der erste Abschnitt.
  • Es sollte einsichtig sein, dass die Kollektor-, Basis- und Emitterschichten die Kollektor-, Basis- beziehungsweise Emitterbereiche des SiC-BJT bilden.
  • Entsprechend einem dritten Aspekt der vorliegenden Erfindung wird eine Einheitszelle einer Leistungshalbleitervorrichtung bereitgestellt. Die Einheitszelle umfasst einen ersten Bereich, der einen ersten Leitfähigkeitstyp aufweist, einen zweiten Bereich, der einen zweiten Leitfähigkeitstyp entgegengesetzt zu dem ersten Leitfähigkeitstyp aufweist, und einen dritten Bereich, der den ersten Leitfähigkeitstyp aufweist. Der erste Bereich, der zweite Bereich und der dritte Bereich sind als Stapel angeordnet, wobei der Abschnitt des zweiten Bereiches, der die Grenze zu dem dritten Bereich bildet, einen aktiven Bereich des zweiten Bereiches definiert. Der aktive Bereich umfasst einen ersten Abschnitt, der eine erste Dotierstoffdosis aufweist und sich vertikal von dem dritten Bereich zu dem ersten Bereich erstreckt. Die Einheitszelle umfasst des Weiteren zwei Abschirmbereiche, die den zweiten Leitfähigkeitstyp und eine zweite Dotierstoffdosis aufweisen, die höher als die erste Dotierstoffdosis ist. Die Abschirmbereiche umgeben den ersten Abschnitt seitlich und erstrecken sich vertikal weiter nach unten in dem Stapel als der erste Abschnitt.
  • Die vorliegende Erfindung bedient sich des Konzeptes der Bereitstellung einer elektrostatischen Abschirmung des ersten Abschnittes des intrinsischen Basisbereiches (aktiver Bereich) von dem elektrischen Feld, das durch eine hohe Kollektorvorspannung während Aus-Zustands-Sperrbedingungen verursacht wird. Während Ein-Zustands-Bedingungen, das heißt dann, wenn eine Vorwärtsvorspannung an dem pn-Übergang anliegt, der von dem Emitterbereich und dem Basisbereich gebildet wird (wobei der Basis-Kollektor-Übergang umgekehrt vorspannungsbeaufschlagt bzw. in Sperrrichtung betrieben (reversed-biased) ist), ist wünschenswert, eine hohe Stromverstärkung zu erhalten, was man durch Verringern der Dicke und des Dotierniveaus des Basisbereiches erreichen kann. Demgegenüber ist während Aus-Zustands-Sperrbedingungen wünschenswert, ein hohes elektrisches Durchschlagsfeld (oder eine hohe Sperrspannung) zur Verringerung des Punch-Through-Effektes zu erhalten, das heißt zur Verringerung des Risikos einer vollständigen Verarmung bzw. Entleerung des Basisbereiches. Ein Faktor, der den Punch-Through-Effekt vergrößert, ist eine verringerte Dicke und ein solches Dotierniveau des Basisbereiches. Bei der Bestimmung der Dotierdosis (über die Dicke und/oder das Dotierniveau) des Basisbereiches müssen daher sowohl das Leistungsvermögen des BJT während des Ein-Zustandes wie auch Sperrbedingungen berücksichtigt werden. Bei der vorliegenden Erfindung wird der Punch-Through-Effekt durch einen weiteren Faktor verringert, nämlich durch die elektrostatische Abschirmung des ersten Abschnittes, den man durch die Abschirmbereiche erhält, was das Risiko einer vollständigen Verarmung bzw. Entleerung (Punch Through) der Basis während der Sperrbedingungen verringert und damit die Sperrspannung (blocking voltage) des BJT vergrößert. Bei einem verringerten Punch-Through-Effekt kann die Dotierstoffdosis (bestimmt durch die Dicke und/oder das Dotierniveau) des ersten Abschnittes des intrinsischen Basisbereiches niedriger gemacht werden, was zu einer vergrößerten Emitterstromverstärkung führt. Daher stellt die vorliegende Erfindung einen SiC-BJT (und eine Einheitszelle) mit verbesserten Sperreigenschaften bei gleichzeitiger Bereitstellung einer ausreichenden Stromverstärkung bereit.
  • Die elektrostatische Abschirmung wird durch die Abschirmbereiche bereitgestellt, die den zweiten Leitfähigkeitstyp (das heißt denselben Leitfähigkeitstyp wie der erste Abschnitt) und eine höhere Dotierstoffdosis als der erste Abschnitt aufweisen, wobei die Abschirmbereiche seitlich den ersten Abschnitt umgeben und sich vertikal weiter nach unten in dem Stapel als der erste Abschnitt erstrecken. Der Abschnitt des Kollektorbereiches (dritter Bereich), der die Abschirmbereiche trennt, das heißt der Abschnitt des Kollektorbereiches mit Anordnung unterhalb des ersten Abschnittes und zwischen den Abschirmbereichen stellt einen Kanal (oder eine Öffnung) zur Vereinfachung des im Ein-Zustand gegebenen Stromflusses durch den ersten Abschnitt des intrinsischen Basisbereiches während der Ein-Zustands-Bedingungen bereit. Ein derartiger Abschnitt des Kollektorbereiches wird nachstehend als Kanalabschnitt bezeichnet.
  • Ein dünnerer und niedriger dotierter erster Abschnitt des Basisbereiches weist eine niedrigere Gummel'sche Zahl auf, das heißt eine niedrigere Gesamtakzeptorladung, und ist daher gegenüber einer Minoritätsträgerdiffusion durchlässiger, was den Basistransportfaktor und die Stromverstärkung vergrößert. Der erste Abschnitt des intrinsischen Basisbereiches kann auch als diffusionsdurchlässiger Basisabschnitt bezeichnet werden.
  • Bei einer planaren Standardausgestaltung eines BJT ist eine dünne und niedrig dotierte Basis gegebenenfalls nicht fähig, eine hohe Spannung während Aus-Zustands-Sperrbedingungen infolge einer unzureichenden Verunreinigungsladung (wegen der niedrigen Dotierstoffdosis) zu sperren. Bei dem SiC-BJT entsprechend der vorliegenden Erfindung wird eine höhere Sperrspannung durch eine elektrostatische Abschirmung des ersten Abschnittes des intrinsischen Basisbereiches von dem elektrischen Feld erreicht, das (an der Basis-Kollektor-Grenzfläche) während Sperrbedingungen (Aus-Zustands-Betrieb) entsteht.
  • Entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung können sich die Abschirmbereiche vertikal weiter nach unten in dem Stapel als der erste Abschnitt um einen Abstand erstrecken, der etwa 15% bis 150%, vorzugsweise etwa 40% bis 60% und besonders bevorzugt etwa 50% der Breite des Abschnittes des Kollektorbereiches (oder des dritten Bereiches), der die Abschirmbereiche trennt, entspricht. Die Abmessungen der Abschirmbereiche und des Abschnittes des Kollektorbereiches, der die Abschirmbereiche trennt, das heißt des Kanalabschnittes, haben Einfluss auf das Leistungsvermögen des SiC-BJT mit Blick auf die elektrostatische Abschirmung während der Sperrbedingungen und den Kanalwiderstand gegenüber einem vertikalen Stromfluss während der Ein-Zustands-Bedingungen (da der Kanalwiderstand von der Querschnittsfläche und der Dicke des Kanalabschnittes abhängig ist). Es ist wünschenswert, eine vergrößerte elektrostatische Abschirmung während der Sperrbedingungen und einen ausreichend niedrigen Kanalwiderstand gegenüber einem vertikalen Stromfluss während der Ein-Zustands-Bedingungen zu erhalten. Seichtere bzw. flachere Abschirmbereiche (das heißt, die Vertikalerstreckung der Abschirmbereiche weiter nach unten in dem Stapel relativ zu der Vertikalerstreckung des ersten Abschnittes entspricht einem kleineren prozentualen Anteil der Breite des Kanalabschnittes) stellen eine niedrigere elektrostatische Abschirmung während der Sperrbedingungen und einen geringeren Kanalwiderstand während der Ein-Zustands-Bedingungen bereit. Tiefere Abschirmbereiche (das heißt, die Vertikalerstreckung der Abschirmbereiche weiter nach unten in dem Stapel relativ zu der Vertikalerstreckung des ersten Abschnittes entspricht einem größeren prozentualen Anteil der Breite des Kanalabschnittes) stellen mehr elektrostatische Abschirmung während der Sperrbedingungen und mehr Kanalwiderstand bereit. Das vorliegende Ausführungsbeispiel ist dahingehend von Vorteil, dass die Abmessungen der Abschirmbereiche und des Kanalabschnittes dahingehend angepasst sind, dass sie sowohl eine verbesserte elektrostatische Abschirmung des ersten Abschnittes während der Sperrbedingungen, wodurch der Punch-Through-Effekt verringert wird, wie auch einen ausreichend niedrigen Kanalwiderstand des Kanalabschnittes während Ein-Zustands-Bedingungen bereitstellen.
  • Entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung können die Abschirmbereiche epitaxial aufgewachsene und/oder ionenimplantierte Bereiche sein. Entsprechend kann bei dem Verfahren entsprechend dem zweiten Aspekt der vorliegenden Erfindung der Schritt des Bildens der Abschirmbereiche einen Schritt der Ionenimplantation und/oder einen Schritt des epitaxialen Aufwachsens der Abschirmbereiche auf der Kollektorschicht beinhalten.
  • Epitaxial aufgewachsene Abschirmbereiche sind dahingehend von Vorteil, dass sie höhere Minoritätsträgerlebenszeiten in dem epitaxial aufgewachsenen Material im Vergleich zu dem bereitstellen, was man durch ionenimplantierte Bereiche erhält, da es schwierig ist, eine Implantationsbeschädigung in SiC sogar bei der höchsten in der Praxis verfügbaren Temperatur des Beschädigungsaushärtens (damage annealing) vollständig zu entfernen. Gleichwohl können ionenimplantierte Abschirmbereiche alternativ verwendet werden, da der erste (eine niedrige Dosis aufweisende) Abschnitt des intrinsischen Basisbereiches vorzugsweise einen Hauptteil des Minoritätsträgerflusses von dem Emitterbereich zu dem Kollektorbereich infolge einer niedrigeren Dotierstoffdosis hiervon bereitstellen kann, wodurch der Minoritätsträgerfluss in den Abschirmbereichen weniger kritisch ist. Ionenimplantierte Abschirmbereiche sind dahingehend von Vorteil, dass die Herstellung des SiC-BJT vereinfacht wird, da sie die Anzahl der Ätz- und Aufwachsschritte und die damit verbundenen Handlungen vereinfacht. Die Ionenimplantierung kann in Abschnitten des Kollektorbereiches vorgenommen werden, die den ersten Abschnitt seitlich umgeben, wodurch die Notwendigkeit einer zusätzlichen Schicht zur Bildung der Abschirmbereiche entfällt. Die ionenimplantierten Abschirmabschnitte können an jeder Seite des ersten Abschnittes angeordnet sein, sodass der Kanalabschnitt des Kollektorbereiches seitlich von den ionenimplantierten Abschirmbereichen umgeben wird. Des Weiteren kann auch eine Kombination aus epitaxial aufgewachsenen und ionenimplantierten Bereichen zur Bereitstellung von Abschirmbereichen mit passenden Abmessungen und Dotierstoffdosen verwendet werden.
  • Insbesondere bei einem zweiten Aspekt der vorliegenden Erfindung kann das Verfahren die Schritte des Bildens einer erhöhten Mesa-Struktur in der Kollektorschicht und des epitaxialen Aufwachsens einer Abschirmschicht (das heißt einer Schicht zur Bereitstellung der Abschirmbereiche) auf der Kollektorschicht beinhalten, wodurch eine erhöhte Mesa-Struktur in der Abschirmschicht gebildet wird. Das Verfahren kann des Weiteren die Schritte des Bildens einer Opferschicht auf den nicht erhöhten Abschnitten des Abschirmbereiches (das heißt die Abschnitte, die die Mesa-Struktur der Abschirmschicht seitlich umgeben) und des Entfernens der Opferschicht und des erhöhten Abschnittes der Abschirmschicht durch Hinabätzen zu dem erhöhten Abschnitt der Kollektorschicht beinhalten. Des Weiteren kann eine Basisschicht oben auf der Abschirmschicht und dem erhöhten Abschnitt der Kollektorschicht gebildet werden, und es kann eine Emitterschicht auf der Basisschicht gebildet werden. Das vorliegende Ausführungsbeispiel ist dahingehend von Vorteil, dass die Abschirmbereiche epitaxial aufgewachsen werden, was höhere Minoritätsträgerlebenzeiten in den Abschirmbereichen bereitstellt.
  • Entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung können sich die Abschirmbereiche seitlich von dem ersten Abschnitt aus außerhalb des intrinsischen Basisbereiches erstrecken. Die Abschirmbereiche können sich daher seitlich von dem ersten Abschnitt in den intrinsischen Basisbereich des SiC-BJT hinein erstrecken. Das vorliegende Ausführungsbeispiel ist dahingehend von Vorteil, dass die elektrostatische Abschirmung des ersten Abschnittes infolge der vergrößerten seitlichen Erstreckung der Abschirmbereiche außerhalb des intrinsischen Basisbereiches verbessert wird.
  • Entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung kann der Emitterbereich eine erhöhte Struktur bilden, die von äußeren Seitenwänden oben auf dem Stapel definiert wird, und es kann der erste Abschnitt seitlich weg von den äußeren Seitenwänden des Emitters durch Abschnitte der Abschirmbereiche beabstandet sein. Das vorliegende Ausführungsbeispiel beruht auf der Einsicht, dass der erste Abschnitt vorteilhafterweise seitlich weg von den äußeren Seitenwänden des Emitterbereiches durch Abschnitte der Abschirmbereiche (wobei die Abschnitte hierdurch als Beabstandungsabschnitte/-bereiche wirken) mit einer höheren Dotierstoffdosis beabstandet sein kann. Man hat bei der Erfindung herausgefunden, dass bei SiC-BJTen aus dem Stand der Technik der Punch-Through-Effekt in dem Basisbereich hauptsächlich in derjenigen Zone entsteht, wo die Kanten des intrinsischen Basisbereiches und die äußeren Seitenwände des Emitterbereiches zusammenfallen. Durch Bereitstellen eines Beabstandungsabschnittes (der durch den Abschnitt des Abschirmbereiches mit seitlicher Trennung des ersten Abschnittes von den äußeren Seitenwänden des Emitterbereiches gebildet wird) mit einer im Vergleich zu dem ersten Abschnitt höheren Dotierstoffdosis wird der Punch-Through-Effekt weiter verringert. Beim vorliegenden Ausführungsbeispiel schneidet der erste Abschnitt des intrinsischen Basisbereiches, wobei der erste Abschnitt als der aktive Abschnitt des intrinsischen Basisbereiches bezeichnet werden kann, die äußeren Seitenwände des Emitterbereiches nicht, wo der Punch-Through-Effekt gefördert wird, (und zwar infolge beispielsweise eines Überätzens des Emitterbereiches wie bei BJTen aus dem Stand der Technik). Durch seitliches Beabstanden des niedrig dosierten intrinsischen Basisbereiches (das heißt des ersten Bereiches) mit einem gewissen Abstand von den äußeren Seitenwänden des Emitterbereiches (definiert durch Einätzen einer Emitterschicht) wird eine verbesserte Sperrspannung erreicht. Bei dem vorliegenden Ausführungsbeispiel fallen die seitlichen Grenzen des ersten Abschnittes nicht mit den äußeren Seitenwänden des Emitterbereiches zusammen. Während des Betriebes (das heißt bei Anlegen einer Vorspannung) stellt der SiC-BJT des vorliegenden Ausführungsbeispieles eine höhere Ladung in dem Beabstandungsabschnitt des Abschirmbereiches als in dem ersten Abschnitt des intrinsischen Basisbereiches bereit.
  • Entsprechend einem alternativen Ausführungsbeispiel kann der erste Abschnitt den intrinsischen Basisbereich bilden, wodurch sich der erste Abschnitt seitlich durchweg bis hin zu dem extrinsischen Basisbereich (jedoch vorzugsweise nicht in diesen hinein) erstrecken kann.
  • Entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung können die Abschirmbereiche einen Teil des Basisbereiches bilden. Der Basisbereich kann damit einen Niedrigdosisabschnitt, der von dem ersten Abschnitt mit Anordnung in dem intrinsischen Basisbereich gebildet wird, und einen Hochdosisabschnitt, der von den den Niedrigdosisabschnitt seitlich umgebenden Abschirmbereichen gebildet wird, umfassen.
  • Entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung kann der Stapel auf einem Substrat vorgesehen sein, dass eine Off-Achsen-Orientierung aufweist, die in dem Bereich von etwa 2 bis 4° umfasst ist, wobei eine Defektaufhalteschicht (Defect termination layer DTL) zwischen dem Substrat und dem Kollektorbereich angeordnet sein kann. Die DTL kann eine Dicke, die in dem Bereich von 12 bis 30 μm umfasst ist, und ein Dotierniveau, das in dem Bereich von 2 × 1018 cm–3 bis 2 × 1019 cm–3 umfasst ist, aufweisen. Das vorliegende Ausführungsbeispiel ist dahingehend von Vorteil, dass es die Stabilität des SiC-BJT verbessert.
  • Bei der DTL ist der SiC-BJT weniger empfindlich gegenüber einer Verschlechterung im Laufe des Betriebes infolge beispielsweise einer Ausbreitung von Defekten, so beispielsweise bei Basisebenendislozierungen.
  • Entsprechend einem Ausführungsbeispiel wird eine SiC-Leistungsvorrichtung bereitgestellt, die eine Mehrzahl von SiC-BJTen gemäß Definition in einem der vorhergehenden Ausführungsbeispiele umfasst. Die BJTen können als ein- oder zweidimensionale Feldanordnung angeordnet und miteinander über Zwischenverbindungsmittel verbunden sein.
  • Weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung erschließen sich beim Studium der nachfolgenden Detailoffenbarung, der Zeichnung und der beigefügten Ansprüche. Einem Fachmann auf dem einschlägigen Gebiet erschließt sich, dass verschiedene Merkmale der vorliegenden Erfindung kombiniert werden können, um Ausführungsbeispiele zu bilden, die nicht die nachstehend beschriebenen sind. Insbesondere ist einsichtig, dass die verschiedenen für den SiC-BJT beschriebenen Ausführungsbeispiele alle mit dem Verfahren gemäß Definition entsprechend dem zweiten Aspekt der vorliegenden Erfindung kombinierbar sind.
  • Kurzbeschreibung der Zeichnung
  • Die vorgenannten wie auch zusätzliche Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung erschließen sich besser durch die nachfolgende illustrative und nichtbeschränkende Detailbeschreibung von bevorzugten Ausführungsbeispielen der vorliegenden Erfindung anhand der begleitenden Zeichnung, die sich wie folgt zusammensetzt.
  • 1 zeigt eine schematische Querschnittsansicht eines Standard-SiC-BJT.
  • 2 zeigt eine schematische Querschnittsansicht eines SiC-BJT entsprechend einem exemplarischen Ausführungsbeispiel der vorliegenden Erfindung.
  • 3 zeigt die Beziehung zwischen dem Screening-Faktor des elektrischen Feldes und dem Seitenverhältnis eines Kanalabschnittes des BJT entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung.
  • 4 zeigt einen SiC-BJT, der eine Mehrzahl von Einheitszellen entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung umfasst.
  • 5A und 5B zeigen ein Verfahren zum Herstellen eines SiC-BJT entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung.
  • 6A bis 6F zeigen ein Verfahren zum Herstellen eines SiC-BJT entsprechend einem weiteren Ausführungsbeispiel der vorliegenden Erfindung.
  • Alle Figuren sind schematisch, nicht zwangsweise maßstabstreu und zeigen im Allgemeinen nur Teile, die notwendig sind, um die Erfindung zu erläutern, während andere Teile weggelassen oder bloß angedeutet sein können.
  • Detailbeschreibung von Ausführungsbeispielen
  • 1 zeigt einen SiC-BJT 100, der ein Substrat 110 umfasst, auf dem eine Kollektorschicht 120, eine Basisschicht 140 und eine Emitterschicht 160 aufgewachsen sind. Für den Fall eines NPN-SiC-BJT kann die Epitaxialstruktur normalerweise eine niedrigdotierte n-Typ-Kollektorschicht 120 aufgewachsen oben auf einem hochdotierten n-Typ-Substrat 110, eine p-Typ-Basisschicht 140 und eine hochdotierte n-Typ-Emitterschicht 160 umfassen. Nach dem epitaxialen Aufwachsen werden der Emitterbereich und der Basisbereich unter Verwendung von Trockenätztechniken definiert, wodurch ein erhöhter Emitterbereich 160 bereitgestellt wird. Eine dielektrische Schicht 170 kann beispielsweise durch Aufbringen eines Oxides an der Kante des erhöhten Emitterbereiches 160 (oder der Emitter-Mesa) gebildet werden. Die dielektrische Schicht 170 ist zum Unterdrücken oder wenigstens Verringern und Stabilisieren der Oberflächerekombination von Minoritätsträgern von Vorteil. Ohmsche Kontakte 161 und 141 sind an dem Emitterbereich 160 beziehungsweise dem Basisbereich 140 ausgebildet, und es kann ein ohmscher Kollektorkontakt 121 an der Hinterseite des Substrates 110 ausgebildet sein. Der ohmsche Kontakt 141 an dem Basisbereich 140 kann durch Bereitstellen eines Bereiches 142 mit einer vergrößerten Akzeptordotierung unter Verwendung beispielsweise einer selektiven Ionenimplantation, an die sich ein nachfolgendes Hochtemperaturaushärten vor der Bildung des Kontaktes 141 anschließt, verbessert werden. Der Abschnitt der Basisschicht 140 mit Anordnung unter der Emitter-Mesa 160, das heißt innerhalb des Umrisses der Emitterkante, wird allgemein als intrinsischer Basisbereich (oder aktiver Basisbereich) 145 bezeichnet, während der Abschnitt der Basisschicht 140, der nicht mit der Emitterschicht 160 gedeckelt (capped) ist, allgemein als extrinsischer Basisbereich (oder passiver Basisbereich) bezeichnet wird.
  • Schaltanordnungen mit hoher Leistung und hoher Geschwindigkeit erfordern jedoch neue Ausgestaltungen. Insbesondere wäre die Bereitstellung von neuen Ausgestaltungen zur Bereitstellung von SiC-BJTen mit verbesserten Sperreigenschaften bei gleichzeitiger Aufrechterhaltung einer ausreichend hohen Emitterstromverstärkung von Vorteil.
  • In 2 ist eine schematische Ansicht eines SiC-BJT entsprechend einem exemplarischen Ausführungsbeispiel der vorliegenden Erfindung gezeigt.
  • 2 zeigt einen SiC-BJT 200, der ein Substrat 210 umfasst, auf dem ein Kollektorbereich 220, ein Basisbereich 240 und ein Emitterbereich 260 als Stapel angeordnet sind. Der Kollektorbereich 220, der Basisbereich 240 und der Emitterbereich 260 können epitaxial aufgewachsen werden, wie nachstehend weiter erklärt wird. Der SiC-BJT 200, der in 2 dargestellt ist, kann ein NPN-SiC-BJT sein, wie er vorstehend in Verbindung mit 1 beschrieben worden ist, das heißt mit einer niedrigdotierten n-Typ-Kollektorschicht 220 gewachsen oben auf einem hochdotierten n-Typ-Substrat 210, einer p-Typ-Basisschicht 240 und einer hochdotierten n-Typ-Emitterschicht 260. Nach dem Mustern (beispielsweise mittels Fotolithografie und Ätztechniken) der Emitterschicht bildet der Emitterbereich 260 eine erhöhte Struktur oder eine Mesa-Struktur, die durch äußere Seitenwände 265 oben auf dem Stapel definiert ist. Optional kann der SiC-BJT 200 des Weiteren eine Defektaufhalteschicht DTL 215 (vorzugsweise vom n-Typ) zwischen dem Substrat 210 und dem Kollektorbereich 220 zum Unterdrücken einer bipolaren Verschlechterung umfassen. Weitere Details über die DTL sind zudem in der schwedischen Patentanmeldung SE 1051137-6 und der vorläufigen US-Patentanmeldung 61408173 desselben Rechtsinhabers offenbart, deren Offenbarung hiermit durch Bezugnahme mit aufgenommen ist.
  • Des Weiteren umfasst der SiC-BJT 200 einen intrinsischen Basisbereich 245, der dem Abschnitt 245 des Basisbereiches 240 entspricht, der die Grenze zu dem Emitterbereich 260 bildet (das heißt der Abschnitt des Basisbereiches 240, der durch den Emitterbereich 260 gedeckelt (capped) ist), wobei der intrinsische Basisbereich 245 einen ersten Abschnitt 246 beinhaltet, der eine erste Dotierstoffdosis aufweist. Obwohl aus Gründen der Einfachheit das Bezugszeichen 245, das den intrinsischen Basisbereich bezeichnet, in der Zeichnung in dem Kollektorbereich 220 platziert ist, sollte einsichtig sein, dass der intrinsische Basisbereich 245 denjenigen Abschnitt des Basisbereiches 240 bezeichnet, der die Grenze zu dem Emitterbereich 260, wie vorstehend definiert worden ist, bildet. Der SiC-BJT 200 umfasst des Weiteren zwei Abschirmbereiche 244, die eine zweite Dotierstoffdosis aufweisen, die höher als die erste Dotierstoffdosis ist. Die Abschirmbereiche 244 sind an seitlich entgegengesetzten bzw. gegenüberliegenden Seiten des ersten Abschnittes 246 derart angeordnet, dass sie den ersten Abschnitt 246 seitlich umgeben und sich vertikal weiter nach unten in dem Stapel als der erste Abschnitt 246 erstrecken. Da sich die Abschirmbereiche 244 tiefer in den Kollektorbereich 220 hinein als der erste Abschnitt 246 erstrecken, stellt ein Zwischenbereich des Kollektorbereiches 220 zwischen den Abschirmbereichen 244 einen Kanalabschnitt 225 des Kollektorbereiches 220 bereit. Daher ist der Kanalabschnitt 225 derjenige Abschnitt des Kollektorbereiches 220, der seitlich von einem Abschirmbereich 244 zu dem entgegengesetzten bzw. gegenüberliegenden Abschirmbereich 244 und vertikal von unterhalb des ersten Abschnittes 246 (das heißt der Grenze zwischen dem ersten Abschnitt 246 und dem Kollektorbereich 220) zu der Unterseite (das heißt der unteren Grenze) der Abschirmbereiche 244 reicht. Die Abschirmbereiche 244 sind vom selben Leitfähigkeitstyp wie der erste Abschnitt 246 und können vorzugsweise einen Teil des Basisbereiches 240 des SiC-BJT 200 bilden, was beim vorliegenden Beispiel mit einem NPN-SiC-BJT bedeutet, dass die Abschirmbereiche 244 p-Typ-Bereiche sind. Der erste Abschnitt 246 des intrinsischen Basisbereiches 245 ist damit dünner als der verbleibende Teil des Basisbereiches 240 und insbesondere als die Abschnitte des Basisbereiches 240, die die Abschirmbereiche 244 bilden. Damit wird unter Verwendung einer Basisschicht mit einem vergleichsweise gleichmäßigen Dotierniveau die Dotierstoffdosis des Basisbereiches 240 in dem ersten Abschnitt 246, das heißt in seinem aktiven Abschnitt, durch Verringern der Dicke des ersten Abschnittes 246 relativ zu den Abschirmbereichen 244 verringert. Im Ergebnis wird die elektrische Ladung in dem ersten Abschnitt 246 im Vergleich zur elektrischen Ladung in den Abschirmbereichen 244 verringert.
  • Während Ein-Zustands-Bedingungen tritt der Stromtransport vornehmlich durch den Kanalabschnitt 225 (das heißt durch die Öffnung zwischen den beiden Abschirmbereichen 244) und den ersten (niedrigdotierten) Abschnitt 246 des intrinsischen Basisbereiches 245 auf, während der Beitrag eines Injektionsstromes durch die Abschirmbereiche 244 (das heißt die Hochdosisabschnitte des Basisbereiches 240) zum Gesamtkollektorstrom niedrig ist. Eine höhere Stromverstärkung des SiC-BJT 200 kam damit infolge des niedrigeren Dotierniveaus des ersten Abschnittes 246 erreicht werden. Die Hauptfunktion der Abschirmbereiche 244 besteht in der Abschirmung des ersten (Niedrigdosis-)Abschnittes 246 von dem elektrischen Feld (an der Basis-Kollektor-Grenze) infolge der hohen Kollektorvorspannung während Sperrbedingungen, wodurch der erste Abschnitt 246 weniger verarmt bzw. entleert oder sogar überhaupt nicht verarmt bzw. entleert wird und der Punch-Through-Effekt verringert wird.
  • Der Abschirmeffekt hängt von den Abmessungen der Abschirmbereiche 244 und des Kanalabschnittes 245 gemäß Definition durch die Abschirmbereiche 244 ab. Seichtere bzw. flachere Abschirmbereiche 244 und ein breiterer Kanalabschnitt 225 (W » H, wobei H die Höhe ist und W die Hälfte der Breite des Kanalabschnittes 225 ist) stellen einen geringeren Abschirmeffekt und einen geringeren Kanalwiderstand gegenüber einem vertikalen Stromfluss bereit, während tiefere Abschirmbereiche 244 und ein schmälerer Kanalabschnitt 225 (W « H) einen stärkeren Abschirmeffekt und mehr Kanalwiderstand gegenüber einem vertikalen Stromfluss bereitstellen. Damit können sich die Abschirmbereiche 244 vertikal weiter nach unten in dem Stapel als der erste Abschnitt 246 um einen Abstand erstrecken, der etwa 15% bis 150%, vorzugsweise etwa 40% bis 60% und besonders bevorzugt etwa 50% der Breite des Abschnittes 225 des Kollektorbereiches 220 entspricht, der die Abschirmbereiche 244 trennt. Mit anderen Worten, das Seitenverhältnis H/W des Kanalabschnittes 225 kann vorzugsweise etwa 1/3 bis 3 und besonders bevorzugt etwa 1 zur Bereitstellung sowohl eines ausreichend hohen Abschirmenseffektes wie auch eines ausreichend niedrigen Kanalwiderstandes sein.
  • Das optimale Seitenverhältnis H/W des Kanalabschnittes 225 hängt jedoch von den gewünschten Eigenschaften des SiC-BJT ab. Ein höheres Seitenverhältnis H/W ermöglicht einen dünneren Basisbereich mit einer niedrigeren Akzeptordotierung, wodurch eine höhere Stromverstärkung erreicht wird. Demgegenüber führt ein niedrigeres Seitenverhältnis H/W des Kanalabschnittes 225 zu einem niedrigeren Kanalwiderstand und einem niedrigeren Vorwärtsspannungsabfall. Damit können die Vorrichtungseigenschaften entsprechend dem gewünschten Leistungsvermögen des SiC-BJT angepasst werden. 3 zeigt die simulierte Abhängigkeit des Screeningfaktors des elektrischen Feldes, der die Effizienz der Abschirmwirkung für die Abschirmbereiche 244 darstellt, als Funktion des Seitenverhältnisses H/W für einen SiC-BJT mit einem 2 μm breiten Kanalabschnitt 225 (das heißt, W = 1 μm). Der Screeningfaktor des elektrischen Feldes, der auch mit Fscr bezeichnet werden kann, ist das Verhältnis des maximalen elektrischen Feldes in der Mitte eines Abschirmbereiches 244 zu dem maximalen elektrischen Feld in der Mitte des Kanalabschnittes 225. Bei der in 3 dargestellten Simulation wurde der Screeningfaktor des elektrischen Feldes nummerisch unter Verwendung eines handelsüblichen TCAD-Programms (Technology CAD) für eine Spannung gleich der theoretischen Avalanche-Durchschlagspannung des SiC-BJT berechnet. Die Dicke und die Dotierung des Kollektorbereiches wurden bei 10 μm beziehungsweise 9 × 1015 cm–3 gewählt. Wie aus 3 ersichtlich ist, nahm der Screeningfaktor des elektrischen Feldes, das heißt der Abschirmeffekt, bei zunehmendem Seitenverhältnis H/W zu.
  • Für einen herkömmlichen SiC-BJT (wie er in 1 gezeigt ist) ist die niedrigste Grenze für die Basisdosis durch den Punch Through der Basis bei einer hohen Sperrspannung bestimmt. Entsprechend dem Gaußschen Gesetz ist eine derartige Dosis annähernd gleich: Qaval = ε × ε0 × Eaval/q Gleichung 1
  • Hierbei ist ε0 die dielektrische Konstante, ε die Permittivität von SiC, q die Elektronenladung und Eaval das Avalanche-Durchschlagsfeld, das in dem Bereich von 2 bis 3 MV/cm bei dem SiC bei für Hochleistungsvorrichtungen relevanten Durchschlagsspannungen ist. Qaval kann daher in dem Bereich zwischen 1,1 × 1013 und 1,6 × 1013 Akzeptoren pro Quadratzentimeter in Abhängigkeit von der erforderlichen Sperrspannung des Basis-Kollektor-Überganges sein.
  • Ein herkömmlicher SiC-BJT unter Verwendung einer Basis-Akzeptordosis, die niedriger als Qaval ist, erreicht nicht die theoretische Grenze für die Sperrspannung, die durch den Avalanche-Durchschlag gewählt ist, und der Basisbereich wird bei einer niedrigeren Spannung vollständig entleert bzw. verarmt (Punch Through). Bei der vorliegenden Erfindung wird der Punch-Through-Effekt jedoch dank der Abschirmbereiche 244 verringert, weshalb eine niedrigere Akzeptordosis für den ersten Abschnitt 246 des Basisbereiches 240 bei verringertem Risiko für einen Basis-Punch-Through verwendet werden kann. Die Emitterstromverstärkung eines BJT weist eine reziproke Abhängigkeit von der Akzeptordosis in dem Basisbereich auf, wodurch die SiC-BJT entsprechend der vorliegenden Erfindung eine höhere Stromverstärkung als ein herkömmlicher SiC-BJT unter Beibehaltung einer höheren Stromsperrspannung aufweist.
  • Die Akzeptordosis in dem ersten (niedrigdotierten) Basisabschnitt kann um annähernd einen Faktor von Fscr im Vergleich zu der Akzeptordosis einer Basis eines herkömmlichen SiC-BJT verringert sein. Eine sogar noch größere Zunahme der Akzeptordosis in der Basis kann erreicht werden, wenn die Aus-Zustands-Bedingungen durch Anlegen einer Umkehrvorspannung (reverse bias) an dem Basis-Emitter-Übergang beibehalten werden. Die Minimaldosis von Akzeptoren in den Abschirmbereichen 244 kann vorzugsweise Qaval übersteigen.
  • Entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung kann der erste Abschnitt 246 seitlich weg von den äußeren Seitenwänden 265 des Emitterbereiches 260 durch Abschnitte 247 des Abschirmbereiches 244 beabstandet sein, was nachstehend als Beabstandungsabschnitte 247 bezeichnet wird, wie in 2 dargestellt ist. Als Ergebnis dessen, dass die elektrische Ladung des ersten Abschnittes 246 im Vergleich zur elektrischen Ladung des Beabstandungsabschnittes 247 des Abschirmbereiches 244 (infolge des Umstandes, dass die erste Dotierstoffdosis niedriger als die zweite Dotierstoffdosis ist) verringert wird, wird das Risiko eines Punch Through in der Umgebung der äußeren Seitenwände oder Kanten 265 des Emitterbereiches 260 dank der Beabstandungsabschnitte 247 verringert. Die Dotierstoffdosis der Beabstandungsabschnitte 247 kann weiter relativ zur Dotierstoffdosis des ersten Abschnittes 246 durch Anpassen des Dotierniveaus in den Abschirmbereichen 244 oder wenigstens lokal durch Anpassen des Dotierniveaus in den Beabstandungsabschnitten 247 der Abschirmbereiche 244 angepasst werden.
  • Man beachte, dass der SiC-BTJ 200 des Weiteren ohmsche Kontakte zu dem Kollektorbereich 220 beispielsweise über eine Kontaktschicht 221 an der Hinterseite des Substrates 210, eine Kontaktschicht 241 zu dem Basisbereich 240 und eine Kontaktschicht 261 zu dem Emitterbereich 260 beinhalten kann. Des Weiteren kann eine dielektrische Beschichtung 270, so beispielsweise ein Oxid, an den Seitenwänden 265 des Emitterbereiches 260 bereitgestellt sein und optional auch einen Teil des oberen Abschnittes des Emitterbereiches 260 bedecken, was dahingehend von Vorteil ist, dass eine Oberflächerekombination verringert und hierdurch die Stromverstärkung des SiC-BJT 200 verbessert wird.
  • In 4 ist eine schematische Ansicht einer SiC-Leistungsvorrichtung entsprechend einem exemplarischen Ausführungsbeispiel der vorliegenden Erfindung gezeigt. Querschnittsansichten werden entlang der Linien A-A und B-B der Draufsicht (beispielsweise der unteren linken Darstellung) genommen.
  • 4 zeigt eine SiC-Leistungsvorrichtung 400, die eine einzige Emitter-Mesa 460 umfasst, die für eine Mehrheit von Einheitszellen (BJTen) verwendet wird. Die Struktur und das Betriebsprinzip einer jeden Einheitszelle sind gleich der Struktur und dem Betriebsprinzip des SiC-BJT 200 gemäß Beschreibung anhand 2. Die SiC-Leistungsvorrichtung 400 umfasst eine Kollektorschicht 420, eine Basisschicht 440 und eine Emitter-Mesa 460 mit Anordnung als Stapel. Die Basisschicht 440 umfasst eine Mehrzahl von ersten Abschnitten 446, die als Streifen unterhalb der Emitter-Mesa 460 ausgebildet sind, und Abschirmbereiche 444, die seitlich jeden ersten Abschnitt 446 umgeben und sich vertikal weiter nach unten in dem Stapel als der erste Abschnitt 446 erstrecken. Kanalabschnitte 425 sind zwischen entgegengesetzten bzw. gegenüberliegenden Abschirmbereichen 444 und unterhalb jedes ersten Abschnittes 446 angeordnet. Jeder Kanalabschnitt 425 ist in den Basisbereich 440 hinein erhöht. Die Emitter-Mesa 460 kann vorzugsweise merklich breiter als der Spalt zwischen den Abschirmbereichen 444 von benachbarten Einheitszellen sein. Die Streifen der ersten (niedrigdotierten) Basisabschnitte 446 sind im Wesentlichen senkrecht zu dem Emitter-Mesa-Streifen 460 orientiert.
  • Des Weiteren sind Basiskontakte 441 und ein Emitterkontakt 461 zum elektrischen Anbinden der Basis 440 beziehungsweise des Emitters 460 vorgesehen. Die dielektrische Passivierungsschicht, die Pufferschicht, das Substrat und der Kollektorkontakt sind in 4 weggelassen, um die Figur nicht zu kompliziert zu machen.
  • In 5A und 5B ist ein Verfahren zur Herstellung eines SiC-BJT entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung dargestellt. Die grundlegende Struktur und das Betriebsprinzip der SiC-BJT von 5A und 5B sind gleich der Struktur und dem Betriebsprinzip des SiC-BJT 200, der anhand 2 beschrieben worden ist.
  • Entsprechend dem Ausführungsbeispiel gemäß Darstellung in 5A und 5B können die Abschirmbereiche 544 des SiC-BJT 500 durch Ionenimplantierung in dem Kollektorbereich 520 gebildet werden. Wie in 5A gezeigt ist, können die Emitterbereiche 560 mit einer Ionenimplantationsmaske 580 geschützt (bedeckt) werden, und es können Ionen (beispielsweise Aluminiumionen) anschließend in die Abschnitte des Kollektorbereiches 520, die nicht von der Emitter-Mesa 560 und der Ionenimplantationsmaske 580 bedeckt (oder gedeckelt) sind, implantiert werden. Im Ergebnis werden die Abschirmbereiche 544 durch die ionenimplantierten Bereiche des Kollektorbereiches 520 gebildet, die seitlich den ersten Abschnitt 546 des intrinsischen Basisbereiches umgeben und sich vertikal weiter nach unten in dem Stapel (und in dem Kollektorbereich 520) als der erste Abschnitt 546 erstrecken. Die Ionen werden sodann durch Hochtemperaturaushärten aktiviert, und es werden Basiskontakte 541, Emitterkontakte 561 und ein Kollektorkontakt 521 auf den Abschirmbereichen 544 (mit Kontakt zum Basisbereich), den Emitterbereichen 560 und der Hinterseite des Substrates 510, an dem der Kollektorbereich 520 angeordnet ist, jeweils gebildet, wie in 5B gezeigt ist. Eine elektrische Verbindung von den Basiskontakten 541 zu dem ersten Abschnitt 546 wird durch die seitliche Erstreckung der Abschirmbereiche 544 unterhalb der Emitter-Mesa gefördert. Die seitliche Erstreckung kann durch seitliches Umherstreifen (straggle) und/oder Diffusion von implantierten Akzeptorionen bereitgestellt werden. Der ersten Abschnitt 546 des intrinsischen Basisbereiches kann vorzugsweise ein epitaxiales Material zur Förderung der Minoritätsträgerlebenszeit beinhalten. Der epitaxiale erste Abschnitt 546 kann durch epitaxiales Aufwachsen einer Basisschicht auf der Kollektorschicht 520 (die wiederum epitaxial auf einem Substrat 510 aufgewachsen sein kann) vor der Ionenimplantierung bereitgestellt werden. Die epitaxial aufgewachsenen extrinsischen Basisabschnitte können sodann vor einer Ionenimplantierung optional durch Trockenätzen vollständig oder teilweise entfernt werden, wobei die Durchdringung von implantierten Ionen die Dicke der epitaxialen extrinsischen Basisschicht übersteigen kann (beispielsweise mit Übersteigung nach unten in den Kollektorbereich 544 hinein).
  • In 6A bis 6F ist ein Verfahren zur Herstellung eines SiC-BJT entsprechend einem weiteren Ausführungsbeispiel der vorliegenden Erfindung dargestellt. Die grundlegende Struktur und das Betriebsprinzip des SiC-BJT von 6A bis 6F sind gleich der Struktur und dem Betriebsprinzip des SiC-BJT 200, der anhand 2 beschrieben worden ist.
  • Entsprechend dem Ausführungsbeispiel gemäß Darstellung in 6A bis 6F können die Abschirmbereiche 644 des SiC-BJT 600 durch epitaxiales Aufwachsen gebildet werden. Ein Beispiel für eine Abfolge von Schritten zur Herstellung eines SiC-BJT 600, der derartige epitaxial aufgewachsene Abschirmbereiche 644 umfasst, wird nachstehend beschrieben.
  • Wie in 6A gezeigt ist, wird eine n0-Typ-Kollektorschicht 620 epitaxial auf einem n+-Typ-Substrat 610 aufgewachsen, anschließend gemustert (beispielsweise durch eine Fotolithografietechnik) und zur Bereitstellung einer erhöhten Mesa-Struktur 625 in der Kollektorschicht 620 geätzt. Die erhöhte Mesa-Schicht 625 ist derjenige Abschnitt des Kollektorbereiches 620, der zu dem Kanalabschnitt 625 des SiC-BJT 600 gemäß Darstellung in 6F wird. Anschließend wird eine p-Typ-Abschirmschicht 650 epitaxial auf der Kollektorschicht 620 derart aufgewachsen, dass eine erhöhte Mesa-Struktur 655 in der Abschirmschicht 650 (wie in 6B gezeigt ist) gebildet wird. Zum Planarisieren des Stapels, der von dem Substrat 610, der Kollektorschicht 620 und der Abschirmschicht 650 gebildet wird, wird eine Opferschicht 680 (so beispielsweise eine Oxidschicht) auf den nicht erhöhten Abschnitten der Abschirmschicht 650 (wie in 6C gezeigt ist) aufgebracht. Die Opferschicht 680 und der erhöhte Abschnitt 655 der Abschirmschicht 650 werden sodann durch Hinabätzen zu dem erhöhten Abschnitt 625 der Kollektorschicht 620 entfernt, was zu einer (im Wesentlichen) planen Struktur führt, wie in 6D gezeigt ist. Das Entfernen des erhöhten Abschnittes 655 der Abschirmschicht 650 führt zu zwei Abschirmbereichen 644 auf entgegengesetzten bzw. gegenüberliegenden Seiten des erhöhten Abschnittes 625 der Kollektorschicht 620. Eine p-Typ-Basisschicht 690 wird sodann oben auf der Abschirmschicht 650 und dem erhöhten Abschnitt 625 der Kollektorschicht 620 derart aufgebracht, dass die Basisschicht 690 und die Abschirmschicht zusammen den Basisbereich 640 des SiC-BJT 600 (wie in 6E gezeigt ist) bilden. Des Weiteren wird eine n–-Typ-Emitterschicht 667 auf der Basisschicht 690 aufgebracht. Die Emitterschicht 667 wird sodann gemustert und geätzt, damit sich eine Emitter-Mesa 660 bildet, die mit dem erhöhten Abschnitt 625 der Kollektorschicht 620 (wie in 6F gezeigt ist) ausgerichtet ist. Damit ist die Emitter-Mesa 660 über dem erhöhten Abschnitt, das heißt dem Kanalabschnitt 625 der Kollektorschicht 620, derart positioniert, dass der Abschnitt der Basisschicht 690, der zwischen dem Kanalabschnitt 625 und der Emitter-Mesa 660 befindlich ist, den ersten Abschnitt 646 bildet, der einen Teil des intrinsischen Basisbereiches bildet. Vorzugsweise kann die Breite des Kanalabschnittes 625 der Kollektorschicht 620 schmäler als die Emitter-Mesa 660 sein, sodass Abschnitte der Abschirmbereiche 644 den ersten Abschnitt 646 von den äußeren Kanten der Emitter-Mesa 660 seitlich trennen.
  • Die seitlichen (oder im Wesentlichen vertikalen) Kanten des Kanalbereiches 625 können geringfügig geneigt sein, wie in 6F gezeigt ist. In diesem Fall kann die Breite bei annähernd der Hälfte der Höhe H des Kanalabschnittes 625 zum Bestimmen eines geeigneten Seitenverhältnisses des Kanalabschnittes 625 verwendet werden. Im Allgemeinen kann, wenn der Kanalabschnitt eine Breite aufweist, die mit dessen Vertikalerstreckung variiert, das Seitenverhältnis des Kanalabschnittes vorzugsweise auf Grundlage der Durchschnittsbreite des Kanalabschnittes bestimmt werden.
  • Die anschließenden Herstellungsschritte sind identisch zu denjenigen für herkömmliche SiC-BJTen.
  • Es sollte einsichtig sein, dass die Leitfähigkeitstypen der verschiedenen Schichten je nach Bedarf angepasst werden können und dass das Vorbeschriebene nur ein Beispiel für Leitfähigkeitstypen ist, die bei einem NPN-Typ-SiC-BJT verwendet werden können.
  • Obwohl spezifische Ausführungsbeispiele beschrieben worden sind, erschließt sich einem Fachmann auf dem einschlägigen Gebiet, dass verschiedene Abwandlungen und Änderungen innerhalb des Umfanges gemäß Definition in den beigefügten Ansprüchen möglich sind. So können beispielsweise die Abschirmbereiche sowohl epitaxial aufgewachsene wie auch ionenimplantierte Bereiche sein, wobei der SiC-BJT durch Kombinieren der Herstellungsschritte gemäß Beschreibung anhand 5A und 5B mit den Herstellungsschritten gemäß Beschreibung anhand 6A bis 6F hergestellt werden kann.
  • Des Weiteren kann der SiC-BJT mehr als einen ersten Abschnitt des intrinsischen Basisbereiches mit Trennung durch einen oder mehrere zusätzliche Abschirmbereiche umfassen. Infolgedessen kann der Kollektorbereich mehr als einen Kanalabschnitt umfassen, da Kanalabschnitte damit unterhalb eines jeden ersten Abschnittes (und zwischen benachbarten Abschirmbereichen) angeordnet werden können.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • SE 1051137-6 [0039]

Claims (16)

  1. Siliziumkarbid-Bipolartransistor SiC-BJT (200), umfassend einen Kollektorbereich (220), der einen ersten Leitfähigkeitstyp aufweist, einen Basisbereich (240), der einen zweiten Leitfähigkeitstyp entgegengesetzt zu dem ersten Leitfähigkeitstyp aufweist, und einen Emitterbereich (260), der den ersten Leitfähigkeitstyp aufweist, wobei der Kollektorbereich, der Basisbereich und der Emitterbereich als Stapel angeordnet sind, wobei der Abschnitt des Basisbereiches, der die Grenze zu dem Emitterbereich bildet, den intrinsischen Basisbereich (245) definiert, wobei der intrinsische Basisbereich einen ersten Abschnitt (246) umfast, der eine erste Dotierstoffdosis aufweist und sich vertikal von dem Emitterbereich zu dem Kollektorbereich erstreckt, wobei der BJT des Weiteren zwei Abschirmbereiche (244) umfasst, die den zweiten Leitfähigkeitstyp und eine zweite Dotierstoffdosis aufweisen, die höher als die erste Dotierstoffdosis ist, wobei die Abschirmbereiche seitlich den ersten Abschnitt umgeben und sich vertikal weiter nach unten in dem Stapel als der erste Abschnitt erstrecken.
  2. SiC-BJT nach Anspruch 1, wobei sich die Abschirmbereiche vertikal weiter nach unten in dem Stapel als der erste Abschnitt um einen Abstand (H) erstrecken, der etwa 15% bis 150%, vorzugsweise etwa 40% bis 60% und besonders bevorzugt etwa 50% der Breite (2W) des Abschnittes (225) des Kollektorbereiches, der die Abschirmbereiche trennt, entspricht.
  3. SiC-BJT nach Anspruch 1 oder 2, wobei die Abschirmbereiche epitaxial aufgewachsene und/oder ionenimplantierte Bereiche sind.
  4. SiC-BJT nach einem der vorhergehenden Ansprüche, wobei sich die Abschirmbereiche seitlich von dem ersten Abschnitt aus außerhalb des intrinsischen Basisbereiches erstrecken.
  5. SiC-BJT nach einem der vorhergehenden Ansprüche, wobei der Emitterbereich eine erhöhte Struktur bildet, die durch äußere Seitenwände (265) oben auf dem Stapel definiert ist, und wobei der erste Abschnitt seitlich weg von den äußeren Seitenwänden des Emitters durch Abschnitte (247) der Abschirmbereiche beabstandet ist.
  6. SiC-BJT nach einem der Ansprüche 1 bis 4, wobei der erste Abschnitt den intrinsischen Basisbereich bildet.
  7. SiC-BJT nach einem der vorhergehenden Ansprüche, wobei die Abschirmbereiche einen Teil des Basisbereiches bilden.
  8. SiC-BJT nach einem der vorhergehenden Ansprüche, wobei der Stapel auf einem Substrat vorgesehen ist, das eine Off-Achsen-Orientierung aufweist, die in dem Bereich von etwa 2 bis 4° umfasst ist, und wobei eine Defektaufhalteschicht DTL (215) zwischen dem Substrat und dem Kollektorbereich angeordnet ist, wobei die DTL eine Dicke, die in dem Bereich von 12 bis 30 μm umfasst ist, und ein Dotierniveau, das in dem Bereich von 2 × 1018 cm–3 bis 2 × 1019 cm–3 umfasst ist, aufweist.
  9. SiC-Leistungsvorrichtung, umfassend eine Mehrzahl von BJTen nach einem der vorhergehenden Ansprüche, wobei die BJTen als ein- oder zweidimensionale Feldanordnung angeordnet sind und miteinander über Zwischenverbindungsmittel verbunden sind.
  10. Verfahren zum Herstellen eines Siliziumkarbid-Bipolartransistors SiC-BJT (200), der einen Kollektorbereich (220), der einen ersten Leitfähigkeitstyp aufweist, einen Basisbereich (240), der einen zweiten Leitfähigkeitstyp entgegengesetzt zu dem ersten Leitfähigkeitstyp aufweist, und einen Emitterbereich (260), der den ersten Leitfähigkeitstyp aufweist, beinhaltet, wobei der Kollektorbereich, der Basisbereich und der Emitterbereich als Stapel angeordnet sind, wobei das Verfahren die nachfolgenden Schritte umfasst: Bilden einer Basisschicht auf einer Kollektorschicht; Bilden einer Emitterschicht oben auf der Basisschicht, wobei der Abschnitt der Basisschicht, der die Grenze zu der Emitterschicht bildet, den intrinsischen Basisbereich (245) definiert und wobei der intrinsische Basisbereich einen ersten Abschnitt (246) umfasst, der eine erste Dotierstoffdosis aufweist und sich vertikal von der Emitterschicht zu der Kollektorschicht erstreckt; und Bilden von zwei Abschirmbereichen (244), die den zweiten Leitfähigkeitstyp und eine zweite Dotierstoffdosis aufweisen, die höher als die erste Dotierstoffdosis ist, wobei die Abschirmbereiche seitlich den ersten Abschnitt umgeben und sich vertikal weiter nach unten in dem Stapel als der erste Abschnitt erstrecken.
  11. Verfahren nach Anspruch 10, wobei der Schritt des Bildens der Abschirmbereiche einen Schritt einer Ionenimplantation beinhaltet.
  12. Verfahren nach Anspruch 11, wobei die Ionenimplantation in Abschnitten der Kollektorschicht vorgenommen wird.
  13. Verfahren nach einem der Ansprüche 10 bis 12, wobei der Schritt des Bildens der Abschirmbereiche einen Schritt des epitaxialen Aufwachsens der Abschirmbereiche auf der Kollektorschicht beinhaltet.
  14. Verfahren nach einem der Ansprüche 10 bis 13, des Weiteren beinhaltend die nachfolgenden Schritte: Bilden einer erhöhten Mesa-Struktur (625) in der Kollektorschicht; epitaxiales Aufwachsen einer Abschirmschicht (650) auf der Kollektorschicht, wodurch eine erhöhte Mesa-Struktur (655) in der Abschirmschicht gebildet wird; Bilden einer Opferschicht (680) auf den nicht erhöhten Abschnitten der Abschirmschicht; Entfernen der Opferschicht und des erhöhten Abschnittes der Abschirmschicht durch Hinabätzen zu dem erhöhten Abschnitt der Kollektorschicht; Bilden einer Basisschicht (690) oben auf der Abschirmschicht und dem erhöhten Abschnitt der Kollektorschicht; und Bilden einer Emitterschicht (677) auf der Basisschicht.
  15. Einheitszelle einer Leistungshalbleitervorrichtung, umfassend einen ersten Bereich, der einen ersten Leitfähigkeitstyp aufweist, einen zweiten Bereich, der einen zweiten Leitfähigkeitstyp entgegengesetzt zu dem ersten Leitfähigkeitstyp aufweist, und einen dritten Bereich, der den ersten Leitfähigkeitstyp aufweist, wobei der erste Bereich, der zweite Bereich und der dritte Bereich als Stapel angeordnet sind, wobei der Abschnitt des zweiten Bereiches, der die Grenze zu dem dritten Bereich bildet, einen aktiven Bereich des zweiten Bereiches definiert, wobei der aktive Bereich einen ersten Abschnitt umfasst, der eine erste Dotierstoffdosis aufweist und sich vertikal von dem dritten Bereich zu dem ersten Bereich erstreckt, wobei die Einheitszelle des Weiteren zwei Abschirmbereiche umfasst, die den zweiten Leitfähigkeitstyp und eine zweite Dotierstoffdosis aufweisen, die höher als die erste Dotierstoffdosis ist, wobei die Abschirmbereiche seitlich den ersten Abschnitt umgeben und sich vertikal weiter nach unten in dem Stapel als der erste Abschnitt erstrecken.
  16. Einheitszelle nach Anspruch 15, wobei sich die Abschirmbereiche vertikal weiter nach unten in dem Stapel als der erste Abschnitt um einen Abstand erstrecken, der etwa 15% bis 150%, vorzugsweise etwa 40% bis 60% und besonders bevorzugt etwa 50% der Breite des Abschnittes des ersten Bereiches, der die Abschirmbereiche trennt, entspricht.
DE112012000611T 2011-01-31 2012-01-31 Siliziumkarbid-Bipolartransistor mit Abschirmbereichen und Verfahren zu dessen Herstellung Withdrawn DE112012000611T5 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161437835P 2011-01-31 2011-01-31
US61/437,835 2011-01-31
SE1150065-9 2011-01-31
SE1150065A SE535380C2 (sv) 2011-01-31 2011-01-31 Bipolär transistor i kiselkarbid med övervuxen emitter
PCT/EP2012/051606 WO2012104322A1 (en) 2011-01-31 2012-01-31 Silicon carbide bipolar junction transistor comprising shielding regions and method of manufacturing the same

Publications (1)

Publication Number Publication Date
DE112012000611T5 true DE112012000611T5 (de) 2013-10-31

Family

ID=46506668

Family Applications (2)

Application Number Title Priority Date Filing Date
DE112012000611T Withdrawn DE112012000611T5 (de) 2011-01-31 2012-01-31 Siliziumkarbid-Bipolartransistor mit Abschirmbereichen und Verfahren zu dessen Herstellung
DE112012000615T Withdrawn DE112012000615T5 (de) 2011-01-31 2012-01-31 SiC-Bipolartransistor mit überwachsenem Emitter

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE112012000615T Withdrawn DE112012000615T5 (de) 2011-01-31 2012-01-31 SiC-Bipolartransistor mit überwachsenem Emitter

Country Status (5)

Country Link
US (2) US8785945B2 (de)
CN (2) CN103283027A (de)
DE (2) DE112012000611T5 (de)
SE (1) SE535380C2 (de)
WO (2) WO2012104322A1 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE535380C2 (sv) 2011-01-31 2012-07-17 Fairchild Semiconductor Bipolär transistor i kiselkarbid med övervuxen emitter
JP5228123B1 (ja) * 2011-11-28 2013-07-03 株式会社東芝 半導体装置及びその製造方法
WO2013107508A1 (en) * 2012-01-18 2013-07-25 Fairchild Semiconductor Corporation Bipolar junction transistor with spacer layer and method of manufacturing the same
US20140021603A1 (en) * 2012-07-23 2014-01-23 Rf Micro Devices, Inc. Using an interconnect bump to traverse through a passivation layer of a semiconductor die
WO2015096581A1 (zh) * 2013-12-23 2015-07-02 伍震威 用于功率半导体装置的场板结构及其制造方法
WO2015120432A1 (en) * 2014-02-10 2015-08-13 United Silicon Carbide, Inc. Trenched and implanted bipolar junction transistor
US9312371B2 (en) * 2014-07-24 2016-04-12 Globalfoundries Inc. Bipolar junction transistors and methods of fabrication
US9577045B2 (en) * 2014-08-04 2017-02-21 Fairchild Semiconductor Corporation Silicon carbide power bipolar devices with deep acceptor doping
US9887278B2 (en) 2015-09-28 2018-02-06 International Business Machines Corporation Semiconductor-on-insulator lateral heterojunction bipolar transistor having epitaxially grown intrinsic base and deposited extrinsic base
CN105870176A (zh) * 2016-05-25 2016-08-17 电子科技大学 一种碳化硅双极结型晶体管
JP6768492B2 (ja) * 2016-12-26 2020-10-14 昭和電工株式会社 ＳｉＣインゴットの製造方法
EP4204094A1 (de) 2020-08-27 2023-07-05 Enosi Therapeutics Corporation Verfahren und zusammensetzungen zur behandlung von autoimmunerkrankungen und krebs

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE1051137A1 (sv) 2010-10-29 2012-04-30 Fairchild Semiconductor Förfarande för tillverkning av en kiselkarbid bipolär transistor och kiselkarbid bipolär transistor därav

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0116654B1 (de) * 1983-02-12 1986-12-10 Deutsche ITT Industries GmbH Verfahren zum Herstellen von bipolaren Planartransistoren
US4762806A (en) * 1983-12-23 1988-08-09 Sharp Kabushiki Kaisha Process for producing a SiC semiconductor device
US4593457A (en) * 1984-12-17 1986-06-10 Motorola, Inc. Method for making gallium arsenide NPN transistor with self-aligned base enhancement to emitter region and metal contact
JP2728671B2 (ja) * 1988-02-03 1998-03-18 株式会社東芝 バイポーラトランジスタの製造方法
JPH027529A (ja) * 1988-06-27 1990-01-11 Nec Corp バイポーラトランジスタ及びその製造方法
US5208169A (en) 1991-06-28 1993-05-04 Texas Instruments Incorporated Method of forming high voltage bipolar transistor for a BICMOS integrated circuit
AU2805092A (en) * 1991-10-23 1993-05-21 Microunity Systems Engineering, Inc. Bipolar junction transistor exhibiting improved beta and punch-through characteristics
US5324672A (en) * 1991-10-24 1994-06-28 Sony Corporation Manufacturing method for bipolar transistor
US5548158A (en) * 1994-09-02 1996-08-20 National Semiconductor Corporation Structure of bipolar transistors with improved output current-voltage characteristics
US6121633A (en) * 1997-06-12 2000-09-19 Cree Research, Inc. Latch-up free power MOS-bipolar transistor
JP3709668B2 (ja) * 1997-09-02 2005-10-26 ソニー株式会社 半導体装置とその製造方法
FR2778022B1 (fr) * 1998-04-22 2001-07-13 France Telecom Transistor bibolaire vertical, en particulier a base a heterojonction sige, et procede de fabrication
US6329675B2 (en) 1999-08-06 2001-12-11 Cree, Inc. Self-aligned bipolar junction silicon carbide transistors
US6559517B2 (en) * 2000-04-27 2003-05-06 En Jun Zhu Structure for a semiconductor device
US6506659B2 (en) * 2001-03-17 2003-01-14 Newport Fab, Llc High performance bipolar transistor
JP3692063B2 (ja) * 2001-03-28 2005-09-07 株式会社東芝 半導体装置及びその製造方法
JP4168615B2 (ja) * 2001-08-28 2008-10-22 ソニー株式会社 半導体装置および半導体装置の製造方法
US6514779B1 (en) * 2001-10-17 2003-02-04 Cree, Inc. Large area silicon carbide devices and manufacturing methods therefor
US6764907B2 (en) * 2002-02-19 2004-07-20 Bart J. Van Zeghbroeck Method of fabricating self-aligned silicon carbide semiconductor devices
US6815304B2 (en) * 2002-02-22 2004-11-09 Semisouth Laboratories, Llc Silicon carbide bipolar junction transistor with overgrown base region
US6686250B1 (en) * 2002-11-20 2004-02-03 Maxim Integrated Products, Inc. Method of forming self-aligned bipolar transistor
US6909164B2 (en) * 2002-11-25 2005-06-21 International Business Machines Corporation High performance vertical PNP transistor and method
JP2005011915A (ja) * 2003-06-18 2005-01-13 Hitachi Ltd 半導体装置、半導体回路モジュールおよびその製造方法
US6964907B1 (en) * 2003-11-17 2005-11-15 National Semiconductor Corporation Method of etching a lateral trench under an extrinsic base and improved bipolar transistor
US7288829B2 (en) * 2004-11-10 2007-10-30 International Business Machines Corporation Bipolar transistor with self-aligned retrograde extrinsic base implant profile and self-aligned silicide
US7972919B2 (en) * 2005-07-18 2011-07-05 International Business Machines Corporation Vertical PNP transistor and method of making same
US20070102834A1 (en) * 2005-11-07 2007-05-10 Enicks Darwin G Strain-compensated metastable compound base heterojunction bipolar transistor
US20070262295A1 (en) * 2006-05-11 2007-11-15 Atmel Corporation A method for manipulation of oxygen within semiconductor materials
JP2008235560A (ja) * 2007-03-20 2008-10-02 Matsushita Electric Ind Co Ltd ヘテロ接合バイポーラトランジスタ
CN100508209C (zh) * 2007-08-01 2009-07-01 中电华清微电子工程中心有限公司 Npn型的锗硅异质结双极晶体管及其制造方法
JP5140347B2 (ja) * 2007-08-29 2013-02-06 株式会社日立製作所 バイポーラトランジスタ及びその製造方法
WO2010024240A1 (ja) * 2008-08-26 2010-03-04 本田技研工業株式会社 バイポーラ型炭化珪素半導体装置およびその製造方法
JP5470254B2 (ja) * 2008-08-26 2014-04-16 本田技研工業株式会社 接合型半導体装置およびその製造方法
US8536582B2 (en) * 2008-12-01 2013-09-17 Cree, Inc. Stable power devices on low-angle off-cut silicon carbide crystals
SE533700C2 (sv) * 2009-03-24 2010-12-07 Transic Ab Bipolär transistor i kiselkarbid
SE535380C2 (sv) 2011-01-31 2012-07-17 Fairchild Semiconductor Bipolär transistor i kiselkarbid med övervuxen emitter

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE1051137A1 (sv) 2010-10-29 2012-04-30 Fairchild Semiconductor Förfarande för tillverkning av en kiselkarbid bipolär transistor och kiselkarbid bipolär transistor därav

Also Published As

Publication number Publication date
US8785945B2 (en) 2014-07-22
CN103339731A (zh) 2013-10-02
US20130087808A1 (en) 2013-04-11
SE1150065A1 (sv) 2012-07-17
DE112012000615T5 (de) 2013-10-31
SE535380C2 (sv) 2012-07-17
US9515176B2 (en) 2016-12-06
WO2012104322A1 (en) 2012-08-09
CN103283027A (zh) 2013-09-04
US20130313571A1 (en) 2013-11-28
WO2012105899A1 (en) 2012-08-09

Similar Documents

Publication Publication Date Title
DE112012000611T5 (de) Siliziumkarbid-Bipolartransistor mit Abschirmbereichen und Verfahren zu dessen Herstellung
DE102014110681B4 (de) Rückwärts leitender igbt und herstellungsverfahren dafür
DE102014119278B4 (de) Halbleiterbauelemente
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102015208097B4 (de) Herstellen einer Halbleitervorrichtung durch Epitaxie
DE102012100349B4 (de) Halbleiterbauelement und IGBT mit integrierter Freilaufdiode
DE102016125879B3 (de) Halbleitervorrichtung mit einer IGBT-Region und einer nicht schaltbaren Diodenregion
DE102013113939B4 (de) Halbleiterbauelemente mit stufenförmigem Randabschluss und Verfahren zum Fertigen eines Halbleiterbauelements
DE102008047998B4 (de) Halbleitervorrichtung mit strukturiertem Stromausbreitungsbereich und Verfahren zu deren Herstellung
DE102013212787B4 (de) Verfahren zum herstellen einer dotierten halbleiterschicht
DE112014003712T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112011101373B4 (de) Verfahren zur bildung einer bipolaren transistorstruktur
DE112011103230B4 (de) Non-Punch-Through-Bipolarleistungshalbleiterbauelement und ein Verfahren zum Herstellen eines derartigen Halbleiterbauelements
DE112006003714T5 (de) Ladungsgleichgewichts-Isolierschicht-Bipolartransistor
DE102018203693A1 (de) Halbleitervorrichtung
DE4114174A1 (de) Leistungstransistorbauteil sowie verfahren zu seiner herstellung
DE102015110112A1 (de) Ladungskompensationsstruktur und entsprechende fertigung
DE102008032547A1 (de) Grabenisoliertes Gate-MOS-Halbleiterbauelement
DE112011100533T5 (de) Halbleitervorrichtung
DE102005039564B4 (de) Verfahren zum Herstellen eines Halbleiterbauteils
DE102015209570B4 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE112012005174B4 (de) Bipolartransistorstruktur für reduzierte Stromverdichtung und Verfahren zu ihrer Herstellung
DE102012108302A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
DE102019005867A1 (de) Siliciumcarbid-Gleichrichter mit niedriger Einschaltspannung
DE102016104757B4 (de) Halbleitertransistor und Verfahren zum Bilden des Halbleitertransistors

Legal Events

Date Code Title Description
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee