DE3235641A1

DE3235641A1 - Bipolare logische schaltung

Info

Publication number: DE3235641A1
Application number: DE19823235641
Authority: DE
Inventors: Thomas Dale 84601 Provo Utah Fletcher
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1981-10-08
Filing date: 1982-09-25
Publication date: 1983-04-28
Also published as: GB2107542A; DE3235641C2; FR2514589B1; JPS5873236A; US4415817A; FR2514589A1

Description

PHI 1060 Jr-- If ^ 2.9.1982

"Bipolare logische Schaltung"

Die Erfindung bezieht sich auf* eine digitale logische Halbleiterschaltung, die enthält: einen ersten Bipolartransistor mit einer Basis zum Empfangen eines Eingangssignals, einem Emitter und einem Kollektor, die mit einer Spannungsquelle gekoppelt sind; sowie einen zweiten Bipolartransistor mit einer mit dem Emitter des ersten Transistors gekoppelten Basis, einem mit einer konstanten Spannungsquelle gekoppelten Emitter und einem mit der Spannungsquelle zur Lieferung eines Ausgangssignals ge-

^ koppelten Kollektor und insbesondere auf bipolare halbleitenden integrierten Schaltung ist es eine wichtige Aufgabe, die Verzögerung eines Signals durch das Gatter herabzusetzen. Dies ist die mittlere Zeit, die ein Ausgangssignal des Gatters benötigt, um von einem gewünschten

^ logischen niedrigen oder "O"-Wert zu einem gewünschten

logischen hohen oder "1"-¥ert umzuschalten, und umgekehrt, als Reaktion auf eine entsprechende Änderung in einem Eingangssignal des Gatters, Ein derartiges Gatter besteht typisch aus einem Schalttranaistor in Verbindung mit einer ^ ²^ Anordnung, mit deren Hilfe das Ausgangssignal schnell zu einer logischen "0" gezogen wird, und/oder mit einer Anordnung, mit deren Hilfe das Ausgangssignal schnell zu einer logischen "1" gehoben wird.

Die U.S. Patentschrift 4.107.5^7 zeigt ein übliches invertierendes logisches Gatter vom Typ, der kurz beschrieben wird und in Fig. 1 dargestellt ist. Dieser TTL-(Transistor-Transistor-Logic)-Inverter empfängt eine Eingangsspannung V_1n an der Basis eines bipolaren NPN-Transistors QA und liefert eine Ausgangs spannung V_OTT_ an dem

Kolloktor eines anderen bipolaren npn-Transistors QB, dessen Emitter geerdet und dessen Basis mit dem Emitter des Transistors QA verbunden ist. Der Kollektor des Transis-

ΡΗΛ ΙΟόΟ '"""zs ' 2.9-1982

tors QA ist über einen Widerstand mit einer Spannungs/

Stromquelle V__ gekoppelt und über eine übliche PN-Diode OO

DD mit dem Kollektor des Transistors QB verbunden.

Der Transistor QA oder QB befindet sich in dem 'ΈΙΝ-Zustand oder detn leitenden Zustand, wenn seine Basis/ Ktnitter-Uber gangs spannung V_BEqa oder Vrjgrm gleich alneat pn-Diodenspannungsabfall ist» der als "V „" bezeichnet wird, während er sich in dem "AUS"-Zustand oder nahezu dem nichtleitenden Zustand befindet, wenn die Spannung oder ν_ΏΤ,__Ώ niedriger als 1.V₁₃₁₁, ist« Dementsprechend werden sii\iii £)£■■

die Transistoren QA und QB beide leitend, wenn die Eingangsspannung V__N von einer logischen "0" von weniger als 1.V__ auf eine logische "1" von 2.V_x.- erhöht wird. Beide Transistoren QA und QB werden in den stark gesättigten Zustand gesteuert. Dies bedeutet, dass der Basis/Kollektor-Uebergang des Transistors QA oder QB genügend in der Durchlassrichtung vorgespannt ist, um völlig leitend zu sein. Wenn der Transistor QB gesättigt wird, entnimmt er der Quelle V_„ zunehmend mehr Strom, umd die Ausgangsspannung ^VOUT ^ak*^{iv zu einer} logischen "0" in der Nähe von Q V zu ziehen. Venn die Spannung V__N wieder zu ihrem logischen "O"-Wert zurückgebracht wird, werden die Transistoren QA und QB beide gesperrt. Abhängig von der Belastung, an die die Spannung V_QUT angelegt wird, kann die Diode DD gegebenenfalls leitend sein. Wenn diese Diode leitend ist, tritt eine Diodenabfall spannung von 1 .V__, über der Diode DD auf und steigt die Spannung Vqtj_T auf eine logische "1" von mindestens 1»V_„ unter V_~ an.

JoHt OO

Ein grosser Nachteil dieses Inverters ist der, dass ein verhältnismässig grosser Ausgangsspannungshub auftritt, weil der Transistor QB gesperrt wird, wenn die Spannung V_QUT auf eine logische "1" ansteigt. Dieser Spannungshub beschrankt die Ausgangsschaltgeschwindigkeit. Ein weiterer Nachteil besteht darin, dass die Transistoren QA und QB anfänglich beide stark gesättigt sind, wenn die Spannung V^_n von einer logischen "1" zu einer logischen "0" geschaltet wird, wodurch ihre Basen grosse Mengen ge-

BAD ORIGiNAL

1000 """"χ ^. fo\ " ' 2.9.1982

speicherter Ladung enthalten. Bei Transistoren, die nicht durch auf Golddotierung basierende Verfahren hergestellt sind, benötigen diese Ladungen im Vergleich zu der Eingangsschaltzeit verhältnismMssig lange Zeiten, um nach Erde abzufliessen. Infolgedessen wird die Niedrig/Hoch-Ausgangsschaltzeit durch die Zeit beschränkt, die für das Entladen der Transistoren QA und QB aus dem stark gesättigten Zustand benötigt wird. Sogar bei mit Güld dotierten Transistoren ist die mittlere Verzögerung in der Signalfortpflanzung in der Regel etwa 3 nsec.

Ein anderer üblicher Inverter ist in der US-PS 3.962.59O beschrieben worden und in Fig. 2 dargestellt. Dieser TTL-Inverter enthält alle Elemente der in der US-PS 41.07· 5^-7 beschriebene Inverter sowie einen npn-Bipolartransistor QC, dessen Kollektor mit der Quelle V_cc verbunden ist und dessen Basis und Emitter zwischen dem Kollektor des Transistors QA und der Anode der Diode DD eingeschaltet sind. Eine Schottky-Diode DA, die zwischen der Basis und dem Kollektor des Transistors QA eingeschaltet ist, klemmt diesen Transistor gemäss dem Schottky-Prinzip. Der Transistor QB wird auf gleiche Weise mit einer Schottky-Diode DB gemäss dem Schottky-Prinzip geklemmt. Obwohl der Schaltvorgang dieses Inverters nicht im Detail beschrieben worden ist, wirkt er der Meinung der Anmelderin nach wie folgt: Wenn die Spannung V^_n auf eine logische "1" von 2.V„„ erhöht wird, werden die Transistoren QA und

Hut

QB beide leitend und gesättigt. Da sie gemäss dem Schottky-Prinzip geklemmt sind, werden sie beide nicht in den stark gesättigten Zustand gesteuert. Stattdessen werden sie beide in geringem Masse gesattigt, wobei ihre Basis/Kollektor-Übergänge in der Durchlassrichtung vorgespannt sind; sie bleiben jedoch unterhalb des normalen völlig leitenden Pegel. Dies erfolgt, weil die Dioden DA und DB leitend werden und die Spannungen über den Basis/Kollektor-Ubergangen der Transistoren QA und QB auf eine Schottky-Diodenabf all spannung klemmen, die als eine "V,-*' bezeichnet werden

ori

kann und normalerweise etwas niedriger als 1.V_x,- ist. Dieser

PHA 1θ6θ —-·£Λ "^ - 2.9.1982

geklemmte Wert von 1 V_QU ist im allgemeinen nicht ge-

SH
nügend hoch, um zu ermöglichen, dass einer dieser Basis/ Kollektor-Übergänge in der Durchlassrichtung völlig leitend wird. Venn der Transistor QB leitend wird, zieht er aktiv die Spannung v"_OUT herab. Inzwischen wird der Transistor QC gesperrt. Wenn die Spannung V_Tig. wieder auf eine logische "0" von 1.V__F oder niedriger zurückgebracht wird, werden die Transistoren QA und QB gesperrt. Der Transistor QC wird leitend und zieht aktiv die Spannung V „ zu einer logischen "1" von mindestens 2.V₀- unter V„„. wenn die Diode DD leitend ist.

Wenn die Transistoren QA und QB gemäss dem Schottky-Prinzip geklemmt werden, braucht weniger Ladung aus ihren Basen abgeleitet zu werden, wenn die Spannung V von einer logischen "1" zu einer logischen "0" umschaltet. Dadurch wird die Niedrig/Hoch-Ausgangsschaltzeit im Vergleich zu der aus der US.PS k 1.07·5^*7 bekannter Inverterschaltung herabgesetzt. Die Diode DA oder DB kann aber nicht inaner verhindern, dass ihr Transistor QA oder

2Q QB in einen stark gesättigten Zustand gesteuert wird. Mögen Änderungen im Verfahren von Transistor zu Transistor und verschiedener Dotierungspegel in dem Kollektor und in der Basis im Vergleich zu dem Emitter und der Basis kann der Basis/Kollektor-TTbergang leitend in der Durchlassrichtung t»ei einer Spannung von weniger als 1 .V__E vorgespannt werden. Manchmal wird der Basis/Kollektor-Übergang in der Durchlassrichtung bei einer Spannung von 1 .V„_T1. oder niedri-

öJti

ger leitend vorgespannt. Ein gemäss dem Schottky-Prinzip geklemmter Transistor kann auch in einen stark gesättigten Zustand gesteuert werden, wenn seine Schottky-Diode nicht richtig entworfen oder bei einem hohen Strompegel betrieben wird. Ausserdem gibt es einen verhältnismässig scharfen Knick in der Kurve der Kollektor/Emitterspannung als Funktion des Kollektorstroms, die die weniger stark und stark gesättigten Gebiete definiert. Kurz gesagt kann ein gemäss dem Schottky-Prinzip geklemmter Transistor noch immer eine ziemlich grosse Anhäufung von Ladung enthalten.

PHA 1000 ·-·· -^> <£" "" '" "^-* 2.9.1982

überdies ist der Ausgangespanntuigshub wieder verhältnismassig gross, %i?eil der Transistor QB während des Schaltvorgangs gesperrt wird. Die mittlere Verzögerung der Signalfortpflanzung für ein Gatter gemäss der US.PS 3.962.590

S dargestellten Art ist in der Regel etwa 2 nsec.

Es ist die Aufgabe der Erfindung, logische Halbleiterschaltungen der eingangs genannten. Art vorzusehen, wobei die Niedrig/Hoch-Ausgangsschaltzeit herabgesetzt ist und wobei verhindert wird, die Schalttransistoren je stark in den gesättigten Zustand zu steuern.

Nach der Erfindung wird diese Aufgabe gelöst

durch Schaltungstnitte 1 mit deren Hilfe vermieden wir-d, dass der zweite Transistor entweder nahezu völlig gesperrt oder normalerweise in einen tief gesättigten Zustand gesteuert wird, wobei die Schaltungsmittel enthalten: (1) erste Mittel, die einen Strom von der Spannungsquelle in einer einzigen Stromflussrichtung dem Kollektor des zweiten Transistors zuführt, sowie (2) zweite Mittel, die einen Strom von den ersten in einer einzigen Stromflussrichtung der Basis des zweiten Transistors zuführen.

Auf diese Weise bleibt der zweite Transistor, der aktiv ein seinem Emitter entnommenes Ausgangssignal zu einer logischen "O" zieht, stets während des Schaltvorgangs leitend. Die erhaltene AusgangsspannungsSchwankung ist geringer als die von "Pull-down/pull-up"-Transistoren, die in vergleichbaren bekannten logischen Gattern ein- und ausgeschaltet werden« Dadurch wird die mittlere Signalverzögerung der Signale in der vorliegenden Schaltung herabgesetzt. Jeder Transistor ist normalerweise eine npn-Anordnung. Im optimalen Fall verhindern die erste Mittel völlig, dass der zweite Transistor je in einen stark gesättigten Zustand gesteuert wird, wobei sein Basis/Eollektor-XTbergang in der Durchlassrichtung völlig leitend ist. Dadurch wird die mittlere Signalverzögerung noch weiter herabgesetzt, weil keine Zeit bei der Ableitung der grossen Ladungsmenge, die sich in einem stark gesättigten Transistor anhäuft, verloren geht.

PHA 1060 '^ \ "

Die ersten Mittel enthalten typisch eine erste Diode, vorzugsweise eine Schottky-Diode, die zwischen dem Kollektor des ersten Transistors und dem Kollektor des zweiten Translators angeordnet ist. Die ersten Mittel enthalten dann weiter eine Klemmschaltung, mit deren Hilfe verhindert wird, dass der erste Transistor normalerweise im stark gesättigten Zustand betrieben wird. Dies kann dadurch erzielt werden, dass der erste Transistor gemäss dem Schottky-Prinzip geklemmt wird. Auch kann eine Schott-IQ ky-Diode zu der ersten Diode parallel zwischen der Basis des ersten Transistors und dem Kollektor des zweiten Transistors angeordnet werden. Bei dieser alternativen Anordnung wird verhindert, dass der erste Transistor überhaupt gesättigt wird, indem seine Basis und sein Kollek— tor auf" nahezu die gleiche Spannung geklemmt werden.

Die zweiten Mittel enthalten typisch eine zweite Diode, vorzugsweise eine pn-Diode, die zwischen dem Kollektor des zweiten Transistors und seiner Basis angeordnet ist. Dies ist die Richtung, die der Richtung entgegengesetzt ist, in der eine Schottky-Diode angeordnet wäre, um den zweiten Transistor gemäss dem Schottky-Prinzip zu klemmen.

Die logische Schaltung wirkt normalerweise als ein invertierendes Gatter, wobei ein Eingangssignal der Basis des ersten Transistors zugeführt und ein die entgegengesetzte Polarität aufweisendes Ausgangssignal dem Kollektor des zweiten Transistors entnommen wird. Dadurch, dass (Μ-!) zusätzliche erste npn-Transistoren parallel dem ersten Transistor hinzugefügt werden, wird die logische Schaltung in ein NOR-Gatter verwandelt. Jeder zusätzliche erste Transistor enthält eine Basis zum Empfangen eines Eingangssignals, einen mit der Basis des zweiten Transistors gekoppelten Emitter und einen mit der Spannungsquelle gekoppelten Kollektor. Bei einer Weiterbildung wird die logische Schaltung dadurch in ein NAND-Gatter verwandelt, dass eine Anzahl von Eingangsdioden hinzugefügt werden, die über ihre Anoden mit der Basis des ersten Tran-

PHA 1000 ">"■ j L " "' ""' 2.9.1982

- AU -

sistors gekoppelt sind.

Ein Vorteil der vorliegenden logischen Schaltung ist der, dass ihre mittlere Signalverzögerung etwa 1 nsec ist. Dies ist %feniger als bei übrigens vergleichbaren bekannten Anordnungen. Ausserdem liegt der Störsignalbereich für die Hoch/Niedrig- sowie für die Niedrig/Hoch-Umschaltung auf einem geeigneten Wert von etwa 0,5 V in einer wichtigen Ausiührungsform. Wegen des Vorhandenseins von Schottky-Dioden wirkt die vorliegende logische Schaltung auch sehr befriedigend über den Temperaturbereich von -55°C bis 150°C. Ein Inverter, in dem die vorliegende logische Schaltung verwendet wird, nimmt nur 4800 /um² in Anspruch, was weniger ist als bei bekannten TTL- und ECL-Invertorn (TTL=kurz für Transistor Transistor Logic und ECL=kurz für Emitter-Coupled Logic). Der vorliegende Inverter erfordert weiter weniger Leistung als übliche ECL-Inverter.

Die logische Schaltung nach der Erfindung kann als ein Baustein in den logischen Teilen zahlreicher Typen integrierter Schaltungen verwendet werden. Sie weist eine hohe Ausgangsbelastbarkeit ("fan-out capability") auf und ist im allgemeinen mit TTL-Systemen kompatibel.

Ausführungsbeispiele der Erfindung werden nachstehend anhand der Zeichnung näher erläutert.

Fig. 3 zeigt ein Schaltbild einer Ausführungsform eines invertierenden logischen Gatters nach der Erfindung,

Fig. k zeigt ein Schaltbild einer Abwandlung des Inverters nach Fig. 3,

Fig. 5 zeigt eine Schaltbild einer anderen Ausführungsform eines invertierenden logischen Gatters nach der Erfindung,

Fig. 6 zeigt ein Schaltbild eines logischen NOR-Gatters, in dem der Inverter nach Fig. 3 verwendet wird, Figuren 7 und 8 zeigen Schaltbilder von logischen NAND-Gattern, In denen der Inverter nach Fig. 3 verwendet wird,

PHA 1060 """"Ρ* ~ΛΑ * * 2.9.1982

Fig. 9 ist eine topographischen Ansicht des Layouts des Inverters nach Fig. 3» und

Figuren 1OA und 10B stellen Querschnitte durch Teile des Inverters nach Fig. 9 dar.

In den Zeichnungen und in der Beschreibung der bevorzugten Ausführungsformen werden zur Bezeichnung desselben Elements oder desselben Elements dieselben Bezugszeichen verwendet.

Fig. 3 veranschaulicht ein invertierendes lo-

W gisehen Gatter mit sehr hoher Schaltgeschwindigkeit nach der Erfindung. Die Eingangsspannung V-rw wird der Basis des Silicium-NPN-Bipolartransistors QA zugeführt, dessen Basis und Kollektor mit der Spannungsquelle V_cc über einen Widerstand RA bzw. einen Widerstand RC verbunden sind. Die

'5 Aluminium-Silicium-Schottky-Diode DA ist zwischen der Basis und dem Kollektor des Transistors QA angeordnet, um zu verhindern, dass sein Basis/Kollektorübergang in der Durchlassrichtung mehr als 1.V_s„ vorgespannt wird» was, abhängig von dem Diodenstrom, 0,4 bis 0,7 V und typisch 0,5 V ist. Der Basis/lCollektor-übergang des Transistors QA wird normalerweise nicht völlig leitend, bevor deine Basis-Kollektorspannung V_n.,-, 1 .V_,_r überschreitet. Dementsprechend verhindert die Diode DA normalerweise, dass der Transistor QA stark in den Sättigungszustand gesteuert wird.

Eine Aluminium-Silicium-Schottky-Diode DE liegt mit ihrer Anode und Kathode zwischen den Kollektoren der Transistoren QA bzw. QB. Der Kollektor des Transistors QB ist auch mit der Anode einer Silicium-PN-Diode DF verbunden, deren Kathode mit der Basis des Transistors QB, mit dem Emitter des Transistors QA und über einen Widerstand RB mit einer Quelle V_REJ, einer konstanten Bezugsspannung verbunden ist. Der Emitter des Transistors QB ist mit der konstanten Spannungsquelle "V_n~~ verbunden, die vor-

KlVr

³^ zugsweise gleich Erdpotential ist.

Die Ausgangs spannung V _U(_ kann unmittelbar dem Kollektor des Transistors QB entnommen werden. Vorzugs-

PHA 1060 """JSf^ j'% _% "" "" """ 2.9.I982

weise werden eine Riehe von N Ausgangsspannungen V , V_nT ρ . . , V_-rjrrs-sr den Anoden von N entsprechenden Aluminium-Silicium-Ausgangs-Schottky-Dioden DG1 , DG-2 . . . bzxir. DGN entnommen, deren Kathoden zu dem Kollektor des Transistors QB führen. Diese Anordnung ergibt einen hohen Ausgangslastfaktor sowie geeignete Eingangsspannungspegel für zusätzliche logische Gatter, die mit dem Inverter nach Pig. 3 verbunden sind, um die Spannungen ^v _OUti~^V0UTN ^{ZU em}P~ fangen.

Der Inverter nach Fig. 3 wirkt wie folgt: Menn die Spannung V_RE„ gleich Erdpotential ist, ist der gewünschten logische "!"-Eingangswort für die Spannung V_TXT ein Schwellwert von 2V_„. Für Silicium-Bipolartransistoren und Silicium-PN-Dioden ist 1V = 0,6 bis 1,0 V, abhängig von dem Strom, und typisch gleich 0,8 V. Der gewünschte logische "1"-Eingangswert überschreitet den gewünschten logischen "0"-Eingangswert für die Spannung V_1n um einen geeigneten Betrag, der als logischer "0"-Eingangsstorsignalbereich bezeichnet werden kann. Um die Verbindung des vorliegenden Inverters mit einer anderen logischen Schaltung mit den selben Eingangs/Ausgangskennlinien wie der vorliegende Inverter zu erleichtern, ist der logische ¹¹O"-Eingangsstörsignalbereich vorzugsweise gleich dem entsprechenden logischen "C'-Ausgangsstörsignalbereich, die ^CTJ ist» wie nachstehend erörtert wird. Dementsprechend ist der gewünschte logische "0"-Eingangswert 2V_„-V_OTT. Die gewünschten logischen Ausgangspegel sind für jede Spannung V__UT_ gleich, wobei J zwischen 1 und N variiert. Das heisst, dass der gewünschte logische "1"-Ausgangswert ^V₁-.-, (mit einem geeigneten logischen " 1 "-Ausgangsstörbereich) ist; der gewünschte logische "0"-Ausgangswert ist

BE

Venn die Spannung V_„ von einer logischen "0"

auf eine logische "1" erhöht wird, wird der Transistor QA leitend. Dadurch wird ein Stromweg von der Quelle V„ über den Widerstand RC und den Transistor QA zu der Basis des Transistors QB hergestellt, der derart wirkt, dass seine

PHA 1060 -^:--p6T /« ""* * 2.9.1982

Basisspannung erhöht wird. Der Transistor QB, der vorher eingeschaltet war, wird stärker leitend. Der Transistor QA entnimmt der Quelle ν~_, Strom, um einen grösseren Spannungsabfall über dem Widerstand RC herbeizuführen. Die Spannung an der Anode der Diode DE, die vorher leitend war, fällt dementsprechend ab. Trotzdem bleibt die Diode DE leitend. Die Diode DA wird leitend, um den Transistor QA gemäss dem Schottky-Prinzip zu klemmen.

Die Spannung an der Basis des Transistors QB ist ^VBEQB ^{Und iSt} S^{leich 1V}BE· ^{Weim V}DDA ^{Und V}DDE

den Spannungen über den Dioden DA bzw. DE sind, ist die Spannung am Kollektor des Transistors QB + V₁,-,,,. - V-^.

V_._._ und im vorliegenden Falle gleich 2V---2V'. Die Ba- UiJSi, ÜB/ on.

sis-Kollektorspannung V_„„_n für den Transistor QB ist daher 1^V _BE~(2V_BE-2V_SH), was 2V_SH-V_B£ oder etwa 0,2 V ist. Dieser Wert liegt erheblich unter der Durchlassspannung, die benötigt wird, um den Basis/Kollektorübergang des Transistors QB völlig leitend zu machen. Der Transistor QB kann nicht stark gesättigt werden. Sein Betrieb ist auf seinen weniger starken Sättigungsbereich beschränkt. Tatsächlich wirkt die Diode DE in Vereinigung mit dem Transistor QA und der ihn gemäss dem Schottky-Prinzip klemmenden Diode DA derart, dass der Transistor QB weit ausserhalb des starken Sättigungsbereiches geklemmt wird. Dadurch, wird die Niedrig/Hoch-Ausgangsschaltzeit wesentlich herabgesetzt, wenn die Spannung V_„ nachher auf ihre logische "0" zurückgebracht wird, weil die Ladung, die aus der Basis des Transistors QB abgeleitet werden muss, wesentlich herabgesetzt wird, da dieser Transistor sich nicht dem stark gesättigten Zustand nähert.

Während des Umschaltens des Eingangs von niedrig nach hoch nimmt der Kollektor-Emitter-Widerstand des Transistors QB ab, wenn dieser stärker leitend wird. Dadurch wird jede Ausgangsspannung V_Q aktiv auf ihre logische

"0" gezogen, um die Hoch/Niedrig-Ausgangsschaltzeit herabzusetzen. Die Spannung V_n-. über jeder Diode DDJ ist 1V_SH, während die Spannung V gleich V^ zuzüglich der

„ι , t* a ■* * -

PHA 1060 . """""pK ^'λ 2.9.1982

Kollektorspannung des Transistors QB ist. Infolgedessen erreicht die Spannung V __T den gewünschten logischen "0"-

UU iu

Ausgangswert von ~V_BE-V„„. Da der gewünschte logische "1"-Ausgangswert ^τ\ν· i^s*» ist die logische "0"-AusgangestÖr-Signalbereich 1 ^V _SH«

Die Spannung Über der Diode DF geht auf -V--,.-, die 1V_nT,-2V_cu oder etwa 0,2 V beträgt, wenn die Spannung

LjIU Oil

V ihre logische "1" erreicht. Die Diode DF ist in der Sperrrichtung vorgespannt und daher an dieser Stelle un— wirksam.

Wenn die Spannung V-™ auf die logische "0" zurückgebracht wird, wird der Transistor QA gesperrt. Die Diode DA wird ebenfalls nichtleitend. Die Spannung an der Basis des Transistors QA nimmt ab, während sich dieser Transistordem nichtleitenden Zustand nähert. Der Transistor QB kann jedoch nicht gesperrt werden. Wenn die Basisspannung für den Transistor QB abl'ällt, wird die Diode DF in der Durchlassrichtung vorgespannt und schliesslich leitend, bis ein anderer Stronnveg von der Quelle V zu der Basis des Transistors QB über den Widerstand RB mit Hilfe der Diode DE, die leitend bleibt, und der Diode DF hergestellt ist. Der Strom über die Diode DF zu der Basis des Transistors QB hält diesen Transistor eingeschaltet. Die Basisspannung für den Transistor QB ist ^BFQB* ^d"*"^{e wiecier}' gleich IV.™ ist. Wenn bei leitender Diode DF V-n^-™ die Spannung über dieser Diode ist, ist die Kollektor spannung für den Transistor QB V,,,,,,^ + V-,-— und

Ail· yü JJJJi?

im vorliegenden Falle gleich 2V_Drv. Die Spannung V_n„,,_ ist

im, üoyjD

daher -1V_BE, so dass der Basis/Kollektor-Ubergang des Transistors QB in der Sperrichtung vorgespannt ist und dieser im linearen Bereich arbeitet.

Beim Fehlen der Diode DF wäre kein anderer Stromweg zu der Basis des Transistors QB vorhanden, um diesen Transistor eingeschaltet zu halten, wenn die Spannung v_TN auf ihre logische "0" abfällt. So verhindert die Diode DF, dass der Tranaistor QB ausgeschaltet wird. Dadurch nimmt der Spannungshub über dem Transistor QB ab und

PHA 10Ö0 ''^-4S- 2.9-1982

somit die mittlere Gat torlauf zeit herabgesetzt.

Während des Umschaltens des Eingangs von hoch nach niedrig bewegt sich jede Spannung Y_nTr~_T herauf, wenn der Kollektor-Emitter-Widerstand des Transistors QB zunimmt, wodurch bewirkt wird, dass der Strom durch den Widerstand RC abnimmt. Die Spannung Y_nTmr zuzüglich der

UU Au Kollektorspannung des Transistors QB ansteigen» Dies ist ^2VBE ^{+ 1V}SH* ^Der g^ew&nschte logische "1"-Ausgangspegel ist jedoch 2V_B„. Dementsprechend liefert der Inverter nach Fig. 3 ein logisches "1 "-Ausgangssignal von 2V„_, mit einem logischen " 1 "-Ausgangsstörsignalbereich von 1V_atI (was dem logischen "O"-Ausgangsst8rsignalbereich entspricht). Der Ausgangsspannungshub ist der Unterschied zwischen dem Höchst- und dem Mindestwert der Spannung Y„_TrmT und ist im

OV Xu vorliegenden Falle gleich ^2V _BE ^+V _SH~(^2V _BE-^V _SH)* ^{was 2V}sh oder etwa 1,0 V ist.

Die Diode DF kann auf mehrere Weisen ausgebildet sein. Vorzugsweise besteht die Diode DF aus einem NPN-Bipolartransistor, in dem der Emitter als die Kathode dient und die Basis mit dem Kollektor verbunden ist und als die Anode dient. Auch kann die Diode DF eine übliche, aus zwei Elementen bestehende Diode mit einem P-leitenden Gebiet als Anode und einem N-leitenden Gebiet als Kathode sein.

Weiter kann die Diode DF noch aus dem Basis/ Emitterübergang eines NPN-Bipolartransistors QF bestehen. Fig. h zeigt ein Schaltbild für einen derartigen Inverter mit dem Transistor QF, in dem dessen Kollektor zusammen mit dem Kollektor des Transistors QA über den Widerstand RC mit der Quelle ν^_ verbunden ist. Bezüglich des Transistors QF ist die Wirkung des Inverters nach Fig. k nahezu gleich der des oben an Hand der Fig. 3 beschriebenen Inverters.

Die Diode DF kann durch eine Schottky-Diode ersetzt werden, die auf gleiche Weise wie die Diode DF angeschlossen ist. Die Wirkung ist grundsätzlich gleich der in dem Falle, in dem die Diode DF eine PN-Diode ist, ausge-

ΡΙ1Λ tüöü "" 'J^^z/ß" " """" 2.9.1982

nommen, class der logischo " 1 "-Ausgangsstorsignalbereich ein wenig, und zwar auf 2V„_H~V_RE oder etwa 0,2 V, abnimmt. Die Ausgangs schal ige sclwindigkeit ist etwa grosser infolge des resultierenden etwas kleineren AusgangsspannungsnubS.

Noch weiter können mit der PN-Diode DF eine oder mehrere zusätzliche Dioden in Reihe geschaltet sein. In diesem Falle ist die Wirkung nahezu gleich der des oben an Hand der Fig. 3 beschriebenen Inverters, ausgenommen, dass der logische "1"-Ausgangsstörsignalbereich grosser ist. Wenn z.B. eine einzige Schottky-Diode mit der PN-Diode DF in Reihe geschaltet ist, ist der logische "1"-Ausgangsstörspannungsbereieh 2V_gH oder etwa 1,0 V. Die Ausgangsschaltgeschwindigkeit muss wegen des grösseren AusgangsSpannungshubes etwas abnehmen, aber könnte infolge geringerer Streukapazität am Kollektor des Transistors QB zunehmen.

Solange die Diode DE eine Schottky-Diode ist, wird der Transitor QB nie in den stark gesättigten Zustand gesteuert, ungeachtet der Tatsache, ob die Diode DF eine PN-Diode ist, durch eine Schottky-Diode ersetzt wird oder eine oder mehrere andere mit ihr in Reihe geschaltete Dioden enthält. Die Spannung V„-,_OR wird nicht höher als 2Vg_H-V_BE oder etwa 0,2 V, so dass der Basis/lCollektor-übergang nie in der Durchlassrichtung leitend vorgespannt wird.

Bei gewissen Anwendungen kann es erwünscht sein, eine PN-Diode statt der Schottky-Diode DE anzubringen. In einem solchen Fall fällt die Spannung V-..,,-,-. am logischen "1"-Eingang auf ΐν_ςΗ ab. Dies ist die Bedingung, die vorliegt, wenn ein Transistor gemäss dem Schottky-Prinzip geklemmt wird. Dementsprechend wird der Transistor QB auf zweckmässige Weise gemäss dem Schottky-Prinzip geklemmt und normalerweise nicht tief in den gesättigten Zustand gesteuert. Der logische "1"-Ausgangsstörsignalbereich liegt auf einem etwas höheren Wert von 1V₁₃₁-,. was zu einer etwas

JjJi

grösseren Gatterlaufzeit führt. Der Transistor QB wirkt übrigens auf genau die gleiche ¥eise, wie oben für Fig. 3 beschrieben ist. Wenn die Diode DF auch durch eine Schottky-

BAD ORIGINAL

- .. 323564:

_Λ f. m.

PHA 1060 W^.//!.* 2.9*1982

Diode ersetzt oder mit einer oder mehreren anderen Dioden in Reihe geschaltet ist. ist der logische "O"-Ausgangs~ störsignalbreich gleich der obenbeschriebenen Störsignalbereich.

Wenn die Diode DE durch eine PN-Diode ersetzt wird, kann sie auf mehrere Weisen ausgebildet sein. Sie kann eine übliche, aus zwei Elementen bestehende PN-Diode oder ein NPN-Bipolartransistor sein, dessen Emitter die Kathode ist und dessen Basis mit seinem Kollektor verbunden ist» um als die Anode zu dienen. Auch kann die PN-Diode aus dem Basis/Emitter-Übergang eines NPN-Bipolartransistors QE bestehen, dessen Kollektor über einen Widerstand RE mit der Quelle V_cc verbunden ist, wie in Pig. k dargestellt ist. Vorzugsweise klemmt eine Schottky-Diode DE¹ den Transistor QE gemäss dem Schottky-Prinzip. Abgesehen von der Anwendung der Diode DE¹ ist die Wirkung des Inverters nach Fig. h in bezug auf den Transistor QE übrigens gleich der Wirkung im obenbeschriebenen Falle, in dem die Diode DE durch eine PN-Diode ersetzt wird.

Die nachstehende Tabelle I fasst die Wirkungskennlinien der bevorzugten Ausführungsform und deren wichtigsten Abwandlungen zusammen. Die Buchstaben "SH" und "PN" für die Kategorie "DE" geben die Fälle an, in denen die Diode DE eine Schottky-Diode ist bzw. durch eine PN-Diode ersetzt ist. Auf gleiche Weise geben die Buchstaben "PN", "SH" und "PN+SH^tf für die Kategorie "DF" die Fälle an, in denen die Diode DF eine PN-Diode ist, durch eine Schottky-Diode ersetzt ist bzw. in Reihe mit einer Schottky-Diode geschaltet ist.

PHA 1060

2.9.1982

TABELLE

DE	DF	^VIN	^VOTJT	^VBCQB	Storsignalbe- reich
SH	PN	1	O	^2VSH - ^VBE	^VSH
SH	SH	O	1	—V BE	^VSH
SH	PN + SH	1	O	^2VSH " ^VBE	^VSH
PN	PN	O	1	-^VSH	^2VSH - ^VBE
PN	SH	1	O	^2VSH * ^VBE	^VSH
PN	PN + SH	O	1	—V" — V ^VBE ^VSH	^2VSH
1	O	^VSH	BE
O	1	-^VBE	^VSH
1	O	^VSH	^VBE
ο	1	"^VSH	2V - V SH BE
1	O	^VSH	^VBE
O	1	-V _ V BE SH	^2VSH

Auch nach Fig. 4 ist eine Diode DH wahlweise zwischen dem Widerstand RB und der Quelle V_,__. angeordnet.

HÜ/S!

Die Diode DH in Vereinigung mit dem Widerstand RB dient dazu» den Transistor QB bei bestimmten mit hoher Geschwindigkeit durchgeführten Schaltvorgängen zu sperren.

Fig. 5 zeigt ein anderes invertierendes logisches, eine sehr hohe Sehaltgeschwindigkeit aufweisendes Gatter. Dieser Inverter enthält alle Elemente nach Fig. 3 mit dem Unterschied, dass der Transitor QA nicht mittels der Diode DA gemäss dem Schottky-Prinzip geklemmt ist. Stattdessen ist die Basis des Transistors QA

PIA 1000 \& '""" 2.9,1982

mit der Anode einer Aluminium-Silicium-Schottky-Diode DK verbunden, deren Kathode mit der Kathode der Diode DE verbunden ist. Eine Alurainium-Silicium-Schottky-Diode DL ist in Reihe mit der Diode DP angeordnet. Eine andere Aluininiura-Silicium-Schottky-Diode DO ist über ihre Anode mit der Anode der Diode DL und Ober ihre Kathode mit dem Kollektor des Transistors QB verbunden.

Der Inverter nach Fig. 5 wirkt auf gleiche Weise wie der Inverter nach Pig¹. 3· Die logischen Eingangs- und Ausgangspegel sind dieselben. Der Transistor QB ist stets eingeschaltet und wird nicht stark in den Sättigungszustand gesteuert. Die Diode DE ist immer leitend, solange dem Inverter Energie zugeführt wird.

Wenn die Spannung V.™ auf die logische "1" gebracht wird, wird der Transistor QA eingeschaltet. Strom von der Quelle V fixesst durch den Transistor QA zu der Basis des Transistors QB, um diesen Transistor stärker leitend zu machen. Die Diode DK wird leitend, während die Diode DO, die leitend war, leitend bleibt. Da die Dioden DE und DK beide leitend sind und bei geeigneten Entwurf nahezu den gleichen Spannungsabfall aufweisen, ist die Basis-Kollektor spannung *V"_B__0Ä für den Transistor QA nahezu gleich Null. Es wird völlig ausserhalb des SMttigungsbereiches mit Hilfe der Dioden DE und DK geklemmt. Der Spannungshub über dem Transistor QA ist geringer, wodurch die Ausgangsschaltgesehwindigkeit erhöht wird.

Die Kollektorspannung des Transistors QB ist

^VBEQB ^{+ V}BEQA ." ^VDDK " ^VDD0' ^{Was wieder} *^{1β±<Λ 2V}BE " ^2VSH ist, wobei V_DDK und V_DDO die leitenden Spannungen über den Dioden DK bzw. DO sind. Dementsprechend ist die Spannung ^VBCQB ^{= 2V}SH ~ ^VBE' 6^{leich wie bei} ^dem Inverter nach Fig. 3, Wieder kann der Transistor QB nicht stark in den gesättigten Zustand gesteuert werden* Sein Setrieb ist auf seinen weniger starken Sättigungsbereich beschränkt. Tatsächlich klemmen die Dioden DK und DO in Verbindung mit dem Transistor QA den Transistor QB weit ausserhalb des starken Sättigungsbereiches. Die Dioden DF und DL sind in

PHA 10Ö0 Vf "" 2.9.Ι98Ο

Sperrichtung vorgespannt. Wenn der Transits tor QB

leitend gemacht wird, zieht er aktiv jede Spannung V

UU XvJ

zu ihrer logischen "0". Der logische "0"-Ausgangestörsignalbereich ist wieder IV,-,^..

S Wenn die Spannung V auf die logische "0" zurückgebracht wird, wird der Transistor QA ausgeschaltet und die Diode DK nichtleitend, ^exm die Basisspannung für den Transistor QA abfällt, xverden die Dioden DP und DL leitend, um einen anderen Stromweg von der Quelle V_„ über diese Dioden zu der Basis des Transistors QB herzustellen. Der über diesen Weg fliessende Strom hält den Transistor QB im "Ein"-Zustand. Die Kollektorspannung für den Transistor QB ist V_BEQB + V_DDF + V_DDL - V_DD0, was wieder 2V_ßE

ist, wobei V die leitende Spannung für die Diode DDL Jl)JJI

ist. Wie in Fig. 3 steigt jede Spannung V auf ihre

UUXu

logische "1" von 2V„„ mit einem logischen "!"-Ausgangss fcörsigxialbereich von 1 V_OTT an.

3X1

Kurz gesagt liefert der Inverter nach Fig. 5 eine etwas grössere Schaltgeschwindigkeit als die des Inverters nach Fig. 3» wobei jedoch Dioden DL und DO hinzugefügt werde!ti müssen und eine Diode DK statt der Diode DA verwende t werden mxs s .

Die Inverterschaltung nach der Erfindung ist ein Ausgangsbaustein für weiter fortgeschrittene logische Gatter. Fig. 6 zeigt ein mehrere Eingänge aufweisende NOR-Gatter, in dem der von der Anwendung des Inverters nach Fig. 3 ausgegangen wird. Statt des Transistors QA enthält dieses NOR-Gatter M Transistoren QA1, QA2 ... QAM, deren einzelnen Emitter zusammen mit der Basis des Transistors QB und deren einzelnen Kollektoren zusammen über den Widerstand IiC mit der Quelle V_„ verbunden sind. Jeder Transistor QAl, wobei I zwischen 1 und M variiert, empfängt ein entsprechendes Eingangssignal V_T an seiner Basis, die über einen entsprechenden Widerstand RAI mit der Quelle V gekoppelt ist. Auf gleiche Weise ist jeder Transistor QAI mit Hilfe einer entsprechenden Schottky-Diode DAI gemäss dem Schofctky-Prinzip geklemmt.

BAD ORIGINAL

PHA 10όΟ ViT 2.9.1982

Das NOR-Gatter wirkt grundsätzlich auf gleiche Weise und auf denselben logischen Pegeln wio dor Inverter nach Fig. 3« Wenn alle Spannungen V_TWT~V_TNM auf die logische "0" gehen, werden alle Transistoren QA1 - QAM ausgeschaltet. Die Diode DF wird leitend, um einen Stromweg von der Quelle V-- zu der Basis des Transistors QB her-

OO

zustellen, damit verhindert wird, dass dieser Transistor ausgeschaltet wird. Jede Spannung V _{T nT} steigt auf die logische "1" an. Wenn eine bejiebige Spannung ^ν _ΤΛΓ_Τ· auf die logische "1" erhöht wird, wird dor entsprechende Transistor 'MX leitend» wodurch bewirkt wird, dass die Diode DP nichtleitend wird. Strom von der Qtielle V_c_ wird über diesen Transistor QAI der Basis des Transistors QB zugeführt, der stärker leitend wird, aber nicht stark in den Sättigungszustand gesteuert wird. Die Spannung V-,™, fällt auf die logische "0" ab.

Fig. 7 zeigt ein mehrere Eingänge aufweisendes logisches NAND-Gatter, in dem der Inverter nach Fig. 3 der Ausgangsbaustein ist. In diesem NAND-Gatter sind die Anoden von M Aluminium-Silicium-Eingangs-Schottky-Dioden DPI, DP2 ... DPM mit der Basis des Transistors QA verbunden. Jede Eingangsspannung V_TWT> d±e der Kathode der entsprechenden Diode DPI zugeführt wird, ist 1V_CTT niedriger als die Spannung (V_T„ der Fig. 3) an der Basis des Transistors QA, wenn die Diode DPI leitend ist. Das Ausgangssignal, das auch 1V_ctr niedriger sein muss, um mit anderen logischen mit diesem NAND-Gatter verbundenen Gattern kompatibel zu sein, ist die Spannung Vq_UTj die direkt dem Kollektor des Transistors QB entnommen wird. Bei gewissen Anwendungen - z.B. wo dieses NAND-Gatter das letzte einer Reihe logischer Gatter ist - kann es erwünscht oder notwendig sein, das Ausgangssignal (die Ausgangssignale) einer oder mehreren Schottky-Dioden zu entnehmen, die mit dem Kollektor des Transistors QB verbunden sind. Aus diesem Grunde zeigt Fig.

7 die Dioden DG1 - DGN mit punktierten Linien, die Ausgangsspannungen Vqttti"^{1 V}0UTN liefern. Ausgenommen in ungebräuchlichen Situationen enthält das NAND-Gatter norraaler-

BAD ORIGINAL

ΡΗΛ 1060 \4 2.9.1982

weise entweder Eingangsdioden DP1 - DPM oder Ausgangsdioden DG1 - DGN, aber nicht beide Diodensätze, weil der nicht aufgenommene Satz entweder die Ausgangsdioden für ein vorhergehendes logisches Gatter oder die Eingangsdioden für ein folgendes Gatter bildet.

Das NAND-Gatter nach Fig. 7 wirkt grundsätzlich auf gleiche Weise wie der Inverter nach Fig. 3· Die gewünschten logischen "0"- und logischen "1"-Pegel sind

.'2V_ri1, - 2V,„_T bzw. 2V_,„ +- V_o„. Der Widerstand RA ist auf JiJ'j orl JJiI/ ort

geeignete Weise derart bemessen, dass er dem logischen "1"-Eingangspegel angepasst ist. Wenn eine beliebige Spannung V_TNT auf der logischen "0" liegt, ist die entsprechende Diode DPI leitend und erzeugt einen g&nHgend grossen Spannungsabfall über dem Widerstand RA, damit der Transistor QA ausgeschaltet wird. Der Transistor QB wirkt dann auf die oben an Hand der Fig. 3 beschriebene Weise. Wenn alle Dioden DP1 - DPM auf der logischen "1" liegen, nimmt der Strom durch den Widerstand RA ab, um seinen Spannungsabfall genügend herabzusetzen, damit der Transistor QA eingeschaltet wird. Der Transistor QB wirkt wieder auf die an Hand der Fig. 3 beschriebene Weise.

Fig. 8 zeigt ein anderes, mehrere Eingänge aufweisendes logisches NAND-Gatter, in dem der Inverter nach Fig. 3 der Ausgangsbaustein ist, Ausser den Ausgangsteilen nach Fig. 3 enthält dieses NAND-Gatter einen Mehremittertransistor QQ, dessen Kollektor mit der Basis des Transistors QA verbunden ist. Die Basis des Transistors QQ ist mit der Quelle V__c über einen Widerstand RQ verbunden, der den Widerstand RA der Fig. 3 ersetzt. Eine Schottky-Diode DQ klemmt geinäss dem Schottky-Prinzip den Transistor QQ, der N Emitter enthält, die je eines von M EingangsSignalen V ν,™, ... ^x|jm empfangen. Das Ausgangs signal ist normalerweise die Spannung ^V _OTJT des Kollektors des Transistors QA. Die Dioden DGI - DGN sind durch punktierte Linien für Situationen dargestellt, in denen das Ausgangssignal (die Ausgangssignale) höher sein muss (müssen). Die Üiodo DK ist wahlweise auch zum Ersatz der Diode DA auf die im allgemeinen oben für Fig. 3 beschriebene Weise in das

PHA IOöO ψί 2.9.1982

XAND-Gatter aufgonoHirnen.

Jeder Emitter des Transistors QQ wirkt grundsätzlich auf gleiche Weise wie eine der Eingangsdioden DP1 - DPM des NAND-Gatters nach Fig. 7, mit dem Unterschied, dass jede Eingangs spannung V-r-»_TT- 1V.„._ - 1V₅₂₁₁ niedriger als

JLJMJ- . Diii oil die Basisspannung (V-j.,. der Fig. 3) des Transistors QA ist, weil der Transistor QQ gemäss dem Schottky-Prinzip geklemmt ist. Dementsprechend ist dei- gewünschte logische "!"-Pegel 1V_B„ + 1Vg„ am Eingang und am Ausgang. Der gewünschte logische "O"-Pegel iöt der Mindestwert der Spannung V_o_-_. Wenn die Diode DK fehlt» ist der gewünschte logische "O"~Wert 2V-^ - 2V_CU., was 1 V₄₂₁. niedriger als die nach Fig. 3 ist. Die Tranaistoren QA und QB werden auf die oben bereits für Fig. 3 beschriebene Weise gesteuert. Die Ausgangsstörsignalbereiche sind jedoch etwas verschieden wegen der verschiedenen logischen Pegel.

Wenn die Diode DK vorhanden ist (und die Diode DA vorzugsweise fehlt), ist der gewünschte logische "0"-Pegel 2V-— - 2V„_TT. Der Transistor QA wird auf nahezu die gleiche Weise wie oben für Fig. 5 beschrieben gesteuert.

Der Transistor QB wirkt jedoch etwas verschieden. Wenn die Spannung V _T„, zu der logischen "1" geht, ist die Spannung wieder - 1V_n„, so dass der Transistor QB im linearen

Bereich arbeitet, aber wenn die Spannung V_QU_ zu der logischen "0" geht, wird die Spannung V_BC„_B auf 1V_g„ höher als oben für Fig. 3 oder 5 beschrieben geklemmt. Insbesondere ist die Spannung V₅^₀₅ 1 V_gH - 1 V_B„, was negativ ist, so dass der Basis/Kollektor-TTbergang des Transistors QB in der Sperrrichtung vorgespannt und überhaupt nicht gesättigt wird. Kurz gesagt arbeitet der Transistor QB im linearen Bereich, wenn die Diode DK in dem NAND-Gatter nach Fig. 8 benutzt wird. Der Ausgangsspannungshub ist 1Y„„, was die Hälfte dieses Hubes nach Fig. 3 ist. Die Ausgangsstörsignalbereiche sind ebenfalls gleich etwa der Hälfte dieser Bereiche nach Fig. 3·

Die Tabelle II fasst die Wirkungskennlinien für das NAND-Gatter nach Fig. 8 zusammen.

PHA 1060

2/Γ

2.9-1982

DA vorhan den	DK vorhan den	^V0UT	V BCQA	^VBCQB	Störsignal bereich i
JA	NEIN	O 1	^VSH	°V — V SH BE ~^VBE	^J SH BE V - V BE SH
NEIN	JA	O 1	O	V — V SH BE ~^VBE	PV — V ~^VSH BE V - V BE SH

Wenn der Transistor QQ nur einen Emitter enthält (oder wenn in einem äquivalenten Fall alle Spannungen Y .-V bis auf eine auf der logischen "1" gehalten werden) , wirkt die Schaltung nach Fig. 8 als ein Inverter.

Verfahren zur Herstellung der unterschiedlichen Elemente nach der vorliegenden Erfindung sind in der Halbleitertechnik bekannt. Vorzugsweise wird jedes logische Gatter nach üblichen planaren Bearbeitungstechniken hergestellt, bei denen eine Oxidisolierung verwendet wird, um aktive Halbleitergebiete voneinander zu trennen.

Fig. 9 zeigt eine Draufsicht auf eine bevorzugte Ausführungsform des Inverters nach Fig. 3, der nach planaren Techniken hergestellt ist, bei denen eine Oxidisolierung verwendet wird. Insbesondere zeigt Fig. 9 die P- und N-leitenden Gebiete längs der oberen Fläche des Inverters unter darüberliegendem Isoliermaterial und metallischen elektrischen Anschlüssen. Das darüberliegende Isoliermaterial ist überhapt nicht dargestellt. Das mit diagonalen Linien schraffierte Gebiet gibt ein Isoliermaterial an» das die unterschiedlichen aktiven Halbleitergebiete voneinander trennt. Die darüberliegenden metallischen Anschlüsse sind als fette Linien angegeben, die sich von den unterschiedlichen Kontaktfenstern her erstrecken, die schematisch durch Rechtecke oder Quadrate dargestellt sind. "A" und "C", denen ein Index folgt, der das

BAD ORIGINAL

PHA 1OuO 3-S 2.9.1982

Symbol für eine Diode ist, bezeichnen ihre Anode brr.^r. ihre Kathode. "B", "E" und "G", denen ein Index folgt, der das symbol für einen Transistor ist, bezeichnen seine Basis, seinen Emitter bzw. seinen Kollektor. Drei Ausgangsdioden HG"}, DG2 und DG3 sind in Fig. 9 dargestellt. Dieser Invercer weist Abmessungen von nahezu ^-8/urn mal 100,um auf.

Zur weiteren Erläuterung des Aufbaus des

logischen Gatters nach der Erfindung zeigen Figuren It)A und tOH ^r,*uerschnitte durch Teile des Inverters nach Fig. 9· Die Querschnitte sind längs der Ebenen dargestellt, die durch Pfeile 1OA und Pfeile 10B in Fig. 9 angegeben sind. Alle Elemente des Inverters nach Fig. 3» die in Figuren 10A und 10B nicht dargestellt sind, sowie alle anderen Transistoren, Widerstände, Dioden, elektrische Anschlüsse und andere EIemente der vorliegenden logischen Schaltung werden vorzugsweise auf die nachstehend beschriebene Weise hergestellt.

übliche Maskierungs-, Ätz- und Reinigungstechniken, die dem Fachmann bekannt sind, werden beim Erzeugen flor unterschiedlichen P- und N-leitenden Gebiete nach Figuron 10A und 10B verwendet. Der Ein.rachh.eit halber wird aui die Maskierungs-, Ätz-, Reinigung»- und andere bekannte Schritte in der Halbleitertechnik in der nachstehenden Beschreibung der Herstellung nicht näher eingegangen.

Bor wird als die P-Typ-Verunreinigung für die Erzeugung der unterschiedlichen Gebiete vom P-Leitfähigkeitstyp auf einer Halbleiterscheibe verwendet. Phosphor, Arsen und Antimon werden selektiv für die komplementären N-Typ-Dotierungsmittel verwendet. Andere geeignete Verunreinigungen können statt dieser Dotierungsmittel verwendet werden. In vielen der Diffusionsschritte kann eine Verunreinigung auch in die Scheibe durch Ionenimplantation eingeführt werden, oder umgekehrt.

Es wird von einem P-leitenden einkristallinen Siliciumsubstrat mit einer mit 20 bezeichneten Dicke und

"" einem spezifischen Widerstand von 7 - 15-0,· cm ausgegangen. Eine N-Typ Verunreinigung (Antimon) wird selektiv In die obere Fläche des Substrats 20 eindiffundiert, um N -Gebiete

BAD ORIGINAL

PHA 1000 2^- 2.9. 1982

22 und 24 rait einer Tiefe von 2,5 - 3>0/um und einem Schichtwiderstand von nahezu 25 &·/Quadrat zu erzeugen« Die N-JLeitenden Teile C,,. und C^_x. dor Gebiete 22 bzw. 24, die nach aufeinanderfolgenden Verfahrensschritten übrig bleiben, dienen als die Kollektoren für die Transistoren QA bzw. QB. Eine epitaktische N-Schicht mit einer ursprünglichen Dicke von etwa 1,2 /um, die mit 26 bezeichnet ist, wird dann auf der oberen Fläche des Substrats 20 und damit auch auf den N⁺-Gebieten 22 und 24 aufgewachsen.

Die epitaktische Schicht 26 weist einen ursprünglichen spezifischen Widerstand von nahezu Q, 5 si. . cm auf. Oxidisoliergebiete 28 mit einer Tiefe von etwa 1,3 - 1,4/urn werden anschliessend nach üblichen Techniken durch die epitaktische richicht 26 und teilweise in dem Substrat 20 erzeugt, um aktive Halbleitergebiete 30, 32, 34 und 36 zu definieren und diese Gebiete elektrisch gegeneinander und gegen andere derartige Halbleitergebiete auf der Scheibe zu isolieren.

Eine N-Typ-Verunreinigung (Phosphor) wird selek-

²^ tiv durch Ionenimplantation bei einer Energie von 50 keV und einer Dosis von 1,4 .10 Ionen/cm² angebracht, um die N⁺-Gebiete 38, 40, 42 und 44 zu definieren. Eine dünne elektrisch isolierende Schicht 46, die aus Siliciumdioxid und Siliciumnitrid besteht, wird dann auf der oberen Fläche der Scheibe erzeugt. Das Siliciumoxid weist eine Dicke von 500 Λ auf, während das darüberliegende Siliciumnitrid eine Dicke von 700 Λ aufweist. Nach selektiver Ätzung der Oxidnitridschicht 46 zur Bildung von Fenstern durch diese Schicht wird eine N-Typ Verunreinigung (Arsen) in die epitaktische Schicht 26 durch diese Fenster eindiffundiert, um flache N⁺-Gebiete E_Q , 48, C , 50 und 52 mit einem Schichtwiderstand von etwa 30 /Quadrat zu definieren. Eine P-Typ Verunreinigung (Bor) wird anschliessend selektiv durch Ionenimplantation bei einer Energie von 50 keV und einer Dosis von 1,5 · 10 Ionen/cm² durch die Schicht 46 hindurch angebracht, um P-Gobiete B„,, A und 54 zu bilden. Die Struktur x^ird dann während 2 5 - 30 Minuten bei 1000°C aus-

PHA ΤΟόϋ 2*f " " 2.9.1982

geglüht, um zu bewirken, dass die unterschiedlichen Verunreinigungen in den global in den Figuren 1OA und 10B gezeigten Stellen eindiffundieren.

Die Gebiete Β,._Λ und E_n. sind die Basin bzw. der Emitter für den Transistor QA. Der verbleibende N-leitenilo Toil C^. der epitaktischen Schicht 26 zwischen den Gebieten B_Q und 38 in der Insel 30 dient als die Kathode i'ür die Diode DA. Das tiefe N -Gebiet 38 in Vereinigung mit dem flachen N -Kontaktgebiet 48 verbindet den Kollektor C_n. des Transistors QA mit der Anode A„_ der Diode

xUi Uli/

DE. Die Diode DF ist ein Transistor, in dem die Kathode durch das Emittergebiet C__F gebildet wird, während die Anode das Basisgebiet A_D„ ist, das mittels des N⁺-Kollektorgebietes 4θ mit dem Kollektor C_nr, des Transistors QB

HD verbunden ist. Der verbleibende N-leitende Teil C₁^_n, der epitaktischen Schicht 26 in der Insel 3k ist die Kathode für die Diode DE, Der verbleibende N-leitende Teil der epitaktischen Schicht 26 in der Insel 36 bildet den Widerstand RA. Tiefe N⁺-Gebiete kZ und kk in Vereinigung mit flachen N -Kontaktgebieten 50 und 52 dienen als Anschlüsse für den Widerstand RA, während das P-leitende Gebiet 5^ Widerstand RA "abschnürt", um seinen Widerstandswert zu regeln.

Ein Muster von Leitern, das durch Schraffierungen mit diagonalen Linien angegeben ist, wird nach üblichen Techniken auf den Kontaktfenstern bis auf die darunterliegenden Halbleitergebiete, auf den verbleibenden Teilen der Isolierschicht 46 und auf den Oxidisoliergebieten 28 erzeugt, um die leitenden Gebiete auf die gewünschte Weise anzuschliessen. Jeder Leiter besteht aus einer dünnen unteren Schicht aus Platinsilicid auf dem darunterliegenden Silicium, einer dünnen Zwischenschicht aus Titan-Wolfram und einer oberen Schicht aus Aluminium. Der Leiter A_ bildet die Anode für die Diode DE. Der Leiter A-.. bildet die Anode für die Diode DA und dient zugleich als der elektrische Anschluss für die Basis B_Q. dos Transistors QA. Die Struktur nach Fig. 1OA und 10B wird dann auf übliche Weise

SAD ORiGiNAL

PHA lüde) £5 -' **2.*9.1982

for t-iffgoa toll t. Ln dor endgültigen .Struktur ist der Widerstand RA 20 k.a, der Widerstand RB 3 kü. und der Widerstand KC 10 Ic α . Die Quelle V„_, ist 4,0 V.

Obgleich die Erfindung für besondere Ausführungsformen beschrieben ist, ist die Beschreibung nur beispielsweise gegeben und die Erfindung nicht auf diese Ausführungsformen beschränkt. Z.B. könnten, um dieselben Ergebnisse zu erzielen, Halbleitermaterialien von einem dem der obenbeschriebenen Materialien entgegengesetzten Leit-Fähigkeitstyp verwendet werden. So können im Rahmen der Erfindung vom Fachmann viele Abwandlungen, Änderungen und Anwendungen vorgenommen werden«

. Μ: Leerseite

Claims

ΡΗΛ 1Q6O

PATENTANSPRÜCHE:

Ejy Logische Schaltung, die enthält: einen ersten Bipolartransistor mit einer Basis zum Empfangen eines Eingangssignal, einem Emitter und. einem Kollektor, die mit Giner Spannungsquelle gekoppelt sind; sowie einen zweiten Bipolartransistor mit einer mit dem Emitter des ersten Transistors gekoppelten Basis, einem mit einer konstanten Spannungsquelle gekoppelten Emitter und einem mit der Spannungsquelle zur Lieferung eines Ausgangssignals gekoppelten Kollektor, gekennzeichnet durch Schaltungsmittel, mit deren Hilfe verhindert wird, dass der zweite Transistor entweder nahezu ausgeschaltet oder normalerweise tief in den gesättigten Zustand gesteuert wird, wobei die Schaltungsmittel enthalten: erste Mittel, die einen Strom von der Spannungsquelle in einer einzigen Stromflussrichtung dem Kollektor des zweiten Transistors zuführen; sowie zweite Mittel, die einen Strom von den ersten Mitteln in einer einzigen Stromflussrichtung der Basis des zweiten Transistors zuführen.
2. Logische Schaltung nach Anspruch 1, dadurch gekennzeichnet, dass jeder Transistor ein NPN-Transistor ist, wobei die Stromflussrichtung zum Kollektor bzw. zur Basis gerichtet ist,

3» Logische Schaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die ersten Mittel eine erste Diode enthalten, deren Anode und Kathode mit den Kollektoren des ersten bzw. des zweiten Transistors gekoppelt sind.

4. Logische Schaltung nach Anspruch 3, dadurch gekennzeichnet, dass die erste Diode eine Schottky-Diode ist.

5. Logisch© Schaltung nach Anspruch k, dadurch gekennzeichnet, dass die ersten Mittel weiter Klemmmittel

PHA 1060 %ßf _Ö 2.9.1982

enthalten, die verhindern, dass der erste Transistor normalerweise in den stark gesättigten Zustand gesteuert wird.

6. Logische Schaltung nach Anspruch 5» dadurch

gekennzeichnet, dass die Kleinmittel eine Schottky-Diode enthalten, deren Anode und Kathode mit der Basis bzw, dem Kollektor des ersten Transistors verbunden sind.

7. Logische Schaltung nach Anspruch 5» dadurch gekennzeichnet, dass die Kleinmittel die erste Diode und eine Schottky-Diode enthalten, deren Anode und Kathode mit der Basis des ersten Transistors bzw. mit dem Kollektor des zweiten Transistors gekoppelt sind und die nahezu verhindern, dass der erste Transistor überhaupt gesättigt wird.

8. Lofische Schaltung nach Anspruch 3» dadurch gekennzeichnet, dass die zweiten Mittel eine zweite Diode enthalten, deren Anode und Kathode mit dem Kollektor bzw. mit der Basis des zweiten Transistors gekoppelt sind. 9« Logische Schaltung nach Anspruch 8, dadurch gekennzeichnet, dass die zweite Diode eine PN-Diode ist.

10. Logische Schaltung nach Anspruch 9> dadurch gekennzeichnet, dass die zweiten Mittel weiter eine Schottky-Diode in Reihe mit der zweiten Diode enthalten.

11. Logische Schaltung nach Anspruch 10, dadurch gekennzeichnet, das die ersten Mittel weiter enthalten:

eine Schottky-Diode in Reihe mit der ersten Diode, die mit ihrer Kathode gekoppelt ist; und eine Diode, deren Anode und Kathode mit der Basis des ersten Transistors bzw. mit der Kathode der ersten Diode gekoppelt sind.

12. Logische Schaltung nach einem der Ansprüchen 2 bis 11, dadurch gekennzeichnet, dass die logische Schaltung ein Inverter ist, wodurch das Ausgangssignal eine der des Eingangssignals entgegengesetzte Polarität aufweist. 13· Logische Schaltung nach einem der Ansprüche 2 bis 11 _t gekennzeichnet durch (M-i) zusätzliche erste NPN-Transistoren, wobei M eine positive ganze Zahl grosser als 1 ist und jeder zusätzliche erste Transistor ein© Basis zum
2.9V1982

Empfangen eines Eingangssignals, einen mit der Basis des zweiten Transistors gekoppelten Emitter und einen mit der Spannungsquelle gekoppelten Kollektor enthält, wodurch die logische Schaltung als ein NOR-Gatter wirkt.

1^. Logische Schaltung nach einem der Ansprüche 2 bis 11, gekennzeichnet durch eine Anzahl von Eingangsdioden, die über ihre Anoden mit einer Spannungsquelle und mit der Basis des ersten Transistors gekoppelt sind, wodurch die logische Schaltung als ein NAND-Gatter wirkt.

W 15« Logische Schaltung nach einem der Ansprüche 2 bis 11, gekennzeichnet durch einen dritten NPN-Transistor mit einer mit der Spannungsquelle gekoppelten Basis, mindestens einem Emitter und einem mit der Basis des zweiten Transistors gekoppelten Kollektor.