FR2514589A1 - Circuit porte logique bipolaire - Google Patents

Abstract

UN CIRCUIT LOGIQUE 1 MUNI D'UN PREMIER TRANSISTOR BIPOLAIRE DONT LE COLLECTEUR EST COUPLE A UNE SOURCE DE TENSIONDE COURANT ET 2 D'UN SECOND TRANSISTOR BIPOLAIRE DONT LA BASE EST COUPLEE A L'EMETTEUR DU PREMIER TRANSISTOR, DONT L'EMETTEUR EST COUPLE A UNE SOURCE DE TENSION CONSTANTE ET DONT LE COLLECTEUR EST COUPLE A LA SOURCE DE TENSIONDE COURANT, COMPORTE UN CIRCUIT DE COMMANDE OPERATIONNEL SERVANT A EVITER QUE LE SECOND TRANSISTOR SOIT JAMAIS BLOQUE OU ENTRE NORMALEMENT DANS UN ETAT DE SATURATION PROFONDE. DANS UN CAS SPECIFIQUE, CHAQUE TRANSISTOR EST UN DISPOSITIF NPN. LE CIRCUIT DE COMMANDE OPERATIONNEL PEUT ALORS COMPRENDRE 1 UN PREMIER CIRCUIT SERVANT A FOURNIR AU COLLECTEUR DU SECOND TRANSISTOR UN COURANT PROVENANT DE LA SOURCE DE TENSIONDE COURANT ET CIRCULANT DANS UN SEUL SENS AINSI QUE LE SECOND CIRCUIT SERVANT A FOURNIR A LA BASE DU SECOND TRANSISTOR UN COURANT PROVENANT DU PREMIER CIRCUIT ET CIRCULANT DANS UN SEUL SENS. DE FACON OPTIMALE, LE PREMIER CIRCUIT EVITE QUE LE SECOND TRANSISTOR ENTRE JAMAIS DANS UN ETAT DE SATURATION PROFONDE. APPLICATION: CIRCUIT LOGIQUE.

Description

-1 -

"CIRCUIT PORTE LOGIQUE BIPOLAIRE"

L'invention concerne d'une manière générale des circuits

logiques numériques semiconducteurs et notamment des circuits por-

tes logiques bipolaires comportant des diodes Schottky.

Dans la conception de circuits intégrés semiconducteurs munis d'un circuit porte logique numérique, un but important est de réduire le retard de propagation de porte C'est le temps moyen que met un signal de sortie du circuit porte à passer d'une valeur logique basse ou " O " désirable à une valeur logique élevée ou " 1 " désirable et vice versa en réaction à un changement correspondant se produisant dans un signal d'entrée du circuit porte Dans un cas spécifique, un cirnuit porte de ce genre est constitué par un

transistor de commutation combiné avec un mécanisme servant à di-

minuer le signal de sortie rapidement jusqu'à la valeur logique

" O " et/ou un mécanisme servant à augmenter le signal de sortie ra-

pidement jusqu'à la valeur logique " 1 ".

En ce qui concerne les dessins, la figure 1 illustre un circuit porte logique inverseur conventionnel du type brièvement mentionné par H Ishino dans le brevet des Etats-Unis d'Amérique No 4 107 547 Cet invevseur logique transistor-transistor (TTL)

reçoit une tension d'entrée VIN sur la base d'un transistor bipo-

laire npn QA et fournit une tension de sortie VOUT sur le collec-

teur d'un autre transistor bipolaire npn QB dont l'émetteur est

mis à la masse et dont la base est reliée à l'émetteur du transis-

tor QA Le collecteur du transistor QA est couplé par résistance à une source de tension/courant Vcc et est couplé au collecteur

du transistor QB à travers une diode PN conventionnelle DD.

Le transistor QA ou QB se trouve dans l'état actif ou conducteur lorsque sa tension de jonction base-émetteur VBEQA ou VBEQB est égale à une tension de chute de diode PN dite "V BE" et

se trouve dans l'état inactif ou sensiblement non conducteur lors-

que la tension VBEQA ou Vl BEQB est inférieure à 1 VBE En consé-

4589 -2-

séquence, les transistors QA et QB deviennent tous les deux conduc-

teurs lorsque la tension d'entrée VIN est augmentée à partir d'une valeur logique " O " inférieure à 1 VBE à une valeur logique " 1 " de 2 VBE Les deux transistors QA et QB sont amenés dans un état de sa

turation "profonde" Cela signifie que la jonction de base-collec-

teur du transistor QA ou QB est suffisamment polarisée en sens di-

rect pour être entièrement conductrice Lorsque le transistor QB est saturé, il tire progressivement plus de courant de la source Vcc de façon à diminuer la tension de sortie V O UT activement jus qu'à une valeur logique " O " proche de O volt Lorsque la tension VIN a diminué jusqu'à sa valeur logique " O ", les transistors QA et

QB sont tous les deux bloqués Selon la charge à laquelle est appli-

quée la tension VOUT, la diode DD peut être conductrice Si c'est le cas, une tension de chute de diode pn égale à 1 VBE apparaît aux

bornes de la diode DD, et la tension VOUT augmente jusqu'à une va-

leur logique " 1 " d'au moins 1 VBE, inférieure à VCC.

Un inconvénient important de cet inverseur est qu'il y a une excursion de tension de sortie relativement grande du fait que

le transistor QB est bloqué lorsque la tension VOUT augmente jus-

qu'à la valeur logique " 1 " Cette excursion de tension limite la vitesse de commutation de sortie Un autre inconvénient est que, au début, les transistors QA et QB sont tous les deux profondément saturés lorsque la tension VIN est commutée de la valeur logique " 1 " à la valeur logique " O " et, de ce fait, leurs bases contiennent de grandes quantités de charge stockée Dans des transistors qui n'ont pas été réalisés suivant des processus de dopage à l'or, la mise à la masse de ces charges prend relativement beaucoup de temps par rapport au temps de commutation d'entrée De ce fait, le temps de commutation de sortie de la valeur basse à la valeur élevée est limité par le temps nécessaire à décharger les transistors QA et

QB à partir de l'état de saturation profonde Même pour les tran-

sistors dopés à l'or, le retard de propagation moyen est normale-

ment de l'ordre de 3 nanosecondes.

Un autre inverseur conventionnel, tel que décrit dans le

brevet des Etats-Unis d'Amérique déposé par J Kane et ses collabo-

rateurs sous le numéro 3 962 590 est représenté sur la figure 2.

-3- Cet inverseur TTL comporte tous les éléments de la figure 1 plus un

transistor bipolaire npn QC dont le collecteur est relié à la sour-

ce Vcc et dont la base et l'émetteur sont couplés respectivement entre le collecteur du transistor QA et l'anode de la diode DD Une

diode Schottky DA connectée entre la base et le collecteur du tran-

sistor QA verrouille celui-ci par effet Schottky De la même maniè-

re, le transistor QB est verrouillé par effet Schottky par une dio-

de Schottky DB.

Bien que Kane et ses collaborateurs ne décrivent pas en détail l'opération de commutation de cet inverseur, nous supposons qu'il fonctionne comme suit: lorsque la tension VIN est augmentée jusqu'à une valeur logique " 1 " de 2 VBE, les transistors QA et QB deviennent conducteurs et sont saturés Comme ces transistors sont

verrouillés par effet Schottky, ils ne sont amenés ni l'un ni l'au-

tre dans un état de saturation profonde Au lieu de cela, tous les deux entrent dans un état de saturation "faible" dans lequel leurs jonctions base-collecteur sont polarisées en sens direct, mais cela au-dessous du niveau normal de pleine conduction Cela est dû au fait que les diodes DA et DB deviennent conductrices et verrouillent les tensions sur les jonctions de base-collecteur des transistors

QA et QB à une tension de chute de diode Schottky qui peut être dé-

signée par '"VSH" et qui, normalement, est légèrement inférieure à

1 VBE Généralement, cette valeur verrouillée de 1 VSH n'est pas suf-

fisamment élevée pour que ces jonctions de base-collecteur puissent

l'une et l'autre devenir entièrement conductrices dans le sens di-

rect Lorsque le transistor QB devient conducteur, il diminue acti-

vement la tension VOUT Dans l'intervalle, le transistor QC est blo-

qué Lorsque la tension V a diminué jusqu'à une valeur logique " O " IN de 1 VBE ou à une valeur inférieure à celle-ci, les transistors QA et QB sont bloqués Le transistor QC devient conducteur de façon à augmenter activement la tension VOUT jusqu'à une valeur logique " 1 "

inférieure d'au moins 2 VBE à Vcc si la diode DD est conductrice.

Du fait que les transistors QA et QB sont verrouillés par

effet Schottky, une quantité plus faible de charge doit être dissi-

pée dans leurs bases lorsque la tension VIN passe de la valeur logi-

que " 1 " à la valeur logique " O " Cela réduit le-temps de commutation de sortie de la valeur basse à la valeur élevée par rapport à celui

de la figure 1 Toutefois, il ne faut pas que dans toutes les condi-

tions, la diode DA ou DB empêche son transistor QA ou QB d'entrer

dans un état de saturation profonde A cause de variations de trai-

tement d'un transistor à l'autre et de niveaux de dopage différents dans le collecteur et la base par rapport à l'émetteur et la base,

la jonction de base-collecteur polarisée en sens direct à une ten-

sion inférieure à IVBE Parfois, la jonction base-collecteur est

polarisée en sens direct à une tension de 1 VSH ou moins Un tran-

sistor verrouillé par effet Schottky peut également entrer dans un état de saturation profonde si sa diode Schottky n'a pas été conçue

de façon adéquate ou qu'elle fonctionne à un niveau de courant éle-

vé De plus, la courbe de la tension collecteur-émetteur présente

un coude relativement aigu en fonction du courant de collecteur dé-

finissant les régions à faible saturation et à saturation profonde.

Bref, un transistor verrouillé par effet Schottky peut toujours ac-

cumuler une assez grande quantité de charge Au surplus, l'excur-

sion de la tension de sortie est à nouveau relativement grande, du

fait que le transistor QB est bloqué pendant l'opération de commuta-

tion Le retard de propagation moyen pour un circuit porte tel que

celui de la figure 2 est normalement de l'ordre de 2 nanosecondes.

Or, conformément à l'invention, un circuit logique muni ( 1) d'un premier transistor bipolaire dont la base sert à recevoir un signal d'entrée et dont le collecteur est couplé à une source de tension/de courant ainsi que ( 2) d'un second transistor bipolaire dont la base est couplée à l'émetteur du premier transistor et dont l'émetteur est couplé à une source de tension constante et dont le collecteur est couplé à la source de tension/de courant, comporte un circuit de commande opérationnel servant à éviter que le second

transistor ne soit sensiblement bloqué ou qu'il ne soit amené nor-

malement dans un état de saturation profonde.

Ainsi, le second transistor qui diminue activement à la valeur logique " O " un signal de sortie prélevé sur son émetteur,

est maintenu continûment conducteur durant l'opération de commuta-

tion L'excursion de tension de sortie qui en résulte est inférieu-

re à celle des transistors dits "pull-down/pull-up" en langue an-

14589

-5- glaise qui assurent l'enclenchement et le déclenchement dans des

circuits portes logiques comparables classiques Cela réduit le re-

tard de propagation moyen du circuit conforme à l'invention.

Normalement, chaque transistor est un dispositif npn De préférence, le circuit de commande opérationnel comporte alors ( 1)

un premier circuit servant à fournir au collecteur du second tran-

sistor un courant provenant de la source de tension/de courant et circulant dans un seul sens, et ( 2) un second circuit servant à

fournir à la base du second transistor un courant provenant du pre-

mier circuit et circulant dans un seul sens De façon optimale, le premier circuit évite entièrement que le second transistor soit jamais amené dans un état de saturation profonde du fait que sa jonction base-collecteur est complètement conductrice dans le sens

direct Cela réduit davantage le retard de propagation moyen puis-

qu'il n'y a pas de perte de temps due à la dissipation d'une grande quantité de charge qui s'accumule dans un transistor profondément saturé. Dans un cas spécifique, le premier circuit comporte une première diode, avantageusement une diode Schottky, qui est couplée

entre le collecteur du premier transistor et le collecteur du se-

cond transistor Dans ce cas, le premier circuit comporte en outre

un circuit de verrouillage servant à éviter que le premier transis-

tor ne fonctionne normalement dans un état de saturation profonde.

Cela peut être obtenu par le verrouillage Schottky du premier tran-

sistor Il est également possible de coupler une diode Schottky, en

parallèle avec la première diode, entre la base du premier transis-

tor et le collecteur du second transistor Dans cette variante, il est évité que le premier transistor ne soit saturé tant soit peu du fait que sa base et son collecteur sont verrouillés à pratiquement

la même tension.

Dans un cas spécifique, le second circuit comporte une se-

conde diode, avantageusement une diode PN, qui est couplée entre le collecteur du second transistor et la base de celui-ci C'est le sens opposé à celui dans lequel serait connectée une diode Schottky

pour le verrouillage Schottky du second transistor.

Normalement, le circuit logique fonctionne comme un cir-

i 4 5 8 9 -6- cuit porte inverseur, un signal d'entrée étant appliqué à la base du premier transistor et un signal de sortie de polarité opposée étant prélevé sur le collecteur du second transistor Si l'on monte (M-1) premiers transistors NPN additionnels en parallèle avec le premier

transistor, le circuit logique est converti en un circuit porte NI.

La base de chaque premier transistor additionnel reçoit un signal d'entrée, son émetteur est couplé à la base du second transistor et son collecteur est couplé à la source de tension/de courant Dans une autre variante, le circuit logique est converti en un circuit porte NON-ET par l'addition d'une pluralité de diodes d'entrée qui,

par leurs anodes, sont couplées à la base du premier transistor.

Un avantage du circuit logique envisagé est que son retard de propagation moyen est de l'ordre de 1 nanoseconde Ce retard est inférieur à celui de dispositifs connus comparables sous d'autres rapports De plus, dans un mode de réalisation important, la marge de bruit tant pour la commutation haut-bas que pour la commutation bas-haut est une valeur adéquate de l'ordre de 0,5 V A cause de la présence de diodes Schottky, le circuit logique envisagé a également de très bonnes performances dans la gamme de température comprise

entre -550 C et 1500 C Un inverseur utilisant le circuit logique en-

visagé n'occupe qu'une surface de 4800 microns 2, qui est inférieu-

re à celle occupée par les inverseurs classiques dits TTL et logi-

ques à couplage d'émetteurs ECL De plus, l'inverseur envisagé exige

une puissance plus faible que les inverseurs ECL conventionnels.

Le circuit logique conforme à l'invention peut être uti-

lisé comme un module dans les parties logiques d'un grand nombre de types de circuits intégrés Il présente une sortance élevée et est

généralement compatible avec des systèmes TTL.

La description suivante, en regard des dessins annexés, le

tout donné à titre d'exemple non limitatif, permettra de mieux com-

prendre comment l'invention est réalisée.

Les figures 1 et 2 sont des schémas de montage de circuits

à porte logiques inverseurs connus.

La figure 3 est un schéma de montage d'un mode de réalisa-

tion d'un circuit porte logique inverseur conforme à l'invention.

La figure 4 est un schéma de montage d'une variante de

251458 9

-7-

l'inverseur de la figure 3.

La figure 5 est un schéma de montage d'un mode de réalisa-

tion d'un autre circuit porte logique inverseur conforme à l'inven-

tion.

La figure 6 est un schéma de montage d'un circuit porte-

logique NI utilisant l'inverseur de la figure 3.

Les figures 7 et 8 sont des schémas de montage de circuits

à porte logiques NON-ET utilisant l'inverseur de la figure 3.

La figure 9 est une vue topographique de la structure de

l'inverseur de la figure 3.

Les figures 10 A et 10 B sont des vues en coupe transversale

de parties de l'inverseur de la figure 9.

Dans les dessins et la description des modes de réalisa-

tion préférentiels, on a utilisé les mêmes références pour des par-

ties correspondantes.

Sur la figure 3, on a représenté un circuit porte logique inverseur ayant une vitesse de commutation très élevée La tension d'entrée VIN est appliquée à la base du transistor bipolaire npn QA au silicium dont la base et le collecteur sont branchés sur une

source de tension/de courant VCC, respectivement à travers une ré-

sistance RA et résistance RC Une diode Schottky DA à l'aluminium-

silicium est connectée entre la base et le collecteur du transistor QA pour éviter que la jonction base-collecteur ne soit polarisée en sens direct par une tension supérieure à 1 VSH, soit 0,4 à 0,7 V se lon le courant de diode tension qui dans un cas spécifique, est de 0,5 V Normalement, la jonction base-collecteur du transistor QA

ne devient pas pleinement conductrice avant que sa tension de base-

collecteur VBCQA dépasse 1 VSH Ainsi, la diode DA évite normalement

que le transistor QA ne soit amené dans un état de saturation pro-

fonde.

Une diode Schottky DE à l'aluminium-silicium est connec-

tée à travers son anode et sa cathode respectivement aux co 1 Iecteurs

des transistors QA et QB Le collecteur du transistor QB est égale-

ment relié à l'anode d'une diode pn DF au silicium dont la cathode est reliée à la base du transistor QB De plus, sa base est reliée

à l'émetteur du transistor QA et est branchée à travers une résis-

-8-

tance RB sur une source VREF d'une tension de référence constante.

L'émetteur du transistor QB est branché sur une source de tension.

constante V F qui, de préférence, a le potentiel de masse.

La tension de sortie V O UT peut être prélevée directement sur le collecteur du transistor QB De préférence, une série de N

tensions de sortie VOUT 1 VOUT 2 " OVUTN sont respectivement pré-

levées sur les anodes de N diodes de sortie Schottky correspondan-

tes DG 1, DG 2, DGN à l'aluminium-silicium, dont les cathodes sont reliées au collecteur du transistor QB Ces circuits présentent

tant une sortance élevée que des niveaux de tension d'entrée conve-

nables pour des circuits porte logiques additionnels reliés à l'in-

verseur de la figure 3 pour la réception des tensions V O UT 1-VOUTN L'inverseur de la figure 3 fonctionne comme suit: Dans la situation o la tension VREF est le potentiel de masse, la valeur logique d'entrée " 1 " désirable pour la tension VIN est une valeur de seuil de 2 V Pour des transistors bipolaires au silicium et BE

des diodes pn au silicium, 1 VBE est comprise entre 0,6 et 1,0 V se-

lon le courant et, dans un cas spécifique, elle est égale à 0,8 V. La valeur logique d'entrée " 1 " désirable dépasse la valeur logique

d'entrée " O " désirable pour la tension VIN d'une quantité convena-

ble, qui peut être appelée la marge logique de bruit d'entrée " O ".

Pour faciliter la connexion de l'inverseur envisagé à un autre cir-

cuit logique ayant les mêmes caractéristiques d'entrée/de sortie que l'inverseur envisagé, la marge logique de bruit d'entrée " O " est de préférence égale à la marge logique de bruit de sortie " O "

qui est égale à 1 VSH, comme décrit ci-après En conséquence, la va-

leur logique d'entrée " O " désirable est égale à 2 V BE-VSH Les ni-

veaux logiques de sortie désirables sont identiques pour chaque ten-

sion V O u OTJ, J variant entre 1 et N C'est que la valeur logique de sortie " 1 " désirable est de 2 VBE (avec une marge logique de bruit de sortie " 1 " convenable); la valeur logique de sortie " O " désirable est égale à 2 V -V BE S Lorsque la tension VIN est augmentée à partir de la valeur

logique " O " à la valeur logique " 1 ", le transistor QA devient con-

ducteur Ainsi, il est établi un trajet de courant s'étendant à par-

tir de la source Vcc jusqu'à la base du transistor QB en traversant

458 9

-9-

la résistance RC et le transistor QA, de sorte que la tension de ba-

se de celui-ci est augmentée Le transistor QB, qui, précédemment, était conducteur, devient plus conducteur Le transistor QA tire du courant de la source Vcc de façon à provoquer une plus grande chute de tension aux bornes de la résistance RC La tension sur l'anode de

la diode DE qui, précédemment, était conductrice, diminue en consé-

quence Néanmoins, la diode DE reste conductrice La diode DA devient conductrice de façon à verrouiller par effet Schottky le transistor QA. Sur la base du transistor QB est présente une tension

VBEQB qui est égale à 1 VBE Les tensions VDDA et VDDE étant respec-

tivement présentes aux bornes des diodes DA et DE, la tension VBEQB + VBEQA VDDA VDDE est présente sur le collecteur du transistor QB et, en l'occurrence, elle est égale à 2 VBE 2 VSH) De ce fait, la tension basecollecteur VBCQB pour le transistor QB est égale à

1 VBE ( 2 VBE 2 VSH) soit 2 VSH VBE ou 0,2 V environ C'est une va-

leur notablement inférieure à celle de la tension en sens direct né-

cessaire à rendre pleinement conductrice la jonction base-collecteur

du transistor QB Le transistor QB ne peut pas être profondément sa-

turé Son fonctionnement est limité à sa gamme de faible saturation.

En fait, la diode DE en combinaison avec le transistor QA et sa dio-

de Schottky DA assurent de façon que le transistor QB soit verrouil-

lé bien loin de son état de saturation profonde Cela réduit notable-

ment le temps de commutation de sortie bas-haut lorsque plus tard, la tension VIN est ramenée à sa valeur logique " O " du fait que la

charge à dissiper dans la base du transistor QB est notablement ré-

duite, ce transistor ne s'approche pas de l'état de saturation pro-

fonde. Durant la commutation d'entrée bas-haut, la résistance

col lecteur-émetteur du transistor QB décroît lorsque celui-ci de-

vient plus conducteur Cela diminue chaque tension de sortie VOUTJ

jusqu'à sa valeur logique " O " de façon à diminuer le temps de commu-

tation de sortie haut-bas La tension VDDGJ traversant chaque diode DDJ est de 1 VSH, alors que la tension VOUTJ est égale à VDDGJ plus la tension collecteur du transistor QB Par conséquent, la tension

VOUTJ atteint la valeur logique de sortie " O " désirable de 2 V -

458 9

-10- VSH Comme la valeur logique de sortie " 1 " désirable est de 2 VBE,

la marge logique de bruit de sortie " O " est de 1 VSH.

La tension aux bornes de la diode DF passe à -VBCQB, ce qui est égale à 1 VBE 2 VSH ou à -0,2 V environ lorsque la tension VIN atteint sa valeur logique " 1 " La diode DF est polarisée en

sens inverse et, de ce fait, elle est inactive à ce point.

Lorsque la tension IVN a repris sa valeur logique "O", le

transistor QA est bloqué De plus, la diode DA devient non conduc-

trice La tension sur la base du transistor QA décroît lorsque ce-

lui-ci tend vers l'état conducteur Toutefois, le transistor QB ne peut pas être bloqué Lorsque la tension de base pour le transistor

QB baisse, la diode DF est polarisée en sens direct et finit par de-

venir conductrice jusqu'à ce qu'un autre trajet de courant entre la

source V et la base du transistor QB soit établi à travers la ré-

Ccc sistance RC par la voie de la diode DE, qui reste conductrice, et de la diode DF Le courant circulant à travers la diode DF vers la

base du transistor QB maintient celui-ci conducteur.

La tension de base pour le transistor QB est la tension

VBEQB qui, à nouveau, est égale à l VBE La tension VDDF étant pré-

sente aux bornes de la diode DF lorsque celle-ci est conductrice, le collecteur du transistor QB porte la tension VBEQB + VDDF qui en l'occurrence, est égale à 2 VBE De ce fait, la tension VBCQB est égale à l VBE, de sorte que la jonction base-collecteur du

transistor QB est polarisée en sens inverse et que celui-ci fonc-

tionne dans la gamme linéaire.

Si la diode DF n'existait pas, il n'y aurait pas d'autre

trajet de courant conduisant à la base du transistor QB et permet-

tant de le maintenir conducteur lorsque la tension VIN baisse jus-

qu'à sa valeur logique " O " Ainsi, la diode DF évite que le transis-

tor QB ne soit bloqué Cela augmente l'excursion de tension aux bor-

nes du transistor QB et réduit le retard de propagation moyen du

circuit porte.

Durant la commutation d'entrée haut-bas, chaque tension

VOUTJ s'accroît lors de l'augmentation de la résistance collecteur-

émetteur du transistor QB, ce qui provoque la diminution du courant traversant la résistance RC La tension VOUTJ peut augmenter jusqu'à

une valeur égale à VDDGJ plus la tension de collecteur du transis-

14589

-11- tor QB C'est égal à 2 VBE plus 1 VSH Toutefois, le niveau logique de sortie " 1 " désirable est de 2 VBE En conséquence, l'inverseur de la figure 3 fournit un signal de sortie de valeur logique " 1 " égal à 2 VBE avec une marge logique de bruit de sortie " 1 "' de 1 VSH

(qui est identique à la marge logique de bruit de sortie "O") L'ex-

cursion de tension de sortie est la différence entre les valeurs maximale et minimale de la tension VOUTJ et, en l'occurrence, elle

est égale à 2 VBE + VSH -( 2 VBE VSH), soit 2 VSH ou 1,0 V environ.

* La diode DF peut être configurée de différentes manières.

De préférence, la diode DF est constituée par un transistor bipolai-

re npn dont l'émetteur sert de cathode et dont la base est reliée au collecteur de façon à servir d'anode Il est également possible d'utiliser comme diode DF une diode conventionnelle à deux éléments

dans laquelle une région de type p sert d'anode et une région de ty-

pe N de cathode.

Une autre possibilité est que la diode DF soit constituée par la jonction base-émetteur d'un transistor bipolaire npn QF La

figure 4 représente un schéma de montage pour un tel inverseur com-

portant un transistor QF dont le collecteur, conjointement avec le collecteur du transistor QA et relié à la source Vcc à travers la

résistance RC En ce qui concerne le transistor QF, le fonctionne-

ment de l'inverseur de la figure 1 est sensiblement identique à ce-

lui décrit en regard de la figure 3.

La diode DF peut être remplacée par une diode Schottky connectée de la même manière que la diode DF Son fonctionnement est essentiellement le même que dans le cas o la diode DF est une diode pn sauf que la marge logique de bruit de sortie " 1 " diminue légèrement jusqu'à 2 VSH VBE soit 0,2 V environ Sa vitesse de

commutation de sortie est un peu plus grande du fait qu'en consé-

quence, l'excursion de tension de sortie est légèrement plus faible.

Dans encore une autre variante, la diode pn DF peut être montée en série avec une ou plusieurs diodes additionnelles Dans

ce cas, son fonctionnement est sensiblement égal à celui décrit ci-

dessus en regard de la figure 3, sauf que la marge logique de bruit de sortie " 1 " est plus grande Si, par exemple, une seule diode Schottky est montée en série avec la diode pn DF, la marge logique de bruit de sortie " 1 " est de 2 VSH ou de 1,0 V environ La vitesse -12- de commutation de sortie doit diminuer légèrement à cause de la plus grande excursion de tension de sortie mais peut augmenter à la suite

de la plus faible capacitance parasitaire sur le collecteur du tran-

sistor QB Tant que la diode DE est une diode Schottky, le transis-

tor QB ne sera jamais amené dans un état de saturation profonde indé-

pendamment de la réalisation de la diode DF, qui peut être une diode pn, être remplacée par une diode Schottky ou être montée en série avec une ou plusieurs autres diodes La tension VBCQB ne dépasse pas 2 VSH VBE ou 0,2 V environ, de sorte que la jonction base-collecteur

n'est jamais polarisée en direct.

Dans certaines applications, il peut être désirable de substituer une diode pn à la diode Schottky DE Dans un tel cas, la tension V baisse à 1 V à la valeur logique d'entrée " 1 " C'est

VBCB 5 H

la condition dans laquelle un transistor est verrouillé par effet

Schottky En conséquence, le transistor QB est effectivement ver-

rouillé par effet Schottky et, normalement, il n'entre pas dans un état de saturation profonde La marge logique de bruit de sortie " 1 " est unevaleur légèrement plus élevée de 1 VB, ce qui provoque un

retard de propagation légèrement plus élevé Pour le reste, le tran-

sistor QB fonctionne précisément de la même manière que décrite ci-

dessus en regard de la figure 3 Si la diode DF est également rem-

placée par une diode Schottky ou est montée en série avec une ou plusieurs autres diodes, la marge logique de bruit de sortie " O "

est identique à celle décrite ci-dessus.

Si la diode DE est remplacée par une diode pn, elle peut être configurée de différentes manières Elle peut être une diode pn conventionnelle à deux éléments ou un transistor bipolaire npn dont l'émetteur constitue la cathode et dont la base est reliée au collecteur pour servir d'anode Il est également possible que la

diode pn soit constituée par la jonction base-émetteur d'un transis-

tor bipolaire npn QE dont le collecteur est relié à la source Vc O à travers une résistance RE, comme représenté sur la figure 4 De préférence, une diode Schottky DE' verrouille le transistor QE par

effet Schottky Sauf l'utilisation de la diode DE', le fonctionne-

ment de l'inverseur de la figure 4 par rapport au transistor QE est identique à celui décrit ci-dessus pour le cas o la diode DE est

remplacée par une diode pn.

2,4589

-13-

Sur le tableau I ci-après, on a consigné les caractéristi-

ques de fonctionnement du mode de réalisation préférentiel ainsi que les variations principales de celle-ci Les rubriques "SH" et "PN" pour la catégorie "DE" indiquent respectivement le cas o la diode DE est une diode Schottky et le cas o elle est remplacée par une diode pn De la mkme manière, les rubriques "PN", "SH" et "PN + SH" pour la catégorie "DF" indiquent respectivement les cas o la diode DF est une diode pn, ou elle est remplacée par une diode Schottky et

o elle est montée en série avec une diode Schottky.

TABLEAU I

I DE I DF I VIN J VOUT VBCOB marge de bruit

I SH I PN I 1 I O 2 VSH-VBE VSH

I I I I,

I I I O 1 -VBE VSH

I I I 1 1 I

| SH | SH | 1 | O 2 VSH-VBE VSH

I I L -I II

I I I o |I -VSH 2 VSH VBE

I, I I I

t SH I PN + SH -I 1 O 2 VSH-VBE VSH

I I I I I

I I I O | 1 i -VBE VSH 2 VSH l I I I

I PN I PN I I IVSH VBE

I I I I

I I | O | 1 i -VBE VSH I I, 1 _l 1 I I

I PN SH I 1 | O VSH VBE

I I i _ _ _ _ _ _ I I O O | 1 -VSH 2 Vs H-VBE

I I,, II

J PN PN + SH l 1 o IVSH VBE

IJI I I I __I

I I O I | 1 -VBE-VSH I 2 Vs H 1

I I 1 I

4 458 9

-14- Toujours en référence à la figure 1, une diode Schottky

DH à l'aluminium-silicium est en option connectée entre la résis-

tance RB et la source V REF Sous l'effet de la combinaison formée par la diode DH et la résistance RB, le transistor QB est bloqué

durant certaines opérations de commutation à vitesse élevée.

La figure 5 illustre un autre circuit porte logique in-

verseur d'une vitesse de commutation très élevée Cet inverseur comporte tous les éléments de la figure 3, sauf que le transistor QA n'est pas verrouillé par effet Schottky par la diode DA Au lieu de cela, la base du transistor QA est reliée à l'anode d'une diode Schottky DK en aluminiumsilicium dont la cathode est reliée

à la cathode de la diode DE Une diode Schottky DL à l'aluminium-

silicium est montée en série avec la diode DF Une autre diode

Schottky DO à l'aluminium-silicium est reliée par son anode à l'a-

node de la diode DL et par sa cathode au collecteur du transistor QB.

L'inverseur de la figure 4 fonctionne d'une manière ana-

logue à celle de l'inverseur de la figure 3 Les niveaux logiques

d'entrée et de sortie sont les mêmes Le transistor QB est continû-

ment conducteur et n'entre pas dans un état de saturation profonde.

La diode DE est toujours conductrice tant que l'inverseur est ali-

menté. Lorsque la tension VIN est amenée à la valeur logique " 1 ", le transistor QA devient conducteur Le courant de la source Vcc circule à travers le transistor QA vers la base du transistor

QB de façon à le rendre plus conducteur La diode DK devient con-

ductrice alors que la diode DO reste conductrice Etant donné que les diodes DE et DK sont toutes les deux conductrices, et que, dans le cas d'une conception adéquate, elles présentent sensiblement la même chute de tension, la tension de base-collecteur VBCQA pour le

transistor QA est pratiquement égale à zéro Celui-ci est verrouil-

lé par les diodes DE et DK dans un état rigoureusement non saturé.

L'excursion de tension aux bornes du transistor QA est plus faible,

de sorte que la tension de commutation de sortie augmente.

La tension de collecteur du transistor QB est la tension VBEQB + VBEQA VDDK V DD qui, à nouveau, est égale à 2 VBE 2 VSHY -15- VDDK et VD Do étant les tensions de conduction respectivement aux bornes des diodes DK et DO En conséquence, la tension VBCQB est

égale à 2 VSH-VBE, comme c'est le cas dans l'inverseur de la figu-

re 3 A nouveau, le transistor QB ne peut pas être amené dans un état de saturation profonde Son fonctionnement est limité à sa

gamme de faible saturation En fait, les diodes DK et DO, en com-

binaison avec le transistor QA, verrouillent le transistor QB bien loin de l'état de saturation profonde Les diodes DF et DL sont polarisées en inverse Lorsque le transistor QB devient plus conducteur, il diminue activement chaque tension VOUTJ jusqu'à sa

valeur logique " O " A nouveau, la marge logique de bruit de sor-

tie " O " est de 1 VSH.

Lorsque la tension VIN revient à la valeur logique "O",

le transitor QA est bloqué et la diode DK devient non conductrice.

Si la tension de base pour le transistor QA baisse, les diodes DF et DL deviennent conductrices de façon à établir une alternative de trajet de courant entre la source Vcc et la base du transistor

QB Le courant suivant ce trajet maintient conducteur le transis-

tor QB La tension de collecteur pour le transistor QB est la ten-

sion VBEQB + VDDF + VDDL VDDO' et est à nouveau égale à 2 VBE' VDDL étant la tension de conduction pour la diode DDL Comme sur

la figure 3, chaque tension V O u T augmente jusqu'à sa valeur logi-

que " 1 " de 2 VBE avec une marge logique de bruit de sortie " 1 " de

l VSH.

Bref, l'inverseur de la figure 5 présente une vitesse de commutation légèrement supérieure à celle de l'inverseur de la

figure 3 au prix de l'addition des diodes DL et DO et de l'utili-

sation de la diode DK au lieu de la diode DA.

Le circuit inverseur conforme à l'invention est un modu-

le de base pour des circuits à portes logiques plus avancés La

figure 6 illustre un circuit porte NI à plusieurs entrées utili-

sant l'inverseur de base de la figure 3 Au lieu du transistor QA, ce circuit porte NI est muni de M transistors QAI, QA 2 QAM qui sont reliés chacun par leurs émetteurs à la base du transistor QB et par leurs collecteurs à la source Vcc à travers la résistance RC Chaque transistor QAI, I variant de 1 à M, reçoit un signal -16-

d'entrée correspondant VINI sur sa base qui est couplé à la sour-

ce Vc< à travers une résistance correspondante RAI De plus, cha-

que transistor QAI est verrouillé par effet Schottky par une diode

Schottky correspondante DAI.

La porte NI fonctionne essentiellement de la même manié-

re et aux mêmes niveaux logiques que l'inverseur de la figure 3.

Lorsque toutes les tensions V 1 N 1 V 1 N passent à la valeur logi-

que " O ", les transistors QAI-QAN sont tous bloqués La diode DF devient conductrice de façon à établir un trajet de courant entre la source Vc O et la base du transistor QB pour éviter que celui-ci ne soit bloqué Chaque tension VOUTJ augmente jusqu'à la valeur logique " 1 " Lorsque l'une des tensions VINI est augmentée jusqu'à la valeur " 1 ", le transistor correspondant QAI devient conducteur, de sorte que la diode DF devient non conductrice A partir de la source Vcc du courant est fourni à travers le transistor QAI à la base du transistor QB, qui devient plus conducteur mais n'est pas amené dans un état de saturation profonde La tension VOUT baisse

à la valeur logique "o".

La figure 7 représente un circuit porte logique NON-ET à plusieurs entrées dans lequel l'inverseur de la figure 3 constitue le module de base Dans ce circuit porte NON-ET, les anodes de M diodes Schottky d'entrée DP 1, DP 2, DPM à l'aluminium-silicium sont reliées à la base du transistor QA Chaque tension d'entrée VIN, qui est appliquée à la cathode de la diode D Pl correspondante est de 1 VSH inférieure à la tension (VIN de la figure 3) sur la

base du transistor QA lorsque la diode D Pl est conductrice Le si-

gnal de sortie, qui doit également être de 1 VSH inférieur de façon à être compatible avec d'autres circuits portes logiques reliées

a ce circuit porte NON-ET, est la tension VOUT qui est prélevée di-

rectement sur le collecteur du transistor QB Dans certaines appli-

cations -,dans lesquelles ce circuit porte NON-ET est, par exemple, le dernier d'une série de circuits portes logiques i l peut être

désirable ou nécessaire de prélever le signal (les signaux) de sor-

tie sur une ou plusieurs diodes Schottky reliées au collecteur du transistor QB Pour cette raison, la figure 7 représente par une ligne pointillée les diodes DG 1-DGN servant à fournir les tensions

14589

-17- de sortie VOU Tl-VOUTN Sauf dans des situations exceptionnelles,

le circuit porte NON-ET comporte normalement soit les diodes d'en-

trée DP 1-DPM soit les diodes de sortie DG 1-DGN et n'est donc pas muni des deux séries de diodes, du fait que la série de diodes non incluse constitue soit les diodes de sortie d'un circuit porte

logique précédent soit les diodes d'entrée d'un circuit porte sui-

vant.

Le circuit porte NON-ET de la figure 7 fonctionne essen-

tiellement de la même manière que l'inverseur de la figure 3 Les niveaux logiques désirables " O " à " 1 " sont respectivement égaux à 2 VBE 2 VSH et à 2 VBE + VSH La résistance RA est dimensionnée de façon à être adaptée au niveau logique d'entrée " 1 " Si l'une des tensions VINI a la valeur logique " O ", la diode correspondante D Pl est conductrice de façon à provoquer aux bornes de la résistance

RA une chute de tension suffisamment grande pour bloquer le tran-

sistor QA Le transistor QB fonctionne alors comme décrit ci-des-

sus en regard de la figure 3 Lorsque toutes les diodes DP 1-DPM ont la valeur logique " 1 ", le courant traversant la résistance RA

diminue de façon à réduire sa chute de tension dans une mesure suf-

fisante pour rendre conducteur le transistor QA Le transistor QB.

fontionne à nouveau comme décrit en regard de la figure 3.

La figure 8 illustre un autre circuit porte logique NON-

ET à plusieurs entrées dans lequel l'inverseur de la figure 3 est le module de base En plus des éléments de base de la figure 3, ce

circuit porte NON-ET comporte un transistor QQ à plusieurs émet-

teurs, dont le collecteur est relié à la base du transistor QA La base du transistor QQ est branchée sur la source V à travers une cc résistance RQ remplaçant la résistance RA de la figure 3 Une diode Schottky DQ verrouille par effet Schottky le transistor QQ ayant M émetteurs dont chacun reçoit l'un de M signaux d'entrée VIN 1, VIN 2,

VINM Normalement, le signal de sortie est la tension VOUT du col-

lecteur du transistor QA Les diodes DG 1-DGN sont représentées par

une ligne pointillée en vue des situations o le signal (les si-

gnaux) de sortie doit (doivent) être plus élevé(s) Eventuellement,

la diode DK est, elle aussi, intercalée dans le circuit porte NON-

ET pour remplacer la diode DA de la manière qui vient d'être décri-

-18-

te d'un point de vue général en regard de la figure 5.

Chaque émetteur du transistor QQ fonctionne essentielle-

ment de la même manière que l'une des diodes d'entrée DP 1-DPM du

circuit porte NON-ET de la figure 7, sauf que chaque tension d'en-

trée VINI est de 1 VBE 1 VSH inférieure à la tension de base (VIN de la figure 3) du transistor QA du fait que le transistor QQ est verrouillé par effet Schottky En conséquence, le niveau logique " 1 " désirable est égal à 1 VBE + 1 VSH sur l'entrée et la sortie Le niveau logique "O" désirable est la valeur minimale de la tension V OUT En l'absence de la diode DK, la valeur logique "O" désirable est égale à 2 VBE 2 VSH, ce qui signifie qu'elle est inférieure de

1 VSH à celle de la figure 3 Les transistors QA et QB sont comman-

dés de la manière décrite ci-dessus en regard de la figure 3 Tou-

tefois, les marges de bruit de sortie sont légèrement différentes

à cause des niveaux logiques différents.

En présence de la diode DK (et, de préférence, en l'ab-

sence de la diode DA), le niveau logique "O" désirable est égal

à 2 V 2 V Le transistor QA est commandé d'une manière sensi-

BE SH

blement égale à celle décrite ci-dessus en regard de la figure 5.

Toutefois, le fonctionnement du transistor QB est légèrement dif-

férent Lorsque la tension VOUT passe à la valeur logique "'1 ", la

tension VBCQB est à nouveau égale à -l VBE, de sorte que le tran-

sistor QB fonctionne dans la gamme linéaire, mais lorsque la ten-

sion VOUT passe à la valeur logique "O", la tension VBCB est ver-

rouillée à un niveau supérieur de 1 VSH à celui décrit ci-dessus en regard de la figure 3 ou 5 En particulier, la tension V est BCQB

égale à 1 VSH 1 VBE soit une valeur négative, de sorte que la jonc-

tion base-collecteur du transistor QB est polarisée en sens inver-

se et n'est pas saturée du tout Bref, le transistor QB fonctionne toujours dans la gamme linéaire si la diode DK est utilisée dans le circuit por te NON-ET de la figure 8 L'excursion de tension de sortie est de 1 VSH c'est-à-dire égale à la moitié de celle de la figure 3 De la même manière, les marges de bruit de sortie sont de

l'ordre de la moitié de celles de la figure 3 -

Sur le tableau II, on a consigné les caractéristiques de

fonctionnement pour le circuit porte NON-ET de la figure 8.

-19-

TABLEAU II

DA J DK J VOUT VBCQA I VBCQB I MARGE DE BRUITI

I lI; I_ II o I VSH I 2 VSH-VBEI 3 VSH-VBE I présent I absent j I I I II I 1 i I I 1 VBEI VBE-Vs I

I II I Iú

I I II I I I

II I O I O O J VSIHVBE I 2 VSH-VBE

présent absent I I I I I I i I -VB El VBE-VSHI

II I I I

Si le transistor QQ ne présente qu'un seul émetteur (ou, d'une maniere équivalente, si toutes les tensions VIN 1-VINM sauf

une sont maintenues à la valeur logique " 1 "), le circuit de la fi-

gure 8 fonctionne comme un inverseur.

Les méthodes de fabrication des divers éléments du dispo-

sitif conforme à l'invention sont bien connues dans la technique des semiconducteurs De préférence, chaque circuit porte logique

est fabriqué suivant des techniques planar conventionnelles utili-

sant l'isolation par oxyde pour séparer des régions serdiconductri-

ces actives.

La figure 9 représente une vue en plan pour un mode de réalisation préférentiel de l'inverseur de la figure 3, fabriqué suivant des techniques planars utilisant l'isolation par oxyde En particulier, la figure 9 représente les régions de type P et de type N s'étendant sur la face supérieure de l'inverseur, régions

qui sont recouvertes d'un matériau isolant et surmontées de con-

nexions électriques métalliques Le matériau isolant recouvrant ces régions n'a pas été représenté La surface hachurée à traits

diagonaux indique le matériau isolant séparant entre eux les dif-

férentes régions semiconductrices actives Les connexions métal-

liques surmontant ces régions sont représentées par des traits

pleins s'étendant à partir des diverses fenêtres de contact repré-

14589

-20-

sentées schématiquement par des rectangles ou des carrés Les ré-

férences "A" et "C" suivies d'un indice constituant le symbole

pour une diode, indiquent respectivement son anode et sa cathode.

Les références "B", "E" et "C" suivies d'un indice constituant le symbole pour un transistor, indiquent respectivement sa base, son émetteur et son collecteur Trois diodes de sortie DG 1, DG 2

et DG 3 sont représentées sur la figure 9 L'inverseur mesure ap-

proximativement 48 microns sur 100 microns.

Pour illustrer de façon plus détaillée la construction

des circuits portes logiques conformes à l'invention, les figu-

res 1 OA et 10 B représentent des coupes transversales de parties de l'inverseur de la figure 9 Les coupes transversales ont été faites suivant les plans indiqués par les flèches 10 A et 10 B de la fig 9 De préférence, tous les éléments de l'inverseur de la figure 3 qui ne sont pas représentés sur les figures 10 A et 10 B

ainsi que tous les autres transistors, résistances, diodes, con-

nexions électriques et autres éléments du présent circuit logique

sont fabriqués de la manière décrite ci-après.

Les différentes régions de type p et de type N représen-

tées sur les figures 10 A et 10 B sont créées par la mise en oeuvre de techniques conventionnelles de masquage, d'attaque chimique et de nettoyage bien connues dans l'art Pour plus de simplicité, les étapes de masquage, d'attaque chimique et de nettoyage et d'autres étapes bien connues dans la technique des semiconducteurs ont été

omises ci-après dans la description du processus de fabrication.

On utilise du bore comme impureté de type p pour créer

les diverses régions de conductivité de type p sur un disque semi-

conducteur Du phosphore, de l'arsenic et de l'antimoine sont uti-

lisés de façon sélective comme les dopants complémentaires de ty-

pe n Au lieu de ces dopants, on peut utiliser d'autres impuretés appropriées Dans plusieurs étapes de diffusion, il est également possible d'introduire une impureté dans le disque par implantation

ionique ou vice versa.

Comme matériau de départ, on utilise un substrat en si-

licium monocristallin de type p dont l'épaisseur est indiquée par la grandeur 20 et dont la résistivité est comprise entre 7 et

4 458 9

-21-

ohm cm Une impureté de type N (antimoine) est diffusée de fa-

çon sélective dans la surface supérieure du substrat 20 de façon à former des régions n+ 22 et 24, ayant une profondeur comprise entre 2,5 et 3,0 microns et une résistivité de l'ordre de 25 ohm/ carré Les portions CQ As CQB de type N des régions 22, 24 qui subsistent après les étapes de réalisation suivantes, servent

respectivement de collecteur pour les transistors QA et QB En-

suite, on fait croître sur la face supérieure du substrat 20, y compris les régions n+ 22 et 24, une couche épitaxiale N ayant

une épaisseur originale de l'ordre de 1,2 micron La couche épi-

taxiale 26 a une résistivité originale de l'ordre de 0,5 ohm cm.

Ensuite, suivant des techniques conventionnelles, on forme des

régions isolantes 28 en oxyde ayant une profondeur comprise en-

tre 1,3 et 1,4 micron et s'étendant à travers la couche épita-

xiale 26 et partiellement dans le substrat 20 de façon à définir des régions semiconductrices actives 30, 32, 34 et 36 et à les isoler électriquement les unes des autres et des autres régions semiconductrices actives de ce genre situées sur le disque Une

impureté de type N (du phosphore) est introduit de façon sélec-

tive par implantation ionique à une énergie de 50 kiloélectron-

volts et à un dosage de 1,4 x 1015 ions/cm 2 pour définir des ré-

gions n+ profondes 38, 40, 42 et 44 Ensuite, on forme à la sur-

face supérieure du disque une couche mince électriquement isolan-

* te 46 en dioxyde de silicium et en nitrure de silicium L'oxyde de silicicium a une épaisseur de 500 Angstroms tandis que le

nitrure de silicium qui le surmonte a une épaisseur de 700 Ang-

stroms Après avoir procédé à une attaque chimique sélective de la couche 46 en oxy-nitrure pour former des fenêtres à travers

celle-ci, on diffuse à travers ces fenêtres une impureté de ty-

pe N (de l'arsenic) dans la couche épitaxiale 26 pour définir

des régions minces n+ EQA, 48, CDF' 50, et 52 ayant une résisti-

vité de l'ordre de 30 ohms/carré Ensuite, une impureté de type p (du bore) est introduite de façon sélective par implantation ionique à une énergie de 50 kiloélectron-volts et à un dosage de 1,5 x 1014 ions par cm 2 à travers la couche 46 pour former les régions p BQA, ADF et 54 Ensuite, on soumet la structure à un

'14589

-22- traitement-thermique durant 25 à-30 minutes et à une température de 1000 'C pour que les différentes impuretés diffusent dans les emplacements représentés d'une manière générale sur les figures

A et 10 B -

Les régions BAQ et EQA constituent respectivement la

base et l'émetteur du transistor QA La portion N CDA de la cou-

che épitaxiale 26 située entre les régions BQA et 38 dans l'îlot fait fonction de cathode pour la diode DA La région n+ profonde 38 en combinaison avec la région de contact n+ peu profonde 48

relie le collecteur CA du transistor QA à l'anode ADE de la dio-

de DE La diode DF est un transistor dans lequel la cathode est constituée par la région d'émetteur CDFI tandis que l'anode est constituée par la région de base ADF qui, à travers la région de

collecteur n+ 40, est reliée au collecteur CQB du transistor QB.

La portion N CDE de couche épitaxiale 26 subsistant dans l'îlot 34 constitue la cathode de la diode DE La portion N de couche

épitaxiale 26 qui subsiste dans l'îlot 36 constitue la résistan-

ce RA Les régions n+ profondes 42 et 44, respectivement en com-

binaison avec les régions de contact n+ peu profondes 50 et 52 servent de connexion pour la résistace RA, alors que la région

p 54 "pince" la résistance RA pour commander sa valeur ohmique.

Selon des techniques conventionnelles, une configura-

tion de conducteurs indiquée par des hachures à traits diago-

naux est formée, d'une part, sur les fenêtres de contact de fa-

çon à aboutir aux régions semiconductrices situées au-dessous de cellesci, et, d'autre part, sur les portions restantes de la couche isolante 46 et les régions isolantes 28 en oxyde pour

établir de la manière désirable le contact avec les régions con-

ductrices Chaque conducteur est constitué par une mince couche

inférieure en siliciure de platine recouvrant le silicium sous-

jacent, une mince couche intermédiaire en titane-tungstène et une couche supérieure en aluminium Le conducteur A DE constitue l'anode de la diode DE Le conducteur ADA constitue l'anode de

la diode DA et, de plus, il fait fonction de connexion électri-

que pour la base BQA du transistor QA Ensuite, la structure des

figures 10 A et 10 B est achevée d'une manière conventionnelle.

-23- Dans la structure finale, la résistance RA a une valeur de 20 kiloohms, la résistance RB une valeur de 30 kiloohms, alors que la résistance RC à une valeur de 10 kiloohms La source Vcc a

une valeur de 5,0 Volts.

Bien que l'invention ait été décrite en référence à

des modes de réalisation particuliers, la description n'a été

donnée qu'à titre illustratif et à titre non limitatif Ainsi,

pour arriver aux mêmes résultats, on peut utiliser des maté-

riaux semiconducteurs d'une conductivité de type opposé à ceux

décrits ci-dessus De cette façon, l'homme de l'art peut ima-

giner plusieurs modifications, changements et applications sans

sortir du cadre de l'invention, telle que revendiquée ci-après.

-24-

Claims (16)

REVENDICATIONS

1 Circuit logique muni d'un premier transistor bipolaire

dont la base sert à recevoir un signal d'entrée et dont le collec-

teur est couplé à une source de tension/de courant ainsi que d'un second transistor bipolaire dont la base est couplée à l'émetteur du premier transistor et dont l'émetteur est couplé à une source

de tension constante et dont le collecteur est couplé à une sour-

ce de tension/de courant pour fournir un signal de sortie, carac-

térisé par des moyens servant à éviter que le second transistor ne soit sensiblement bloqué ou ne soit amené normalement dans un

état de saturation profonde.

2 Circuit logique selon la revendication 1, caractérisé

en ce que chaque transistor est un transistor npn.

3 Circuit logique selon la revendication 2, caractérisé en ce qu'il comporte: de premiers moyens servant à fournir au

collecteur du second transistor un courant provenant de la sour-

ce de tension/de courant et circulant dans un seul sens; et de seconds moyens servant à fournir de façon sélective à la base du second transistor un courant positif provenant des premier moyens

et circulant dans un seul sens.

4 Circuit logique selon la revendication 3, caractérisé en ce-que les premiers moyens évitent que le second transistor

soit amené dans un état de saturation profonde.

Circuit logique selon la revendication 4, caractérisé en ce que les premiers moyens comportent une première diode dont

l'anode et la cathode sont respectivement couplées aux collec-

teurs du premier et du second transistors.

6 Circuit logique selbn la revendication 5, caractérisé

en ce que la première diode est une diode Schottky.

7 Circuit logique selon la revendication 6, caractérisé en ce que les premiers moyens comportent en outre des moyens de verrouillage servant à éviter que le premier transistor ne soit

2 D 3 458 9

-25-

amené normalement dans un état de saturation profonde.

8 Circuit logique selon la revendication 7, caractérisé

en ce que les moyens de verrouillage comportent une diode Schot-

tky dont l'anode et la cathode sont respectivement reliées à la

base et au collecteur du premier transistor.

9 Circuit logique selon la revendication 7, caractérisé en ce que les moyens de verrouillage évitent sensiblement que le

premier transistor ne soit saturé tant soit peu.

Circuit logique selon la revendication 9, caractérisé

en ce que les moyens de verrouillage comportent la première dio-

de et une diode Schottky dont l'anode et la cathode sont respec-

tivement couplées à la base du premier transistor et au collec-

teur du second transistor.

11 Circuit logique selon la revendication 5, caractérisé en ce que les second moyens comportent une seconde diode dont l'anode et la cathode sont respectivement couplées au collecteur

et à la base du second transistor.

12 Circuit logique selon la revendication 11, caractérisé

en ce que la seconde diode est une diode PN.

13 Circuit logique selon la revendication 12, caractérisé

en ce que les seconds moyens comportent en outre une diode Schot-

tky montée en série avec la seconde diode.

14 Circuit logique selon la revendication 13, caractérisé en ce que les premiers moyens comportent en outre: une diode Schottky montée en série avec la première diode qui est couplée à sa cathode, ainsi qu'une diode dont l'anode et la cathode sont respectivement couplées à la base du premier transistor et à la

cathode de la première diode.

Circuit logique selon l'une quelconque des revendica-

tions 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13 et 14, caractérisé en ce que le signal de sortie est d'une polarité opposée à celle

du signal d'entrée, le circuit logique faisant fonction d'inver-

seur.

16 Circuit logique selon l'une quelconque des revendica-

tions 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13 et 14, caractérisé

par (M-1) premiers transistors npn additionnels, M étant un en-

-26- tier positif supérieur à 1, alors que la base de chaque premier transistor additionnel sert à recevoir un signal d'entrée, que son émetteur est couplé à la base du second transistor et que son collecteur est couplé à la source de tension/de courant, le

circuit logique fonctionnant comme un circuit porte NI.

17 Circuit logique selon l'une quelconque des revendica-

tions 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13 et 14, caractérisé par une pluralité de diodes d'entrée qui à travers leurs anodes, sont couplées à une source de tension/de courant et à la base du premier transistor, le circuit logique fonctionnant comme un

circuit porte NON-ET.

18 Circuit logique selon l'une quelconque des revendica-

tions 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13 et 14, caractérisé

par un troisième transistor npn qui est muni d'au moins un émet-

teur et dont la base est couplée à une source de tension/de cou-

rant et le collecteur est couplé à la base du second transistor.