DE2524579C3 - Halbleiter-Logikglied - Google Patents

Halbleiter-Logikglied

Info

Publication number
DE2524579C3
DE2524579C3 DE19752524579 DE2524579A DE2524579C3 DE 2524579 C3 DE2524579 C3 DE 2524579C3 DE 19752524579 DE19752524579 DE 19752524579 DE 2524579 A DE2524579 A DE 2524579A DE 2524579 C3 DE2524579 C3 DE 2524579C3
Authority
DE
Germany
Prior art keywords
schottky
connection
schottky diode
diodes
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19752524579
Other languages
English (en)
Other versions
DE2524579B2 (de
DE2524579A1 (de
Inventor
Ronald Dipl.-Ing. 8021 Taufkirchen Rathbone
Peter Dipl.-Ing. 8000 Muenchen Rydval
Ulrich Dipl.-Phys. Dr.Phil. 8000 Muenchen Schwabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19752524579 priority Critical patent/DE2524579C3/de
Priority to AT618375A priority patent/AT336930B/de
Priority to CH461076A priority patent/CH610160A5/xx
Priority to GB1930676A priority patent/GB1551276A/en
Priority to IT2366676A priority patent/IT1079512B/it
Priority to FR7616222A priority patent/FR2313820A1/fr
Priority to CA253,926A priority patent/CA1060587A/en
Publication of DE2524579A1 publication Critical patent/DE2524579A1/de
Publication of DE2524579B2 publication Critical patent/DE2524579B2/de
Application granted granted Critical
Publication of DE2524579C3 publication Critical patent/DE2524579C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/12—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using diode rectifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
    • H01L27/0233—Integrated injection logic structures [I2L]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
    • H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0814—Diodes only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Logic Circuits (AREA)
  • Bipolar Transistors (AREA)

Description

Die Erfindung bezieht sich auf ein Halbleiter-Logikglied mit einem Bipolartransistor und mindestens zwei Schottkydioden, bei dem die beiden Schottkydioden nebeneinander an denselben Leitfähigkeitstyp aufweisenden Stellen der Oberfläche eines Halbleiterkristalls durch Aufbringen metallischer Schottkykontakte derart erzeugt sind, daß die beiden Schottkydioden unterschiedliche Schwellspannungen aufweisen.
Ein bekanntes, schnelles und bipolares Logikglied dieser Art ist in »Electronics« (Dez. 1974, S. 36 und 38) beschrieben und als C3L-Gatter (= Complementary Constant Current Logic) bezeichnet. Jedoch ist die Herstellung dieses Logikgüedes schwierig, als zwei technologisch verschiedene Schottkydiodentypen und ein pnp-Transistor verwendet werden müssen. Dabei wird das Metall der Schottkykontakte der beiden Schottkydioden unterschiedlich gewählt, wodurch der
ίο Herstellungsprozeß erheblich erschwert wird, was insbesondere auch hinsichtlich der Ausbeute und der Kompatibilität gilt. Andererseits stellt der als Stromquelle dienende pnp-Transistor höhere Ansprüche an alle Prozeßschritte, wodurch die Fehlerquellen vergrößert und die Ausbeute verringert wird. Schließlich bedeutet der pnp-Transistor eine zusätzliche Kapazität und bei schlechter Verstärkung große Basisströme, die am Umschalten nicht beteiligt sind. Durch den pnp-Transistor ist also ein Schaltzeit- und Leistungsverlust bedingt
Es ist daher Aufgabe der Erfindung, ein schnelles bipolares Gatter mit guter Verstärkung anzugeben, welches auf einfachere Weise herstellbar und mit hoher Packungsdichte integrierbar ist.
Ein schaltungsmäßig der eingangs definierten Logikzelle entsprechendes Logikgüed ist außerdem in der Literaturstelle »IBM Techn. Disci. Bull.«, Bd. 17, Nr. 10 (März 1975), S. 2856, beschrieben. Bei diesem sind ebenfalls zwei auf einer einheitlich dotierten Halbleiterobenläche mit unterschiedlichen Kontaktsubstanzen, nämlich Pt—Si und Cr oder Ti, erzeugte Schottkydioden vorgesehen, während ein dem Kontakt der einen Diode entsprechender Kontakt auf einem hochdotierten Teil der Halbleiteroberfläche aufgebracht ist und dort einen ohmschen Kontakt A bildet.
Ein Verfahren der in der soeben genannten Literaturstelle beschriebenen Art, bei dem zuerst der mit einem ersten Metall erzeugte Schottkykontakt gebildet und dann das den zweiten Schottkykontakt bildende Metall aufgebracht wird, verlangt entweder, daß der erste Schottkykontakt beim Aufbringen des zweiten Kontakts abgedeckt ist, oder man muß in Kauf nehmeü, daß der zweite Schottkykontakt die elektrischen Eigenschaften des ersten Schottkykontaktes beeinträchtigt. Da man es nämlich in der Regel mit extrem dünnen Metallschichten zu tun hat und nachträgliche Temperaturbehandlungen für die Fertigstellung, z. B. bei der Herstellung nachträglich aufzubringender Schutzschichten usw. nur in seltenen Fällen vermieden werden können, bedingt eine Abdeckung des ersten Schottkykontakts durch das Metall des zweiten Schottkykontaktes in der Regel eine Einwanderung von Metall des zweiten Schottkykontakts in den darunterliegenden ersten Schottkykontakt und somit eine Angleichung der Schwellspannungen der beiden Schottkydiodensorten.
Will man diesen Nachteil vermeiden, so muß der erste Schottkykontakt beim Aufbringen des zweiten Schottkykontakts maskiert sein. Damit wird aber eine dritte Metallisierung zur Erzeugung der elektrischen Anschlüsse wenigstens des ersten Schottkykontakts erforderlich.
Es ist daher eine weitere Aufgabe der Erfindung, auch diese Nachteile zu vermeiden.
Hierzu ist gemäß der Erfindung das eingangs definierte Logikglied derart gestaltet, daß die Schottkydioden unterschiedliche Dotierungen des Halbleiterkristalls unter den Schottkykontakten aufweisen und daß,
wie an sich bekannt, die unterschiedlichen Dotierungen durch Ionenimplantation und unter Bildung einer dünnen, hochdotierten Schicht hergestellt sind, die dünner ist als die Raumladungszone bei null Volt zwischen dem Metall des Srhottkykontakts und dem Halbleiterkristall.
In dem in »Appl. Phys. Letters«, VoL 24, Nr. 8 (15. April 1974), erschienenen Aufsatz »Reducing the effektive height of a Schottky barrier using low-energy ion implantation« von J. M. Shannon ist angegeben, daß ίο man mkiels einer durch Ionenimplantation erzeugten dünnen hochdotierten Schicht an der Oberfläche des Halbleiterkristalls die Schwellspannung einer Schottkydiode vermindern kann, wobei es wichtig ist, daß die durch die Ionenimplantation entstandene hochdotierte Schicht dünner ist als die Raumladungszone im spannungslosen Zustand zwischen dem Metall des Schottkykontakts und dem Halbleiterkörper. Eine Dotierung mit höherer Eindringtiefe als die Raumladungszone würde zu zu hohen Leitströmen führen.
Bei der Herstellung des erfindungsgemäßen Logikgliedes wird der in der genannten Literaturstelle angegebene Effekt zur Erzeugung der beiden, unterschiedliche Schwellspannung aufweisenden Schottkydioden des Logikgliedes angewendet. Dadurch ist die Möglichkeit gegeben, von der Verwendung von Schottkykontakten aus unterschiedlichem Metall für die beiden Schottkydioden Abstand zu nehmen, so daß beide Schottkykontakte gleichzeitig erzeugt werden können, wodurch eine erhebliche Erleichterung der Herstellung gegeben ist.
Für die Schaltung des Logikgliedes ist vorgesehen, daß an einem ersten Eingang eine erste Schottkydiode in Sperrichtung mit einem ersten Anschluß liegt, daß an einem zweiten Eingang eine zweite Schottkydiode in Sperrichtung mit einem ersten Anschluß liegt, daß der zweite Anschluß der ersten und zweiten Schottkydiode mit einem ersten Anschluß eines Widerstandes, mit einem Anschluß einer dritten Schottkydiode und mit der Basis eines Transistors verbunden sind, daß der zweite Anschluß des Widerstandes auf einem Bezugspotential liegt, daß der zweite Anschluß der dritten Schottkydiode einerseits mit einem Ausgang und andererseits mit dem Kollektor des Transistors verbunden ist, und daß die erste und die zweite Schottkydiode gegenüber der dritten Schottkydiode eine unterschiedliche Dotierung des Halbleiterkörpers unter den Schottkykontakten aufweisen, die mittels Ionenimplantation in der oben angegebenen Weise erreicht ist.
An sich besteht die Möglichkeit, die Schwellspannung von Schottkydioden auch durch die Fläche ihrer Schottkykontakte zu beeinflussen, so daß sich unterschiedliche Schottkydioden bei gleicher Technologie der Metallisierung, z. B. durch Verwendung von Titan als Kontaktierungsmetall bei η--dotierten Silicium, lediglich unterschiedlicher Flächen ihrer Schottkykontakte erzeugen lassen. Hierdurch wird aber die Packungsdichte vermindert, weil merkliche Unterschiede der elektrischen Charakteristik auch merkliche Unterschiede in den lateralen Abmessungen der Schottkydioden zur Folge h?hen. Zu bemerken ist noch, daß im Gegensatz zu de- übt..erwähnten C3L-Gattern keine komplementären Transistoren erforderlich sind, weil der dort erforderliche pnp-Transistor hier durch einen Widerstand ersetzt und trotz dieser Vereinfachung eine weitere Verbesserung des Schaltverhaltens des Logikgliedes erreicht ist.
Die Schaltung des Logikgliedes ist in F i g. 1 bzw. in F i g. 2 dargestellt
Bei der in F i g. 1 dargestellten Schaltung ist an einem ersten Eingang 1 ein erster Anschluß einer ersten Schottkydiode 2 in Sperrichtung vorgesehen. An einem zweiten Eingang 3 liegt ein erster Eingang einer zweiten S^hottkydiode 4, die ebenfalls in Sperrichtung zum Eingang 3 gepolt ist. Der zweite Anschluß der ersten Schottkydiode 2 ist mit einem ersten Anschluß eines Widerstandes 5, mit dem ersten Anschluß einer in Durchflußrichtung gepolten dritten Schottkydiode 6, mit dem Basisanschluß eines Bipolartransistors 7 und mit dem zweiten Anschluß der zweiten Schottkydiode 4 verbunden. Der zweite Anschluß des Widerstandes 5 liegt auf einem Bezugspotential Ucc oder auf Masse. Der zweite Anschluß der dritten Schottkydiode 6 ist mit 4em Kollektor des Transistors 7 und mit dem Signalausgang 8 des Logikgliedes verbunden.
An den Eingängen 1 und 3 liegt eine Einsatzspannung Ue- An den Schottkydioden 2 und 4 fällt eine Spannung Udl ab, während an der Schottkydiode 6 eine Spannung Udc liegt Am Emitter des Transistors 7 liegt eine Bezugsspannung t/,Hpbzw. Masse. Schließlich liegt noch am Ausgang 8 die Ausgangsspannung Ua- Der Widerstand 5 und die beiden Schottkydioden 2 und 4 bilden eine UND-Diodenverknüpfung. Der Transistor 7 und die Schottkydiode 6 bilden einen Inverter mit Verhinderung der Sättigung.
Um eine einwandfreie Funktion von mehreren Gattern dieses Typs im Verband größerer Logikschaltungen zu gewährleisten, muß die Diodenspannung Udl< Udc sein. Dies läßt sich durch eine entsprechend unterschiedliche Einstellung der Schwellwertspannungen der entsprechenden Schottkydioden, also der Schottkydioden 2 und 4 einerseits und der Schottkydiode 6 andererseits erreichen, was mittels der von der Erfindung vorgeschlagenen Maßnahme der unterschiedlichen Dotierung unter den Schottkykontakten der Diode 6 und/oder der Dioden 2 und 4 erreicht wird. Ist Ubc der Schwellwert der Basis-Kollektordiode des Transistors 7, so sollte diese sich zu den Schwellwerten der Schottkydioden 2 und 4 bzw. 6, wie folgt verhalten:
Ubc> Udc> Udl ■
Die Spannung A U= Udc- Udl entspricht dem logischen Spannungshub, während Us= Ubc— ί/ocdas Maß der Sättigung bestimmt. Da bei einer Sättigung des Transistors 7 die Schaltzeit wesentlich verschlechtert wird, muß ein Spannungsunterschied Us eingehalten werden. Weiterhin sollte im Interesse der Störsicherheit ein entsprechender Spannungshub AU eingehalten werden. Die Ungleichung Udl<Udc und die oben zitierte Arbeit von Shannon zeigen, daß die Ionenimplantation bevorzugt bei den Dioden Di und Du anzuwenden ist.
Für die Werte
Ubc = 0,7 V,
Us = 0,3 V und
AU = 0,1V
60 ergeben sich Udc— Ubc— i
s=OAWund
Die Schwellenwertspannungen der Schottkydioden 2,4 und 6 sollen also möglichst unter 0,4 V liegen.
In der Zusammenschaltung mehrerer Logikglieder der in F i g. 1 dargestellten Art kann man auch die in F i g. 2 dargestellte Schaltung, vor allem im Interesse der
hohen Packungsdichte mit Erfolg anwenden.
Bei dieser liegt an einem Eingang 13 eine Schottkydiode 24 in Sperrichtung. Weiterhin sind am Ausgang 8 drei Schottkydioden 25, 26 und 27 in Sperrichtung vorgesehen, die jeweils die erste Schottkydiode (entsprechend der Schottkydiode 24) eines nachgeschalteten Logikgüedes bilden. Die Schottkydioden 25, 26 und 27 haben jeweils Anschlüsse 35, 36 und 37. Die Schottkydioden 24, 25 und 26 sind einander gleich, während die Schottkydiode 6 bezüglich ihrer Schwellspannung abweicht, wie dies bereits anhand der F i g. 1 dargelegt ist.
In der Realisierung in integrierter Halbleitertechnik, z. B. Unter Verwendung der Oxydisolationstechnik werden pro Logikglied an der Halbleiteroberfläche nebeneinander je ein Transistor 7 und die beiden Schottkydioden 2 und 4 und die abweichende Schottkydiode 6 erzeugt. Dabei wird bei der Herstellung der Dioden die Ionenimplantation, wie oben angegeben, eingesetzt.
Die Schottkydioden können z. B. an der Oberfläche von η--dotierten Bereichen der Oberfläche des das Logikglied aufnehmenden Halbleiterkristalls unter Verwendung von Schottkykontakten aus Titan realisiert sein. Dabei ist der Transistor 7 als npn-Transistor ausgestaltet, wobei bevorzugt die Kollektorzone und das Halbleitergebiet der einen Schottkydiode, nämlich der Schottkydiode 6, einen zusammenhängenden Bereich bilden. Gegebenenfalls kann zusätzlich zum Unterschied der Dotierung der Schottkydioden noch eine unterschiedliche Größe der Schotikykontakte angewendet werden.
Hierzu 1 Blatt Zeichnungen

Claims (3)

Patentansprüche:
1. Halbleiter-Logikglied mit einem Bipolartransistor und mindestens zwei Schottkydioden, bei dem die beiden Schottkydioden nebeneinander an denselben Leitfähigkeitstyp aufweisenden Stellen der Oberfläche eines Halbleiterkristalls derart erzeugt sind, daß die beiden Schottkydioden unterschiedliche Schwellspannungen aufweisen, dadurch gekennzeichnet, daß die Schottkydioden unterschiedliche Dotierungen des Halbleiterkristalls unter den Schottkykontakten aufweisen und daß, wie an sich bekannt, die unterschiedlichen Dotierungen durch Ionenimplantation und unter Bildung einer dünnen hochdotierten Schicht hergestellt sind, die dünner ist als die Raumladungszone bei Null Volt zwischen dem Metall des Schottkykontakts, und dem Halbleiterkristall.
2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß an einem ersten Eingang (1) eine erste Schottkydiode (2) in Sperrichtung mit einem ersten Anschluß liegt, daß an einem zweiten Eingang (3) eine zweite Schottkydiode (4) in Sperrichtung mit einem ersten Anschluß liegt, daß der zweite Anschluß der ersten und zweiten Schottkydiode (2 bzw. 4) mit einem ersten Anschluß eines Widerstandes (5), mit einem Anschluß einer dritten Schottkydiode (6) und mit der Basis eines Bipolartransistors (7) verbunden sind, daß der zweite Anschluß des Widerstandes (5) auf einem Bezugspotential (Ucc) liegt, daß der zweite Anschluß der dritten Schottkydiode (6) einerseits mit einem Ausgang (8), andererseits mit dem Kollektor des Transistors (7) verbunden ist, und daß die erste und die zweite Schottkydiode (2 bzw. 4) gegenüber der dritten Schottkydiode (6) abweichend dotiert sind.
3. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß an einem E-ngang (13) eine erste Schottkydiode (24) in Sperrichtung mit einem ersten Anschluß liegt, daß der andere Anschluß der ersten Schottkydiode (24) sowohl über einen Widerstand (5) an dem Bezugspotential (Vcc) als auch über eine in Flußrichtung gepolte Schottkydiode (6) an den Kollektor des Bipolartransistors (7) geschaltet ist, daß außerdem dieser Anschluß der ersten Schottkydiode (24) unmittelbar an der Basis des Bipolartransistors liegt, daß ferner der Emitter des Bipolartransistors (7) an das Bezugspotential (Vcc) und sein Kollektor über einen Knoten (8) an eine Anzahl von in Sperrichtung gepolten Schottkydioden (25,26,27) gelegt ist und daß schließlich durch unterschiedliche Dotierung unter den Schottkykontakten die Schottkydiode (6) mit einer anderen Schwellspannung als die übrigen Schottkydioden des Logikgliedes versehen sind.
DE19752524579 1975-06-03 1975-06-03 Halbleiter-Logikglied Expired DE2524579C3 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE19752524579 DE2524579C3 (de) 1975-06-03 1975-06-03 Halbleiter-Logikglied
AT618375A AT336930B (de) 1975-06-03 1975-08-08 Integrierte schaltung
CH461076A CH610160A5 (en) 1975-06-03 1976-04-12 Logic element
GB1930676A GB1551276A (en) 1975-06-03 1976-05-11 Electrical circuit logic elements
IT2366676A IT1079512B (it) 1975-06-03 1976-05-26 Elemento logico specie porta bipolare per un circuito lsi
FR7616222A FR2313820A1 (fr) 1975-06-03 1976-05-28 Element logique
CA253,926A CA1060587A (en) 1975-06-03 1976-06-02 Electrical circuit logic elements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19752524579 DE2524579C3 (de) 1975-06-03 1975-06-03 Halbleiter-Logikglied

Publications (3)

Publication Number Publication Date
DE2524579A1 DE2524579A1 (de) 1976-12-23
DE2524579B2 DE2524579B2 (de) 1980-03-27
DE2524579C3 true DE2524579C3 (de) 1980-11-27

Family

ID=5948131

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752524579 Expired DE2524579C3 (de) 1975-06-03 1975-06-03 Halbleiter-Logikglied

Country Status (7)

Country Link
AT (1) AT336930B (de)
CA (1) CA1060587A (de)
CH (1) CH610160A5 (de)
DE (1) DE2524579C3 (de)
FR (1) FR2313820A1 (de)
GB (1) GB1551276A (de)
IT (1) IT1079512B (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4156246A (en) * 1977-05-25 1979-05-22 Bell Telephone Laboratories, Incorporated Combined ohmic and Schottky output transistors for logic circuit
US4347585A (en) * 1980-06-09 1982-08-31 International Business Machines Corporation Reproduce only storage matrix
US4415817A (en) * 1981-10-08 1983-11-15 Signetics Corporation Bipolar logic gate including circuitry to prevent turn-off and deep saturation of pull-down transistor
NL8300843A (nl) * 1983-03-09 1984-10-01 Philips Nv Geintegreerde logische schakeling.

Also Published As

Publication number Publication date
FR2313820B1 (de) 1982-09-03
FR2313820A1 (fr) 1976-12-31
CA1060587A (en) 1979-08-14
DE2524579B2 (de) 1980-03-27
IT1079512B (it) 1985-05-13
DE2524579A1 (de) 1976-12-23
AT336930B (de) 1977-06-10
GB1551276A (en) 1979-08-30
CH610160A5 (en) 1979-03-30
ATA618375A (de) 1976-09-15

Similar Documents

Publication Publication Date Title
DE2901727C2 (de)
DE2837028C2 (de)
DE2439875C2 (de) Halbleiterbauelement mit negativer Widerstandscharakteristik
DE2538326A1 (de) Halbleiteraufbau
DE2358471A1 (de) Stromaufhebungsschaltung
DE2739586C2 (de) Statischer Inverter mit Isolierschicht-Feldeffekttransistoren und Verfahren zur Herstellung
DE2558017A1 (de) Schaltungsanordnung zur durchfuehrung boolescher verknuepfungen digitaler signale
DE2655917A1 (de) Integrierte schaltung
DE4026121B4 (de) Leitfähigkeitsmodulations-MOSFET
DE2900539A1 (de) Logische schaltung
DE19932959B4 (de) Halbleitervorrichtung und diese verwendende Halbleiterschaltung
DE3235641C2 (de)
DE2657293C3 (de) Elektrische Schaltungsanordnung in Transistor-Transistor-Logikschaltung (TTL)
DE2524579C3 (de) Halbleiter-Logikglied
DE2531367C2 (de)
DE3409470C2 (de) Differentialverstärker mit bipolaren Transistoren in CMOS-Technik
DE2236897A1 (de) Verfahren zur herstellung von halbleiterbauteilen
DE1762435B2 (de) Hochverstaerkende integrierte verstarkerschaltung mit einem mos feldeffekttransistor
DE3604173A1 (de) Lateraltransistor
DE2630085C3 (de) CCD-Transversalfilter
EP0006119B1 (de) Integrierter Sperrschicht-Feldeffekt-Transistor und Verfahren zu dessen Herstellung
DE2835330A1 (de) Integrierter bipolarer halbleiterschaltkreis sowie verfahren zu seiner herstellung
DE2136509A1 (de) Halbleitervorrichtung
DE3002894B1 (de) Monolithisch integrierte Halbleiterschaltung mit Transistoren
DE2627922A1 (de) Halbleiterbauteil

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee