DE2558017A1 - Schaltungsanordnung zur durchfuehrung boolescher verknuepfungen digitaler signale - Google Patents

Schaltungsanordnung zur durchfuehrung boolescher verknuepfungen digitaler signale

Info

Publication number
DE2558017A1
DE2558017A1 DE19752558017 DE2558017A DE2558017A1 DE 2558017 A1 DE2558017 A1 DE 2558017A1 DE 19752558017 DE19752558017 DE 19752558017 DE 2558017 A DE2558017 A DE 2558017A DE 2558017 A1 DE2558017 A1 DE 2558017A1
Authority
DE
Germany
Prior art keywords
transistor
collector
base
circuit
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19752558017
Other languages
English (en)
Other versions
DE2558017C2 (de
Inventor
Robert C Martin
Benjamin J Sloan
Jun Scott M Weathersby
Earl C Wilson
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of DE2558017A1 publication Critical patent/DE2558017A1/de
Application granted granted Critical
Publication of DE2558017C2 publication Critical patent/DE2558017C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/088—Transistor-transistor logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
    • H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0825—Combination of vertical direct transistors of the same conductivity type having different characteristics,(e.g. Darlington transistors)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0826—Combination of vertical complementary transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/013—Modifications for accelerating switching in bipolar transistor circuits

Description

Die Erfindung bezieht sich auf eine digitale Schaltungsanordnung zur Durchführung Boolescher Verknüpfungen mit Transistorkopplung, wie sie allgemein unter der Bezeichnung TTL-Schaltungen (Schaltungen mit Transistor-Transistor-Logik) bekannt sind.
Herkömmliche TTL-Schaltungen machen von Mehremitter-Transistoren als Eingangsbauelemente Gebrauch; sie sind durch eine relativ hohe Stromaufnahme aus den Eingangsansteuerbauelementen gekennzeichnet. Beim Betrieb solcher Schaltungen werden typischerweise einzelne Transistoren in einen gesättigten Leitungszustand ausgesteuert, wodurch die Schaltgeschwindigkeit herabgesetzt wird, während die Übertragungsverzögerung solcher Schaltungen erhöht wird. Zur Verbesserung der Schaltgeschwindigkeit sind parallel zu den Basis-Kollektor-Ubergängen der Transistoren, die während des Betriebs normalerweise in die Sättigung übergehen, Schottky-Klemmdioden verwendet worden, damit das Eintreten der Sättigung verhindert wird» Zwar werden solche
Schw/Ba
609827/0 7 23
ORIGINAL INSPECTED
Schaltungen in großem Umfang angewendet, doch sind sie für Anwendungsfälle mit sehr hoher Schaltgeschwindigkeit nur begrenzt geeignet, bei denen sie relativ niederohmige Ausgangsschaltungen wie Signalübertragungsleitungen ansteuern müssen, die typischerweise einen Wellenwiderstand von 5o Ohm haben.
Nach der Erfindung enthält die Schaltungsanordnung mit Transistorkopplung wenigstens zwei erste Transistoren, die Eingangstransistoren bilden, einen zweiten Transistor, sowie einen dritten Transistor, der einen Ausgangstransistor bildet; jeder der ersten Transistoren ist hinsichtlich des Leitungstyps zu den zweiten und dritten Transistoren komplementär. -
Der Emitter jedes ersten Transistor ist mit Hilfe erster Schaltungseinrichtungen an die Basis des zweiten Transistors gekoppelt, damit der zweite Transistor abhängig von vorbestimmten Eingangssignalen, die an die Basisanschlüsse der Eingangstransistoren angelegt sind, zwischen dem leitenden und dem nichtleitenden Zustand umgeschaltet wird. Der Emitterkreis des zweiten Transistors ist an die Basis des dritten Transistors, der den Ausgangstransistor bildet, ■ so angeschlossen, daß im leitenden Zustand des zweiten Transistors auch der dritte Transistor leitet und einen ersten digitalen Signalwert an seinem Kollektor erzeugt. Der Kollektorkreis des dritten Transistors enthält eine Lasttransistorvorrichtung, deren Basiseingang an den Kollektorkreis des zweiten Transistors so angeschlossen ist, daß ein Umschalten des zweiten Transistors in den leitenden Zustand die Lasttransistorvorrichtung in den nichtleitenden Zustand vorspant, während das Umschalten des zweiten Transistors in den nichtleitenden Zustand die Lasttransistorvorrichtung in den leitenden Zustand vorspannt. Im leitenden Zustand erzeugt die Transistorlastvorrichtung einen zweiten
609827/0 7 23
digitalen Signalwert am Kollektor des dritten Transistors. An die Lasttransistorvorrichtung ist eine Vorrichtung mit einem PN-Übergang angeschlossen, damit der zweite digitale Signalwert auf einem vorbestimmten Wert festgeklemmt wird.
In einer bevorzugten Ausführungsform der Erfindung werden mehrere PNP-Eingangstransistoren verwendet, deren Emitter gemeinsam an die Basis eine? NPN-Emitterfolgerstufe angeschlossen sind, deren Ausgang mit der Basis eines Mehremi tter-NPN-Transistors verbunden ist. Ein Emitter des Mehremitter-NPN-Transistors ist an die Basis eines NPN-Ausgangstransistors angeschlossen, während ein zweiter Emitter mit dem Kollektor des Ausgangstransistors verbunden ist.Der Kollektorstrom des Mehremitter-Transistors wird somit zwischen den Kollektor und die Basis des Ausgangstransistors aufgeteilt, und er ist so bemessen, daß der Ausgangstransistor nur in einem nicht gesättigten Betriebszustand leiten kann. Wenn der Mehremitter-Transistor abhängig von vorgewählten Eingangssignalzustanden an den Basisanschlüssen der PNP-Eingangstransistoren in den leitenden Zustand umschaltet, leitet auch der Ausgangstransistor, und am Kollektor des Ausgangstransistors erscheint ein Signal mit dem Wert 11O", wobei der Pegel dieses Signalwerts "0" auf einem von den inneren Eigenschaften des Mehremitter-Transistors und des Ausgangstransistors festgelegten Wert festgeklemmt wird. Der Kollektorkreis des Mehremitter-Transistors ist auch mit dem Basiseingang eines NPN-Darlington-Transistorpaars verbunden, dessen Emitterausgang mit dem Kollektor des Ausgangstransistors verbunden ist.Abhängig von einem eigenen Satz von Eingangsbedingungen an den Basisanschlüssen der PNP-Eingangstransistoren wird der Mehremitter-Transistor nichtleitend, und das NPN-Darlington-Transistorpaar schaltet in den leitenden Zustand um, so daß am Kollektor des Ausgangs-
60982 7/07 2 3
transistors ein Signal mit dem Wert "1" erscheint. Der Signalpegel mit dem Wert "1" wird mit Hilfe einer Klemmdiodenschaltung mit PN-Übergang, die an den Basiseingang des Darlington-Transistorpaars angeschlossen ist, auf einem vorbestimmten Wert gehalten. Eine derartige Schaltung erzeugt genau definierte und festgeklemmte Ausgangssignale "O" und "1" sowie einen genau definierten Schwellenwert zwischen diesen Signalwerten, der eine verbesserte Temperaturstabilität ergibt. Das NPN-Darlington-Transistorpaar erzeugt am Kollektor des Ausgangstransistors im Zustand der Abgabe des Signals mit dem Wert "1" eine niedrige Ausgangsimpedanz, die die Fähigkeit, einen hohen Ansteuerstrom für niederohmige Schaltungen zu liefern, verbessert. Die Verwendung der Klemmschaltung mit PN-Diodenübergang am Basiseingang des Darlington-Transistorpaars verbessert auch die Schaltfeeschwindigkeit und erhöht die Temperaturstabilität der Schaltung.
Eine weitere Verbesserung der Schaltgeschwindigkeit.der gemäß der Erfindung aufgebauten Schaltungsanordnung wird dadurch erzielt, daß zur Bildung derlsolations-, Emitter- und Basiszonen der Transistoren die Technik der Ionenimplantation angewendet wird. Die Anwendung dieser Technik ermöglicht die Reduzierung der Transistorflächen (sowie eine damit verbundene Reduzierung der Störkapazität) im Vergleich zur Bildung der Isolations-, Emitter- und Basiszonen unter Anwendung herkömmlicher Diffusionsverfahren; ferner wird die Herstellung von Transistoren mit erhöhten Schaltgeschwindigkeiten ermöglicht.
Die Erfindung wird nun an Hand der Zeichnung beispielshalber erläutert. Es zeigen: .
Pig.1 ein Schaltbild einer einfachen NAND-Schaltung gemäß der Erfindung,
609827/0723
Fig.2 eine schematische Darstellung der Verfahrensschritte zur Herstellung einer integrierten Schaltung, die die Erfindung "beinhaltet,
Fig.3 eine Draufsicht auf eine Ausführung der Schaltung von Fig.1 in Form einer integrierten Schaltung und
Fig.4 schematische Schnitte längs der Linien A-A und B-B von Fig.3.
Die in den Figuren 1 und 3 dargestellte Schaltung enthält PNP-Eingangstransistoren Q1A und Q1B mit an Masse liegendem Kollektor, die jeweils eine Schottky-Klemmdiode Dt zwischen ihrer Basis und Masse aufweisen; die Basis jedes Transistors ist auch an eine Eingangsklemme IP angeschlossen. Die Emitter der Transistoren Q1A und Q1B sind mittels des Leiters 1 an einen gemeinsamen Lastwiderstand R1 angeschlossen, der mittels des Leiters 2 an den die positive Versorgungsspannung Vcc führenden Leiter angeschlossen ist. Die Emitter der Transistoren Q1A und Q1B sind über den Leiter 3 auch an die Basis eines NPN-Transistors Q2 angeschlossen, der als Emitterfolger geschaltet ist, wobei sein Emitter über den Leiter 4 mit einem Emitterlastwiderstand R2 verbunden ist. Der Kollektor des Transistors Q2 ist direkt an den Kollektorversorgungsleiter angeschlossen, an dem die Versorgungsspannung Vcc liegt. Der Emitter des Transistors Q2 ist über den Leiter auch an die Basis eines Phasenspalter-Mehremitter NPN-Transistors Q3 angeschlossen, der zwei Emitter enthält, die über Leiter 6 und 7 an die Basis bzw. an den Kollektor eines NPN-Ausgangstransistors Q4 angeschlossen sind; der Emitter dieses Ausgangstransistors ist mittels des Leiters an Masse gelegt. Die Basis des Transistors Q4 ist über den Leiter 9 und die Kontaktfläche P1 mittels der Widerstände R3 und R4 auch an die Basis bzw. an den Kollektor eines mit einer Schottky-Klemmdiode versehenen NPN-Transistors Q5
609827/0 7 23
verbundenftesasn Emitter mit Hilf e des Leiters 11 an Masse gelegt ist; dieser Transistor begrenzt die am Basis-Emitter-Übergang des Transistors Q5 entstehende Spannung. Der Schottkydiodenkontakt zwischen der Basis und dem Kollektor des Transistors Q5 ist bei SC1 angegeben.
Das Ausgangssignal der Schaltungsanordnung wird an der Klemme OP erhalten, die mit Hilfe des Leiters 12 am Kollektor des Transistors Q4 und mittels des Leiters 13 am Emitter des NPN-Transistors Q6 angeschlossen ist, der zusammen mit dem mit einer Schottky-Klemme versehenen NPN-Transistor Q7 eine Lastschaltung in Form eines Darlington-Transistorpaars für den Transistor Q4 bildet. Ein Widerstand R5 verbindet die Basis des Transistors Q6 (öen Emitter des Transistors Q7) mit Masse. Die Transistoren Q6 und Q7 haben eine gemeinsame Kollektorzone; sie sind mittels des Leiters 14 direkt an die Kollektorversorungsleitung angeschlossen,ander die Spannung Vcc liegt. Die Basis des Transistors Q6 ist mit Hilfe des Leiters 15 an den Emitter des Transistors Q7 angeschlossen, der einen Kontakt SC2 aufweist, der mit der Basis-Kollektor-Zone so in Kontakt steht, daß er eine Schottky-Klemme bildet.
Der Kollektor des Phasenspaltertransistors Q3 ist mit Hilfe des Leiters 16 an einen Widerstand R6 angeschlossen, der an die die Spannung Vc„ führende Versorgungsleitung und direkt an die Basis des Transistors Q7 angeschlossen ist. Außerdem ist der Kollektor des Transistors Q3 an eine Pegelklemmschaltung aus einem NPN-Transistor Q8 angeschlossen, zwischen dessen Kollektor-und Basiselektroden drei in Serie geschaltete Dioden D2 mit PN-Übergang einen Nebenschluß bilden, die in der gleichen Richtung wie der Basis-Emitter-Übergang des. Transistors Q8 gepolt sind. Die Basis des Transistors Q8 ist mit Hilfe des Leiters 17
609827/0723
an einen Widerstand R7 angeschlossen, der seinerseits mit Hilfe des Leiters 11 an Masse liegt. Der Kollektor des Transistors Q8 ist mittels des Leiters 18 an einen Widerstand R8 angeschlossen, der an die die Spannung Vcc führende Versorgungsleitung und über eine in der gleichen Richtung wie die Dioden D2 gepolte Diode D3 mit PN-Übergang an den Leiter 19 angeschlossen ist, der mit dem Kollektor des Transistors Q3 verbunden ist.
Die Emitter der Transistoren Q1A und Q1B sind mit der Anode einer der Strombegrenzung dienenden Schottky-Diode D4 verbunden, deren Katode am Kollektor des Transistors Q3 angeschlossen ist. Die Schottky-Sperrschicht wird van leitenden Anschlußbereich SC3 gebildet, der einen Sperrschichtkontakt mit der Kollektorzone des Transistors Q3 erzeugt.
In der Schaltung von Fig.3 wird eine Isolation mittels PN-Übergang angewendet; die voneinander isolierten Inseln liegen dabei innerhalb der von gestrichelten Linien umgebenen Bereiche A.
Über die Eingangsklemmen IP werden den Basisanschlüssen der PNP-Transistoren Q1A und Q1B digitale Eingangssignale zugeführt, und diese Transistoren bewirken nur eine geringe Belastung der ansteuernden Vorrichtungen, wenn sie eingeschaltet sind, was EingangsSignalen mit dem Wert HO" an ihren Basisanschlüssen entspricht. Da die Transistoren Q1A und Q1B eine Stromverstärkung aufweisen, wird der größte Teil des Eingangsstroms nach Masse abgeleitet, und der von ihren Basisanschlüssen abgeführte Strom wird auf ein Minimum verringert. Wenn beide Transistoren Q1A und Q1B gesperrt sind, was EingangsSignalen mit dem Wert "1" an den Basisanschlüssen dieser Transistoren entspricht, wird der Emitterfolger-
609827/0723
transistor Q2 in den leitenden Zustand geschaltet, der auch den Phasenspaltertransistor Q3 in den leitenden Zustand versetzt, so daß dem Transistor Q4 ein Basisansteuerstrom zugeführt wird, der diesen ebenfalls in den leitenden Zustand versetzt. Die Verbindung der Emitter der Transistoren Q3 mit der Basis bzw.mit dem Kollektor des Transistors Q4 dient dazu, den Transistor Q4 zu hindern, in einem gesättigten Zustand zu leiten, da für den Fall, daß der Transistor die Tendenz zum Übergang in die Sättigung haben sollte,, der vom Emitter des an ihn angeschlossenen Transistors Q3 gelieferte erhöhteKollektorstrom zu einer erniedrigten Stromzufuhr zur Basis des Transistors Q4 vom anderen Emitter des Transistors Q3 führt, so daß die Sättigung vermieden wird. Zum Schalten des Transistors Q4 in den leitenden Zustand ist ein starker Basisansteuerstrom erforderlich; der Transistor A3 wird von der Schottky-Diode p4 daran gehindert, im Sättigungszustand zaJLeiten, wobei diese Schottky-Diode bei Annäherung des Kollektorstroms des Transistors Q3 an die Sättigung auf Grund des Spannungsabfalls am Widerstand R6 in den leitenden Zustand vorgespannt wird. Der leitende Zustand der Schottky-Diode d4 erniedrigt den Basisansteuerstrom des Transistors Q3, der vom Emitterfolgertransistor Q2 geliefert wird, so daß die Sättigung des Transistors Q3 verhindert wird.
Der Kollektorstrom des Transistors Q3 ist so ausgelegt, daß in dessen leitendem Zustand durch die Diode D3 kein Strom fließt, während die Basisvorspannung des Transistors Q7 nicht ausreicht, das Darlington-Transistorpaar Q6, Q7 in den leitenden Zustand zu schalten.
Unter den oben beschriebenen Bedingungen, also bei abgeschalteten Transistoren Q1A und Q1B (mit Eingangssignalwerten "1"), wird der Transistor Q4 eingeschaltet, wobei der Signalwert an der Ausgangsklemme OP auf dem einem Ausgangssignal mit dem Wert "0" entsprechenden VBE-Pegel
609827/0723
des Transistors Q4 (VßEQ4 + VßE1Q3 - V35203) festgeklemmt wird.
Wenn an einem oder an beiden Eingangstransistoren Q1A und Q1B ein Eingangssignal mit dem Wert "O" anliegt, befinden sich die Transistoren Q2, Q3 und Q4 im nichtleitenden Zustand. Es fließt ein Strom durch den Widerstand R6, die Dioden D3 und D2 und den Widerstand R7, der den Transistor Q8 im leitenden Zustand hält und die Basisspannung des Transistors Q7 auf einen Wert festlegt, der 5xVBE ( auf Grund der Spannungen VBE des Transistors Q8» der Dioden D2 und D3 ) festlegt, so daß das Darlington-Transistorpaar Q6, Q7 leitet und die Erzeugung eines Signals mit dem Wert "1" an der Ausgangsklemme OP bewirkt. Auf Grund der Basis-Emitter-Spannungsabfälle YgJ, der Transistoren Q6 und Q7 wird der Pegel des Ausgangssignals mit dem Wert "1" auf 3xVryg festgeklemmt. Der Widerstand R8 ist direkt mit dem Kollektor des Transistors Q8 verbunden, so daß ein kleiner Teil des durch den Widerstand R8 fliessenden Stroms die Kollektorkapazität des Transistors Q8 geladen hält, so daß vermieden wird,daß sich diese Kapazität jedesmal auflädt und entlädt, wenn sich die Diodenklemmschaltung zwischen den aktiven und inaktiven Zuständen lädt. Dieser Ladevorgang wird mit Hilfe derDioden D2 ermöglicht, die auch das Auftreten einer Durchlaßvorspannung des Basis-Kollektor-Übergangs des Transistors Q8 verhindern, so daß der Transistor Q8 nicht unter Sättigungsbedingungen leitet.
Das Darlington-Transistorpaar Q6, Q7 kann einen hohen Strom zum Aufladen der Lastkapazität und hohe Lastströme liefern. Wenn sich die Schaltungsanordnung in dem Zustand befindet, in dem am Ausgang ein Signal mit dem Wert "1" abgegeben wird, bildet das Transistorpaar Q6, Q7 an der Ausgangsklemme OP eine niedrige. Außgangsimpedanz, die die Fähigkeit weiter erhöht, eineathohen Ansteuerstrom für
S 0 S 6 2 " ,- 0 7 2 3
niederohmige Schaltungen, beispielsweise eine Standard-Übertragungsleitung mit einem Wellenwiderstand von 50 Ohm zu liefern. D^e Schaltgeschwindigkeit vom Ausgangssignalwert "0" zum Ausgangssignalwert "1" wird ebenfalls erhöht, da die Kollektoren des Transistorpaars Q7, Q8 direkt an die Versorgungsspannung Vcc angelegt sind und da die Basis des Transistors Q7 über den Widerstand R6 angesteuert wird, so daß eine Durchlaßvorspannung der Basis-Kollektor-Übergänge der Transistoren Q6 und Q7 vermieden wird, was zur Folge hat, daß ein Leiten unter Sättigungsbedingungen nicht erfolgen kann. Die Schottky-Basis-Kollektor-Klemme des Transistors Q7 ergibt einen zusätzlichen Schutz gegen Sättigung unter hohen Ansteuerbindungen. Da der obere digitale Signalwert auf 3XVg1, und der untere digitale Signalwert auf 1xVBE festgeklemmt sind, wird ein voller digitaler Signalwerthub von 2xVBE erzielt, der um einen Schaltungsschwellenwert von 2xVBE Volt zentriert ist. Unter typischen Betriebsbedingungen der Schaltungsanordnung betragen die Spannung VßE und die Vorwärtsspannungsabfalle der Diodenübergänge ungefähr 0,8 Volt.Die Verwendung der Klemmung mittels Dioden mit PN-Übergang verbessert nicht nur die Geschwindigkeit, sondern bewirkt auch eine beträchtliche Reduzierung des Signalleitungsrauschens, das sich aus der Ladung und Entladung der Signalleitungskapazität ergibt; ferner wird dadurch auch die Temperaturstabilität der Schaltungsanordnung verbessert.
Die im Zusammenhang mit Fig.1 beschriebene Schaltungsanordnung wird vorteilhafterweise unter Verwendung von Ionenimplantationsverfahren hergestellt, die eine 20 bis 30%ige Reduzierung der Transistorflächen (mit einer entsprechenden Reduzierung der Störkapazitäten) im Vergleich zur Herstellung unter Anwendung herkömmlicher Verfahren mit diffundierten Übergängen ermöglichen. Außerdem können unter Anwendung eines Ionenimplantationsverfahrens Transistoren mit flächer Basis, (beispielsweise 3000 Ä ) und Emitterzonen hergestellt werden,
60 9827/0 7 23 '
was Transistoren mit sehr hohem V^-Parametern (beispielsweise im Nennbereich zwischen 1800 bis 2000 MHz) mit einer damit verbundenen Zunahme der Schaltgeschwindigkeit und der Schaltungsstabilität ergibt.
Ein geeignetes Ionenimplantationsverfahren zur Herstellung einer Schaltungsanordnung, wie sie imZusammemhang mit Fig.1 beschrieben wurde, ist in der USA-Patentanmeldung SN 485 vom 2.JuIi 1974 beschrieben. Kurze Einzelheiten der Herstellung der Schaltung vonFig.1 werden anschließend unter Bezugnahme auf Fig.2 angegeben.
Bei einem p-leitenden Substrat 100 wird in eine Oberfläche ein n-Dotierungsmittel diffundiert, damit eine stark dotierte (n+)-leitende Zone 102 entsteht. Anschließend wird eine dünne η-leitende epitaktische schicht 104 auf der Oberfläche des Substrats 100 aufgebracht, damit die Zone 102 bedeckt wird; zweckmässigerweise hat die epitaktische Schicht 104 eine Dicke von etwa 1,2 um.
Wie Fig.2b zeigt, wird auf der epitaktischen Schicht 104 eine Schicht 106 aus Siliziumoxid durch thermisches Aufwachsen angebracht, und über dieser Siliziumoxidschicht I06 wird eine Schicht 108 aus einem Photoresist, beispielsweise aus dem von der Firma KODAK unter der Bezeichnung MICO-ÜESIST 747 verkauften Photoresist, aufgebracht. Die Photoresistschicht 1OE wird dann mit einem Muster versehen, und darunterliegende Bereiche der Siliziumoxidschicht I06 werden in der üblichen Weise geätzt, damit eine ringförmige Isolationsöffnung 110, eine Basiszonenöffnung 112 und eine Kollektorkontaktöffnung 114 durch die zwei Schichten I06 und 108 erzeugt werden, wie in Fig.2c dargestellt ist. Dies ermöglicht in einfacher Weise, daß die Öffnungn 110, 112 und 114 exakt aufeinander ausgerichtet sind. Es wird dann eine weitere Photoresistschicht
609827/0723
aufgebracht und mit einem Muster versehen, damit die Isolationsöffnung 110 freigelegt wird, während die Basiszonenöffnung 112 und die Kollektorkontaktöffnung 114 von Photoresisfbereichen 116 überzogen bleiben. Die Anordnung wird dann einer Implantation mit Borionen ausgesetzt, damit eine p-leitende Isolationszone 118 erzeugt wird, die sich durch die gesamte Dicke der epitaktischen Schicht erstreckt, wobei die Photoresistschichten 108 und 116 und die Siliziumoxidschicht 106 als Implantationssperren wirken. Die sich dabei ergebende Struktur ist in Fig.2d dargestellt.
Die Photoresistschichten 108 und 116 werden nun in der üblichen Weise entfernt, und zum Bedecken der Öffnungen 110, 112 und 114 wird durch thermisches Aufwachsen ein Oxid erzeugt; diese?thermische Oxidaufwachsvorgang dient auch dazu, die Isolationszone 118 zu tempern. Es wird nun eine weitere Photoresistschicht aufgebracht und mit einem Muster versehen, so daß nur die Kollektorkontaktöffnung durch eine Photoresistzone 122 geschützt ist. Anschliessend werden Borionen durch die dünnen Oxidbereiche in den Öffnungen 110 und 112 implantiert, damit die p-leitende Basiszone 124 erzeugt wird und damit der Oberflächendotierungsgrad der Isolationszone 118 erhöht wird. Die sich ergebende Struktur ist in Fig.2f dargestellt. Die Photoresistzone 122 wird nun unter Anwendung herkömmlicher Verfahren entfernt. In der dünnen Oxidschicht 120 über der Basiszone 124 wird nun eine Emitteröffnung gebildet, während auch die dünne Oxidschicht 120 in der Kollektorkontaktöffnung entfernt wird, und die sich dadurch ergebende Struktur wird einer Implantation mit Arsenionen ausgesetzt, damit eine Emitterzone 126 vom (n+)-Leitungstyp und eine Kollektorkontaktzone 128 vom (n+)-Leitungstyp erzeugt werden, wie in Fig.2g dargestellt ist. Über der gesamten Struktur wird nun gemäß Fig.1h eineSiliziumoxidschicht 130 durch Abscheiden aus mit Phosphor dotiertem „Chemischem Dampf .gebildet,
609827/0723
und die gesamte Struktur wird bei einer Temperatur von etwa 900 bis 1OOO°C getempert.
Bei den oben beschriebenen Verfahrensschritten kann anstelle der erwähnten Photoresistmaterialien auch für Elektronen- . Strahlen empfindliche Resistmaterialien, beispielsweise Polymethylmethacrylat verwendet werden, und das Anbringen der Mister kann durch selektives Aufprallen eines Elektronenstrahls auf dem Resist durchgeführt werden.
Die oben beschriebenen Verfahrensschritte beziehen sich speziell auf die Herstellung eines NPN-Transistors, doch ist zu erkennen, daß die in der Schaltung enthaltenen Widerstände in einfacher Weise während der Basisimplantation durch entsprechende dünne Oxidzonen ähnlich den Zonen 120, gebildet werden können, die in Öffnungen der Siliziumdioxidschicht 106 gebildet sind um Abmessungen aufweisen, die denen der in Fig.3 dargestellten Widerstandszonen entsprechen. In gleicherweise können auch Dioden entsprechend den Dioden D2 und D3 mit PN-Übergang gemäß Fig. 3 durch Herstellen von Transistorstrukturen in der oben beschriebenen Weise mit einem Kurzschließen des Basis-Emitter-Übergangs oder des Basis-Kollektor-Übergangs und Verwendung des verbleibenden Übergangs als die Diode gebildet werden. In Fig.3 sind die Basis-Kollektor-Übergänge zur Bildung der Dioden D2, D3 kurzgeschlossen. Zur Bildung der Basis-Kollektor-Schottky-Dioden der Transistoren Q5 und Q7 ist der Basiskontakt so ausgeführt,daß er sich über den Basis-Kollektor-Übergang erstreckt und einen ohmschen Kontakt mit der Basis sowie einen gleichrichtenden Sperrschichtkontakt mit der Kollektorzone bildet. Die Schottky-Diode D1 wird unter Verwendung von Bereichen der epitaktischen Schicht 104 innerhalb isolierter Inseln hergestellt, die gemäß der obigen Beschreibung erzeugt wurden. Kontakt öffnungen für diese epitaktischen Zonen werden gleichzeitig mit den Kollektorkontaktöffnungen 114 erzeugt,
609827/0723
wobei zwei off mangen für jede Schottky-Diodenzone verwendet werden und eine (n+)-Zone durch eine erste der Öffnungen in der gleichen Weise und gleichzeitig mit der Bildung der Kollektorkontaktzone 128 erzeugt wird· Während des nachfolgenden Metallisierungsvorgangs bilden die Kontakte zu diesen (n+)-Zonen ohmsche Kontakte,während die Kontakte durch die zweiten Öffnungen direkt mit den epitaktischen Zonen gleichrichtende Sperrschichtkontakte bilden, die die jeweiligen Schottky-Dioden erzeugen. Die Schottky-Diode D4 wird mit Hilfe des Kontaktbereichs S3 erzeugt, der einen gleichrichtenden Sperrschichtkontakt mit dem Kollektor des Transistors Q3 bildet und eine ohmsche
Verbindung mit dem Emitter des Transistors Q1 aufweist.
Fig.4a zeigt den Aufbau der PN-Transistören Q1A und Q1B von Fig.3· Diese Transistoren haben eine gemeinsame
Kollektorzone, die vom Halbleitersubstrat 100 gebildet wird ; die in der η-leitenden epitaktischen Schicht
gebildeten Basiszonen 132 der Transistoren sind dabei
von einer (p+)-Z<>ne132 umgeben, die sich durch die
epitaktische Schicht zum Substrat erstreckt und die
gleichzeitig mit den (p+)-Isolationszonen gebildet wurde, wie in Fig.2 beschrieben wurde. Die p-leitende Emitterzone 136 und die (n+)-Basiskontaktzone 138 werden gleichzeitig mit der p-leitenden Basiszone bzw. mit der
(n-t-)-Kollektorkontaktzone der NPN-Transistören erzeugt, wie im Zusammenhang mit Fig.2 beschrieben wurde.
Fig.4b zeigt die Struktur des Transistors Q5 und seiner zugehörigen Basis-Kollektor-Schottky-Klemmdiode mit den WiderständenEg und R4 von Fig.3. Der Transistor ist ein NPN-Transistor, der so hergestellt ist, wie oben im
Zusammenhang mit Fig.3 beschrieben wurde, und der eine
Emitterzone I4o,eine Basiszone 142 und eine Kollektorzone 144 aufweist.
609827/0 72 3
Gleichzeitig mit der Basiszone 142 wird eine längliche p-leitende Zone gebildet, die mittels eines Abschnitts 146 der η-leitenden Kollektorzone 144 von der Basiszone getrennt ist. Abschnitte 148 und 150 der länglichen p-Zone bilden die Widerstände R3 bzw. R4, wobei die Verbindung zwischen dem Widerstand R4 und der Kollektorzone 144 mit Hilfe eines (n+)-Kollektorkontaktbereichs 152 und des Kontaktbereichs P1 gebildet ist. .
Die Basis-Kollektor-Schottky-Diodenklemme wird von dem Metallkontaktbereich SC1 gebildet, die einen gleichrichtenden Sperrschichtkontakt mit dem Kollektorzonenabschnitt 146 und einen ohmschen Kontakt mit der Basiszone 142 erzeugt.
Das Aufbringen der geeigneten Metallkontakte und Metallverbindungen zwischen den verschiedenen Schaltungselementen (beispielsweise Aluminium oder eine Zusammensetzung aus Platin, Titan- Wolfram und Aluminium)erzeugt auch die Sperr Schichtkontakte für die Schottky-Dioden, wie oben beschrieben wurde, so daß sich die in Fig.1 dargestellte Schaltungsanordnung ergibt. Die Herstellung dieser Metallkontakte und Metallverbindungen kann unter Anwendung herkömmlicher Verfahren zur Metallaufbringung und Musterbildung erfolgen.
Es ist somit zu erkennen, daß eine gemäß den obigen Ausführungen hergestellte digigale Schaltungsanordnung Vorteile hinsichtlich genau definierter oberer und unterer digitaler Ausgangssignalwerte und hinsichtlich einer genau definierten Schwelle zwischen diesen Signalwerten ergibt, was für eine ausgezeichnete Temperaturstabilität sorgt. Außerdem kann diese Schaltungsanordnung einen hohen Ansteuerstrom in eine niederohmige Last bei einer relativ niedrigen Spannung (in de? beschriebenen Schaltungsanordnung bei 2,4 Volt) einspeisen, was die Schaltungsanordnung besonders für Anwendungsfälle geeignet macht,bei denen eine Übertragungs-
609827/0723
- 10 -
leitung mit einem Wellenwiderstand von 50 Ohm gespeist werden soll. Unter Anwendung der hier beschriebenen Verfahren können in einfacher und zuverlässiger Weise digitale Schaltungsanordnungen mit Übertragungsverzögerungen von bis zu 2ns und mit einer typischen Verlustleistung von bis zu 25 mW pro Verknüpfungselement hergestellt werden. Eine leichte Belastung der Eingangsansteuerelemente für die Schaltungsanordnung wird durch Verwendung einzelner Eingangstransistoren anstelle der sonst in TTL-Schaltungen üblicherweise verwendeten Mehremitter-Eingangstransistoren gewährleistet.
609827/0723

Claims (24)

  1. - 17 -
    Patentansprüche
    (1 J Schaltungsanordnung zur Durchführung Boolescher Verknüp-* fungen digitaler Signale mit zwei Eingangstransistoren bildenden ersten Transistoren, einem zweiten Transistor, der ein Mehremitter-Transistor ist und einem dritten Transistor, der einen Ausgangstransistor bildet, dadurch gekennzeichnet, daß die ersten Transistoren hinsichlich ihres Leitungstyps zu den zweiten und dritten Transistoren komplementär sind, daß die ersten und zweiten Emitter des zweiten Transistors mit Hilfe von Schaltungseinrichtungen am Kollektor bzw. an der Basis des dritten Transistors angeschlossen sind, daß am Kollektor des dritten Transistors x eine Lasttransistorschaltung angeschlossen ist, daß eine Schaltungseinrichtung zum Verbinden des Kollektors des zweiten Transistors mit der Lasttransistorsschaltung vorgesehen ist, und daß die Emitter der ersten Transistoren über Schaltungseinrichtungen mit der Basis des zweiten Transistors derart verbunden sind, daß im abgeschalteten Zustand jedes der ersten Transistoren die zweiten und dritten Transistoren so eingeschaltet sind, daß am Kollektor des dritten Transistors ein erster digitaler Signalwert erzeugt wird, während dann, wenn sich einer der ersten Transistoren im leitenden Zustand befindet, die zweiten und dritten Transistoren gesperrt sind und die Lasttransistorschaltung leitend wird, damit am Kollektor des dritten Transistors ein zweiter digitaler Signalwert erzeugt wird.
  2. 2. Anordnung nach Anspruch 1, gekennzeichnet durch eine in einer Richtung leitende Vorrichtung, die zum Verhindern der Sättigung des zweiten Transistors in dessen leitendem Zustand den Emitter des ersten Transistors mit dem Kollektor des zweiten Transistors verbindet.
    6 0 S S 2 7 /■ 0 7 2 3
  3. 3. Anordnung nach Anspruch 1, gekennzeichnet durch eine Emitterfolgerstufe, die die Emitter der ersten Transistoren mit der Basis des zweiten Transistors verbindet.
  4. 4. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Lasttransistorschaltung aus einer Transistor stufe mit einem Darlington-Transistorpaar besteht, deren Basiseingang am Kollektor des zweiten Transistors angeschlossen ist, wobei die Kollektoren des Darlington-Transistorpaars direkt an eine Gleichspannungsversorgungsleitung der Schaltungsanordnung angeschlossen sind.
  5. 5. Anordnung nach Anspruch 4, dadurch gekennzeichnet, daß an den Basiseingang des Darlington-Transistorpaars eine Klemmdiodenschaltung mit PN-Übergang angeschlossen ist, die den digitalen Signalwert am Kollektor des dritten Transistors festlegt, wenn sich das Darlington-Transistorpaar im leitenden Zustand befindet.
  6. 6. Digitale Schaltungsanordnung, dadurch gekennzeichnet, daß wenigstens zwei P3FP-Eingangstransistoren vorgesehen sind, deren Emitter jeweils an den Eingang einer NPN-Emitterfolgerstufe angeschlossen sind, daß der Ausgang dieser Emitterfolgerstufe an die Basis eines Mehremitter-NPN-Transistors angeschlossen ist, dessen erster Emitter an die Basis eines NPN-Ausgangstransistors angeschlossen ist und dessen zweiter Emitter an den Kollektor dieses Ausgangstransistors angeschlossen ist, so daß der Ausgangstransistor nur in einem nicht gesättigten Zustand leiten kann, und daß der Kollektor des Mehremitter-Transistors an den Basiseingang eines Dsrlington-NPN-Transistorpaars angeschlossen ist, das einen an den Kollektor des Ausgags transistors angeschlossenen Emitterausgang aufweist, so daß im leitenden Zustand der Eingangstransistoren der Mehremitter-
    609827/0723
    transüor leitet und den Ausgangstransistor in einen nicht gesättigten leitenden Zustand aussteuert, der am Kollektor des Ausgangstransistors zu einem digitalen Signal mit dem Wert "O" führt,während dann,wenn sich wenigstens einer der Eingangstransistoren im nichtleitenden Zustand befindet, der Mehr.emitter-Transistor nichtleitend ist und das Darlington-Transistorpaar leitet, damit am Kollektor des Ausgangstransistors ein digitales Ausgangssignal mit dem Wert "1n erzeugt wird.
  7. 7. Anordnung nach Anspruch 6, gekennzeichnet durch eine Schaltung zum Festlegen des Signalpegels, die am Basiseingang des Darlington-Transistorpaars zur Festlegung des Pegels des Ausgangssignals mit dem Wert "1" angeschlossen ist.
  8. 8. Anordnung nach Anspruch 7» dadurch gekennzeichnet, daß die Schaltung zum Festlegen des Signalpegels einen NPN-Transistor enthält, bei dem zwischen die Basis und demKollektor mehrere Dioden mit PN- bergang mit der gleichen Polung wie der Basis-Emitter-Übergang des Transistors eingefügt sind, und daß eine Vorrichtung vorgesehen ist, die den Kollektor dieses Transistors derart mit dem Basiseingang des Darlington-Transistorpaars verbindet, daß die Dioden und der Transistor in den leitenden Zustand übergehen, wenn der Mehremitter-Transistor nichtleitend ist.
  9. 9. Anordnung nach Anspruch 6, dadurch gekennzeichnet, daß zwischen die Emitter der Eingangstransistoren und den Kollektor des Mehremitter-Transistors eine Schottky-Diode eingefügt ist, die verhindert, daß der Mehremitter-Transistor in einem Sättigungszustand leitet.
    609827/0 7 23
  10. 10. Anordnung nach Anspruch 6, dadurch gekennzeichnet, daß das Darlington-Transistorpaar eine Schottky-Klemmdiode enthält, die parallel zum Basis-Kollektor-Übergang des Transistors geschaltet ist, der den Basiseingang für das Darlington-Transistorpaär bildet.
  11. 11. Digitale Schaltungsanordnung mit einem Transistor, an deseen Kollektor digitale Ausgangssignale erzeugt werden, gekennzeichnet durch erste und zweite Diodenvorrichtungen mit PN-Übergang, die elektrisch miteinander verbunden sind und einen elektrisch gemeinsamen Pol aufweisen, eine Verbindungsvorrichtung, die den Kollektor des Transistors elektrisch mit dem anderen Pol der ersten Diodenvorrichtung verbindet, eine Verbindungsvorrichtung, die die Basis des Transistors mit dem anderen Pol der zweiten Diodenvorrichtung verbindet, und eine an den gemeinsamen Pol der ersten und zweiten Diodenvorrichtungeri angeschlossene elektrische Schaltungsvorrichtung, die den Diodenvorrichtungen Strom derart zuführt, daß der Transistor in einem nicht gesättigten Zustand leitet und daß am Kollektor des Transistors abhängig von diesem Strom ein vorbestimmter digitaler Signalwert aufrecht erhalten wird.
  12. 12. Anordnung nach Anspruch 11, dadurch gekennzeichnet, daß die ersten und zweiten Diodenvorrichtungen von den Basis-Emitter-Dioden eines Mehremitter-Transistors gebildet sind und daß die . Schaltungsvorrichtung zum Zuführen von Strom zu den Diodenvorrichtungen vom Kollektorkreis des Mehremitter-Transistors gebildet ist.
  13. 13· Anordnung nach Anspruch 12, gekennzeichnet durch eine an den Kollektor des Ausgangstransistors angeschlossene Lasttransistorschaltung und eine Verbindungsvorrichtung zum Verbinden des Kollektors des Mehremitter-Transistors mit der Lasttransistorschaltung in einer solchen Weise, daß die Lasttransistorschaltung nur dann leitet, wenn der Mehremitter-Transistor nichtleitend ist.
    609827/0723-
  14. 14. Digitale Schaltungsanordnung mit Transistorkopplung mitmehreren ersten Transistoren, die Eingangstransistoren bilden, einen zweiten Transistor, der ein Mehremitter-Transistor ist, und einem dritten Transistor, der einen Ausgangstransistor bildet, dadurch gekennzeichnet, daß die ersten Transistoren hinsichtlich ihres Leitungstyps zu den zweiten und dritten Transistorenkomplementär sind, daß eine Verbindungsvorrichtung zum Verbinden der ersten und zweiten Emitter des zweiten Transistors mit dem Kollektor bzw. mit der Basis des dritten Transistors vorgesehen ist, daß im Kollektorkreis des dritten Transistors eine Stufe mit einem Darlington-Transistorpaar eingefügt ist, daß eine Leitervorrichtung den Kollektor des zweiten Transistors mit dem Basiseingang des Darlington-Transistorspaars verbindet, daß eine nichtinvertierende Transistorvorrichtung den Emitter des ersten Transistors mit der Basis des zweiten Transistors derart verbindet, daß die zweiten und dritten Transistoren im abgeschalteten Zustand des ersten Transistors eingeschaltet sind, damit am Kollektor des dritten Transistors ein erster digitaler Signalwert erzeugt wird, wobei dieser erste digitale Signalwert auf dem Spannungswert Vg-n, des dritten Transistors festgeklemmt ist, während im leitenden Zustand des ersten Transistors die zweiten und dritten Transistoren gesperrt werden und das Darlington-Transistorpaar leitend wird, damit am Kollektor des dritten Transistors ein zweiter digitaler Signalwert erzeugt wird,und daß an den Basiseingang des Darlington-Transistorpaars η in Serie liegende PN-Diodenübergänge angeschlossen sind, die entgegengesetzt wie der Basis-Emitter-Übergang der Transistoren des Darlington-Transistorpaars gepolt sind, so daß derzweite digitale Signalwert auf einem Wert festgeklemmt wird, der gleich Volt ist.
    6 09827/0 7 23
  15. 15. Anordnung nach Anspruch 14, dadurch gekennzeichnet, daß gilt: η = 5.
  16. 16. Anordnung nach Anspruch 15, dadurch gekennzeichnet, daß d,ie fünf PN-Diodenübergänge vom Basis-Emitter-Ubergang eines vierten Transistors, von drei PN-Diodenübergängen in Serie zwischen der Basis und dem Kollektor des vierten Transistors und vom PN-Diodenübergang zwischen dem Kollektor des vierten Transistors und dem Basiseingang des Darlington-Transistorpaars gebildet werden.
  17. 17. Anordnung nach Anspruch 14, dadurch gekennzeichnet, daß die Transistoren Siliziumtransistoren sind, und daß die Diodenübergänge Siliziumdiodenübergänge sind.
  18. 18. Anordnung nach Anspruch 14, dadurch gekennzeichnet, daß die nichtinvertierende Transistorvorrichtung eine Emitterfolger-Transistorstufe ist.
  19. 19. Anordnung nach Anspruch 14, gekennzeichnet durch eine Antisättigungsvorrichtung, die an den zweiten und den dritten Transistor angeschlossen ist und ein Leiten dieses Transistors in einem gesättigten Zustand verhindert.
  20. 20. Anordnung nach Anspruch 14, dadurch gekennzeichnet, daß sie als monolithisch integrierte Schaltung hergestellt, ist.
  21. 21. Anordnung nach Anspruch 14, dadurch gekennzeichnet, daß die Basis- und Emitterzonen der jeweiligen Transistoren aus durch Ionenimplantation hergestellten Bereichen in einem gemeinsamen Siliziumsubstrat bestehen, und daß die Transistoren in Halbleiterinseln angebracht sind, die mit Hilfe von durch Ionenimplantantion erzeugten Isolationszonen gebildet sind.
    609827/0723
  22. 22. Digitale Schaltungsanordnung mit wenigstens zwei ersten Transistoren, die Eingangstransistoren bilden, einem zweiten Transistor und einem dritten Transistor, der einen Ausgangstransistör bildet, dadurch gekennzeichnet, daß die ersten Transistoren einen Leitungstyp aufweisen, der zum Leitungstyp der zweiten und dritten Transistoren komplementär ist, daß eine erste Schaltungsvorrichtung den Emitter jedes ers Transistors mit der Basis des zweiten Transistors zum Umschalten dieses zweiten Transistors zwischen dem leitenden und dem nichtleitenden Zustand abhängig von Eingangssignalbedingungen an den Basisanschlüssen eines oder jedes Eingangstransistors verbindet, daß eine Schaltungsvorrichtung den Emitterkreis des zweiten Transistors mit der Basis des dritten Transistors derart verbindet, daß im leitenden Zustand des zweiten Transistors der dritte Transistor leitet und an seinem Kollektor ein erstes digitales Signal erzeugt, daß der dritte Transistor einen Kollektorkreis mit einer Lasttransistorschaltung aufweist, die einen an den Kollektorkreis des zweiten Transistors angeschlossenen Eingang enthält,se daß das Umschalten des zweiten Transistors in den leitenden Zustand die Lasttransistorschaltung in den nichtleitenden Zustand vorspannt, während eine Umschaltung des zweiten Transistors in den nichtleitenden Zustand die Lasttransistorschaltung in den leitenden Zustand vorspannt, damit am Kollektor des dritten Transistors ein zweites digitales Signal erzeugt wird, und daß an die Lasttransistorschaltung eine Schaltungsvorrichtung mit PN-Diodenübergang angeschlossen ist, die das zweite digitale Signal auf einem vorbestimmten Wert festklemmt.
  23. 23. Anordnung nach Anspruch 22, dadurch gekennzeichnet, daß der zweite Transistor ein Mehremitter-Transistor mit ersten und zweiten Emittern ist, die direkt an den Kollektor bzw. an die Basis des dritten Transistors angeschlossen sind, damit
    609827/0 7 23
    verhindert wird, daß der Ausgangstransistor in einem Sättigungszustand leitet.
  24. 24. Anordnung nach Anspruch 22, dadurch gekennzeichnet, daß die Lasttransistorschaltung eine Stufe mit einem Darlington-Transistorpaar mit einem Basiseingang enthält und daß die Schaltungsvorrichtung mit PN-Diodenübergang mehrere PN-Diodenubergänge enthält, die in Serie zu dem Basiseingang geschaltet sind, und daß eine Schaltungsvorrichtung vorgesehen ist, die die Kollektoren des Darlington-Transistorpaars direkt mit einer Gleichspannungsversorgungsleitung verbindet.
    609827/0 7 23
DE2558017A 1974-12-23 1975-12-22 Schaltungsanordnung zur Durchführung Boolescher Verknüpfungen digitaler Signale Expired DE2558017C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/535,405 US3999080A (en) 1974-12-23 1974-12-23 Transistor coupled logic circuit

Publications (2)

Publication Number Publication Date
DE2558017A1 true DE2558017A1 (de) 1976-07-01
DE2558017C2 DE2558017C2 (de) 1985-02-14

Family

ID=24134040

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2558017A Expired DE2558017C2 (de) 1974-12-23 1975-12-22 Schaltungsanordnung zur Durchführung Boolescher Verknüpfungen digitaler Signale

Country Status (5)

Country Link
US (1) US3999080A (de)
JP (1) JPS51108564A (de)
DE (1) DE2558017C2 (de)
FR (1) FR2296312A1 (de)
GB (1) GB1525499A (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4159915A (en) * 1977-10-25 1979-07-03 International Business Machines Corporation Method for fabrication vertical NPN and PNP structures utilizing ion-implantation
JPS567464A (en) * 1979-06-29 1981-01-26 Hitachi Ltd Semiconductor integrated circuit device
US4339676A (en) * 1979-08-13 1982-07-13 Texas Instruments Incorporated Logic circuit having a selectable output mode
US4330723A (en) * 1979-08-13 1982-05-18 Fairchild Camera And Instrument Corporation Transistor logic output device for diversion of Miller current
US4339675A (en) * 1979-08-13 1982-07-13 Texas Instruments Incorporated Logic circuit having an improved disable circuit
US4413194A (en) * 1981-07-10 1983-11-01 Motorola, Inc. TTL Output circuit having means for preventing output voltage excursions induced by negative current reflections
JPS5830235A (ja) * 1981-08-18 1983-02-22 Fujitsu Ltd ゲ−トアレイ
US4415817A (en) * 1981-10-08 1983-11-15 Signetics Corporation Bipolar logic gate including circuitry to prevent turn-off and deep saturation of pull-down transistor
US4424455A (en) * 1982-04-22 1984-01-03 Motorola, Inc. Glitch eliminating data selector
JPS59181724A (ja) * 1983-03-31 1984-10-16 Fujitsu Ltd ゲ−トアレイｌｓｉ装置
US4542331A (en) * 1983-08-01 1985-09-17 Signetics Corporation Low-impedance voltage reference
US4583051A (en) * 1984-11-06 1986-04-15 Precision Monolithics, Inc. Extended range amplifier circuit
US4675552A (en) * 1985-02-11 1987-06-23 Harris Corporation Single input/multiple output logic interface circuit having minimized voltage swing
FR2589296B1 (fr) * 1985-10-29 1987-11-27 Thomson Csf Circuit de commande en parallele d'un grand nombre de cellules logiques de type stl
US4920286A (en) * 1986-07-02 1990-04-24 Texas Instruments Incorporated Method and circuitry for compensating for negative internal ground voltage glitches
US4975603A (en) * 1986-07-02 1990-12-04 Texas Instruments Incorporated Method and circuitry for compensating for negative internal ground voltage glitches
JPS6378617A (ja) * 1986-09-22 1988-04-08 Mitsubishi Electric Corp バイポ−ラ論理回路
JPS63250217A (ja) * 1987-03-23 1988-10-18 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン Ｔｔｌ駆動回路
US4893032A (en) * 1987-03-23 1990-01-09 International Business Machines Corp. Non-saturating temperature independent voltage output driver with adjustable down level
US4868424A (en) * 1987-11-24 1989-09-19 Fairchild Semiconductor Corp. TTL circuit with increased transient drive
DE3739872A1 (de) * 1987-11-25 1989-06-08 Texas Instruments Deutschland Integrierte schaltung
US4874970A (en) * 1988-05-11 1989-10-17 Applied Micro Circuits Corporation ECL output with Darlington or common collector-common emitter drive

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3217181A (en) * 1962-09-11 1965-11-09 Rca Corp Logic switching circuit comprising a plurality of discrete inputs
US3394268A (en) * 1965-02-01 1968-07-23 Bell Telephone Labor Inc Logic switching circuit
DE2215900A1 (de) * 1971-04-05 1972-10-26 Burroughs Corp Logische Schaltung
DE1464340B2 (de) * 1961-09-08 1973-05-10 TRW Semiconductors Inc., Lawndale, Calif. (V.StA.) Schneller kopplungsschaltkreis

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3515899A (en) * 1966-06-08 1970-06-02 Northern Electric Co Logic gate with stored charge carrier leakage path
US3544808A (en) * 1967-03-25 1970-12-01 Nippon Telegraph & Telephone High speed saturation mode switching circuit for a capacitive load
US3624620A (en) * 1969-06-23 1971-11-30 Honeywell Inc Memory address selection circuitry

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1464340B2 (de) * 1961-09-08 1973-05-10 TRW Semiconductors Inc., Lawndale, Calif. (V.StA.) Schneller kopplungsschaltkreis
US3217181A (en) * 1962-09-11 1965-11-09 Rca Corp Logic switching circuit comprising a plurality of discrete inputs
US3394268A (en) * 1965-02-01 1968-07-23 Bell Telephone Labor Inc Logic switching circuit
DE2215900A1 (de) * 1971-04-05 1972-10-26 Burroughs Corp Logische Schaltung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Nachrichtentechnik, 18(1968) H.10, S.376-377 *

Also Published As

Publication number Publication date
GB1525499A (en) 1978-09-20
US3999080A (en) 1976-12-21
FR2296312A1 (fr) 1976-07-23
FR2296312B1 (de) 1982-12-10
JPS51108564A (de) 1976-09-25
DE2558017C2 (de) 1985-02-14

Similar Documents

Publication Publication Date Title
DE2558017C2 (de) Schaltungsanordnung zur Durchführung Boolescher Verknüpfungen digitaler Signale
DE2905022C2 (de)
DE2443171C2 (de) Integrierte Schaltung
DE1154872B (de) Halbleiterbauelement mit einem mindestens drei pn-UEbergaenge aufweisenden Halbleiterkoerper
DE2538326A1 (de) Halbleiteraufbau
DE1965340A1 (de) Schottky-Diode
DE1808661A1 (de) Halbleiter-Bauelement
DE1838035U (de) Halbleitervorrichtung.
DE2204853C2 (de) Schaltungsanordnung zum Zünden eines steuerbaren bidirektionalen Thyristors
DE3048816A1 (de) Durchbruch-referenzdiode
DE2655917A1 (de) Integrierte schaltung
DE19932959B4 (de) Halbleitervorrichtung und diese verwendende Halbleiterschaltung
DE1564218A1 (de) Verfahren zur Herstellung von Transistoren
DE3235641C2 (de)
DE4228832C2 (de) Feldeffekt-gesteuertes Halbleiterbauelement
DE2657293C3 (de) Elektrische Schaltungsanordnung in Transistor-Transistor-Logikschaltung (TTL)
DE2054863A1 (de) Spannungsverstärker
DE19810579B4 (de) Integrierte Halbleiterschaltungsvorrichtung
DE2736324C2 (de) Logische Verknüpfungsschaltung
DE3604173A1 (de) Lateraltransistor
DE19518339A1 (de) Halbleiterspeichereinrichtung und ein Verfahren zur Benutzung derselben
DE2551035C3 (de) Logische Schaltung in Festkörpertechnik
DE2410721A1 (de) Steuerbares halbleiter-gleichrichterelement
DE3104743A1 (de) Halbleiter-schaltvorrichtung
DE2456635C3 (de) Integrierte Halbleiterschaltung mit negativem Widerstand

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition