DE2456635C3 - Integrierte Halbleiterschaltung mit negativem Widerstand - Google Patents

Integrierte Halbleiterschaltung mit negativem Widerstand

Info

Publication number
DE2456635C3
DE2456635C3 DE19742456635 DE2456635A DE2456635C3 DE 2456635 C3 DE2456635 C3 DE 2456635C3 DE 19742456635 DE19742456635 DE 19742456635 DE 2456635 A DE2456635 A DE 2456635A DE 2456635 C3 DE2456635 C3 DE 2456635C3
Authority
DE
Germany
Prior art keywords
zone
field effect
gate
channel
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19742456635
Other languages
English (en)
Other versions
DE2456635B2 (de
DE2456635A1 (de
Inventor
Hitoo Takatsuki Iwasa
Gota Nagaoka Kano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Publication of DE2456635A1 publication Critical patent/DE2456635A1/de
Publication of DE2456635B2 publication Critical patent/DE2456635B2/de
Application granted granted Critical
Publication of DE2456635C3 publication Critical patent/DE2456635C3/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/36—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using diodes, e.g. as threshold elements, i.e. diodes assuming a stable ON-stage when driven above their threshold (S- or N-characteristic)
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/098—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being PN junction gate field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/3565—Bistables with hysteresis, e.g. Schmitt trigger
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/561—Multilevel memory cell aspects
    • G11C2211/5614—Multilevel memory cell comprising negative resistance, quantum tunneling or resonance tunneling elements

Description

und cJie Drain-Zone des P-Kanal-Feldeffekttransistors einerseits und die Drain- und die Source-Zone des N-Kanal-Feldeffekttransistors sowie die Front-Gate-Zone und die Back-Gate-Kontaktierungszone des P-Kanal-Feldeffekttransistors andererseits je in einem gleichzeitigen thermischen Diffusionsvorgang hergestellt werden können und daß demzufolge das Herstellungsverfahren selbst für eine solch komplizierte Struktur, bei der jeder Feldeffekttransistor ein Front-Gate und ein Back-Gate mit selbem Potential aufweist, recht einfach ist.
Wie im Fall der bekannten Schaltung negativen Widerstandes, bei der zwei komplementäre Feldeffekttransistoren verwendet sind (Proceedings of the IEEE, 1965, S. 404) läßt sich auch die erfindungsgemäße integrierte Halbleiterschaltung als Zweipol verwenden, d. h. als eine Schaltung, die lediglich zwei Ausgangsanschlüsse aufweist.
Im folgenden wird die Erfindung an Hand einer Ausführungsform näher erläutert. Es zeigt
Fig. 1 ein Ersatzschaltungsdiagramm zum Erläutern der Theorie der Erfindung,
Fig. 2 eine typische Spannung-Stroru-Kennlinie eines Halbleiterbauelements gemäß der Erfindung,
Fig. 3 einen Querschnitt durch ein Ausführungsbeispiel eines Halbleiterbauelements gemäß der Erfindung.
Wie die Ersatzschaltung in Fig. 1 zeigt, weist die Halbleiterschaltung mit negativer Widerstandscharakteristik gemäß der Erfindung als Schaltungsmerkmal zwei Feldeffekttransistoren Fl und Fl auf, die elektrisch im Verarmungsbetrieb betrieben sind und sich nach Art der Leitfähigkeit ihrer Kanäle voneinander unterscheiden, d. h. es handelt sich um sog. komplementäre Feldeffekttransistoren, die in Reihe geschaltet sind. Diese Schaltungsanordnung ist bereits bekannt und z. B. veröffentlicht in »IEEE Transactions on Circuit Theory«, März 1963, S. 25-35, und »Proceedings of the IEEE«, April 1965, S. 404.
Fig. 1 zeigt ein Beispiel einer Schaltung gemäß dem Stand der Technik, bei der die Gate-Elektrode Gl eines N-Kanal-Feldeffekttransistors Fl mit der Drain-Elektrode Dl eines P-Kanal-Feldsffekttransistors Fl verbunden ist, während andererseits die Gate-Elektrode Gl des P-Kanal-Feldeffekttransistors Fl mit der Drain-Elektrode Dl des N-Kanal-Feldeffekttransistors Fl verbunden ist und schließlich beide Source-Elektroden 51 und 52 beider Feldeffekttransistoren Fl und Fl an einer Verbindungsstelle 45 in Reihe geschaltet sind.
Die komplementären Feldeffekttransistoren, die beide im Verarmungsbetrieb betrieben sind, sind auf der Hauptfläche eines Halbleitersubstrats von bestimmtem Leitungstyp gebildet, und die Bereiche der beiden Drain-Elektroden oder der beiden Source-Elektroden oder jeweils einer Drain-Elektrode und der anderen Source-Elektrode der beiden komplementären Feldeffekttransistoren sind in an sich bekannter Weise in Reihe geschaltet. Und schließlich ist noch jede Gate-Elektrode in an sich bekannter Weise mit der nicht in der obenerwähnten Weise in Reihe geschalteten Elektrode des anderen der komplementären Feldeffekttransistoren verbunden.
Wenn eine Spannung V an eine Drain-Elektrode Dl und die andere Drain-Elektrode Dl der in Reihe geschalteten beiden Feldeffekttransistoren Fl und F?. angelegt wird (wobei das positive Potential an der Seite der Elektrode f.'l liegt), wird zwischen dieser
Spannung V und einem Source-Strom I eine Strom-Spannung-Kennlinie gemäß Fig, 2 erhalten, Wie aws Fig, 2 hervorgeht, steigt vom !Beginn der Spannung O an der Strom / und zeigt eine positive Widerstandscharakteristik bei zunehmender Spannung; der Strom zeigt dann allmählich eine Sättigungscharakteristik, und nachdem der Strom die Spannung im Spitzenpunkt des Stromes m, d, h, die erste Schwellenspannung Vihl, überstiegen hat, fällt er im Bereich zwischen KiAl und Vthl stark ab, während die Spannung zunimmt, d, h, es zeigt sich eine sog, negative Widerstandscharakteristik. Wenn schließlich die Spannung die zweite Schwellenspannung Vthl erreicht, erreicht der Strom / den minimalen Bereich oder Abschaltbereich. Dieser Abschaltbereich des Stromes dauert so lange an, bis die Spannung den Punkt VB erreicht, bei dem sich bei dem einen oder anderen der beiden Feldeffekttransistoren eine Durchbruchserscheinung einstellt. Wenn die Spannung den Punkt VB überschreitet, wird ein Durchbruchsstrom erzeugt. Bei der in Fi g. 1 gezeigten Schaltung ergi'vi sich ein erster stabiler Bereich von O< V^ Vthl und e;n zweiter stabiler Bereich von Vthl^ V< VB und ein unstabiler Bereich im Spannungsbereich KiAK V< Vthl.
Fig. 3 zeigt einen Querschnitt durch ein Ausführungsbeispiel einer Halbleiterschaltung gemäß der Erfindung. In Fig. 3 ist auf einem bordotierten, P-leitenden Silicium-Substrat 31 mit einem spezifischen Widerstand von 10-30 Qcm eine N-leitende, etwa 4 urn dicke, epitaktisch gewachsene Schicht 32 mit einem spezifischen Widerstand von 6 Qcm gebildet. In dieser N-leitenden Schicht 32 sind bordiffundierte P+-leitende Diffusionstrennzonen 33,33' und 33" gebildet, die bis zum Substrat 31 reichen, so daß die N-leitende Schicht 32 in zwei Teilbereiche 321 und 322 unterteilt ist, von denen der erste Bereich 321 für den N-Kanal-Feldeffekttransistor Fl und der zweite Bereich 322 für den P-Kanal-Feldeffekttransistor F2 bestimmt ist.
Im unteren Bereich des ersten epitaktischen Teilbereichs 321 ist an der Zwischenschicht zwischen dem Substrat 31 und dem ersten Bereich 321 eine vergrabene Zone 43 mit P+-Leitfähigkeit vorzugsweise z. B. durch selektives Diffundieren gebildet. Im ersten Bereich 321 ist eine P+-leitende Zone als Sperrschicht-Gate-Zone 34 und sind zwei N+-leitende Zonen als Source-Zone 35 bzw. Drain-Zone 36 durch Eindiffundieren geschaffen.
Im Bodenbereich des zweiten epitaktischen Teilbereichs 322 ist an der Zwischenschicht zwischen dem Stubstrat 31 und dem zweiten Bereich 322 eine vergrabene Zone 44 mit N+-Leitfähigkeit vorzugsweise durch selektives Diffundieren gebildet. Im zweiten Bereich 322 ist eine bordiffundierte P-leitende Zone 37 mit einer Störstellenkonzentration von 1 X 10" Atome/cm3 bis 2 x 1016 Atome/cm3 und einer Tiefe von ca. 1,0 μπι als P-Ieitender Kanal gebildet. Zwei P+-Ieitende Zonen 39 und 40 dienen als Source-Zone bzw. Drain-Zone und reichen durch den P-Ieitenden Kanal 37 bis in i_!en zweiten Bereich 322. Im P-Ieitenden KanrJ 37 ist auch eine N+-leitende Zone 38 bis in eine Tiefe von ca. 0,5 μπι gebildet, die als Gate-Zone dient. Die Diffusionsgrenze der Zone 38 liegt innerhalb der Zone 37. An der Oberfläche der Halbleiterschaltung ist eine Passivierungsschicht 48, beispielsweise aus SiO.^, gebildet. Die Gate-Zone 34, eine leitende Zone 41 des ersten Feldeffekttransistors Fl und die Drain-Zone 40 des zweiten Feldeffekttransi-
stors Fl sind gemeinsam über einen Verbindungsleiter 46 an einen Anschluß 16 angeschlossen. Die Drain-Zone 36 des Feldeffekttransistors Fl, die Gate-Zone 38 und eine leitende Zone 42 des zweiten Feldeffekttransistors Fl sind gemeinsam über einen Verbindungsleiter 47 an einen Anschluß 15 angeschlossen. Außerdem sind die Source-Zonen 35 und 39 durch einen Verbindungsleiter 45 miteinander verbunden. Die Verbindungsleiter 45, 46 und 47 sind vorzugsweise auf den Passivierungsschichten angeordnete Metallstreifen; es können aber auch bekannte Verbindungsdrähte verwendet werden.
Im ersten N-Ieitenden Bereich 321 ist also der N-Kanal-Feldeffekttransistor Fl mit der Source-Zonc 35. der Drain-Zone 36, der Gate-Zone 34. dem N-Ieitenden Kanal 321 unterhalb des Bodenbereichs der Gate-Zone 34 und der Back-Gate-Zone 31. die dem unteren Teil der Gate-Zone 34 zugewandt ist, an-
ι . ρ* ι ο L * * 1"| Π I '* Λ 1 " L
·** ^* ^* ^ ^» ^^ " * ■ · ·* r^ r\ r* ^ta * · Γ^Λ* ψ ^ *» W * ■ l·* I f^ t ψ t^ H η ■ ■ rl I \ \ Π # ^ J^ m —
schem Übergang mit der P'-leitenden Zone 33 verbunden ist. die über die leitende Zone 41 mit der Gate-Zone 34 verbunden ist. wirkt der Teil des Substrats 31, der der Unterseite der Gate-Zone 34 zugewandt ist, als Back-Gate-Zone. Um eine bessere Leistung als Back-Gate zu erzielen, ist vorzugsweise die vergrabene Zone 43 mit P*-Leitfähigkeit an der Grenzfläche zwischen dem Substrat 31 und dem Kanal 321 vorgesehen.
In der P-Ieitenden Kanalzone 37. die im N-leitenden zweiten Bereich 322 angeordnet ist, ist der P-Kanal-Feldeffekttransistor F2 mit der Source-Zone 39, der Drain-Zone 40, der Gate-Zone 38, dem P-Ieitenden Kanal 37 unterhalb der Gate-Zone 38 und dem Back-Gate-Bereich 322 angeordnet. Da der Back-Gate-Bereich 322 N-Leitfähigkeit aufweist und in ohmschem Übergang mit der N * -leitenden Zone 42 verbunden ist, die über den Leiter 47 an die Gate-Zone 3B angeschlossen ist. wirkt derjenige Teil des N-Ieitenden Bereichs 322, der der Unterseite der Gate-Zone 38 zugewandt ist. als Back-Gate-Zone. Um eine bessere Leistung als Back-Gate-Zone zu erzielen, ist die vergrabene N'-leitende Zone 44 vorzugsweise an der Grenzfläche zwischen dem Substrat 31 und dem N-Ieitenden Bereich 322 vorgesehen.
Nachfolgend werden die Daten eines Ausführungsbeispicls der erfindungsgemäßen Vorrichtung aufgeführt:
Substrat 31
Vergrabene Zone 43
Vergrabene Zone 44
Epitaktisch gewachsene Schicht 32 und
folglich unterteilte
Bereiche 321 und 322
Trennzonen 33, 33'
und 33"
Bordotiertes P-Ieitendes SiIiciumsubstrat. 200 μπι dick, spezifischer Widerstand 20Qcm.
Bordiffundierte P*-leitende Zone, 3 μΐη dick. Störstellenkonzentration 1 x 1019 Atome cm3
Arsendiffundierte N * -leitende Zone, 3 μΐη dick, Störstellenkonzentration 1 X 10" Atome/cm3
Phosphordotierte. N-Ieitende, epitaktisch gewachsene Schicht. 4 μπι dick, spezifischer Widerstand 6 Qcm Bordiffundierte, P'-leitende Zonen, 4 μπι dick, Störstellenkonzentration Ix]O19 Atome.cm'
Zone 37
Gate-Zone 34,
Source-Zone 39,
Drain-Zone 40 und
leitende Zone 41
Source-Zone 35,
Drain-Zone 36 und
Gate-Zone 38
Gate-Zone 38
Isolationsschicht 48
Wirksame Dicke des
N-Ieitenden Kanals
im Feldeffekttransistor Fl
Wirksame Dicke des
P-leitenden Kanals
Bordiffundierte, P-Ieitende
Zone, 1,0 μηι dick, Störstellenkonzentration 1 X K)"1 Atome/cm'
Bordiffundiertc, P*-leitende Zonen, 1,2 μπι dick, Störstellenkonzentration 1 x K)'11 Atome/cm'
Arsendiffundierte, N +-leitende Zonen, 0,5 μηι dick,
.Störstellenkonzentration
I X 10'"Atomc/cm'
SiOj-Schicht. 1,2 μπι dick
2,5 μιη
0.4 μιη
im Feldeffekttransistors F2
Vthl
Vth2
VB
Max. Strom
Min. Strom (Abschaltbercich)
1 V
3 V oder weniger
25 V
0,4 mA
K) "A
Wie r:ch aus dem obigen Ausführungsbeispiel ergibt, ist der Wert Vthl nicht höher als 3 V. Demge-
i" genüber haben bekannte Halbleiterbauelemente mit negativer Widerstandscharakteristik Ki/^-Werte im Bereich von 5 bis 7 V.
Beim Aufbau der Vorrichtung gemäß der Erfindung weisen die vergrabenen Back-Gate-Zonen 43
; und 44 eine Leitfähigkeit auf, die derjenigen der Kanäle 321 und 37 der Feldeffekttransistoren Fl bzw. F2 entgegengesetzt ist. Infolgedessen sind die Leitfähigkeiten der vergrabenen Back-Gate-Zonen 43 und 44 die gleichen wie die der Gate-Zonen 34 und 38,
!■■ so daß sie als Back-Gate-Zonen dienen. Die Back-Gate-Zonen 43 und 44 sind mit den leitenden Zonen 41 und 42 über die Zonen 33 bis 31 bzw. den Bereich iii verbunden.
Durch die vergrabenen, hochdotierten Zonen 43
:·. mit P*-Leitfähigkeit und 44 mit N +-Leitfähigkeit unterhalb des N-leitenden Kanals 321 bzw. des P-leitenden Kanals 37 sind ausreichend gleichmäßige elektrische Felder in den Kanälen erzielbar, was zu einer guten Leistung der Feldeffekttransistoren führt. Be-
. sonders wenn die epitaktisch gewachsene Schicht des N-leitenden Kanals 321 dick ist, ist die vergr bene Zone 43 von Vorteil bei der wirksamen Steuerung der Dicke des N-leitenden Kanals.
Gemäß der Erfindung ist die epitaktisch gewach-
-,-, sene Schicht 32 durch die tiefe Trennzone 33', die das Substrat 31 erreicht, in zwei Teile 321 und 322 unterteilt, und jeder einzelne der komplementären Feldeffekttransistoren ist in einem der getrennten Teile 321 bzw. 322 angeordnet. Infolgedessen arbeitet
fl jeder einzelne Feldeffekttransistor unabhängig vom anderen, und infolgedessen kann die Spannungsverteilung zwischen den beiden Feldeffekttransistoren stabil gemacht werden, was ein zufriedenstellendes negatives Widerstandsverhalten gewährleistet.
■-, Da jeder einzelne Feldeffekttransistor vom anderen unabhängig ist, ist die Anordnung der Back-Gate-Zonen 43 und 44 frei zu treffen.
Insgesamt hängen die Schwellenspannungen Vthl
und Vthl einer Halbleiterschaltung von den Abschnürspannungen der einzelnen Feldeffekttransistoren ab, so daß durch Verbesserung des Abschnürverhaltens der Kanäle 321 und 37 durch Schaffung der Back-Gate-Zonen 31 und 322 oder vorzugsweise der vergrabenen Zonen 43 und 44 die negative Widerstandscharakteristik verbessert werden kann, so daß sie s'-jbiler ist.
Dur?h Anordnung der vergrabenen Zonen 43 und 44 kann insbesondere die zweite Schwellenspannung Vthl herabgesetzt werden, und infolgedessen wird ein Betrieb bei niedrigeren Spannungen und unter stabilen Bedingungen möglich.
Da die einzelnen Feldeffekttransistoren durch die Trennzonen 33, 33' und 33" völlig voneinander getrennt sind, können auch andere aktive Schaltungselemente, wie bipolare PNP- oder NPN-Transistoren, oder passive Schaltungselemente, wie Widerstände, auf verlängerten Bereichen des Substrats angeordnet werden.
Zusammengefaßt betrifft die Erfindung eine integrierte Halbleiterschaltung mit negativem Widerstand aus zwei komplementären Feldeffekttransistoren mit P-Ieitendem und N-leitendem Kanal, die beide elektrisch im Verarmungsbetrieb betrieben, auf einem einzigen Halbleitersubstrat, beispielsweise aus Silicium, gebildet sind, und deren beide Source-EIcktroden oder beide Drain-Elektroden miteinander verbunden sind. Alternativ kann auch die Source-Elektrode eines Feldeffekttransistors mit der Drain-Elektrode des anderen Feldeffekttransistors verbunden sein. Hierdurch sind die beiden Feldeffekttransistoren in Reihe geschaltet, und die Gate-Elektrode jedes Feldeffekttransistors ist mit derjenigen Drain-EIek-• trode bzw. der Source-Elektrode des anderen Feldeffekttransistors verbunden, weiche nicht in der oben beschriebenen Weise in Reihe geschaltet ist. Diese Vorrichtung zeichnet sich dadurch aus, daß jeder Feldeffekttransistor unter dem Kanal eine Back-Gate-Zone aufweist. Vorzugsweise sind die Back-Gate-Zonen hochdotierte, eindiffundierte Zonen.
Wenn eine Spannung von festgelegtem Bereich an die beiden nicht in Reihe geschalteten Elektroden, d. h. die beiden äußeren Anschlüsse, angelegt wird,
''· zeigt die dabei entstehende Spannung-iitrom-Kennlinie eine sog. Dynatron-Kennlinie und weist über einen ziemlich ausgedehnten Bereich de;r angelegten Spannung einen negativen Widerstand auf.
Da es sich bei dieser Halbleiterschaltung von außen
-" gesehen um einen Zweipol handelt, der auf einem einzigen Substrat gebildet ist, das Feldeffekttransistoren mit Back-Gate-Zone umfaßt, ist die Schaltung nicht nur zur hochgradigen Integration geeiginet, sondern kann auch in eiqen Zustand gebracht werden, in dem
-''· der Abschaltstrom praktisch den Wert Null erreicht. Infolgedessen ist die Halbleiterschaltung gemäß der Erfindung zum Schalten, Speichern, für Schwingungen mit großer Amplitude und verschiedene andere Verwendungszwecke mit niedrigem Schwellenspan-
)'i nungswert ( KiA2) geeignet.
Hierzu 1 Blatt Zeichnungen

Claims (3)

Patentansprüche:
1. Integrierte Halbleiterschaltung mit negativem Widerstand, die aus einem in einem Halbleiterkörper gebildeten Paar komplementärer iiperrschicht-Gate-Feldeffekttransistoren besteht, die beide im Verarmungsbetrieb betrieben sind und je eine Source-, eine Drain- und eine Gate-Zone aufweisen, wobei die Source- oder Drain-Zone des N-Kanal-Feldeffekttransistors mit der Sciurce- oder Drain-Zone des P-Kanal-Feldeffekttransistors, die Drain- bzw. Source-Zone des N-Kanal-Transistors mit der Gate-Zone des P-Kanal-Transistors und die Drain- bzw. Source-Zoni; des P-Kanal-Transistors mit der Gate-Zone des N-Kanal-Transistors elektrisch verbunden sind, dadurch gekennzeichnet, daß der Halbleiterkörper aus einem P-Ieitenden Halbleitersubstrat
(31) und c'ner darauf epitaktisch abgeschiedenen N-leitendcH Schicht (32) besteht, daß die epitaktische Schicht (32) durch wenigstens eine diffundierte P+-Ieitende Trennzone (33, 33', 33"), die sich von der Oberfläche der epitaktischen Schicht
(32) durch diese hindurch bis zum Substrat: (31) erstreckt, in wenigstens zwei getrennte Teilbereiche (321, 322) aufgeteilt ist, daß der N-K.anal-Feldeffekttransistor (Fl) im ersten N-leitenden Teilbereich (321) angeordnet ist, wobei der N-Kanal in diesem Teilbereich gebildet ist zwischen dem als Back-Gate-Zone dienenden Substrat (31) und dem dem Substrat (31) zugewandten Ende einer im ersten Teilbt/eich (i21) eindiffundierten, als Gate-Zone dienenden P+-Zone (34) und wobei die Gate-Zone (34) und c'v Back-Gate-Zone (43) dieses Transistors (Fl) über eine der P+-leitenden Trennzonen (33) miteinander verbunden sind und somit ein einheitliches erstes Potential aufweisen, und daß im zweiten Teilbereich (322) eine P-leitende Zone (37) eindiffundiert ist, in der der P-Kanal-Feldef fekttransistor ( F2) angeordnet ist, wobei der P-Kanal in dieser Zone (37) gebildet ist zwischen dem als Back-Gate-Zone dienenden zweiten Teilbereich (322) und dem dem Substrat (31) zugewandten Ende einer in der zweiten Zone (37) eindiffundierten, als Gate-Zone dieses Transistors (F2) dienenden N+-Zone (38) und wobei die Gate-Zone (38) und die Back-Gate-Zone (322) dieses Transistors (F2) miteinander verbunden sind und somit ein einheitliches zweites Potential aufweisen.
2. Integrierte Halbleiterschaltung mit negativem Widerstand nach Anspruch 1, dadurch gekennzeichnet, daß mindestens einer der beiden Feldeffekttransistoren (Fl, F2) einen hochdotierten Back-Gate-Bereich (43, 44) hat, der als. vergrabene Zone an der Grenzfläche zwischen dem Substrat (31) und dem jeweiligen Teilbereich (321, 322) der epitaktischen Schicht (32) angeordnet ist.
3. Integrierte Halbleiterschaltung mit negativem Widerstand nach Anspruch 2, dadurch gekennzeichnet, daß der hochdotierte Back-Gate-Bereich (43,44) den entgegengesetzten Leitungstyp hat wie der Kanal des zugehörigen Feldeffekttransistors (Fl, F2).
Die Erfindung befaßt sich mit einer integrierten Halbleiterschaltung gemäß Oberbegriff des Anspruchs 1,
Daß eine Schaltung mit negativem Widerstand unter Verwendung zweier komplementärer Feldeffekttransistoren aufgebaut werden kann, ist bekannt aus »Proceedings of the IEEE«, April 1965, S. 404, und aus »IEEE Transactions on Circuit Theory«, März 1963, S. 25 bis 35. Eine derartige Schaltung Bit negativem Widerstand ist zwar nicht mit dem beispielsweise bei Tunneldioden und Gunnelementen auftretenden Nachteil behaftet, daß der Strom in dem Teilbereich der N-förmigen Strom-Spannung-Kennlinie liegenden Abschaltbereich relativ groß ist, sie läßt sich jedoch nur relativ schwer auf kleinem Raum integrieren.
Einen N-Kanal-Feldeffekttransistor auf einem P-leitenden Halbleitersubstrat herzustellen, ist aus der US-PS 3 560278 bekannt. Einen P-Kanal-Feldeffekttransistor auf einem P-leitenden Substrat zeigt die US-PS 3538399. In beiden Fällen wird eine N-Ieitende Epitaxieschicht verwendet, in die im Fall der letzterwähnten US-PS eine P~-leitende Mulde diffundiert ist, um die Bildung eines P-Kanal-Feldeffekttransistors zu ermöglichen.
Aus der US-PS 3576475 sind integrierte Halbleiterschaltungen bekannt, die sowohl bipolare Transistoren als auch Feldeffekttransistoren mit Back-Gate enthalten. Dabei ist einmal die Möglichkeit gezeigt, in einem Halbleiterkörper mit einem N-leitenden Substrat und einer N-leitenden Epitaxiescchicht neben bipolaren Transistoren komplementäre Feldeffekttransistoren unterzubringen. Andererseits ist ein Halbleiterkörper aus einem P-leitenden Substrat und einer N-leitenden Epitaxieschicht beschrieben, der neben bipolaren Transistoren lediglich einen P-Kanal-Feldeffekttransistor aufweist. Eine integrierte Halbleiterschaltung mit komplementären Feldeffekttransistoren, die je ein Back-Gate aufweisen, das mit dem gleichen Potential wie das je zugehörige Front-Gate ansteuerbar ist, wobei die Back-Gate-Ansteuerung eines Feldeffekttransistors den oder die weiteren, in dem Halbleiterkörper integrierten Transistor(en) unbeeinflußt läßt, ist mit den in der letztegenannten US-Patentschrift beschriebenen Halbleiterstrukturen nicht herstellbar.
Aufgabe der vorliegenden Erfindung ist es, in einem einzigen Substrat integrierte, aus einem N-Kanal- und einem P-Kancl-Sperrschicht-Feldeffekttransistor bestehende Komplementär-Feldeffekttransistoren in einer einen negativen Widerstand aufweisenden Kombination zu erzeugen, und zwar derart, daß das Front-Gate und das Back-Gate in jedem Feldeffekttransistor dasselbe Potential aufweist und daß das Substrat dennoch auf Null-Potential gesetzt, d. h. geerdet, werden kann.
Die Lösung dieser Aufgabe ist im Anspruch 1 gekennzeichnet und in den Unteransprüchen vorteilhaft weitergebildet.
Eine die genannte Aufgabe lösende Halbleiterschaltung läßt sich bei Anwendung der vorliegenden Erfindung auf einfache Weise und unter Verwendung relativ weniger Anmeldungsschritte lösen. Ein Vorteil der erfindungsgemäßen Lösung besteht darin, daß jeder Feldeffekttransistor ein Front-Gate und ein Back-Gate desselben Potentials aufweist. Ein weiterer Vorteil ist darin zu sehen, daß die Ffont-Gate-Zone des N-Kanal-Feldeffekttransistors sowie die Source-
DE19742456635 1973-11-30 1974-11-29 Integrierte Halbleiterschaltung mit negativem Widerstand Expired DE2456635C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13555273A JPS5624388B2 (de) 1973-11-30 1973-11-30

Publications (3)

Publication Number Publication Date
DE2456635A1 DE2456635A1 (de) 1975-10-23
DE2456635B2 DE2456635B2 (de) 1979-04-05
DE2456635C3 true DE2456635C3 (de) 1979-11-29

Family

ID=15154447

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19742456635 Expired DE2456635C3 (de) 1973-11-30 1974-11-29 Integrierte Halbleiterschaltung mit negativem Widerstand

Country Status (5)

Country Link
JP (1) JPS5624388B2 (de)
CA (1) CA1000871A (de)
DE (1) DE2456635C3 (de)
FR (1) FR2253284B1 (de)
GB (1) GB1486327A (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4384300A (en) * 1978-06-21 1983-05-17 Tokyo Shibaura Denki Kabushiki Kaisha Negative resistance device
JPS586679U (ja) * 1981-07-07 1983-01-17 ステイト工業株式会社 二輪車の駐車装置
JPH0652792B2 (ja) * 1985-02-26 1994-07-06 日産自動車株式会社 半導体装置

Also Published As

Publication number Publication date
FR2253284B1 (de) 1979-08-10
DE2456635B2 (de) 1979-04-05
JPS5086983A (de) 1975-07-12
CA1000871A (en) 1976-11-30
GB1486327A (en) 1977-09-21
DE2456635A1 (de) 1975-10-23
FR2253284A1 (de) 1975-06-27
JPS5624388B2 (de) 1981-06-05

Similar Documents

Publication Publication Date Title
DE2439875C2 (de) Halbleiterbauelement mit negativer Widerstandscharakteristik
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE2121086A1 (de) Zu einer Einheit zusammengefaßtes Thyristor-Gleichrichter-Halbleiterbauteil
DE1614300C3 (de) Feldeffekttransistor mit isolierter Gateelektrode
DE2832154C2 (de)
DE1489894B2 (de) In zwei richtungen schaltbares halbleiterbauelement
DE2850864C2 (de) Halbleiteranordnung mit einem Festwertspeicher und Verfahren zur Herstellung einer derartigen Halbleiteranordnung
DE1903870A1 (de) Verfahren zum Herstellen monolithischer Halbleiteranordnungen
DE2833068A1 (de) Integrierte halbleitervorrichtung
DE4228832C2 (de) Feldeffekt-gesteuertes Halbleiterbauelement
DE1764578C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor
DE2054863A1 (de) Spannungsverstärker
DE2456635C3 (de) Integrierte Halbleiterschaltung mit negativem Widerstand
DE2247911C2 (de) Monolithisch integrierte Schaltungsanordnung
DE1589891B (de) Integrierte Halbleiterschaltung
DE2507038C3 (de) Inverser Planartransistor und Verfahren zu seiner Herstellung
DE2848576C2 (de)
DE2458735C2 (de) Transistor mit einem hohen Stromverstärkungsfaktor bei kleinen Kollektorströmen
DE1803032A1 (de) Steuerbares Halbleiterbauelement
DE19750897C2 (de) Bipolartransistor mit isolierter Gate mit einer planaren Gatestruktur und dessen Herstellungsverfahren
DE2731443C2 (de)
DE2410721A1 (de) Steuerbares halbleiter-gleichrichterelement
DE2001584A1 (de) Feldeffekttransistor
DE1965051C2 (de) Halbleiterbauelement
DE2854995C2 (de) Integrierte Darlington-Schaltungsanordnung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)