DE2850864C2

DE2850864C2 - Halbleiteranordnung mit einem Festwertspeicher und Verfahren zur Herstellung einer derartigen Halbleiteranordnung

Info

Publication number: DE2850864C2
Application number: DE2850864A
Authority: DE
Inventors: Jan Eindhoven Lohstroh
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1977-11-28
Filing date: 1978-11-24
Publication date: 1985-04-25
Also published as: IT7830198A0; CH637784A5; BR7807786A; MX145951A; DE2850864A1; AT374033B; AU524244B2; IT1100364B; SE7812078L; FR2410336B1; ES475412A1; US4399450A; JPS6156627B2; JPS5482985A; AU4193678A; CA1135856A; GB2009507A; FR2410336A1; NL7713051A; GB2009507B

Description

Die Erfindung bezieht sich auf eine Halbleiteranordnung mit einem Festwertspeicher, die einen Halbleiterkörper mit einem an eine Oberfläche grenzenden Oberflächengebiet von im wesentlichen einem ersten Leitungstyp enthält in dem eine Anzahl nebeneinander liegender paralleler streifenförmiger Oberflächenzonen vom zweiten Leitungstyp angebracht sind, wobei die Oberfläche mit einer Isolierschicht überzogen ist, au? der eine Anzahl nebeneinander liegender paralleler streifenförmige Leiterbahnen angebracht sind, die die streifenförmigen Oberflächenzonen kreuzen, wobei an den Stellen der Kreuzungspunkte, abhängig von der Information, die Leiterbahnen über Fenster in der Isolierschicht durch einen gleichrichtenden Übergang mit den streifenförmigen Zonen verbunden werden können.

Die Erfindung bezieht sich weiterhin auf ein Verfahren zur Herstellung einer derartigen Anordnung.

Festwertspeicher der obenbeschriebenen Art sind allgemein bekannt und werden in der Literatur meist kurz als »ROM« (read-only memory) bezeichnet. Die in dem Körper liegenden streifenförmigen Oberflächenzonen und die auf der Isolierschicht angebrachten Leiterbahnen bilden ein Koordinatensystem von Adressen- und Leseleitungen zum Auswählen und Lesen der Speichersteilen an den Kreuzungspunkten. Die Information (logische »I« und »0« oder umgekehrt) entspricht der An- bzw. Abwesenheit einer Diodenverbindung an den Stellen der Kreuzungspunkte zwischen den Adressenlcilungen.

Im allgemeinen sollen in Speichern dieses Typs schnelle Dioden, d. h. Dioden mit kurzen Schaltzeiten verwendet werden. Eine derartige Halbleiteranordnung ist u. a. aus dem Aufsatz »A Bipolar 16K ROM Utilizing Schottky Diode Cells« von J. F. Gunn und Mitarbeitern in »I.E.E.E. International Solid State Circuits Conference« 1977, S. ti8/119 bekannt In dem darin beschriebenen Halbleiterspeicher werden die Leiterbahnen (Worlleitungen) durch Streifen aus Metall gebildet, die über die Fenster in der Isolierschicht gleichrichtende Schottky-Obergänge mit den streifenförmigen Oberflächenzonen in dem Halbleiterkörper bilden. Die streifenförmigen Oberflächenzonen, die als Bitleitungen bezeichnet werden, bestehen aus drei Teilzonen, und zwar einer verhältnismäßig niedrig dotierten mittleren Zone, die die Schottky-Obergänge mit den Metallbahnen bildet, und zwei verhältnismäßig hoch dotierten Zonen zu beiden Seiten der mittleren Zone. Diese Struktur ist verhältnismäßig gedrängt und weist außerdem den Vorteil auf, daß, wie in dem genannten Aufsatz beschrieben wird, für deren Herstellung Standard-Bipoiartechnoiogien Anwendung finden können. Dadurch können weitere Schaltungselemente, wie Transistoren, die fnr das Auswählen und das Lesen des Speichers und gegebenenfalls auch für die weitere Verarbeitung der gespeicherten Information erforderlich sind, in demselben Halbleiterkörper integriert werden, wie meistens erwünscht ist.

In dieser bekannten Anordnung nehmen die zu beiden Seiten der mittleren Teilzone liegenden hoch dotierten Teilzonen, die im wesentlichen die Widerstände der Bitleitungen bestimmen und lateral von dem Schottky-Obergang getrennt sind, viel Raum in Anspruch, wenigstens im Vergleich zu dem (imaginären) Fall, in dem diese hoch dotierten Zonen mit der mittleren Zone zusammenfallen würden. Eine derartige Konfiguration ist aber nicht möglich, weil meistens gute und zuverlässige Schottky-Übergänge nur auf verhältnismäßig hochohmigen Halbleitermaterial gebildet werden können. Auf niederohmigen Material können im wesenlichen nur ohmsche (d. h. nichtgleichrichtende) Kontakte erhalten werden.

Aufgabe der Erfindung ist es daher, eine Halbleiteranordnung mit einem Festwertspeicher anzugeben, in der die in den Halbleiterkörper eindiffundierte oder implantierte Bitleitung durch eine einfache Oberflächenzone gebildet wird, deren spezifischer Widerstand derart niedrig ist, daß gesonderte zu beiden Seiten dieser Oberflächenzone liegende niederohmige Zonen nicht erforderlich sind, so daß der Raum, den die Anordnung beansprucht, erheblich verkleinert wird.

Weiter bezweckt die Erfindung, ein einfaches Verfahren zur Herstellung einer Halbleiteranordnung mit einem Festwertspeicher mit einem besonders gedrängten Aufbau anzugeben, wobei vorzugsweise auch andere Schaltungselemente, wie Transistoren, in demselben Halbleiterkörper angebracht werden können.

Die Erfindung gründet sich u. a. auf die Erkenntnis, daß gute gleichrichtende Übergänge auch bei höheren Dotierungskonzentrationen der Bitleitungen erhalten werden können, dadurch, daß die Wortleitungen in Form niedergeschlagenen Halbleitermaterials angebracht werden können, das mit den Bitleitungen keinen Schottky-Übergang, sondern einen pn-übergang bildet, der als Diode in einer Matrix eines Festwertspeichers verwendet werden kann.

Eine Halbleiteranordnung nach der Erfindung ist dadurch gekennzeichnet, daß wenigstens an den Stellen der genannten Fenster die Leiterbahnen Teile ausHalbleitermaterial enthalten, das auf der Oberfläche des Halbleiterkörpers in den Fenstern niedergeschlagen ist, den ersten dem der Zonen entgegengesetzten Leitungstyp aufweist und an den Stellen der Fenster die genannten gleichrichtenden Obergänge in Form von pn-Obergängen bildet

Dadurch, daß in einer Halbleiteranordnung nach der Erfindung die Gefahr, daß statt eines gleichrichtenden

ίο Obergangs eine ohmsche Verbindung gebildet wird, wie dies bei Metall-Halbleiter-Obergängen der Fall sein kann, nicht auftreten wird, kan die Dotierungskonzentration der streifenförmigen Oberflächenzonen so hoch gewählt werden wie in bezug auf die Leitfähigkeit erwünscht ist Gesonderte hochdotierte Zonen sind daher nicht erforderlich, so daß im Vergleich zu der obenbeschriebenen bekannten Anordnung eine erhebliche Raumeinsparung erhalten werden kann.
Mit Vorteil weist das Halbleitermaterial, das in den Fenstern und auf der Isolierschicht niec-<y geschlagen ist, eine polycristalline Struktur auf.

Der Verfahrensschritt bei dem dieses polykristalline Material niedergeschlagen wird, kann mit Vorteil bei einer verhältnismäßig niedrigen Temperatur, d. h. bei einer deran niedrigen Temperatur stattfinden, daß die Eigenschaften der in dem Halbleiterkörper bereits vorhandenen Schaltungselemente nicht beeinträchtigt werden. Dadurch, daß Ladungsträger, die aus dem einkristallinen Halbleiterkörper in das polykristalline Material injiziert werden, infolge von Rekombinationszentren, die im allgemeinen in stärkeren Maße in polykristallinem Material als in einkristallinem Material vorhanden sind, schnell rekombinieren werden, ebenso wie die Ladungsträger, die von dem polykristallinen Material in den hoch dotierten einkristallinen Teil der Dioden injiziert werden, wird die Erholungszeit von Dioden dieses Typs im allgemeinen kurz und dadurch die Geschwindigkeit, mit der die Anordnung betrieben werden k*mn, hoch sein.

Eine bevorzugte Ausführungsform, mit der, wie Versuche ergeben haben, die Geschwindigkeit der Dioden auch verbessert werden kann, ist dadurch gekennzeichnet, daß auf dem niedergeschlagenen Halbleitennaterial über jader der Dioden eine Metallschicht apgebracht ist Eine mögliche Erklärung für diese Verbesserung kann in der großen Anzahl von Rekombinationszentren gefunden werden, die von dem Metall in dem niedergeschlagenen Halbleitermaterial induziert werden und die sich bei der üblichen Dicke des niedergeschlagenen Halbleitermaterials (etwa 0,5 μπι) genügend nahe bei dem pn-übergang befinden, um dort die Lebensdauer der injizierten Ladungsträger herabzusetzen.

Vorzugsweise erstreckt sich das Metall über die ganze oder wenigstens praktisch die ganze Länge der genannten Leiterbahnen, so daß die Widerstände in den Leiterbahnen niedrig gehalten werden können. In einer derartigen Ausführungsform kann das niedergeschlagene Halbleitermateria! in Form diskreten Pfropfen im wesentlichen in den Fenstern in der Isolierschicht angebracht sein. Eine bevorzugte Ausführungsform, die den Vorteil einer flachen Struktur aufweist, ist dadurch gekennzeichnet, daß die Leiterbahnen je eine Doppelschicht einer Bahn aus Halbleitermaterial vom ersten Leitungstyp, die sich üLer die ganze Länge der Leiterhahn in den Fenstern und über die Isolierschicht erstreckt, und einer Bahn aus Metall enthalten, die über die ganze Länge der Leiterbahn auf dem niedergeschlagenen Halbleitermaterial angebracht ist. Zum Erhalten

von Dioden mit einer niedrigen Streukapazität und einer befriedigenden (hohen) Durchschlagspannung beträgt die Dotierungskonzentration des polykristallinen Materials vorzugsweise höchstens 10¹⁸ Atome/cm³. Für die Oberflächendotierungskonzentration der streifenförmigen Zonen wird dabei sowohl zum Erhalten niedriger Reihenwiderstände in dem streifenförmigen Zonen als auch zum Erhalten einer hohen Rekombinationsgeschwindigkeit mindestens ein Wert von 10" Atome/cm³ gewählt.

Die Erfindung bezieht sich weiterhin auf ein Verfahren zur Herstellung einer Halbleiteranordnung mit einem Festwertspeicher (ROM), bei dem ein Halbleiterkörper mit einem an eine Oberfläche grenzenden Oberflächengebiet von im wesentlichen einem ersten Leitungstyp mit einer Anzahl nebeneinander liegender paralleler streifenförmiger Oberflächenzonen vom zweiten Leitungstyp versehen wird und auf der Oberfläche eine isolierschicht erzeugt wird und auf der isolierschicht eine Anzahl nebeneinander liegender streifenförmiger paralleler Leiterbahnen gebildet werden, die die streifenförmigen Oberflächenzonen kreuzen, wobei an den Stellen der Kreuzungspunkte gegebenenfalls, abhängig von der Information, die Isolierschicht Fenster aufweist, über die die Leiterbahnen durch einen gleichrichtenden Übergang mit den Oberflächenzonen verbunden werden. Ein derartiges Verfahren ist dadurch gekennzeichnet, daß wenigstens an den Stellen der genannten Fenster die Leiterbahnen in Form von Halbleitermaterial angebracht werden, das auf der in den Fenstern freiliegenden Oberfläche des Halbleiterkörpers und auf der Isolierschicht niedergeschlagen wird, den ersten dem der Oberflächenzonen entgegengesetzten Leitungstyp aufweist und an den Stellen der Fenster gleichrichtende pn-Übergänge mit den Oberflächenzonen bildet. Vorzugsweise wird das Halbleitermaterial in polykristalliner Form niedergeschlagen.

Einige Ausführungsformen der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigt

F i g. 1 einen Teil eines Schaltbildes einer Halbleiteranordnung nach der Erfindung,

F i g. 2 einen Teil einer Draufsicht auf den Matrixteil dieser Anordnung,

F i g. 3 einen Schnitt durch diese Anordnung längs der LinieIII-IIlinFig.2,

F i g. 4 einen Schnitt durch dieselbe Anordnung längs der Linie IV-IVin Fig. 2,

F i g. 5 zwei Schnitte durch diese Anordnung während ihrer Herstellung,

F i g. 6 im Schnitt eine zweite Ausführungsform der Halbleiteranordnung nach der Erfindung,

Fig.7a, b zwei Schnitte durch eine dritte Ausführungsform einer Halbleiteranordnung nach der Erfindung,

Fig.8a, b zwei Schnitte durch eine vierte Ausführungsform einer Halbleiteranordnung nach der Erfindung,

Fig.9 einen Schnitt durch einen Teil einer weiteren Ausführungsform einer Anordnung nach der Erfindung,

F i g. 10 einen Schnitt durch eine andere Abwandlung einer Anordnung nach der Erfindung, und

F i g. 11 einen Schnitt durch eine noch weitere Abwandlung einer Anordnung nach der Erfindung.

F i g. 1 zeigt beispielsweise ein Schaltbild eines Festwerthalbleiterspeichers vom Typ, auf den sich die Erfindung bezieht Naturgemäß können bei gleichbleibender Matrixstruktur andere Schaltbilder angewandt werden.

Die Anordnung enthält ein Koordinatensystem von (vertikalen) Lese/Bitleitungen BLi-BU und horizontalen) Adressen/Wortleitungen WLi- WU. Die Information wird durch ein System in Zeilen und Spalten angcs ordneter Dioden an den Stellen der Kreuzungspunktc der Wort- und Bitleitungen gebildet. Die An- oder Abwesenheit einer Diode zwischen einer Wort- und einer Bitleitung an einem bestimmten Kreuzungspunkt stellt dann eine logische »1« bzw. »0« dar, oder umgekehrt.

ίο Abhängig von der Stelle in dem Koordinatensystem sind die Dioden in F i g. 1 mit den Symbolen D,_r bezeichnet, wobei der Index χ angibt, welche Stelle die Diode in einer Zeile einnimmt, während y die Stelle in einer Spalte angibt Die Bitleitungen BL, — BU sind über die Tran- sistoren T_x- Ti mit einer Stromquelle 1 verbunden, die einen Strom /liefert. Über die Transistoren Ά—7i und den Belastungswiderstand R sind die Bitleitungen andererseits mit der positiven Seite der Speisung verbunden. Die Basiszonen der Transistoren Ti— T» sind gemein-

M sam an eine Bezugsspannung We/angelegt. Die Wortleitungen WL_x-WU sind mit den Emittern der Sclektionstransistoren T₉- T₁₂ verbunden. Die Selektion kann mit Hilfe der Transistoren T_x- Ta bezüglich der Spalten und mit den Transistoren Ti— Tn bezüglich der Zeiien durchgeführt werden. Wenn beispielsweise die Speicherstellen D_X2 ausgelesen werden muß, kann mit Hilfe von Tj die Bitleitung BL₂ und mit Hilfe von Tu die Wortß-iiung WL_x selektiert werden, wobei an die Basis von Ti eine Selektionsspannung Vsel. größer als Vrcf.

und an die Basen der Transistoren Tw- Tn der nicht zu selektierenden Zeilen eine Spannung Vdesel kleiner als Vref angelegt wird. Kse/kann derart hoch gewählt werden (z. B. 1400 mV höher als VreQ, daß der Strom /über den Kollektor von T₉, die Wortleitung WL_x und die Dio de Dn zu dem Transistor Ti fließen kann, wodurch am Ausgang 2 eine verhältnismäßig hohe Spannung oder logische »i« ausgelesen werden kann. Wenn aber die Bitleitung BL₂- WL₂ nur durch den (geöffneten) Transistor T₆ geliefert werden. In diesem Falle nimmt die Spannung am Ausgang 2 ab und es kann eine logische »0« ausgelesen werden. Auf diese Weise kann jeder Kreuzungspunkt der in Fig. 1 dargestellten 4 · 4-Matrix selektiert und gelesen werden. Eine besondere Ausführungsform, in der die Anzahl Speicherstellen viel größer als in der hier gebildeten 4 · 4-Matrix sein wird, kann auf einfache Weise durch Erweiterung der in F i g. 1 gezeigten Matrix erhalten werden, z. B. dadurch, daß in der waagerechten Richtung eine Anzahl von Gruppen nebeneinander angeordnet werden, wodurch

so bei jeder Auswahl ein Wort von Speicherstellen ausgelesen werden kann, und daß in senkrechter Richtung einfach die Länge der Spalten vergrößert wird. Auch andere Organisationen, bei denen mehrere Bits zugleich ausgelesen werden können, sind naturgemäß möglich.

Im Zusammenhang mit der großen Anzahl von Speicherstellen ist es im allgemeinen von Bedeutung, daß jede Diode möglichst klein ist, um dadurch die Gesamtabmessungen der Halbleiteranordnung innerhalb annehmbarer Grenzen zu halten. Im Zusammenhang mit der Geschwindigkeit, mit der die Anordnung betrieben werden kann, ist es weiter von Bedeutung, daß die Dioden nicht nur klein, sondern auch schnell sind, d. h. kurze Erholungszeiten aufweisen. Außerdem ist vorzugsweise der Vorgang zur Herstellung der Dioden derart daß mit den Dioden auch andere Schaltungselemente, wie z. B. die Transistoren T_x bis Ti₂, die Stromquelle 1, der Belastungswiderstand R usw, in demselben Halbleiterkörper integriert werden können.

An Hand der Fig.2 bis 4 wird eine erste Ausführungsform einer Anordnung nach der Erfindung beschrieben, wobei in Fig.2 nur eine Draufsicht auf den Teil der Halbleiteranordnung dargestellt ist, der die in Fig. I dargestellte 4 · 4-Diodenmatrix enthält. Die Anordnung (siehe auch Fig.3) enthält einen Halbleiterkörper fi aus Silizium. An der Oberfläche 11 liegt ein Obcrflächongcbiet 12, das im wesentlichen einen bestimmten Leitungstyp aufweist. Im hier beschriebenen Falle weist das Oberflächengebiet den p-Lfiitungstyp auf, aber es leuchtet ein, daß dieser Leitungstyp zugleich mit allen hier folgenden Leitungstypen umgekehrt werden kann. In dem p-leitenden Oberflächengebiet 12 sind eine Anzahl nebeneinander liegender praktisch paralleler streifenförmiger Oberflächenzonen 13 vom zweiten, daher vom n-Leitungstyp angebracht. Diese n-leitenden Zonen 13, die den Lese/Bitleitungen BL]-BU in Fig. 1 entsprechen, sind in F i g. 2 bis 4, um sie voneinander zu unterscheiden, auch mit den Bezugssymbolen BL\ — BU versehen.

Die Oberfläche 11 ist mit einer Isolierschicht 14 überzogen, die in F i g. 2 der Deutlichkeit halber nicht dargestellt ist. Die Schicht 14 besteht hier aus Siliziumoxid, aber naturgemäß können auch andere dielektrische Materialien, wie Siliziumnitrid oder eine Kombiniation verschiedener Materialien, verwendet werden. Auch kann statt eines Isoliermaterials ein halbisolierendes Material, wie z. B. (gegebenenfalls mit Sauerstoff dotiertes) polykristallines Siliziummaterial, das keine oder praktisch keine Pinatoren oder Akzeptoren enthält, verwendet werden.

Auf der Isolierschicht 14 sind eine Anzahl (in den Figuren vier) paralleler streifenförmiger Leiterbahnen 15 angebracht, die die streifenförmigen Oberflächenzonen 13 kreuzen. Die Bahnen 15, die den Wortleitungen WL\ — WLa entsprechen und daher in Fig.2, um sie voneinander unterscheiden zu können, mit den Bezugssymbolen WL\— WU versehen sind, sind, abhängig von der Information, durch einen gleichrichtenden Übergang mit den streifenförmigen Zonen 13 verbunden.

Nach der Erfindung werden die Leiterbahnen 15 dazu wenigstens an den Stellen von Fenstern 16 in der Oxidschicht 14, in denen die genannten gleichrichtenden Übergänge gebildet werden sollen, in Form von Halbleitermaterial 17 angebracht, das auf der Isolierschicht 14 und in Fenstern 16 in der Isolierschicht 14 niedergeschlagen ist. Im hier beschriebenen Ausführungsbeispiel erstreckt sich dieses Halbleitermaterial 17 über die ganze Länge der Wortleitungen 15. In anderen Ausführungsformen kann aber das Halbleitermaterial 17 auch im wesentlichen nur in den Fenstern 16 in der Siliziumoxidschicht 14 angebracht sein.

Das Halbleitermaterial 17 weist den ersten dem Leitungstyp der n-Ieitenden Oberflächenzonen 13 entgegengesetzten, somit den p-Leitungstyp auf. In den Fenstern 16 bilden die Streifen 17 gleichrichtende pn-Übergänge J (F i g. 3 und 4), die den Dioden D im Schaltbild nach F i g. 1 entsprechen.

Die Abmessungen der Dioden, die im wesentlichen nur durch die Größe der Fenster 16 in der Oxidschicht 14 bestimmt werden, können sehr klein sein, so daß die Packungsdichte der Anordnung sehr hoch sein kann. Infolge der geringen Abmessungen der Dioden und der damit gepaarten kleinen Streukapazitäten können außerdem verhältnismäßig hohe Geschwindigkeiten erzielt werden.

Die streifenförmigen Halbleiterschichten 17 sind im polykristalliner Form angebracht, so daß die gleichrichtenden Übergänge J völlig oder wenigstens nahezu völlig mit dem Übergang zwischen dem polykristallinen Material der Streifen 17 und dem einkristallinen Halbleitermaterial des Halbleiterkörpers 10 zusammenfallen. Die Ladungsträger, die aus dem einkristallinen Halbleitermaterial in das polykristalline Material injiziert werden, werden infolge der verhältnismäßig großen Anzahl von Rekombinationszentren in dem polykristallinen Halbleitermaterial schnell verschwinden. Locher, die

ίο von dem polykristallinen Material in die hoch dotierten η-leitenden Zonen 13 injiziert werden, weisen ebenfalls eine verhältnismäßig kurze Lebensdauer infolge der hohen Dotierungskonzentration in den n-Ieitenden Zonen 13 auf. Die Dioden / werden dadurch kurze Erholungs zeiten und damit eine hohe Geschwindigkeit aufweisen. Die Dotierungskonzentration der η-leitenden Oberflächenzonen 13 ist mindestens zehnmal höher als die Dotierungskonzentration der polykristallinen Streifen 17 gewählt.

Die Streukapazitäten der Dioden können dadurch niedrig gehalten werden, was ebenfalls für die Geschwindigkeit, mit der die Anordnung ausgelesen werden kann, von Bedeutung ist. Ein zusätzlicher Vorteil ist außerdem, daß infolge der niedrigeren Dotierungskon zentration im polykristallinen Material höhere Durch schlagspannungen erhalten werden können.

Zum Erhalten eines möglichst niedrigen Reihenwiderstandes in den Bitleitungen BL ist für die Oberflächenkonzentration in den Zonen 13 ein Wert von min- destens 10¹⁹ Atome/cm³ gewählt. Besondere Werte für diese Oberflächenkonzentration sind 10" bis 10²⁰ Donatoren/cm³. Der Reihenwiderstand der Wortleitungen kann dadurch niedrig gehalten werden, daß die Leiterbahnen 15 als eine Doppelschicht ausgeführt werden, wobei jede Doppelschicht außer der polykristallinen Halbleiterbahn 17 auch einen Streifen 18 aus einem gut leitenden Material, wie Aluminium, enthält, der auf dem Streifen 17 angebracht ist Der spezifische Widerstand der polykristallinen Schichten 17 übt auf den Reihenwi derstand in den Wortleitungen WL praktisch keinen Einfluß mehr aus im Vergleich zu den Metallschichten 18, so daß für die Dotierungskonzentration in den polykristallinen Schichten ein niedriger Wert — vorzugsweise niedriger als 10¹⁸ Atome/cm³ — gewählt werden kann, der im Zusammenhang mit den obenbeschriebenen Eigenschaften der Dioden gewünscht ist Besondere Werte für diese Dotierungskonzentration liegen zwischen 10¹⁵ und 10¹⁷ Atomen/cm³. Ein zusätzlicher Vorteil der Metallschichten 18 ist der, daß, wie bereits beschrieben wurde, die Geschwindigkeit oer Dioden, wie gefunden wurde, weiter vergrößert wird, was wahrscheinlich der Bildung von Rekombinationszentren im Halbleitermaterial 17 zuzuschreiben ist In diesem Zusammenhang sei bemerkt, daß im Falle, in dem die polykristallinen Bahnen 17 derart niederohmig ausgeführt werden, daß die Metallbahnen 18 im Zusammenhang mit dem Widerstand in den Wortleitungen 15 nicht erforderlich sind, es hier doch günstig sein kann, auf den Bahnen 17, wenigstens über den Fenstern 16,

Metall, z. B. Aluminium, anzubringen.

Die hier beschriebenen Poly/Monoübergänge sind dank ihrer Geschwindigkeit und ihren geringen Abmessungen — z. B. 10 · 10 mm² oder noch kleiner — und dank der Tatsache, daß die Zonen 13 sehr nahe beiein ander angebracht werden können, insbesondere als Speicherelemente in einem Festwertspeicher der hier beschriebenen Art geeignet Die Herstellung der Elemente ist außerdem mit der von Bipolartransistoren von

der in konventionellen integrierten Schaltungen üblichen Art vereinbar, so daß die Randelektronik mit den Transistoren Ti — Ti₂ (Fig. 1) mit den Dioden in einem gemeinsamen Halbleiterkörper angebracht werden kann. Zur Illustrierung dieser Möglichkeit sind in den F i g. 5a und 5b zwei Schnitte durch die Anordnung während einer Stufe ihrer Herstellung dargestellt, wobei der Schnitt nach F i g. 5a dem Schnitt nach F i g. 4 entspricht, während Fig.5b einen anderen Teil der Anordnung zeigt, der einen Transistor enthält.

Für die Herstellung der Anordnung kann von einem für integrierte Schaltungen üblichen Halbleiterkörper 10 ausgegangen werden, der aus einem p-leitenden Substrat 19 mit einem spezifischen Widerstand zwischen 1 und 100Ω, cm und einer auf dem Substrat niedergeschlagenen η-leitenden epitaktischen Schicht 20 mit einer Dicke von etwa 3 μπι und einem spezifischen Widerstand zwischen 0,1 und 10 Ω · cm besteht. An den Stellen, an denen Bipolartransistoren angebracht werden, können an der Grenzfläche zwischen dem Substrat 19 und der epitaktischen Schicht 20 hoch dotierte vergrabene η-leitende Kollektorzonen 21, wie in Fig.5b dargestellt ist, gebildet werden.

Auf übliche Weise können in der epitaktischen Schicht 20 gegeneinander isolierte Inseln mit Hilfe von Isoliergebieten 22 gebildet werden. Im vorliegenden Ausführungsbeispiel werden für die Inselisoliergebietc 22 tiefe, d. h. bis zu dem Substrat reichende p-leitende Zonen verwendet In anderen Ausführungsformen können aber diese p-leitenden Zonen auch durch Gebiete aus dielektrischem Material, wie Siliziumoxid, oder durch in die epitaktische Schicht 2(1 geätzte Nuten ersetzt sein.

Durch Diffusion von Boratomen kann dann die Basiszone 23 des in Fig.5b gezeigten npn-Transistors mit einer üblichen Oberflächenkonzentration von 10¹⁸ und !0" Atornen/cnv¹ und einer Tiefe von !,5 μτη gebildet werden. Zu gleicher Zeit kann das p-leitende Oberflächengebiet 12, in dem in einem folgenden Verfahrensschritt die Bitleitungen BL gebildet werden, angebracht werden. Für den Fall, daß für das Gebiet 12 niedrigere Dotierungskonzentrationen erwünscht sind, kann für dieses Gebiet naturgemäß ein gesonderter Dotierungsschritt durchgeführt werden. Anschließend können mit Hilfe bekannter Maskierungs- und Diffusionstechniken die π+-Emitterzone 24 und die Kollektorzone 25 angebracht werden (F i g. 5b). Die Oberflächenkonzentration der Zonen 24,25 liegt zwischen 10'⁹ und 10²⁰ Atomen/ cm³ und die Tiefe beträgt etwa 1 um. Zugleich mit der Emitterdiffusion oder in einem gesonderten Schritt können die η+-Bitleitungen 13 angebracht werden. Dabei können in den Bitleitungen verhältnismäßig niedrige Widerstände erhalten werden; ein besonderer Widerstandswert liegt zwischen 5 und 15 Ω pro Quadrat

Vor der Ablagerung des p-leitenden polykristallinen Materials werden in die Oxidschicht 14 auf der Oberfläche 2 Fenster an den Stollen geätzt, an denen die Wort- und Bitleitungen miteinander durch eine Diode verbunden werden sollen (F i g. 5a). Wie in F i g. 5b dargestellt ist, werden in der Oxidschicht 14 über den Transistoren keine Kontaktfenster 16 angebracht Gegebenenfalls könnte aber auch nun schon über der Basiszone 13 ein Basiskontaktfenster gebildet werden, über das die p-leitende Basis mit einem Basiskontakt versehen werden könnte. Im hier beschriebenen Beispie! sind die Basis-, Emitter- und Kollektorkontakte aber in Fonn von AIuminiumkontakten angebracht

Es sei bemerkt, daß die Oxidschicht 14, die in den

F i g. 3 und 4 der Deutlichkeit halber als eine Schicht mit einer gleichmäßigen Dicke dargestellt ist, tatsächlich infolge der verschiedenen Bearbeitungen eine nichtgleichmäßige Dicke aufweist, wie der Vollständigkeit halber in den F i g. 5a und b angegeben ist.

Auf der Oxidschicht 14 und in den Fenstern 16 wird dann das polykristalline Siliziummaterial 17 zum Erhalten von Wortleitungen 15 abgelagert. Die Dicke der Schichten 17 beträgt etwa 0,5 μίτι und die Doticrungs konzentration höchstens 10¹⁸ Boratome/cm³. Hohe Temperaturbehandlungen sind dabei nicht erforderlich, was im Zusammenhang mit den Eigenschaften der anderen Schaltungselemente, z. B. der Transistoren Ti — Tu. günstig ist.

ts In einem nächsten Verfahrensschritt können die Kontaktfenster über dem Emitter 24 und der Basis 23 u;'d der Kollektorkontaktzone 25 angebracht werden, wonach durch eine auf übliche Weise stattfindende Ablagerung voll Aluminium die EiTiiiicF·, BäSiS- Und KoückiOr- kontakte gebildet werden. Zu gleicher Zeit können auf den polykristallinen Streifen die Aluminiumbahnen 18 angebracht werden, um den Reihenwiderstand in den

Wortleitungen 15 herabzusetzen. Im hier beschriebenen Ausführungsbeispiel sind die

Bitleitungen 13 durch hoch dotierte und niederohmige Zonen 13 gebildet, die während der Emitterdiffusion angebracht werden. F i g. 6 zeigt in einem Schnitt, der dem Schnitt nach F i g. 3 entspricht, eine in bezug auf das erste Ausführungsbeispiel etwas abgewandelte Aus f ührungsform. Für Teile, die Teilen nach F i g. 3 entspre chen, sind der Einfachheit halber dieselben Bezugsziffern verwendet. Statt durch η-leitende Zonen werden die Bitleitungen in diesem Falle durch p-leitende Oberflächenzonen 30 gebildet, während die polykristalline Schicht 17 vom η-Typ ist. Die p-leitenden Zonen 30 sind direkt in der η-leitenden epitaktischen Schicht 20 angebracht und werden durch die zwischenliegenden Teile der epitaktischen Schicht gegeneinander isoliert. Die pleitenden Zonen 30 erstrecken sich über die ganze Dik- ke der epitaktischen Schicht 20 und sind auf der Unterseite des p-leitenden Substrats 19 durch une. hochdotierte η-leitende vergrabene Schicht 31 voneinander getrennt Die Anordnung nach F i g. 6 kann mit Hilfe eines Ver fahrens hergestellt werden, das dem oben an Hand des ersten Ausführungsbeispiels beschriebenen Verfahren praktisch gleich ist Die Zone 31 kann zugleich mit der in Fig.5b dargestellten vergrabenen Kollektorzone 21 und die p-leitenden Zonen 30 können zugleich mit der

so p-leitenden Isolierzone 22 angebracht werden. Statt pleitender polykristalliner Schichten 17 werden nun aber η-leitende polykristalline Schichten angebracht.

In dem die Zonen 30 zugleich mit den Isolierzonen 12 angebracht werden, können Bitleitungen mit einem niedrigen Reihenwiderstand erhalten werden. Ein besonderer Wert für diese Widerstände liegt zwischen 5 und 15 Ω pro Quadrat Dadurch, daß außerdem diese Zonen eine verhältnismäßig hohe Oberflächendotierungskonzentration aufweisen, können die verhältnis- mäßig niedrigen (z B. 10¹⁷ Atome/cm³) Dotierungskonzentrationen in den η-leitenden polykristallinen Schichten, gleich wie im vorhergehenden Ausführungsbeispiel, schnelle Dioden / erhalten werden, die auch dank ihren geringen Abmessungen besonders gut als Speicherele-

S5 ment in einem Festwertspeicher geeignet sind.

Fig.7a und 7b zeigen Schnitte entsprechend dem Schnitt nach F i g. 5a und 5b durch eine dritte Ausfühnmgsform einer Anordnung nach der Erfindung. In die-

sem Falle enthält der Halbleiterkörper 10 eine p-leitende epitaktische Schicht 40 statt einer η-leitenden epitakli-chen Schichi 20, wie in den vorhergehenden Ausfüht'iingsbeispielen. Die Schicht 40 ist auf einem p-leitenden Substrat 19 angebracht. Die Bitleitungen und die Vvortlcitungen enthalten, gleich wie im ersten Ausführungsbeispiel, π · -Oberflächenzonen 13 bzw. die polykristallinen Siliziumstreifen 17 mit den darauf angebrachten Al-Üahnen 18. Die η-leitenden Zonen 13 können wieder zugleich mit den η-leitenden Emittern 41 der Transistoren (F i g. 7b) gebildet werden. Der Kollektor des Transistors wird in diesem Falle durch eine η-leitende vergrabene Schicht 42 und die ringförmige η-leitende Zone 43, die sich von dir Oberfläche bis zu der vergrabenen Schicht 42 über die epitaktische Schicht 40 erstreckt, gebildet. Die Basis des Transistors wird nun durch einen Teil 44 der epitaktischen Schicht 40 gebildet, der von dem Kollektor 42, 43 umgeben wird und mit einer P ⁺-Basiskontaktzone 45 versehen ist. Die n-ieitenden Zonen 13 und die Transistoren sind in diesem Falle je von anderen Schalungselementen durch zwischenliegende Teile der p-leitenden epitaktischen Schicht 40 getrennt.

Gesonderte Zonen für Inselisolierung sind in diesem Falle nicht erforderlich, wodurch insbesondere die Randelektronik mit größerer Packungsdichte als im ersten Ausführungsbeispiel hergestellt werden kann. Die Herstellung der in den F i g. 7a und b dargestellten Anordnung kann weiter mit Hilfe an s^:ch bekannter Techniken durchgeführt werden. Erwünschtenfalls kann an der Oberfläche der epitaktischen Schicht 40 unter der Oxidschicht 14 die Dotierungskonzentration p-leitender Verunreinigungen erhöht werden, um Kanalbildung infolge von Inversion zu verhindern. Eine derartige kanalunterbrechende Zone 46, die mittels einer gleichmäßigen Dotierung über die ganze Oberfläche des Halbleiterkörper» angebracht werden kann, ist in der Zeichnung mit gestrichelten Linien angedeutet

Eine Speichervorrichtung nach der Erfindung kann auch mit Hilfe eines Verfahrens hergestellt werden, bei dem die Transistoren mittels einer dreifachen Diffusion oder Implantation angebracht werden, wie in den F i g. 8a und b dargestellt ist In diesem Falle wird von dem p-leitenden Halbleiterkörper 10 ausgegangen, der gegebenenfalls an der Oberfläche unter der Oxidschicht 14 wieder mit einer kanalunterbrechenden Zone 46 versehen sein kann. Mit Hilfe von Diffusion oder Ionenimplantation wird darin der Kollektor 50 (F i g. 8b) angebracht, während in dem Kollektor die p-leitende Basiszone 5« und schließlich in der Basisdien-leitende Emitterzone 52 zugleich mit der n⁺-Kollektorkontaktzone 53 angebracht wird. Die η-leitenden Bitleitungen werden durch die hoch dotierten n⁺-Zonen 13.(F i g. 8a) gebildet, die ebenfalls zugleich mit der Emitterzone und der Kollektorzone 53 des Transistors angebracht werden und die gleichrichtenden Obergänge / mit den niedriger dotierten p-leitenden polykristallinen Siliziumschichten 17 bilden. Für die Dotierungskonzentration der η *-Zonen 13 und der p-leitenden polykristallinen Schichten 17 können die gleichen oder nahezu die gleichen Werte wie im ersten Ausführungsbeispiel gewählt werden.

In gewissen Fällen, in denen z. B. andere Selektions/ Leseverfahren als das an Hand der F i g. 1 beschriebene Verfahren angewandt werden, kann es vorteilhaft sein, die Reihenwiderstände in den Wortleitungen IVL weiter herabzusetzen. F i g. 9 zeigt eine Weise, in der eine derartige Widerstandsherabsetzung erhalten werden kann.

Die Anordnung nach F i g. 9 ist größtenteils gleich der Anordnung nach dem in den F i g. 2 bis 4 dargestellten Ausführungsbeispiel. Der Schnitt nach F i g, 9 entspricht dem Schnitt nach F i g. 4, wobei der Deutlichkeit halber wohl die Wortleitungen IVL5— WLj angegeber sind, die in F i g. 4 gezeigt sind. Über der Oberfläche 11 sind Metallbahnen 56 oberhalb jeder der η-leitenden Bitleitungen 13 angeordnet. Die Bahnen 56 sind gegen die Wortleitungen 15 elektrisch durch eine zwischenliegende Isolierschicht 55 aus z. B. Siliziumoxid isoliert. Über Fenster 57 in den Oxidschichten 14, 55 sind die Bahnen 56, die sich praktisch parallel zu den Bitleitungen 13 über die Oxidschicht 55 erstrecken, an einer Anzahl von Stellen mit der unterliegenden Bitleitung 13 kontaktiert. Dank der vorhandenen relativen Niederohmigkeit der η-leitenden Zonen 13 ist es im allgemeinen nicht erforderlich, an jeder Speicherstelle einen Kontakt zwischen den Zonen 13 und den Streifen 56 anzubringen, aber genügt die Anbringung eines Kontaktes jeweils erst nach einer gewissen Anzahl von Speicherstellen. In der Figur ist der Einfachheit halber jeweils nach vier Speicherstellen ein Kontakt 57 angegeben. Tatsächlich ist in Abhängigkeit von den zu stellenden Anforderungen oft eine viel geringere Anzahl von Kontakten 57 genügend, so daß die Packungsdichte der Anordnung durch das Vorhandensein der Kontakte 57 kaum verringert zu werden braucht.

F i g. 10 zeigt einen Schnitt entsprechend dem Schnitt nach F i g. 3 durch eine Weiterbildung des ersten Ausführungsbeispiels. Statt ununterbrochener polykristalliner Siliziumstreifen 17 enthalten die Wortleitungen 15 nun Flecken 58 aus polykristallinem Material, die nur an denjenigen Speicherstellen angebracht sind, an denen Dioden / gebildet werden sollen, während an anderen Stellen das polykristalline Material entfernt ist. Die polykristallinen Flecken 58 sind miteinander durch die Al-Bahnen 18 verbunden, die sich, gleich wie srn ersten Ausführungsbeispiel, über die ganze Länge der Wortleitungen 15 erstrecken.

F i g. 11 zeigt schließlich einen Schnitt entsprechend dem Schnitt nach F i g. 4 durch eine noch weitere Abwandlung der Anordnung nach dem ersten Ausführungsbeispiel. In diesem Falle ist auf der Oxidschir-ütt 14 eine praktisch nicht dotierte polykristalline Siliziumschicht 59 angebracht Der Widerstand des polykristallinen Materials ist derart hoch, daß es mit Vorteil als Isoliermaterial verwendet werden kann. In der Schicht 59 sind mit Hilfe von Diffusion oder Ionenimplantation p-Bahnen 17 angebracht, die den Bahnen 17 im ersten Ausführungsbeispiel entsprechen. Die Bahnen 17 sind gegeneinander durch zwischenliegende nicht dotierte und hochohmige Teile 60 der polykristallinen Schicht 59 isoliert Weitere Teil der eigenleitenden Schicht 59 außerhalb des Matrixteiles der Anordnung können für z. B. die Verdrahtung in der Randelektronik p- und/oder η-dotiert werden.

Es dürfte einleuchten, daß sich die Erfindung nicht auf die hier beschriebenen Ausführungsbeispiele beschränkt sondern daß im Rahmen der Erfindung für den Fachmann noch viele Abwandlungen möglich sind. So können z. B. außer Bipolartransistoren auch Feldeffekttransistoren, z. B. vom Typ mit isolierten Gate-Elektroden, in demselben Halbleiterkörper mit der Speichermatrix der obenbeschriebenen Art integriert werdea Dabei können z. B. die Bitleitungen zugleich mit den Source- und Drainzonen der Transistoren und die polykristallinen Wortleitungen zugleich mit den integrierten Gate-Elektroden angebracht werden. In den beschrie-

benen Ausführungsbeispielen ist die Information während der Herstellung der Anordnungen mit Hilfe der
Maske angebracht, die die Fenster 16 in der Oxidschicht
definiert Auch programmierbare Speicher sind jedoch
im Rahmen der ErEndung denkbar. Dabei können z. B.
Sicherungen zwischen den Al-Bahnen 18 und den polykristallinen Bahnen 17 verwendet werden.

Hierzu 3 Blatt Zeichnungen

10

15

20

²⁵

30

35

⁴⁰ I

45

50

55

60

65

Claims

Patentansprüche:

1. Kalbleiteranordnung mit einem Festwertspeicher, die einen Halbleiterkörper mit einem an eine Oberfläche grenzenden Oberflächengebiet von im wesentlichen einem ersten Leitungstyp enthält, in dem eine Anzahl nebeneinander liegender paralleler streifenförmiger Oberflächenzonen vom zweiten Leitungstyp angebracht sind, wobei die Oberfläche mit einer Isolierschicht überzogen ist, auf der eine Anzahl nebeneinander liegender paralleler streifenförmiger Leiterbahnen angebracht sind, die die streifenfönnigen Oberflächenzonen kreuzen, wobei an den Stellen der Kreuzungspunkte, abhängig von der Information, die Leiterbahnen über Fenster in der Isolierschicht durch einen gleichrichtenden Obergang mit den streifenförmigen Zonen verbunden werden können, dadurch gekennzeichnet, daß wenigifiens an den Stellen der genannten Fenster die Leiterbahnen Teile aus Halbleitermaterial enthalten, das auf der Oberfläche des Halbleiterkörpers in den Fenstern niedergeschlagen ist, den ersten dem der Zonen entgegengesetzten Leitungstyp aufweist und an den Stellen der Fenster die genannten gleichrichtenden Übergänge in Forn von pn-Obergäng'en bilden.

2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß das in den Fenstern niedergeschlagene Halbleitermaterial eine polykristalline Struktur aurweist

3. Halblpiteranordsang nt'Jh Anspruch 1 oder 2, dadurch gekennzeichnet, daß d:e Dotierungskonzentration des niedergeschlag/ aen Halbleitermaterials niedriger, vorzugsweise wenigstens zehnmal niedriger, als die Oberflächenkonzentration der streifenförmigen Zonen in dem Halbleiterkörper ist

4. Halbleiteranordnung nach einem oder mehreren der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß auf dem niedergeschlagenen Halbleitermaterial über jeder der Dioden eine Metallschicht angebracht ist.

5. Halbleiteranordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Metallschichten in Form einer Anzahl von Metallbahnen angebracht sind, die sich über wenigstens praktisch die ganze Länge einer Leiterbahn erstrecken.

6. Halbleiteranordnung nach Anspruch 5, dadurch gekennzeichnet, daß die Leiterbahnen je eine Doppelschicht einer Bahn aus Halbleitermaterial vom ersten Leitungstyp, die sich über die ganze Länge der Leiterbahn in den Fenstern und über die Isolierschicht erstreckt, und einer Bahn aus Metall enthalten, die sich über die ganze Länge der Leiterbahn auf dem niedergeschlagenen Halbleitermaterial erstreckt

7. Halbleiteranordnung nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Oberflächenkonzentration der streifenförmigen Zonen mindestens 10¹⁹ Verunreini- so gungsa tome/cm³ beträgt.

8. Halbleiteranordnung nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Dotierungskonzentration des polykristallinen Materials höchstens 10¹⁸ Verunreini- gungsatome/cm³ beträgt.

9. Halbleiteranordnung nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekenn zeichnet, daß über den genannten Leiterbahnen Metallbahnen angebracht sind, die elektrisch gegen die Leiterbahnen isoliert sind und diese kreuzen und sich je über und parallel zu einer in dem Körper gebildeten streifenförmigen Zone erstrecken und an einer Anzahl von Stellen mit dieser streifenförmigen Zone kontaktiert sind.

10. Verfahren einer Halbleiteranordnung mit einem Festwertspeicher, bei dem ein Halbleiterkörper mit einem an eine Oberfläche grenzenden Oberflächengebiet von im wesentlichen einem ersten Leitungstyp mit einer Anzahl nebeneinander liegender paralleler streifenfcrmiger Oberflächenzonen vom zweiten Leitungstyp versehen wird und auf der Oberfläche eine Isolierschicht erzeugt wird und auf der Isolierschicht eine Anzahl nebeneinander liegender streifenförmiger paralleler Leiterbahnen gebildet werden, die die streifenförmigen Oberflächenzonen kreuzen, wobei an den Stellen der Kreuzungspunkte gegebenenfalls, abhängig von der Information, die Isolierschicht Fenster aufweist, über die die Leiterbahnen durch einen gleichrichtenden Übergang mit den Oberflächenzonen verbunden werden, dadurch gekennzeichnet, daß wenigstens an den Stellen der genannten Fenster die Leiterbahnen in Form von Halbleitermaterial angebracht werden, das auf der in den Fenstern freiliegenden Oberfläche des Halbleiterkörpers niedergeschlagen wird, den ersten dem Leitungstyp der Oberflächenzonen entgegengesetzten Leitungstyp aufweist und an den Stellen der Fenster gleichrichtende pn-Übergänge mit den Oberflächenzonen bildet

11. Verfahren nach Anspruch 10, dadurch gekennzeichnet daß das Halbleitermaterial in polykristalliner Form niedergeschlagen wird.