DE2904254A1

DE2904254A1 - Halbleiteranordnung

Info

Publication number: DE2904254A1
Application number: DE19792904254
Authority: DE
Inventors: Jan Lohstroh
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1978-02-10
Filing date: 1979-02-05
Publication date: 1979-08-16
Also published as: JPS54114987A; NL7801532A; FR2417164B1; AU4405179A; IT1110956B; GB2014362A; GB2014362B; IT7919985A0; US4254427A; FR2417164A1

Description

.V. Π'.ϋψ--!

5.1 .79 Γ PHN 9039

Halbleiteranordnung.

Die Erfindung bezieht sich auf eine Halbleiteranordnung mit einem Festwertspeicher mit einem Halbleiterkörper mit einem an eine Oberfläche grenzenden Oberflächengebiet von im wesentlichen dem ersten Leitungstyp, in dem eine Anzahl nebeneinander liegender praktisch paralleler streifenförmiger Zonen vom zweiten Leitungstyp erzeugt sind, wobei die Oberfläche mit einer Isolierschicht überzogen ist, auf der eine Anzahl nebeneinander liegender zueinander praktisch paralleler streifenförmiger Leiterbahnen gebildet sind, die die genannten Zonen kreuzen, wobei an den Kreuzungspunkten, abhängig von der Information, die Leiterbahnen mit den streifenförmigen Zonen über Fenster in der Isolierschicht elektrisch verbunden werden können.

Festwertspeicher sind allgemein bekannt und werden in der Literatur oft kurz als ROM (read-only memory) bezeichnet. Die streifenförmigen Zonen im Halbleiterkörper und die auf dem Halbleiterkörper erzeugten Leiterbahnen bilden ein. Koordinatensystem von Adressen- und Le s eleLturgai zum Auswählen bzw. zum Auslesen der Speicherstellen an den Kreuzungspunkten. Die Information (logische "1" und logische "0") entspricht der An- oder Abwesenheit (oder umgekehrt) einer Verbdinung an den Kreuzungspunkten zwischen den Adressenleitungen.

Grundsätzlich könnten für die Verbindungen ein-

909833/0659

5.1.79 & PHN 9039

fach Widerstandselemente zwisfehen den Adressenleitungen und Leseleitungen verwendet werden. In der Praxis werden jedoch nichtlineare Elemente), wie Dioden oder Transistoren, bevorzugt, um eine gute Diskrimination zwischen ausgewählten und nichtausgewählten Leitungen zu erhalten.

Um einen schnellen Betrieb der Anordnung zu ermöglichen, sollen die verwendeten Elemente gewöhnlich kurze Schaltzeiten (reverse recovery times) aufweisen, d.h. Schaltzeiten, die kürzer als z.B. die gesamten RC-Zeiten des Koordinatensystems sind.

Um zu vermeiden, dass injizierte Minoritätsladungsträger von ausgewählten zu nichtausgewählten Zellen diffundieren, sind bei Anwendung üblicher nichtlinearer Elemente gewöhnlich Trennzonen zwischen benachbarten Zellen erforderlich. Diese Zonen erfordern zusätzlichen Raum und eine grössere Ausrichttoleranz, so dass die Mindestabmessungen der Zellen, die erzielbar sind, verhältnismässig gross sind. Dadurch ist meistens die Packungsdichte im Verhältnis zu dem Raum, der effektiv von den Zellen eingenommen wird, relativ ziemlich gering. Im Aufsatz von J.F. Gunn et al mit dem Titel "A bipolar I6k ROM Utilizing Schottky Diode Cells", veröffentlicht in I.E.E.E. International Solid State Circuits Conference, 1977» S. 118/119 ist ferner ein ROM beschrieben, in dem als Verbindungselemente Schottkydioden (Metall-Halbleiter-Übergänge) verwendet werden. Die in dem Halbleiterkörper erzeugten streifenförmigen Oberflächenzonen (als Bitleitungen bezeichnet) bestehen aus drei Teilzonen, und zwar einer verhältnismässig niedrig dotierten mittleren Zone, die die Schottky-Ubergänge mit den Metallbahnen (Wortleitungen) bildet, und aus zwei verhältnismässig hoch dotierten Zonen zu beiden Seiten der mittleren Zone. Diese Struktur ist verhältnismässig kompakt integriert, wie meistens erwünscht ist.

In dieser bekannten Anordnung beanspruchen die zu beiden Seiten der mittleren Zone liegenden hochdotierten Zonen, die im wesentlichen die Widerstände der Bitleitungen bestimmen und lateral von dem Schottky-

909833/0859

5.1.79 ί PHN 9039

übergang getrennt sind, verhältnismässig viel Raum, wenigstens im Vergleich zu dem (imaginären) Fall, in dem diese hochdotierten Zonen mit der mittleren Zone zusammenfallen würden. Eine derartige imaginäre Konfiguration ist aber nicht möglich, weil meistens gute und zuverlässige Schottky-Ubergänge nur auf verhältnismässig hochohmi'gem Material gebildet werden können. Auf niederohmigem Material können im wesentlichen nur ohmsche (d.h. nichtgleichrichtende) Kontakte erhalten werden.

Die Erfindung hat u.a. die Aufgabe, einen Festwerthalbleiterspeicher anzugeben, dessen Aufbau besonders kompakt ist und dessen Herstellungsschritte vorzugsweise mit denen von Schaltungselementen, wie Transistoren, üblicher integrierter Schaltungen kompatibel sind, so dass diese Schaltungselemente in demselben Halbleiterkörper untergebracht werden können.

Der Erfindung liegt u.a. die Erkenntnis zugrunde, dass Diffusion injizierterMinoritätsladungsträger von > einer ausgewählten Zelle zu benachbarten nichtausgewählten Zellen vermieden werden kann, wenn im Halbleiterkörper zwischen den streifenförmigen Zonen und den streifenförmigen Leiterbahnen auf der Oberfläche des Halbleiterkörpers ein elektrisches Driftfeld vorhanden ist, unter dessen Einwirkung die injizierten Ladungsträger innerhalb des Halbleiterkörpers im wesentlichen nur zu den streifenförmigen Leiterbahnen fliessen können. Der Erfindung liegt weiter die Erkenntnis zugrunde, dass derartige Driftfelder mittels des sogenannten "punch-through"-Effekts (=Durchschlageffekt) zweier einander gegenüber liegender gleichrichtender übergänge erzeugt werden können, von denen einer in der Durchlassrichtung mittels des elektrischen Feldes der anderen Übergangs vorgespannt werden kann, der in der Sperrichtung vorgespannt wird. Eine Halbleiteranordnung der obenbeschriebe~ nen Art ist nach der Erfindung dadurch gekennzeichnet, dass die streifenförmigen Zonen auf Abstand von den genannten Fenstern liegen und von diesen durch zwischenliegende Teile des genannten Oberflächengebietes vom er-

909833/0659

2304254

5.1.79 K ^PHN 9039

sten Leitungstyp getrennt sind, die mit jeder der streifenförmigen Zonen einen pn-übergang (weiter als erster (pn)-TJb er gang bezeichnet) bilden, und dass an den Stellen der Fenster die Leiterbahnen mit Gebieten verbunden sind, die einen gleichrichtenden übergang (als zweiter übergang bezeichnet) mit jedem der genannten zwischenliegenden Teile des Oberflächengebietes vom ersten Leitungstyp bilden, wobei die genannten gleichrichtenden übergänge durch die zwischenliegenden Teile des Oberflächengebietes von den genannten ersten pn-Übergängen getrennt sind, wobei der Abstand zwischen den ersten pn-Übergängen und zugehörigen zweiten gleichrichtenden übergängen und die Dotierungskonzentration der zwischenliegenden Teile derart gering sind, dass, indem wenigstens einer der genann-

'5 ten übergänge in der Sperrrichtung vorgespannt wird, durch "Punch-through" Verbindungen zwischen den Leiterbahnen und den s.treif enförmigen Zonen hergestellt werden können. Durch "Punch-through" zwischen den zwei genannten mit den Rücken gegeneinander angeordneten gleichrichtendeii übergängen können beim Betrieb nur diejenigen Teile der gleichrichtenden Übergänge in der Durchlassrichtung vorgespannt werden, die in der Nähe des elektrischen Feldes des Verarmungsgebietes liegen, das zu den genannten gleichrichtenden übergängen gehört, die in der Sperr— richtung vorgespannt sind. Dadurch werden die injizierten Minoritätsladungsträger unmittelbar über das Driftfeld zwischen den übergängen abgeführt, ohne dass sie zu benachbarten Zellen diffundieren können. Dadurch sind keine gesonderten Trennzonen zwischen den Zellen zur Vermeidung von übersprechen zwischen den Zellen erforderlich, so dass ein sehr kompakter Aufbau möglich ist. Dadurch, dass keine Ladungsspeicherung in den Elementen stattfindet, sind ausserdem die Schaltzeiten jedes Elements (reverse recovery times) sehr kurz und beeinflussen die Zykluszeit der Anordnung nicht oder nahezu nicht.

Eine wichtige bevorzugte Ausführungsform, die besondere Vorteile sowohl in bezug auf die Abmessungen der Anordnung als auch in bezug auf deren Herstellung

909833/06S9

5.1.79 i PHN 9039

aufweist, ist dadurch gekennzeichnet, dass die streifen— förmigen Zonen durch Zonen gebildet werden, die in den Halbleiterkörper vergraben sind und sich, auf die Oberfläche gesehen, unter den Fenstern in der Isolierschicht in dem Halbleiterkörper erstrecken,

Der Halbleiterkörper kann in dieser Ausfuhrungsform durch ein Substrat vom ersten Leitungstyp mit einer darauf angewachsenen epitaktischen Schicht vom ersten Leitungstyp gebildet werden, wobei die vergrabenen Zonen vom zweiten Leitungstyp an der Grenzfläche zwischen der epitaktischen Schicht und dem Substrat erzeugt sind, Dadurch, dass die Dicke der epitaktischen Schicht im wesentlichen die Grosse der "Punch-through"-Spannung zwischen den gleichrichtenden übergängen bestimmt und die Dicke der epitaktischen Schicht im allgemeinen über die ganze Oberfläche des Halbleiterkörpers verhältnismässig konstant gehalten werden kann, kann die Streuung in den "Punch—through"—Spannungen über die ganze Matrix verhält— nismässig niedrig gehalten werden, wenigstens niedriger als wenn der Abstand zwischen den gleichrichtenden übergängen durch eine Maske bestimmt werden würde in denjenigen Fällen, in denen die streifenförmigen Zonen völlig durch Oberflächenzonen gebildet werden wurden.

Die gleichrichtenden übergänge zwischen den Leiterbahnen und dem Oberflächengebiet vom ersten Leitungstyp können durch Metall-Halbleiter- oder Schottky-Ubergänge gebildet werden. Eine bevorzugte Ausführungsform, die u.a. den Vorteil aufweist, dass die Herstellung der Anordnung unter Verwendung einer Standardtechnologie im allgemeinen einfacher als bei Anwendung derartiger Schottky-Ubergänge ist, ist dadurch gekennzeichnet, dass die mit den Leiterbahnen verbundenen Gebiete, die mit den genannten zwischenliegenden Teilen des Oberflächengebietes den zweiten gleichrichtenden übergang bilden, Halbleiterzonen vom zweiten Leitungstyp enthalten, die mit den zwischenliegenden Teilen des Oberflächengebietes einen pn-Ubergang (als zweiter pn-Ubergang bezeichnet) bil- den.

90983 3/0659

. 5.1.79 ^ PHN 9039

Diese Halbleiterzonen können einen Teil der Leiterbahnen bilden, die in Form von Schichten aus polykristallinem Halbleitermaterial vom genannten zweiten Leitungstyp angebracht sein können, die auf der Isolierschicht niedergeschlagen sind und über die Fenster in der Isolierschicht pn-übergänge mit dem Oberflächengebiet vom ersten Leitungstyp bilden.

Eine bevorzugte Ausführungsform ist dadurch gekennzeichnet, dass die genannten Halbleiterzonen durch Oberflächenzonen vom zweiten Leitungstyp gebildet werden, die an den Stellen der Fenster in der Isolierschicht in dem Oberflächengebiet erzeugt sind. Die Leiterbahnen können in dieser Ausführungsform durch Schichten aus einem geeigneten Metall, z.B. Aluminium, gebildet werden, wodurch Leitungen mit niedrigeren ¥iderstandswerten als bei Anwendung polykristalliner Leiterbahnen erhalten werden können.

Eine Ausführungsform einer Anordnung nach einem

weiteren Aspekt der Erfindung ist dadurch gekennzeichnet,

dass Mittel vorhanden sind, mit deren Hilfe in einer auszuwählenden und/oder auszulesenden Zelle der Speicheranordnung über einem der ersten und der zweiten übergänge eine Spannung in der Sperrichtung angelegt werden kann, wodurch - abhängig von der Information - "Punchthrough" von dem genannten gleichrichtenden übergang zu dem anderen gleichrichtenden übergang auftreten und dadurch eine Verbindung zwischen der zu der Zelle gehörigen i~ streifenförmigen Zone und der Leiterbahn hergestellt werden kann,, Eine bevorzugte Ausführungsform, in der,

wie aus der Figurbeschreibung noch hervorgehen wird, eine beliebige Auswahl von Zellen möglich ist, ist da-, durch gekennzeichnet j dass Mittel vorhanden sind, mit deren Hilfe an den genannten anderen übergang nichtausgewählter Zellen eine Spannung in der Sperrichtung

über dem anderen übergang angelegt werden kann, die niedriger als die Spannung ist, bei der "Punch-through" von dem anderen übergang zu dem ersten übergang auftritt j und mit deren Hilfe beim Auswählen einer bestimm-ÖS8 33/ÖSE 9

5.1.79 r PHN 9039

ten Zelle die genannte Spannung über dem anderen übergang im Vergleich zu der Spannung über dem anderen übergang in nichtausgewählten Zellen herabgesetzt werden kann.

Einige Ausführungsformen der Erfindung sind in der Zeichnung dargestellt, und werden im folgenden näher beschrieben. Es zeigen:

Fig. 1 ein Schaltbild eines Teiles einer Matrix einer Speicheranordning von dem Typ, auf den sich die Er-'" findung bezieht,

Fig. 2 eine Draufsicht auf einen Teil einer derartigen Anordnung nach der Erfindung,

Fig. 3 einen Schnitt längs der Linie III - III in Fig. 2 durch diese Anordnung,

Fig. h einen Schnitt längs der Linie IV - IV in Fig. 2 durch dieselbe Anordnung,

Fig. 5 einen Transistor, der mit der Speicheranordnung in einem gemeinsamen Halbleiterkörper integriert werden kann, und

Fig. 6 einen Teil einer Speicheranordnung nach einer zweiten Ausführungsform der Erfindung,

Es sei bemerkt, dass die Figuren schematisch und nicht massstäblich gezeichnet sind.

Fig. 1 zeigt daher das Schaltbild eines Teiles eines Festwertspeichers, der nachstehend als ROM bezeichnet wird. Die Anordnung enthält ein System sich kreuzender senkrechter und waagerechter Adressenleitungen. Die senkrechten Leitungen sind mit den BezugsSymbolen BL - BL„ (Bitleitungen) versehen; die waagerechten Leitungen, die mit den Bezugssymbolen WL₁ . . .WL,- versehen sind, werden gewöhnlich als Wortleitungen bezeichnet, weil die Speicherzellen gewöhnlich in Wörtern organisiert sind. Andere Organisationsformen, z.B. diejenigen, bei denen jede Zelle einzeln ausgewählt werden kann, sind jedoch natürlich auch möglich. Die Wortleitungen WL und die Bitleitungen BL sind mit Wählkreisen 1 bzw. Lesekreisen 2 verbunden. Diese Kreise bildenen keinen Gegenstand der Erfindung und können von jedem konven-

909833/0659

5.1 - 79 % PUN 9039

tionellen Typ sein.

Die Speicherstellen werden durch ein System in Zeilen und Spalten angeordneter Verbindungselemente an den Kreuzungspunkten der Wort- und Bitleitungen gebildet. Abhängig von der Lage in der Matrixstruktur sind diese Elemente in Fig. 1 mit den Symbolen Exy versehen, wobei Index χ angibt, welche Lage das Element in einer Zeile einnimmt, während y die Lage ±n einer Spalte angibt. Die Information (logische "1" und logische "O" oder umgekehrt) wird durch die An— oder Abwesenheit der Verbindung mittels eines derartigen Elements zwischen den Wort- und Bitleitungen an den Kreuzungspunkten dargestellt. Die hier zu beschreibenden Ausführungsbeispiele beziehen sich auf Fälle, in denen an jedem Kreuzungspunkt ein Element E vorhanden ist, das gegebenenfalls - abhängig von der Information - mit wenigstens einer der Wort- und Bitleitungen, z.B. gegebenenfalls mit den Wortleitungen, verbunden ist. Wie in Fig. 1 dargestellt ist, sind z.B. die Elemente E₁-, E__ und E-.. nicht mit den Wortleitungen WL, alle andere Elemente jedoch wohl mit diesen Leitungen verbunden. Es wird klar sein, dass die Elemente E , E _ und E „ gegebenenfalls auch völlig weggelassen werden können.

Die Anordnung kann auf übliche Weise betrieben werden; mittels des Wählkreises 1 kann an die auszuwählenden Wortleitungen WL eine geeignete Spannung angelegt werden, die von der an die anderen nichtausgewählten Wortleitungen angelegten Spannung verschieden ist. Abhängig von der gespeicherten oder eingeschriebenen In-" formation an den Kreuzungspunkten dieser ausgewählten Wortleitung mit den Bitleitungen kann ein Strom oder kein Strom durch die zugehörigen Elemente Exy geführt werden, wobei diese Information an den Bitleitungen ausgelesen werden kann.

Die in Fig. 1 gezeigte Matrix oder ein Teil derselben enthält 3x3 Speicherelemente. In praktischen Ausführungen ist die Anzahl von Speicherstellen im allgemeinen viel grosser und kann mehrere Tausende von EIe-

909833/0659

5.1.79 & PHN 9039

menten enthalten. Im Zusammenhang mit dieser sehr grossen Anzahl ist es im allgemeinen von Bedeutung, die Abmessungen der Speicherelemente E selber möglichst klein zu halten, um dadurch die Gesamtabmessungen der Halbleiter-

^ anordnung innerhalb annehmbarer Grenzen zu halten. Ausserdem ist es von grossem Interesse, dass die Elemente E auch schnell "sind, d.h. _f dass sie in kurzer Zeit von dem "Ein"— in den "Aus"-Zustand und umgekehrt geschaltet werden können.

An Hand der Figuren 2 bis 4 wird ein erstes Ausführungsbeispiel einer Halbleiteranordnung nach der Erfindung beschrieben, wobei Fig. 2 nur eine Draufsicht auf eine Matrix von 3 x 3 Elementen nach Fig. 1 zeigt. Die Anordnung enthält einen Halbleiterkörper

'5 10 aus einem geeigneten Halbleitermaterial, z.B. Silizium, mit wenigstens einem an die Oberfläche 11 grenzenden Oberflächengebiet von einem bestimmten ersten Leitungstyp. Im vorliegenden Fall beanspricht das Oberflächengebiet, das vom p-Typ ist, den ganzen Halbleiterkörper 10 und

^" wird daher nachstehend als Halbleiterkörper bezeichnet. In dem Körper 10 ist eine Anzahl nebeneinander liegender zueinander praktisch paralleler streifenförmiger n-leitender Zonen 12 definiert, die den Wortleitungen in Fig. 1 entsprechen und daher mit den Bezugssymbolen WL - WL * versehen sind. Es sei bemerkt, dass die Funktionen von Wortleitungen und Bitleitungen auch untereinander verwechselt werden können, wobei daher die vergrabenen Zonen

12 die Bitleitungen und die Leiterbahnen 14 die Wortleitungen bilden. Eine derartige Konfiguration kann insbe-

³^ sondere dann vorteilhaft sein, wenn .der Reihenwiderstand in den Wortleitungen wegen der Grosse der elektrische Ströme in den Wortleitungen niedrig sein soll, welche Ströme viel grosser als dde Ströme in den Bitleitungen sein können.

Die Oberfläche 11 ist mit einer Isolierschicht

13 aus Siliziumoxid oder gegebenenfalls einem anderen geeigneten Dielektrikum, wie Siliziumnitrid, Aluminiumoxid, oder Kombinationen derartiger Materialien, über-

909833/0659

2304254

5 »1.79 Üb' . PHN 9039

zogen. Auf der Isolierschicht 13 ist eine Anzahl nebeneinander liegender zueinander praktisch paralleler und die η-leitenden Zonen 12 kreuzender Leiterbahnen 14 gebildet. Diese Bahnen entsprechen den Bitleitungen in Fig. 1 und sind daher auch mit den Bezugssymbolen BL₁„„.BL versehen. Abhängig von der Information können diese Leiterbahnen über ein Element mit nichtlinearem ¥iderstand, das nachstehend noch näher beschrieben werden wird, und über Fenster 15 in der Isolierschicht mit den Wortleitungen 11, WL, verbunden werden.

Nach der Erfindung grenzen die Wortleitungen WL nicht unmittelbar an Fenster 15? sondern sind von diesen Fenstern durch zwischenliegende Teile 16 des pleitenden Halbleiterkörpers 10 getrennt. Mit diesen zwischenliegenden p-leitenden Teilen 16 bilden die nleitenden Wortleitungen je einen pn-übergang (weiter als erster übergang J bezeichnet). An den Stellen der Fenster 15 sind die Leiterbahnen 14 mit Gebieten 17 verbunden, die je einen gleichrichtenden Übergang (als zweiter übergang J„ bezeichnet) mit den zwischenliegenden Teilen 16 des p-leitenden Halbleiterkörpers 10 bilden. Die Gebiete 17 können z«B. Teile der Leiterbahnen selber bilden, die, falls die Leiterbahnen aus Metall bestehen, einen Schottky-Ubergang mit dem Halbleiterkörper 10 an den Stellen der Fenster 15 bilden können, und, falls die Leiterbahnen 14 aus Halbleitermaterial bestehen, einen pn-übergang mit dem Halbleiterkörper lObbilden können. In der Ausführungsfοrm nach den Figuren 2 bis 4 werden aber die Gebiete 17 durch n-leitende Oberflächenzonen gebildet, die mit dem p-leitenden Halbleiterkörper pn-Ubergänge J„ bilden. Die pn-Ubergänge J₁ und J_ sind voneinander durch die zwischenliegenden Teile 16 des Halbleiterkörpers 10 getrennt. Die Abstände zwischen den übergängen J₁ und Jp und die Dotierungskonzentration der zwischenliegenden p-leitenden Teile des Körpers 10 sind derart gering, dass wenigstens an den Speicherstellen, an denen die Bitleitungen mit einer n-3 eitenden Zone 17 verbunden sind,, indem wenigstens ei-

909833/0659

2304254

5.1.79 W PHN 9039

ner dieser Übergänge in der Sperrichtung vorgespannt wird, durch "Punch-through." Verbindungen zwischen den' Leiterbahnen 14 und den η-leitenden Zonen 12 hergestellt werden können.

^ Die streifenförmigen η-leitenden Zonen 12, WL,

werden durch vergrabene Zonen gebildet, die sich, auf die Oberfläche 11 gesehen, unter den Fenstern in der Oxidschicht 13 erstrecken. Die Zonen 12 können dadurch erzeugt werden, dass in einem p-leitenden Substrat 18 n-leitende Oberflächenzonen an den Stellen der vergrabenen Zonen 12 erzeugt werden und dann das p-leitende Gebiet 16 in Form einer epitaktischen Schicht 19 auf dem Substrat niedergeschlagen wird. Die "Punch-through"-Spannung, die von verschiedenen Parametern, wie der Dotierung und der Dicke

'° des Gebietes 16, abhängig ist, wird insbesondere durch die Dicke der epitaktischen Schicht I9 bestimmt. Die Streuung der "Punch—through"—Spannungen über alle Speicherelemente ist, wie gefunden wurde, verhältnismässig niedrig oder wenigstens niedriger als in dem Falle, in

*" dem die Zonen 12 gleichfalls durch Ofoerflächenzonen gebildet werden, die lateral von den Zonen 17 getrennt sind.

Die vergrabenen Zonen 12 können auf die im rechten Teil der Fig« 3 dargestellte Weise mittels einer

^ία tiefen η-leitenden Zone 20 kontaktiert werden, die sich von der Oberfläche 11 bis zu der vergrabenen Zone 12 erstreckt und mit einem Metallkontakt 21 versehen ist.

Die Anordnung kann völlig mit Hilfe allgemein bekannter Techniken hergestellt werden, die nicht näher

^ou beschrieben zu werden brauchen. Es sei nur bemerkt, dass zugleich mit den Speicherelementen auch andere Elemente, wie z.B. Transistoren, in dem Halbleiterkörper für die in Fig. 1 schematisch dargestellten Kreise 1 und 2 angebracht werden können. Fig. 5 zeigt um Schitt ein derartiger

Transistor, der eine η-leitende Emitterzone 22, die zugleich mit den η-leitenden Zonen 17 erzeugt werden kann, eine p-leitende Basiszone 23_s die durch einen Teil der epitaktischen Schicht I9 gebildet wird, der von dem KoI-

909833/0659

5.1.79 }& PHN 9039

/IS

lektor begrenzt wird, eine schalenförmige n-leitende Kollektorzone 2k mit einem vergrabenen Teil 24a, der zugleich mit den vergrabenen Zonen 12 erzeugt werden kann, und Stehwände enthält, die zugleich mit der tiefen nleitenden Zone 20 erzeugt werden können.

Zur Verbesserung der Transistoreigenschaften (u.a. Herabsetzung des Basiswiderstandes) kann die Dotierungskonzentration in einem Teil 23a der Basis rings um den Emitter 22 und am Basiskontakt auf einen geeigneten Wert erhöht werden. Der Teil der Basis, der die ursprüngliche Dotierungskonzentration der epitaktischen Schicht 19 aufweist, ist mit der Bezugsziffer 23b bezeichnet .

Die Wirkungsweise der Anordnung wird an Hand einer praktischen Ausführungsform beschrieben, in der die Dicke der epitaktischen Schicht etwa 3/um und der spezifische Widerstand etwa 10 ^l .cm betrug und die Dicke des Gebietes 16 zwischen den η-leitenden Zonen 12 und 17 etwa 2 /um war. Die "Punch-through"-Spannung von der vergrabenen Zonen 12 zu den Oberflächenzonen 17 betrug etwa 3 V. Das Potential des Halbleiterkörpers 10 wird als Bezugspotential, z.B. Erde, gewählt.. Wenn beispielsweise die zu der Wortleitungen WL₂ gehörigen Speicherelemente ausgelesen werden müssen, wird an diese Wortleitung eine Spannung von 3 V (oder etwas grosser) angelegt, wodurch der zugehörige pn-Ubergänge J₁ in der Sperrichtung vorgespannt wird. Das damit einhergehende Verarmungsgebiet dringt derart weit in die p-leitenden Gebiete 16 ein, dass die diesem pn-übergang J₁ gegenüber liegenden pn-Übergänge J„ in der Durchlassrichtung vorgespannt werden (können). Falls die Bitleitungen BL über ein Fenster in der Oxidschicht 13 mit den zugehörigen η-leitenden Zonen verbunden sind- somit die Bitleitungen BL und BL., -, kann über E,, und E_ und durch diese Bitleitungen ein Strom geführt werden, was einer logischen "1" entspricht. ■ Falls an dem Kreuzungspunkt kein Fenster 15 in der Isolierschicht 13 vorhanden ist - somit bei BL„ -, kann kein Strom zwischen der Bitleitung BL₂ und der Wort-

909833/0659

5.1.79 & PHN 9039

leitung WL_ fliessen, was einer logischen "0" entspricht. Auf die hier beschriebene Weise kann ein ganzes Wort zugleich ausgelesen werden. Die Anordnung kann aber auch derart betrieben werden, dass zu einem bestimmten Zeitpunkt nur ein einziges Speicherelement ausgewählt wird, um ausgelesen zu werden. Dazu wird grundsätzlich an alle Bitleitungen eine Spannung von z.B. +1 V angelegt, wodurch die übergänge J_ , sofern sie wenigstens mit den Leiterbahnen 14 kontaktiert sind, ebenfalls in der Sperrrichtung vorgespannt werden. Die Spannung, die an die vergrabenen Zonen 12 angelegt werden soll, um "Punch, through" zu den Oberflächenzonen 17 zu bewirken, beträgt nun k V. Falls z.B. das Element E„ ausgelesen werden soll, wird die Spannung der Bitleitung BL₁ (der Absolutwert derselben) auf etwa 0 V herabgesetzt. Wenn nun an die Wortleitung WL _? eine Spannung von +3 V angelegt wird, kann nur an dem Kreuzungspunkt zwischen WLp und BL₁ "Punch-through" auftreten und dadurch eine leitende Verbindung hergestellt werden. Auf gleiche Weise kann z.B. das Element E _ ausgewählt und ausgelesen werden. In diesem Falle wird aber keine Verbindung zwischen den Wort- und Bitleitungen hergestellt werden können, weil an diesem Kreuzungspunkt kein Fenster 15 in der Oxidschicht vorhanden ist.

Die Elektronen, die infolge von "Punch-through" von den pn-Ubergängen J_ injiziert werden, werden sich nicht infolge von Diffusion in den p-leitenden Gebieten ausbreiten, sondern infolge des elektrischen Feldes zwischen den übergängen J₁ und J~ unmittelbar über die vergrabenen η-leitenden Zonen 12 abgeführt werden. Die vorstehenden Teile der pn-Ubergänge J„, die nicht durch "Punch-through"—Felder in der Durchlassrichtung vorgespannt werden, werden keine Minoritätsladungsträger (Elektronen) in das p-leitende Gebiet 16 injizieren.

Dadurch sind gesonderte Zonen zwischen benachbarten Elementen, die inwielen bekannten Speicheranordnungen zur Vermeidung von übersprechen zwischen diesen Speicherelementen erforderlich sind, überflüssig. Die Packungs-

909833/0659

5.1.79 yC PHN 9039

dichte der Speicheranordnung kann dadurch sehr gross werden. "Punch-through" zwischen benachbarten vergrabenen Zonen kann einfach dadurch bverhindert werden, dass der Abstand zwischen diesen Zonen etwas grosser als der Abstand zwischen einander gegenüber liegenden pn-Ubergänge J₁ und Jp gewählt wird, weil die "Punch-through"-Spannung zwischen zwei pn—Übergängen mit dem Abstand erheblich zunimmt. Bei einer Breite von etwa 6 /um für die vergrabenen Zonen 12 und die Metallbahnen 14 und bei gegenseitigen Abständen der Metallbahnen und der vergrabenen Schichten von etwa 6 /um sind kleine Speicherzellen mit

/ 2

einer mittleren Grosse von etwa 12 χ 12 /um = 144 mm erzielbar. Dadurch, dass die injizierten Ladungsträger von den "Punch-through"-Feldern direkt abgeführt werden, sind die Schaltzeiten im allgemeinen sehr kurz. In einer praktischen Ausführungsform sind Schaltzeiten (reverse recovery times) von weniger als 3 /usec gemessen werden. Derartige kurze Zeiten beeinflussen die Gesamtzykluszeit der Anordnung nahezu nicht.

Fig. 6 zeigt in einem Querschnitt entsprechend dem Querschnitt nach Fig. 4 eine Ausführungsform, die von der vorhergehenden Ausführungsform etwas verschieden ist. In diesem Falle werden die pn-Ubergänge J„ nicht durch in dem Körper 10 erzeugte Oberflächenzonen, sondern durch die Bitleitungen BL selber gebildet, die wenigstens teilweise in Form η-leitender polykristalliner Siliziumbahnen 27 angebracht sind, die auf der Oxidschicht I3 niedergeschlagen sind und über die Fenster 15 die PoIy-Mono-pn-Ubergänge J^ bilden. Auf den polykristallinen

Schichten 27 kann eine Metallschicht 28 aus z.B. Al zur Herabsetzung des Widerstandes in den Bitleitungen abgelagert sein. Diese Ausführungsform, die eine etwas grössere Anzahl von Verfahrensschritten als die vorhergehende Ausführungsform erfordern kann, weist dagegen den Vorteil auf, dass die Streuung in den "Punch-through"-Spannungen im allgemeinen geringer ist5 dadurch, dass die pn-Ubergänge J„ nämlich praktisch mit den Poly-Mono-Ubergängen zusammenfallen, ist auch die Streuung in den

909833/0 6 59

2804254

5.1.79 ·yS PHN 9039

Abständen zwischen den Übergängen J₁ und Jp, die in erheblichem Masse die "Punch-through"-Spannungen bestimmen, geringer.

Es ist einleuchtend, dass die Erfindung nicht auf die hier gegebenen Ausführungsbeispiele beschränkt ist, sondern dass im Rahmen der Erfindung für den Fachmann noch viele Abwandlungen möglich sind. So kann z.B. unter Beibehaltung der Vorteile in der letzteren Aus— führungsform die polykristalline Halbleiterschicht 27 durch eine Metallschicht ersetzt werden, die über die Fenster 15 in der Oxidschicht I3 Schottky-Ubergänge J„ bildet.

Statt durch vergrabene Zonen können die Zonen 12 auch durch Oberflächenzonen gebildet werden, die Iateral von den Fenstern I5 getrennt sind.

In den beschriebenenen Ausführungsbeispiele ist die Information während der Herstellung mittels der Maske, die die Fenster I5 in der Oxidschicht 13 definiert, angebracht. Auch programmierbare Speicher sind jedoch im Rahmen der Erfindung denkbar. Dabei können z.B. Schmelzsicherungen (fusible links) zwischen den Leiterbahnen 14 und den Zonen 17 verwendet werden. ^!

¥eiter beschränkt sich die Erfindung nicht

auf die hier gegebene Materialien. Auch andere Materialien für den Körper 10, die Isolierschichten und die Leiterbahnen können mit Vorteil Anwendung finden. ■

909833/0659

eerse

ite

Claims

5.1.79 * ^PHN 9039

Patentansprüche;

1 .j Halbleiteranordnung mit einem Festwertspeicher mit einem Halbleiterkörper mit einem an eine Oberfläche grenzenden Oberflächengebiet von im wesentlichen dem ersten Leitungstyp, in dem eine Anzahl nebeneinander liegender praktisch paralleler streifenföriniger Zonen vom zweiten Leitungstyp erzeugt sind, wobei die Oberfläche mit einer Isolierschicht überzogen ist, auf der eine Anzahl nebeneinander liegender zueinander praktisch paralleler streifenförmiger Leiterbahnen gebildet sind, die die genannten Zonen kreuzen, wobei an den Kreuzungspunkten, abhängig von der Information, die Leiterbahnen mit den streifenförmigen Zonen über Fenster in der Isolierschicht elektrisch verbunden werden können, dadurch gekennzeichnet, dass die streifenförmigen Zonen auf Abstand von den genannten Fenstern liegen und von diesen durch zwischenliegende Teile des genannten Oberflächengebietes vom ersten Leitungstyp getrennt sind, die mit jeder der streifenförmigen Zonen einen pn-übergang (weiter als erster (pn)-Ubergang bezeichnet) bilden, und dass an den Stellen der Fenster die Leiterbahnen mit Gebieten verbunden sind, die einen gleichrichtenden übergang (als zweiter übergang bezeichnet) mit jedem der genannten zwischenliegenden Teile des Oberflächengebietes vom ersten Leitungstyp bilden, wobei die genannten gleichrichtenden übergänge durch die zwischenliegenden

909833/0659

5.1.79 2 PHN 9039

ι Teile des Oberflächengebietes von den genannten ersten

pn-Ubergängen getrennt sind, wobei der Abstand zwischen den ersten pn-Ubergängen und zugehörigen zweiten gleichrichtenden übergängen und die Dotierungskonzentration der zwischenliegenden Teile derart gering sind, dass, indem wenigstens einer der genannten übergänge in der Sperrichtung vorgespannt wird, durch "Punch-through" Verbindungen zwischen den Leiterbahnen und den streifenförmigen Zonen hergestellt werden können. ;

2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, dass die streifenförmigen Zonen durch Zonen gebildet werden, die in den Halbleiterkörper vergraben sind und sich, auf die Oberfläche gesehen, unter den Fenstern in der Isolierschicht in dem Halbleiterkörper erstrecken.

3. Halbleiteranordnungnnach Anspruch 2, dadurch gekennzeichnet, dass der Halbleiterkörper ein Substrat vom ersten Leitungstyp mit einer darauf angewachsenen epitaktischen Schicht vom ersten Leitungstyp enthält, \ wobei die vergrabenen Zonen vom zweiten Leitungstyp an der Grenzfläche zwischen der epitaktischen Schicht und dem Substrat liegen. j,

. · km Halbleiteranordnung nach einem oder mehreren ' der vorhergehenden Ansprüche, dadurch gekennzeichnet, ; dass die mit den Leiterbahnen verbundenen Gebiete, die mit den genannten zwischenliegenden Teilen des Ober— ; flächengebietes den zweiten gleichrichtenden übergang bilden, Halbleiterzonen vom zweiten Leitungstyp ent- ; halten, die mit den zwischenliegenden Teilen des Oberflächengebietes einen pn-übergang (als zweiter pn- ^:

übergang bezeichnet) bilden. ι

5· Halbleiteranordnung nach Anspruch 4, dadurch

gekennzeichnet, dass die genannten Halbleiterzone ' j durch Oberflächenzonen vom zweiten Leitungstyp gebildet werden, die an den Stellen der Fenster in der Isolier-

schicht in dem Oberflächengebiet erzeugt sind. ! 6. Halbleiteranordnung nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass

909833/0859

5.1.79 j PHN 9039

MIttel vorhanden sind, mit deren Hilfe in einer auszuwählenden und/oder auszulesenden Zelle der Speicheranordnung über einem der ersten und der zweiten übergänge eine Spannung in der Sperrichtung angelegt werden kann, wodurch - abhängig von der Information - "Punch-through" von dem genannten gleichrichtenden übergang zu dem anderen gleichrichtenden übergang auftreten und dadurch eine Verbindung zwischen der zu der Zelle gehörigen streifenförmigen Zone und der Leiterbahn hergestellt werden

kann. !

7. Halbleiteranordnung nach Anspruch 6, dadurchc gekennzeichnet, dass Mittel vorhanden sind, mit deren Hilfe an den genannten anderen übergang nichtausgewählter Zellen eine Spannung in der Sperrichtung über dem anderen übergang angelegt werden kann, die niedriger als die Spannung ist, bei der "Punch-through" von dem anderen übergang zu dem ersten übergang auftritt, und mit deren Hilfe beim Auswählen einer bestimmten Zelle die genannte Spannung über dem anderen übergang im Vergleich zu der Spannung über dem anderen übergang in ; nichtausgewählten Zellen herabgesetzt werden kann.

909833/0659