DE3135269A1 - Halbleiteranordnung mit herabgesetzter oberflaechenfeldstaerke - Google Patents

Halbleiteranordnung mit herabgesetzter oberflaechenfeldstaerke

Info

Publication number
DE3135269A1
DE3135269A1 DE19813135269 DE3135269A DE3135269A1 DE 3135269 A1 DE3135269 A1 DE 3135269A1 DE 19813135269 DE19813135269 DE 19813135269 DE 3135269 A DE3135269 A DE 3135269A DE 3135269 A1 DE3135269 A1 DE 3135269A1
Authority
DE
Germany
Prior art keywords
semiconductor
layer
region
arrangement according
semiconductor arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19813135269
Other languages
English (en)
Other versions
DE3135269C2 (de
Inventor
Johannes Arnoldus 5621 Eindhoven Appels
Adrianus Willem Ludikhuize
Henricus Maria Joseph Vaes
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE3135269A1 publication Critical patent/DE3135269A1/de
Application granted granted Critical
Publication of DE3135269C2 publication Critical patent/DE3135269C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thyristors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Description

N.V. Philips' eioeüamDenfeWejipMoven") ·:,.:";;: * O -L
PHN 9837 if 19.8.1981
"Halbleiteranordnung mit herabgesetzter Oberflächenfeldstärke"
Die Erfindung bezieht sich auf eine Halbleiteranordnung mit einem Halbleiterkörper mit einem Substratgebiet von einem ersten Leitungstyp und einem darauf liegenden an eine Oberfläche grenzenden schichtförmigen Halbleitergebiet, von dem wenigstens der an das Substratgebiet grenzende Teil vom zweiten Leitungstyp ist und mit dem Substratgebiet einen pn-Uebergang bildet, und wobei innerhalb dieses Halbleitergebietes mindestens eine Zone eines Halbleiterschaltungselements erzeugt ist, wobei die gesamte Netto-Dotierung vom zweiten Leitungstyp des schichtförmigen Halbleitergebietes in Atomen pro Oberflächeneinheit derart gering ist, dass beim Anlegen einer Spannung in der Sperrichtung über dem pn-Uebergang sich die Erschöpfungszone von dem pn-Uebergang her wenigstens örtlich bei einer die Durchschlagspannung des pn-uebergangs unterschreitenden Spannung bis ze der Oberfläche erstreckt.
Der Ausdruck "Dotierung von einem bestimmten Leitungstyp" ist hier in algebraischem Sinne zu verstehen. So weist z.B„ ein n-leitendes Gebiet eine positive n-Dotierungskonzentration, aber eine negative p-Dotierungskonzentration auf.
Weiter sei bemerkt, dass im Betriebs ustand über dem genannten pn-Uebergang, -z.B. infolge parallel zu der Oberfläche fliessender Ströme, nicht an jedem Punkt dieselbe Sperrspannung vorhanden zu sein braucht. Infolge des durch derartige Ströme herbeigeführten Spannungsabfalls kann es z„B. vorkommen, dass das schichtförmige Halbleitergebiet an Stellen, an denen die Sperrspannung hoch ist, wohl und an Stellen, an denen die Sperrspannung niedrig ist, nicht völlig bis zu der Oberfläche erschöpft ist. Es ist wesentlich, dass Erschöpfung über die ganze Dicke des schichtförmigen Halbleitergebietes an denjenigen Stellen auftritt, an denen die Oberflächenfeldstärke hoch ist.
Halbleiteranordnungen der beschriebenen Art (sogenannte "RESURF"-Anordnungen, "RESURF" = "REduced SURface Field") sind aus "Philips Journal of Research", Band 35, Nr. T, 1980, S„ 1-13 bekannt. Audi sind derartige Anordnungen in der offengelegten niederländischen Patentanmeldungen 7800582, D)C-OS 2.927*560 und DE-OS 2«927o662 der
PHN 9837 J, 5-. 19.8.1981
Anmelderin beschrieben. In diesen bekannten Anordnungen ist das schichtförmige Halbleitergebiet praktisch homogen dotiert.
Bei Halbleiteranordnungen der beschriebenen Art kann, wie in der genannten Veröffentlichung in "Philips Jounral of Research" auseinandergesetzt wird, die Durchschlagspannung des genannten pnübergangs sehr hoch sein und dem eindimensional berechneten Wert (wobei der pn-Uebergang annahmeweise flach und unendlich ausgedehnt ist) sehr nahe oder sogar gleich kommen. Dies ist darauf zurückzuführen, dass bei hoher Sperrspannung des pn-Uebergangs die Feldstärke an der Oberfläche durch die vollständige Erschöpfung des schichtförmigen Gebietes erheblich herabgesetzt wird.
Dadurch, dass die Netto-Dotierung des schichtförmigen Gebietes verhältnisitiassig gering sein muss, weisen derarige Halbleiteranordnungen aber eine verhältnismässig niedrige Strombelastbarkeit über das homogen dotierte schichtförmige Gebiet auf. Eine Erhöhung der Dotierungsonzentration kann hier keine Lösung bieten, weil dann sogar bei hoher Spannung das schichtförmige Gebiet nicht mehr völlig erschöpft werden kann, wodurch die Durchschlagspannung des pn-Uebergangs herabgesetzt werden würde.
Ein anderer Nachteil der beschriebenen bekannten Anordnung ist der, dass, wenn eine aktive Zone vom ersten Leitungstyp in dem schichtförmigen Halbleitergebiet vorhanden ist (z.B. die Basiszone eines Iransistors), unter Umständen Ausdehnung der Erschöpfungszone vom Substratgebiet bis zu dieser aktiven Zone ("Punch-trhough") auftreten kann. Dies gilt insbe-onnere boiin Gebrauch iJi Emitterfolgeranwendungen.
Ausserdem sind die beschriebenen bekannten Anordnungen oft schwer auf reproduzierbare Weise herstellbar weil Aenderungen in der Dicke und der Dotierung einer epitaktischen Schicht leicht auftreten und einen wesentlichen Einfluss auf die elektrischen Eigenschaften ausüben können.
Die Erfindung hat u.a. die Aufgabe, die genannten sich bei bekannten Anordnungen ergebenden Nachteile zu beheben oder wenigstens in erheblichem Masse zu verringern.
Insbesondere hat die Erfindung die Aufgabe, eine Halbleiteranordnung der beschriebenen Art zu schaffen, bei der der Widerstand für die in der Anordnung auftretenden parallel zu dor überfläche durch das schichtförmige Gebiet fliessenden Ströme in bezug auf diesen Wider-
PHN 9837 X &· 19.8.1981
stand in einer "EESURF"-Anordnung bekannter Struktur erheblich herabgesetzt und die Gefahr vor "Punch-through" verringert wird.
Der Erfindung liegt u.a. die Erkenntnis zugrunde, dass der beabsichtigte Zweck durch Anwendung eines zweckmassigen Dotierungsprofils in senkrechter Richtung des schichtförmigen Gebietes erreicht werden kann.
Nach der Erfindung ist eine Halbleiteranordnung der eingangs beschriebenen Art dadurch gekennzeichnet, dass das Halbleitergebiet über wenigstens einen Teil seiner Ausdehnung in einer zu der Oberfläche senkrechten Richtung ein Dotierungsprofil mit mindestens zwei übereinander liegenden Schichtteilen mit verschiedenen mittleren Netto-Dotierungskonzentrationen eines gegebenen Leitungstyps aufweist.
Durch Anwendung der Erfindung ist es möglich, beim Auftreten lateraler Ströme jji der Anordnung den grössten Teil der gesamten Dotierung in dem Schichtteil anzubringen, der diese Ströme führt, und dadurch den elektrischen Widerstand wesentlich herabzusetzen, während dennoch die gesamte Netto-Dotierung derart niedrig ist, dass eine vollständige Erschöpfung des schichtförmigen Gebietes b_i einer die Durchschlagspannung weit unterschreitenden Sperrspannung über dem pn-üebergang erreicht werden kann.
Weiter kann die obenbeschriebene Gefahr vor "Punch-through" vom Substratgebiet her dadurch vermieden werden, dass bei Anwendung der Erfindung dem an das Substratgebiet grenzenden Schichtteil eine höhere mittlere Dotierungskonzentration als dem übrigen Teil des schichtförmigen Gebietes erteilt wird,-
Nach der einfachsten Ausführung weist das niederohmige Halbleitergebiet vom Substratgebiet bis zu der Oberfläche völlig den zweiten Leitungstyp auf.
Eine sehr wichtige weitere bevorzugte Ausführungsform ist dadurch gekennzeichnet, dass das schichtförmige Halbleitergebiet mindestens einen an das Substratgebiet grenzenden ersten Schichtteil vom zwiten Leitungstyp und mindestens einen darauf liegenden zweiten Schichtteil vom ersten Leitungstyp enthält, wobei die Schichtteile vom ersten Leitungstyp an ein Potential angeschlossen sind, das dem Potential des Substratgebietes nahezu gleich ist, und wobei Mittel vorgesehen sind wodurch der letzte, an die Oberfläche grenzende Schichtteil ,in ::ich l/M oinor dio Üurch:;chlaysp.:innunq unterschreitenden Spannung über dem genannten pn-Uebergang völlig erschöpft ist. Dadurch kann die
PHN 9837 Jf ^, 19.8.1981
- mittlere Dotierungskonzentration des an das Substratgebiet grenzenden
Schichtteiles noch höher als im Falle eines schichtförmigen Gebietes gewählt werden, das vom Substratgebiet bis zu der Oberfläche nur eine einzigen Leitungstyp aufweist. Dies ist darauf zurückzuführen, dass wenigstens einer der Schichtteile von mindestens zwei Seiten her erschöpft wird, weil er sich zwischen zwei parallelen pn-üebergängen oder pn-üebergangsteilen befindet. Diese Äusführungsform kann zu einem schichtJrörmigen Halbleitgebiet erweitert werden, das aus mehreren auffolgenden aufeinander liegenden Schichtteilen abwechselnder Leitungstypen besteht, wobei auch die Schichtteile vom zweiten Leitungstyp in bezug aufeinander an nahezu das gleiche Potential, Z.B. über eine Halbleiterzone, angeschlossen sind. Unter dem obengenannten "letzten" Schichtteil ist dann der Schichtteil zwischen dem letzten pn-Uebergang und der Oberfläche zu verstehen.
!5 Die genannten Mittel bestehen vorzugsweise in einer genügend niedrigen Dotierungskonzentration des letzten Schichtteiles. An Stelle davon kann aber auch eine durch ejjie Isolierschicht vom letzten Schichtteil getrennte Feldelektrodenschicht, die an ein Potential angeschlossen ist das dem Potential des vorletzten Schichtteiles nahezu gleich ist, verwendet werden.
Die Schichtteile vom ersten Leitungstyp können auf einfache Weise dadurch an nahezu das gleiche Potential wie das Substratgebiet angeschlossen werden, dass dafür gesorgt wird, dass diese Schichtteile über Halbleiterzonen vom ersten Leitungstyp (z.B. das vorgenannte Trenngebiet) mit dem Substratgebiet verbunden sind. Auch andere Mittel können jedoch Anwendung finden. Unter dem Ausdruck "nahezu gleiches Potential" ist in diesem Zusammenhang ein Potentialunterschied von höchstens einigeii pn-UebergangsdiffusJonsspannungen (einige Volt) zu verstehen.
Für gewisse Anwendungen kann es, wenn das schichtförmige Gebiet aus einem ersten an das Substrat grenzenden Schichtteil vom zweiten Leitungstyp und einem darauf liegenden an die Oberfläche grenzenden zweiten Schichtteil vom ersten Leitungstyp besteht, vorteilhaft sein, dass der zweite Schichtteil örtlich unterbrochen ist.
Insbesondere bei denjenigen Anordnungen, bei denen am Rande des schichtförmigen Halbleitergebietes hohe Oberflächenfeldstärken auftreten, ist es vorteilhaft, dass die genannten Schichtteile mit verschiedenen Netto-Dotierungskonzentrationen sich bis zu dem Rande
PHN 9837 y' 8 19.8.1981
des schichtförmigen Halbleitergebietes erstrecken.
Wie bei den meisten "RESURF"-Anordnungen, ist die Erfindung am interessantsten in dem Falle, indem die Dotierungskonzentration wenigstens des an das Substratgebiet grenzenden Teiles vom zweiten Leitungstyp des schichtförmigen Gebietes höher als die des Substratgebietes ist.
Einige AusfüTirungsformen der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen:
Fig. 1 teilweise perspektivisch und teilweise schematisch im Querschnitt eine Anordnung nach der Erfindung,
Fig. 2 elektrische Kennlinien der Anordnung nach der Erfindung in bezug auf den Stand der Technik,
Fig. 3 schematisch im Schnitt eine andere Anordnung nach der Erfindung,
Fig. 4 teilweise perspektivisch und teilweise im Querschnitt eine weitere Anordnung nach der Erfindung,
Fig. 5 schematisch im Querschnitt einen D-MOS-Transistor nach der Erfindung,
Fig. 6 teilweise perspektivisch und teilweise im Querschnitt eine andere Anordnung nach der Erfindung,
Figuren 7 bis 7B im Draufsicht und im Querschnitt einen weiteren D-MOS-Transistor nach der Erfindung,
Fig. 8 schematisch im Querschnitt eine integrierte Schaltung mit komplementären Uebergangsfeldeffekttransistoren (JFET's) nach der Erfindung, und
Fig. 9 eine Abwandlung der Anordnung nach Fig. 1.
Die Figuren sind schematisch und nicht massstäblich gezeichnet. Entsprechende Teile sind im allgemeinen mit denselben Bezugsziffern bezeichnet. Halbleitergebiete vom gleichen Leitungstyp sind in derselben Richtung schraffiert.
In den Figuren 1, 3, 4, 6, 8 und 9 ist der Einfachheit halber die Oxidschicht auf der Oberfläche, in der die Kontaktfenster angebracht sind, weggelassen.
Fig. 1 zeigt teilweise perspektivisch und teilweise im Querschnitt eine Halbleiteranordnung nach der Erfindung. Der Halbleiterkörper 1, im vorliegenden Beispiel aus Silicium, enthält ein Substratgebiet 4 con einen ersten (im vorliegenden Falle vom p-)Leitungstyp und ein darauf liegendes an eine Oberfläche 2 grenzendes schichtförmiges
PHN 9837 5/Ö 19.8.1981
— Halbleitergebiet 3. Wenigstens der an das Substratgebiet 4 grenzende Teil des schichtförmigen Gebietes 3 ist η-leitend und im vorliegenden Beispiel ausserdem Höher als das Substratgebiet dotiert, das eine
14 3 Dotierungskonzentration von etwa 4,5 . 10 Atomen/cm aufweist (spezifischer Widerstand etwa 30 Ohm.an). Im vorliegenden Beispiel ist das ganze schichtförmige Gebiet 3 η-leitend; es bildet mit dem Substratgebied 4 einen pn-Uebergang 5.
Ein inselförmiger Teil 3A des schichtförmigen Halbleitergebietes 3 wird seitlich von einem Trenngebiet 6 begrenzt, das im vorliegenden Beispiel durch eine p-leitende Halbleiterzone gebildet wird, die sich von der Oberfläche 2 her über die ganze Dicke des schichtförmigen Gebietes 3 erstreckt.
Innerhalb des inseiförmigen Gebietes ist ein'Halbleiterschaltungselement, im vorliegenden Falle ein Uebergangsfeldeffekttransistor (JFEH?) mit einer η-leitenden Source-Zone 7 und einer n-leitenden Drain-Zone 8 sowie einer p-leitenden Steuerelektrodenzone 9, erzeugt. Die gesamte Netto-Dotierung vom η-Typ des schichtfönnigen Halbleitergebietes 3, d.h. die Gesamtanzahl von Donatoratomen abzüglich der Gesamtanzahl von Akzeptoratomen pro Oberflächeneinheit über die ganze Dicke des Gebietes 3, ist derart gering, dass beim Anlegen einer Spannung in der Sperrrichtung über dem pn-Uebergang 5 sich die Erschöpfungszone bereits bei einer die Durchschlagspanning unterschreitenden Spannung über die ganze Dicke des Gebietes 3 von dem Substratgebiet 4 bis zu der Oberfläche 2 erstreckt. Diese Netto-Dotierung beträgt
12 2
im vorliegenden Falle etwa 1,2 . 10 Atome/cm . Infolgedessen wird bei hoher Sperrspannung über dem pn-Uebergang 5 die Feldstärke an der Oberfläche 2 erheblich herabgesetzt, wie ausführlich in den obengenannten Veröffentlichungen auseinandergesetzt wird. Dadurch können sehr hohe Werte für die Durchschlagspannung des pn-Uebergangs 5 erhalten werden, wobei die Durchschlagspannung des pn-Uebergangs im wesentlichen durch die Substratdotierung und nicht durch den Randdurchschlag an der Oberfläche am pn-Uebergang zwischen dem Trenngebiet 6 und dem Gebiet 3A bestimmt wird.
Wenn das Gebiet 3 eine homogene Dotierung aufweist, wird der spezifische Widerstand infolge der genannten Erschöpfungsbedingung verhältnismässig hoch sein. Im vorliegenden Beispiel ist die Gesamt-
" dicke des Gebietes 3 etwa 2,5 .um, was bei einer Gesamtdotierung von
12 2
1,2 . 10 Atomen/cm im Falle einer homogenen Dotierung eine Dotierungs-
PHN 9837 jyjO* 19 = 8.1981
15 3
. . konzentration von 4,8 . 10 Atomen/cm ergeben würde, was einem spezifischen Widerstand von etwa 1,2 Ohm. cm entspricht.
Ein derart hoher spezifischer Widerstand kann im Kanalgebiet zwischen der Steuerelektrodenzone 9 und dem Substratgebiet 4 im leitenden Zustand des Feldeffekttransistors einen ungünstig hohen Reihenwiderstand herbeifuhren.
IM diesen Nachteil zu vermeiden oder wenigstens erheblich zu verringern, wird nach der Erfindung das Gebiet 3 nicht homogen dotiert. Das Gebiet 3 lässt sich in zwei übereinander liegende Schichtteile 3A1 und 3A2 unterscheiden, die durch die gestrichelte Linie 10 voneinander getrennt sind (siehe Fig. 1), wobei der Teil 3A1 eine höhere mittlere Dotierungskonzentration als der Teil 3A2 aufweist. Das inselförmige Gebiet 3A weist also in einer zu der Oberfläche senkrechter Richtung ein inhomogenes Dotierungsprofil auf. Der Schichtteil 3A1 weist im vorliegenden Beispiel eine Dicke von 1,4,um auf; der Schichtteil 3A2 weist eine Dicke von 1,1 .um auf. Die mittlere Dotierungskonzentration des Schichtteiles 3A1 beträgt 7,2 . 10 Atoms/cm (Gesamtdotierung 1012 Atome/cm2) und die des Schichtteiles 3A2 1,8 . 1015
3 11 2
Atome/cm (Gesamtdotierung 2 . 10 Atome/cm . Die gesamte Netto-
12 2
Dotierung beträgt also, wie oben bereits erwähnt, 1,2 . 10 Atome/cm , aber die mittlere Dotierungskonzentration des Schichtteiles 3A1 ist erheblich höher als bei einer homogenen Dotierung der Fall wäre. Dadurch, dass auf diese Weise der grösste Teil der Gesamtdotierung im Schichtteil 3A1 konzentriert wird, in dem der Strom zwischen der Source- und der Drain-Elektrode fliesst, wird der Reihenwiderstand erheblich herabgesetzt.
Die inhomogene Dotierungskonzentration kann mit Hilfe verschiedener in der Halbleitertechnik üblicher verfahren erhalten werden, nach einer ersten Abwandlung können die Schichtteile 3A1 und 3A2 durch je eine epitaktisch angewachsene Schicht gebildet werden. Nach einer zweiten Abwandlung kann die inhomogene Dotierung des schichtf örmigen Gebietes 3 durch Ionenimplantation erhalten werden, und zwar entweder durch eine einfache Implantation, bei der sich die Höchstkonzentration in einiger Entfernung unter der Oberfläche befindet, oder durch aufeinanderfolgende Implantationsschritte. Weiter können auch Kombinationen z.B. eines mit Arsen implantierten Schichtteiles 3A1 mit einem darauf epitaktisch angewachsenen niedriger dotierten Schichtteil 3A2 verwendet werden. Auch können gegebenfalls Diffusionsverfahren angewandt werden.
PHN 9837 -β* ΛΛ 19-8.1981.
Die Weise, in der das gewünschte inhomogene Dotierungsprofil verwirklicht wird, ist für die Erfindung nicht wesentlich und der Fachmann kann dazu unter gegebenen Bedingungen eine geeignete Wahl aus den ihm zur Verfügung stehenden Techniken treffen.
Im vorliegenden Beispiel wurde der Schichtteil 3A1 dadurch erhalten, dass in das Substrat Arsenionen implantiert wurden, wonach der übliche Erhitzungsschritt durchgeführt wurde, um die Arsenionen zu aktivieren und Kristallschaden zu beseitigen. Dann wurde auf der so erhaltenen implantierten Oberflächenschicht die 1,1 .um dicke n-leitende Siliciumschicht 3A2 epitaktisch unter Verwendung allgemein üblicher epitaktischer Anwachstechniken niedergeschlagen. Anschliessend wurde, ebenfalls auf übliche Weise, die ρ -Trenndiffusion 6 erzeugt, wonach in einzelnen Diffusionsschritten die p-leitende Steuerelektrodenzone 9 und die n-leitenden Source- und Drain-Zonen 7 bzw. 8 erzeugt wurden, und zwar alle bis zu einer Tiefe von etwa 1,1 ,um.
Obgleich Fig. 1 der Einfachheit halber symmetrisch gezeichnet ist, war zur Einsparung von Raum der Abstand zwischen der Steuerelektrodenzone 9 und der Source-Zone 7 kleiner als der zwischen der Steuerelektrodenzone und der an einer hohen positiven Spannung liegenden Drain-Zone 8. In der Richtung von der Source-Zone zu der Drain-Zone gesehen, war der Abstand zwischen der Trennzone 6 und der Source-Zone 7 etwa 1O.um, während der Abstand zwischen der Source-Zone 7 und der Steuerelektrode 9 5 ,um und der Abstand zwischen der Steuerelektrodenzone 9 und der Drain-Zone 8 30 ,um betrug; der Abstand zwischen der Drain-Zone 8 und der Trennzone 6 war gleichfalls 30.um. Die Abmessung der Source- und Drain-Zonen 7 bzw. 8 unter der Steuerelektrode 9 in der Richtung von der Source-Zone zu der Drain-Zone betrug 10.um. Fig. 2 zeigt den Drain-Strom als Funktion der Spannung zwischen der Source- und der Drain-Zone bei einer Steuerspannung Null. Die Kurve A stellt die betreffende Kennlinie für den Feldeffekttransistor nach Fig. 1 dar. Die Abschnürspannung Vp beträgt 6,7 V. Die Kurve B stellt dieselbe Kennlinie für einen Feldeffekttransistor mit denselben Abmessungen und derselben Abschnürspannung, aber mit einem hohen homogen dotierten schichtförmigen Gebiet 3 mit ebenfalls einer Gesamtdotierung von
PHN 9837 -K 4Z 19-8.1981
12 2
1,2 . 10 Atoraen/cra dar. Es stellt sich also heraus, dass durch Anwendung des Dotierungsprofils nach der Erfindung der Sättigungsstrom von 210 mA auf 300 mA bei gleichbleibender Dicke des Schichtförmigen Gebietes 3 ansteigt. Die Source/ Drain-Durchschlagspannung ist in beiden Fällen praktisch gleich hoch, und zwar etwa 430 V, und liegt also nahe bei der eindimensional berechneten theoretischen Durchschlagspannung von 450 V infolge der Tatsache, dass das schichtförmige Gebiet 3 schon lange vor dem Erreichen dieser Durchschlagspannung erschöpft ist.
Obwohl im beschriebenen Beispiel auch eine epitaktische Schicht 3A2 verwendet wird, üben örtliche Aenderungen der Dotierung und der Dicke dieser Schicht einen relativ geringeren Einfluss auf die Eigenschaften (Abschnürspannung, Sättigungsstrom) als im Falle eines homogen dotierten epitaktischen schichtförmigen Gebietes aus, weil die Dotierung im wesentlichen in der implantierten Schicht 3A1 konzentriert ist.
Noch bessere Ergebnisse können mit einer schematisch im Schnitt in Fig. 3 dargestellten Feldeffekttransistorstruktur erzielt werden. Diese Struktur ist praktisch gleich der nach Fig.1, mit dem Unterschied, dass das schichtförmige Gebiet 3A nicht an allen Stellen den gleichen Leitungstyp aufweist, sondern aus einem an das p-leitende Substratgebiet 4 grenzenden η-leitenden ersten Schichtteil 3A1 und einem darauf liegenden p-leitenden zweiten Schichtteil 3A2 aufgebaut ist, die miteinander einen pn-Uebergang 31 bilden. Der letzte Schichtteil 3A2 grenzt an die Oberfläche 2.-Der Schichtteil 3A2 ist über das Trenngebiet 6 mit dem Substratgebiet 4 verbunden und liegt also an nahezu dem gleichen Potential wie dieses Substratgebiet. Die gesamte Nettodotierung vom
2
η-Typ in Atomen/cm des ganzen Schichtteiles 3A, d.h. der Korabination 3A1 und 3A2, ist derart niedrig, dass beim Anlegen einer Spannung in der Sperrichtung über dem pn-Uebergang die Schichtteile 3A1 und 3A2 von dem üebergang 5 bis zu der Oberfläche 2 bei einer die Durchschlagspannung des pn-Uebergangs 5 unterschreitenden Spannung völlig erschöpft sind. Dabei wird der η-leitende Schichtteil 3A1 sowohl vom pn-Uebergang als auch vom pn-Uebergang 31 her und seitlich von dem die pn-Uebergänge 31 und 5 miteinander verbindenden pn-Uebergang 32 hererschöpft. Der
PHN 9837 -1CK ,, 19.b.1981
Schichtteil 3A2 wird nur vorn pn-Uebergang 31 her erschöpft; daher soll dieser Schiehtteil 3A2 an sich vorzugsweise auch eine derart geringe p-Dotierung aufweisen, dass er bei einer die Durchschlagspannung unterschreitenden Sperrspannung über dem pn-Uebergang (5, 32, 3D völlig erschöpft ist. Eine andere Möglichkeit wäre es, den letzten Schiehtteil 3A2 auch von der Obenseite her zu erschöpfen mittels einer auf nahezu das gleiche Potential wie der vorletzte Schiehtteil 3A1, z.B. auf die Zone 8 angeschlossenen Feldelektrodenschicht 100, die durch eine Isolierschicht 101 vom letzteren Schiehtteil 3A2 getrennt ist. Dieses ist in Figur 3 gestrichelt gezeichnet.
Bei diesem Feldeffekttransistor wurde von einem Substrat 4
14 3 mit einer p-Dotierung von etwa 5.10 Atomen/cm ausgegangen.
Darauf wurde eine η-leitende epitaktische Schicht mit einer Dicke von etwa 5 .um und einer mittleren Dotierungskonzentration von
15 3
9.10 Atomen/em niedergeschlagen. In dieser epitaktischen Schicht wurde mittels einer Borimplantation mit einer Dosis von
12 2
3,1. 10 Ionen/cm eine 3,um dicke p-leitende Schicht erzeugt. Die Dicke de Schichtteiles 3A1 ist also etwa 2 um und seine gesamte Netto-Dotierung vom η-Typ (Dotierungskonzentration in Atomen/cm multipliziert mit Dicke d in cm) beträgt etwa
1? 2
1,8 . 10 Donatoratome/cm . Die Dicke des Schichtteiles 3A2
beträgt etwa 3,um; seine gesamte Netto-Dotierung vom p-Typ betragt 3,1 . 1012 - 3. 10~4.9.1015 = 4.1O11 Atome/cm2;
seine mittlere Netto-Dotierungskonzentration vom p-Typ beträgt
12
3>1·1^ 9.1015 = 1,3 . 1015 Atome/cm3. Die gesamte Netto-Dotierung vom η-Typ der Schichtteile 3A1 und 3A2 zusammen beträgt 1,8 . 1012 - 4.1011 = 1,4 . 1012 Atome/cm2, was genügend niedrig ist, um die Erschöpfungsbedingungen zu erfüllen.
Die η-leitenden Source- und Drain-Zonen 7 bzw. 8 und die p-leitende Steuerelektrodenzone 9 können z.B. durch Diffusion oder durch Ionenimplantation erzeugt werden; dabei muss die Eindringtiefe der Zonen 7 und 8 jedenfalls mindestens gleich der Dicke des Schichtteiles 3A2 sein.
Dadurch, dass der zweite Schiehtteil 3A2 den dem de^ ersten Schichtteiles 3A1 entgegengesetzten Leitungstyp aufweist, wodurch
PHN 9837 -11/ /l<f. 19.8.1981
2 bei der Bestimmung der gesamten Dotierung in Donatoratomen/cm des Schichtteiles (3A1 und 3A2) die Dotierung des Schichtteiles 3A2 das negative Vorzeichen erhält und der erste Schichtteil· 3A1 von mehreren Seiten her erschöpft wird, kann die mittlere Dotierungskonzentration des ersten Schichtteiles 3A1 höher als in dem Falle sein, in dem die Schichtteile 3A1 und 3A2 den gleichen Leitungstyp aufweisen wurden. Die Kennlinie eines Feldeffekttransistors vom Typ nach Fig. 3 mit der gleichen Abschnürspannung wie die der den Linien A und B in Fig. 2 entsprechenden Feldeffekttransistoren und mit der gleichen Durchschlagspannung und Geometrie ist in Fig. 2 mit C bezeichnet. Der Sättigungsstrom beträgt in diesem Falle 400 mA.
Die Erfindung ist nicht nur bei Feldeffekttransistoren anwendbar, sondern kann auch bei Bipolarhalbleiteranordnungen verwendet werden. So zeigt Fig. 4 einen Bipolarhochspannungstransistor mit Basis-, Emitter- und Kollektoranschlüssen B, E bzw. C. Die Kollektorzone wird durch das η-leitende inselförmige schichtförmige Halbleiter^ebiet 3A gebildet, das auf einem niedriger dotierten p-leitenden Substratgebiet 4 liegt und von dem p-leitenden Trenngebiet umschlossen wird. Die p-leitende Basiszone 41 ist mit dem Trenngebiet 6 verbunden. In der Basiszone 41 ist die n-leitende Emitterzone 42 angebracht und das η-leitende Gebiet 3A ist mittels einer hochdotierten η-leitenden Kollektorkontaktzone 43 kontaktiert. Die gesamte Netto-Dotierung des Gebietes 3A ist derart niedrig, dass dieses Gebiet bereits bei einer die Durchschlagspannung unterschreitenden Sperrspannung über dem pn-Uebergang 5 von dem Uebergang 5 bis zu der Oberfläche 2 völlig erschöpft ist. Ein derartiger Bipolartransistor, bei dem das Gebiet 3A homogen dotiert ist, ist in der oben bereits genannten Veröffentlichung in "Philips Journal of Research" (Fig. 5) beschrieben. Ein derartiger Transistor weist eine hohe Kollektor-Basis-Durchschlagspannung auf, die im wesentlichen durch die Dotierung des Substratgebietes 4 bestimmt wird.
Infolge der verhältnismässig niedrigen Dotierung des Kollektorgebietes, die durch die Erschöpfungsbedingung bestimmt wird, ist der Widerstand zwischen der Kollektorkontaktzone
PHN 9837 -yS&r " "19.8-.198T
und dem Kollektorgebiet 3A unter der Basiszone 41 über den an den pn-Uebergang 5 grenzenden Teil des Kollektorgebietes-ziemlich hoch, so dass bekannte Transistoren dieser Art eine verhältnismässig niedrige Strombelastbarkeit aufweisen. Ausserdera kann in Schaltungsanwendungen, bei denen das η-leitende Kollektorgebiet 3A an einer hohen positiven Spannung gegenüber dem p-leitenden Substratgebiet 4 liegt, z.B. in Emitterfolgerschaltungen, das Gebiet 3A zwischen der Basiszone 41 und dem Substrat 4 vom pn-Uebergang 5 her völlig erschöpft werden ("Punch-through"), bevor das Gebiet 3A zwischen der Basiszone 41 und der Kollektorkontaktzone 43 bis zu der Oberfläche 2 erschöpft ist, wodurch die Durchschlagspannung herabgesetzt wird.
Nach der Erfindung wird nun das Kollektorgebiet 3A, wie im Beispiel nach Fig. 1, aus zwei Schichtteilen 3A1 und 3A2 aufgebaut, die beide η-leitend sind, wobei jedoch der stromführende, an das Substrat grenzende Schichtteil 3A1 eine höhere mittlere Netto-Dotierungskonzentration als der darüber liegende Schichtteil 3A2 aufweist. Dadurch wird der Kollektorreihenwiderstand herabgesetzt, während die Durchschlagspannung praktisch gleich hoch wie bei einem homogen dotierten Kollektorgebiet 3A bleibt, während ausserdem die genannte "Punch-through"-Gefahr vermieden wird. Die erforderlichen Dicken und Dotierungen können, je nach dem gewünschten Verstärkungsfaktor, vom Fachmann innerhalb der durch die Erfindung gesetzten Grenzen gewählt werden.
In den Beispielen nach Fig. 1 und Fig. 4 war der an das Substratgebiet grenzende Schichtteil 3A1 höher als der an die Oberfläche grenzende Schichtteil 3A2 dotiert, weil der stromführende Schichtteil hier an das Substrat grenzte. Dies ist nicht immer der Fall. So grenzt z.B. bei einem Feldeffekttransistor mit isolierter Steuerelektrode der stromführende Schichtteil an die Oberfläche. In Fig. 5 ist schematisch im Querschnitt ein derartiger Feldeffektransistor vom D-ffOST-Typ dargestellt, der nach dem "RESLiRF" -Prinzip ausgeführt ist, d.h., dass das n-leitende inselförmige Gebiet 3A beim Anlegen einer Spannung in der Sperrichtung über dem pn-Uebergang 5 bereits vor dem Erreichen der Durchschlagspannung dieses Uebergangs bia zu dar Oberfläche 2 erschöpft ist. Diese Anordnung ist symmetrisch um die Linie MM1;
PHN 9837 -Ii^ /!&' 19.8.1981.
zwischen der Steuerelektrode 51 und Halbleiteroberfläche 2 befindet sich eine dünne Gate-Oxidschicht 52; das p-leitende Kanalgebiet und die n-leitende Source-Zone 54 sind über dasselbe Fenster in das Gebiet 3A eindiffundiert; als Drain-Zone ist eine hochdotierte n-leitende Zone 55 angebracht. Die Source-Zone 54 und das Kanalgebiet 53 sind mittels einer leitenden Schicht 56 kurzgeschlossen; die Drain-Zone 55 ist mittels einer leitenden Schicht 57 kontaktiert.
Bei dieser Anordnung befindet sich der stromführende Teil des Gebietes 3A an der Oberfläche. Daher ist das Gebiet 3A in diesem Falle nach der Erfindung aus einem ersten Schichtteil 3A1 und einem zweiten an die Oberfläche 2 grenzenden Schichtteil 3A2 aufgebaut, der eine höhere mittlere Netto-Dotierungskonzentration als der an das Substrat 4 grenzende Schichtteil 3A1 aufweist. Dabei muss dafür gesorgt werden, dass wie in den vorhergehenden Beispielen, die gesamte Netto-Dotierung des Gebietes 3A in
2
Atomen/cm höchstens gleich dem Höchstwert ist, bei dem noch die.
Bedingung erfüllt wird, dass Erschöpfung bis zu der Oberfläche unterhalb der Durchschlagspannung des pn-Uebergangs 5 auftritt.
12 So kann z.B. bei einer gesamten Netto-Dotierung von TO
2
Donatoratomen/cm für das ganze Gebiet 3A der Schichtteil 3A2 eine Dicke von 1 ,um und eine mittlere Dotierungskonzentration von 8.10 Atomen/cm (gesamte Dotierung also 8.10 Atome/cm ) und der Schichtteil 3A1 eine Dicke von 2 .um und eine mittlere
15 3 Dotierungskonzentration von 10 Atomen/cm (Gesamtdotierung
11 2
2.10 Atome/cm ) aufweisen. Der Schichtteil 3A2, in dem hauptsächlich der Strom fliesst, weist also eine erheblich höhere Dotierung auf als wenn das Gebiet 3A homogen dotiert wäre (wobei seine Dotierungskonzentration IQ12 = 3>3 . 1Q15 Atome/em3 befcragen
- 10-4 würde).
Fig. 6 zeigt im Querschnitt eine weitere Abwandlung der Anordnung nach der Erfinding, und zwar einen Bipolarhochspannungstransistor vom "RESCJRF'-Typ, bei dem das schichtförmige Gebiet 3A aus Schichtteilen entgegengesetzter Leitungstypen, und zwar einem n-leitenden Schichtteil· 3A1 und einem p-leitenden Schichtteil 3A2, aufgebaut ist. Der Transistor enthält eine p-leitende Basiszone 61 und eine
PHN 9837 -^4Ϊ< 19.rf.1981
η-leitende Emitterzone 62. Bei dieser Abwandlung ist der zweite an die Oberfläche 2 grenzende p-leitende Schichtteil 3A2 örtlich zwischen dem p-leitenden Trenngebiet 6 und der Basiszone 61 durch die Kollektorzone 63 unterbrochen, die sich durch den Schichtteil 3A2 hindurch bis in den ersten Schichtteil 3A1 erstreckt. Wie im
Beispiel nach Fig. 3, kann nun der n-leitende Schichtteil 3A1 unter dem p-leitenden Schichtteil 3A2 verhältnismässig hoch dotiert sein, während dennoch die Schichtteile 3A1 und 3A2 zusammen bei einer die Durchschlagspannung unterschreitenden Spannung über dem pn-Uebergang bis zu der Oberfläche 2 erschöpft werden. Dadurch kann eine hohe Durchschlagspannung des pn-Uebergangs 5 und also ausserdem, weil im Betriebszustand die Basiszone 61 meistens auf nahezu dem gleichen Potential wie das Substrat 4 liegt, des Kollektor/Basis-Uebergang3 erhalten werden, während dennoch der Kollektorreihenwiderstand durch die verhältnismässig hohe Dotierungskonzentration des Schichtteiles 3A1 niedrig ist. Auch in diesem Beispiel muss die Dotierung des Schichtteiles 3A2 genügend niedrig sein, um eine vollständige Erschöpfung dieses Schichtteiles bei einer die Durchschlagspannung unterschreitenden Spannung zu 2Q bewirken. Der Transistor nach Fig. 6 eignet sich auch zur Anwendung in Emitterfolgerschaltungen, wobei der Emitter und der Kollektor beide an einer hohen Spannung gegenüber dem Substratgebiet 4 liegen.
In Fig. 7 ist in Draufsicht und in Figuren 7Λ und B im Querschnitt ein Feldeffekttransistor mit isolierter Gate-Elektrode dargestellt, wobei ein schichtförmiges Halbleitergebiet 3A mit einem ersten auf einem p-leitenden Substrat 4 liegenden Schichtteil 3A1 und einem darauf liegenden und an die Oberfläche grenzenden p-leitenden Schichtteil 3A2 benutzt, wie dies auch in den 3Q Beispielen nach den Figuren 3 und 6 der Fall ist. Die Anordnung nach Figur 7 ist ein Feldeffekttransistor vom D-MOST-Typ, gleich wie der Transistor nach Fig. 5, mit η-leitenden Source- und Drain-Zonen 71 bzw. 72, die mit Anschlüssen S bzw. D. versehen sind, einer Steuerelektrode 73 mit einem Anschluss G und einem p-leitenden Kanalgebiet 74. Die Dotierungen des p-leitenden Schichtteiles 3A2 und des η-leitenden Schichtteiles 3A1 müssen nach der Erfindung dieseLben Bedingungen wie in den Beispielen nach den Figuren 3 und 6 erfüllen. Der p-leitende Schichtteil 3A2 kann im
PHN 9837 -i^ /f · 19.8.1981.
vorliegenden Fall sich nicht überall bis zu dem Kanalgebiet 74 fortsetzen, weil dann der Feldeffekttransistor nicht wirkt, infolge der Tatsache, dass der ausserhalb der Steuerelektrode liegende Teil
der Schicht 3A2 kein Stromkanal gebildet werden kann. Daher 5
erstreckt sich der Schichtteil 3A2 an den meisten Stellen nicht bis zu dem Kanalgebiet 74, sondern wird er dadurch unterbrochen, dass neben dem Gebiet 71I der erste Schichtteil 3A1 sich bis zu der Oberfläche erstreckt. In Draufsicht zeigt Fig. 7, dass dazu in der Schicht 3A2 Oeffnungen 75 vorgesehen sind. Zwischen diesen Oeffnungen bleibt die Schicht 3A2 über Stege 76 mit dem Gebiet 74 verbunden, so dass der Schichtteil 3A2 nicht schwebend ist (was im allgemeinen ungünstig ist). In Fig. 7A ist ein Querschnitt längs der Linie AA' der Fig. 7 dargestellt; an diesen Stellen wirkt der D-MOST. In Fig. 7B ist ein Querschnitt längs der Linie BB' dargestellt; an diesen Stellen fliesst kein Strom von S zu D und wirkt der D-MOST nicht. Weiter weist das Dotierungsprofil nach Fig. 7 dieselben Vorteile wie das nach den Beispielen der Figuren 3 und 6 auf; durch zweiseitige Erschöpfung des Schichtteiles 3ΑΊ zwischen
den Gebieten 3A2 und 4 kann die Dotierung dieses Schichtteiles 3A1 20
verhältnismässig hoch und der Reihenwiderstand dementsprechend niedrig sein. Auch dieser D-MOST kann in Emitterfolgerschaltungen Anwendung finden.
Fig. 8 zeigt im Querschnitt eine Anordnung mit einem
schichtförmigen Gebiet 3A mit mehr als zwei aufeinanderfolgenden 25
Schichtteilen abwechselnder Leitungstypen. Damit kann z.B., wie in Fig. 8 dargestellt, eine integrierte Schaltung mit komplementären Uebergangsfeldeffekttransistoren erhalten werden.
Auf der linken Seite befindet sich ein JFET mit einem η-leitenden Kanalgebiet 3A1 und η -Source und Drain-Zonen 81 bzw. 82 (Anschlüsse 3 bzw. D) sowie ein ρ -Steuerelektrodenzone 83. Der seitlich von der ρ -Trenndiffusion 6 begrenzte inselförmige Teil 3A des schichtförmigen Halbleitergebietes ist aus einem ersten η-leitenden Schichtteil 3A1, einem zweiten p-leitenden
Schichtteil 3A2 und einem dritten η-leitenden Schichtteil 3A3 35
aufgebaut. Das Gebiet 3A weist wieder eine derartige
2
Netto-Dotierung in Atomen/cm auf, dass es von dem p-leitenden Substrat 4 bis zu der Oberfläche 2 erschöpft ist, bevor die
'"Λ
PHN 9S37.
Durchschlagspannung des pn-Uebergangs 5 erreicht ist. Dazu ist ausserdem sichergestellt, dass der letzte, an die Oberfläche grenzende Schichtteil 3A3 an sich eine derart geringe Dotierung aufweist,- dass er von dem zweiten Schichtteil 3A2 bis zu der Oberfläche erschöpft werden kann, bevor Durchschlag des pn-Uebergangs 5 auftritt. Die Steuerelektrodenzone 83 ist, wie gestrichelt in der Figur angegeben ist, innerhalb des Halbleiterkörpers und innerhalb des Schichtteiles 3A2 mit dem p-leitenden Trenngebiet 6 verbunden und über dieses Gebiet kontaktiert (Anschluss G1).
Auf der rechten Seite befindet sich ein entsprechendes sehichtförmiges Halbleitergebiet 3Af, das aus Schichtteilen 3ΑΊ, 3A'2 und 3A'3 aufgebaut ist, die einen Teil derselben Halbleiterschichten wie die Schichtteile 3A1, 3A2 und 3A3 bilden·. Die Dotierungen dieser Schichtteile entsprechen denn auch denselben Bedingungen. In dem inselförmigen Gebiet 3A' ist auf die in der Figur angegebene Weise ein komplementärer JFET mit ρ -Source- und Drain-Zonen 84 bzw. 85 (Anschlüsse S bzw. D), einer η -Steuerelektrodenzone 86 (Anschluss G) und einem p-leitenden Kanalgebiet 3A'2 angebracht. Die n-leitenden Kanalteile 3A'3 und 3ΑΊ sind über eine ringförmige η-leitende Zone 87 miteinander verbunden. So werden zwei komplementäre Uebergangsfeldeffekttransistoren, die beide für Hochspannungsbetrieb geeignet sind, in demselben Halbleiterkörper erhalten.
Da die η-leitenden Schichtteile über die Zonen 81 und 87 und die p-leitenden Schichtteile über die Zonen 6 zusammen an das gleiche Potential angeschlossen sind, werden die Schichtteile 3A1 und 3A2, wie die Schichtteile 3ΑΊ und 3A'2, von zwei Seiten her in senkrechter Richtung erschöpft, während die Schichtteile 3A3 und 3A'3 nur von unten her erschöpft werden. Weiter tritt an den Rändern aller Schichtteile Erschöpfung von den Trenngebieten 6 her auf.
In den beschriebenen Beispielen besteht das Trenngebiet stets aus einer Halbleiterzone. Es ist aber manchmal auch möglich, statt dessen ein Trenngebiet anzuwenden, das durch ein Isoliermaterial gebildet wird. So ist in Fig. 9 eine Abwandlung dargestellt, die in jeder Hinsicht dem Beispiel nach Fig. 1 gleich
PHN 9837 -^ 10· 19-8,Iy8i
ist, aber bei der das Trenngebiet 96 durch ein (teilweise) versenktes Muster von Siliciumoxid gebildet wird. Das Gebiet 96 kann unter Umständen auch völlig weggelassen werden; dann wird das Trenngebiet durch eine Nut gebildet und eine Mesa-Struktur
erhalten.
5
Die Bedingungen, die die Abmessungen und die
Netto-Datierungskonzentration des schichtförmigen Gebietes 3A erfüllen müssen, damit dieses Gebiet schon lange vor dem Auftreten von Durchschlag völlig erschöpft ist, (die sogenannten "RESUHF"-Bedingungen) werden in den vorgenannten niederländischen Patentanmeldungen und in der genannten Veröffentlichung in "Philips Journal of Research" erörtert. Sie kommen darauf hinaus, dass das Produkt der Netto-Dotierungskonzentration in Atomen/cm und der Dicke d in era dieses Gebietes 3A unter einer bestimmten Grenze liegen muss. Diese Grenze ist u.a. von der Dotierung des
Substratgebietes 4 abhängig. Für Silicium gilt, dass bei den in den meisten Fällen verwendeten Substratdotierungen von mindestens
Ner-uo-uotierung ν χ α ues scnLcnutormigen ueoi.er-e3 ja er.wa iO
2
20
14 15 3
10 · und höchstens 10 Atomen/cm die gesamte Netto-Dotierung N χ d des schichtförmigen Gebietes 3A etwa 10'
2
Atome/cm betragen soll und vorzugsweise mindestens gleich
11 2 12 2
8.10 Atome/cm und höchstens gleich 1,5 .10 Atome/cm ist.
Die Erfinung beschränkt sich nicht auf die beschriebenen Ausführungsbeispiele. So kann statt Silicium auch ein anderes Halbleitermaterial, z.B. Germanium oder Galliumarsenid, verwendet werden.
Weiter können in jedem Beispiel die Leitungstypen sämtlicher Halbleitergebiete (gleichzeitig) durch die entgegengesetzten Leitungstypen ersetzt werden. Die Erfindung kann bei allen Halbleiteranordnungen vom "RESURF"-Typ angewandt werden, vorausgesetzt, dass die genannten Bedingungen in bezug auf die Dotierungen der unterschiedlichen Schichtteile erfüllt werden. Die elektrischen Verbindungen brauchen nicht bei allen Beispielen von der in der Zeichnung dargestellten Art zu sein. So kann z.B, in der Anordnung nach Fig. 1 auch die Steuerelektrodenzone 9 elektrisch von dem Substrat 4 getrennt sein. Die Substrätgebiete der Anordnungen können, sofern sie nicht als zweite Steuerelektrode verwendet werden, erwünschtenfalls an Erde oder an ein anderes
10 15 20 25 30 35
PHN 9837
19.8.1981
Bezugspotential angelegt werden. Viele andere Abwandlungen sind i Rahmen der Erfindung für den Fachmann möglich.
Leerseite

Claims (22)

  1. PHN 9837 - \^r 19.8.1981
    PATENTANSPRÜCHE:
    1 J Halbleiteranordnung mit einem Halbleiterkörper mit einem Substratgebiet von einem ersten Leitungstyp und einem darauf liegenden an eine Oberfläche grenzenden schichtförmigen Halbleitergebiet, von dem wenigstens der an das Substratgebiet grenzende Teil vom zweiten Leitungstyp ist und mit dem Substratgebiet einen pn-Uebergang bildet, und wobei innerhalb dieses Halbleitergebietes mindestens eine Zone eines Halbleiterschaltungselements erzeugt ist, wobei die gesamte Netto-Dotierung vom zweiten Leitungstyp des schichtförmigen Halbleitergebietes in Atomen pro Oberflächeneinheit derart gering ist, dass beim Anlegen einer Spannung in der Sperrichtung über dem pn-Uebergang sich die Erschöpfungszone von dem pn-Uebergang her wenigstens örtlich bei einer die Durchschlagspannung des pn-Uebergangs unterschreitenden Spannung bis zu der Oberfläche erstreckt, dadurch gekennzeichnet, dass das Halbleitergebiet über wenigstens einen Teil seiner Ausdehnung in einer zu der Oberfläche senkrechten Richtung ein Dotierungsprofil mit mindestens zwei übereinander liegenden Schichtteilen mit verschiedenen mittleren Netto-Dotierungskonzentrationen eines gegebenen Leitungstyps · aufweist.
  2. 2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, dass wenigstens der an das Substratgebiet grenzende Teil vom zweiten Leitungstyp des schichtförmigen Halbleitergebietes höher als das Substratgebiet dotiert ist.
  3. 3· Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die genannten Schichtteile mit verschiedenen Netto-Dotierungskonzentrationen sich bis zu dem Rande des Halbleitergebietes erstrecken.
  4. 4. Halbleiteranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das schichtförmige Halbleitergebiet völlig den zweiten Leitungstyp aufweist.
  5. 5. Halbleiteranordnung nach Anspruch 4, dadurch gekennzeichnet,
    PHN 9Ü37 -φ£ /j 19.8.1981
    dass der Schichtteil mit der höchsten mittleren Dotierungskonzentration an das Substratgebiet grenzt.
  6. 6. Halbleiteranordnung nach Anspruch 5, dadurch gekennzeichnet, dass der Schichtteil mit der höchsten mittleren Dotierungskonzentration durch eine in das Substrat implantierte Schicht vom zweiten Leitungstyp gebildet wird.
  7. 7. Halbleiteranordnung nach Anspruch 4, dadurch gekennzeichnet, dass der Schichtteil mit der höchsten mittleren Dotierungskonzentration an die Oberfläche grenzt.
  8. 8. Halbleiteranordnung nach einem der Ansprüche 1 bis 3,
    dadurch gekennzeichnet, dass das schichtförmige Halbleitergebiet . mindestens einen an das Substratgebiet grenzenden ersten Schichtteil vom zweiten Leitungstyp und mindestens einen darauf liegenden zweiten Schichtteil vom ersten Leitungstyp enthält, wobei die Schichtteile vom ersten Leitungstyp -an ein Potential angeschlossen sind, das dem Potential des Substratgebietes nahezu gleich ist, und wobei Mittel vorgesehen sind wodurch der letzte, an die Oberfläche grenzende Schichtteil an sich bei einer die Durchschlagspannung unterschreitenden Spannung über dem genannten pn-Uebergang völlig erschöpft ist.
  9. 9. Halbleiteranordnung nach Anspruch 8, dadurch gekennzeichnet, daß die genannten Mittel in einer genügend niedrigen Dotierungskonzentration des letzten
    Schichtteiles bestehen.
  10. 10. Halbleiteranordnung nach Anspruch 8, dadurch gekennzeichnet dass die genannten Mittel von einer durch eine Isolierschicht vom letzteren Schichtteil getrennten, an einem Potential nahezu gleich an dem des vorletzten Schichtteiles angeschlossenen Feldelektrode gebildet werden.
  11. 11. Halbleiteranordnung nach Anspruch 8, dadurch gekennzeichnet, dass die Schichtteile vom ersten Leitungstyp über Halbleiterzonen vom ersten Leitungstyp mit dem Substratgebiet verbunden sind.
  12. 12. Halbleiteranordnung nach Anspruch 8, dadurch gekennzeichnet, dass das schichtförmige Halbleitergebiet aus einer Anzahl aufeinanderfolgender Schichten abwechselnder Leitungstypen besteht, wobei auch die Schichtteile vom zweiten Leitungstyp in bezug aufeinander an nahezu das gleiche Potential angeschlossen sind.
  13. 13. Halbleiteranordnung nach Anspruch 8, dadurch gekennzeichnet, dass der zweite Schichtteil an die Oberfläche grenzt.
    PHN 9837 -β*-3 19.8.1981
  14. 14. Halbleiteranordnung nach Anspruch 13> daduch gekennzeichnet, dass der zweite Schichtteil örtlich unterbrochen ist.
  15. 15. Halbleiteranordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass wenigstens einer der genannten Schichtteile durch eine epitaktisch angewachsene Schicht gebildet wird.
  16. 16. Halbleitervorrichtung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet dass das genannte schicht förmige Halbleitergebiet inselförmig ist und seitlich von einem sich von der Oberfläche herüber praktisch die ganze Dicke des Halbleitergebietes erstreckendes Trenngebiet begrenzt wird.
  17. 17· Halbleiteranordnung nach Anspruch 16, dadurch gekennzeichnet, dass das Trenngebiet durch eine Halbleiterzone vom ersten Leitungstyp gebildet wird.
  18. 18. Halbleiteranordnung nach Anspruch 16, dadurch gekennzeichnet, dass das Trenngebiet durch ein wenigstens teilweise in den Halbleiterkörper versenktes Muster aus elektrisch isolierendem Material gebildet wird.
  19. 19· Halbleiteranordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass das Substratgebiet eine
    14 Dotierungskonzentration von mindestens 10 Atomen/cm und
    15 3
    höchstens 10 Atomen/cm aufweist, und dass die gesamte Netto-Dotierung des schichtförmigen Halbleitergebietes mindestens
    112 12 2
    8.10 Atome/cm und höchstens 1,5 . 10 Atome/cm beträgt.
  20. 20. Halbleiteranordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass das schichtförmige Gebiet das Kanalgebiet eines pn-Uebergangsfeldeffekttransistors (JFET) bildet.
  21. 21. Halbleiteranordnung nach einem der Ansprüche 1 bis 17, dadurch gekennzeichnet, dass das schichtförmige Gebiet an die Drain-Zone und an das Kanalgebiet eines selbstregistrierten lateralen Feldeffekttransistors mit isolierter Steuerelektrode (D-MOST) grenzt.
  22. 22. Halbleiteranordnung nach einem der Ansprüche 1 bis 19, dadurch gekennzeichnet, dass das schichtförmige Gebiet zu der (Collektorzone eines Bipolartransistors gehört-
DE19813135269 1980-09-08 1981-09-05 Halbleiteranordnung mit herabgesetzter oberflaechenfeldstaerke Granted DE3135269A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NLAANVRAGE8005053,A NL187415C (nl) 1980-09-08 1980-09-08 Halfgeleiderinrichting met gereduceerde oppervlakteveldsterkte.

Publications (2)

Publication Number Publication Date
DE3135269A1 true DE3135269A1 (de) 1982-06-24
DE3135269C2 DE3135269C2 (de) 1987-03-26

Family

ID=19835848

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813135269 Granted DE3135269A1 (de) 1980-09-08 1981-09-05 Halbleiteranordnung mit herabgesetzter oberflaechenfeldstaerke

Country Status (13)

Country Link
US (1) US4422089A (de)
JP (1) JPS5778168A (de)
AT (1) AT387105B (de)
AU (1) AU544603B2 (de)
CA (1) CA1176762A (de)
DE (1) DE3135269A1 (de)
ES (1) ES8206917A1 (de)
FR (1) FR2490012B1 (de)
GB (1) GB2083700B (de)
IE (1) IE52204B1 (de)
IT (1) IT1138578B (de)
NL (1) NL187415C (de)
SE (2) SE454732B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4201276C1 (de) * 1992-01-18 1993-06-17 Daimler-Benz Aktiengesellschaft, 7000 Stuttgart, De

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2090053B (en) * 1980-12-19 1984-09-19 Philips Electronic Associated Mesfet
NL8103218A (nl) * 1981-07-06 1983-02-01 Philips Nv Veldeffekttransistor met geisoleerde stuurelektrode.
US4783688A (en) * 1981-12-02 1988-11-08 U.S. Philips Corporation Schottky barrier field effect transistors
US4942440A (en) * 1982-10-25 1990-07-17 General Electric Company High voltage semiconductor devices with reduced on-resistance
US4626879A (en) * 1982-12-21 1986-12-02 North American Philips Corporation Lateral double-diffused MOS transistor devices suitable for source-follower applications
EP0115098B1 (de) * 1982-12-27 1987-03-18 Koninklijke Philips Electronics N.V. Laterale DMOS-Transistoranordnung mit einer Injektionszone
NL8302092A (nl) * 1983-06-13 1985-01-02 Philips Nv Halfgeleiderinrichting bevattende een veldeffekttransistor.
US4862242A (en) * 1983-12-05 1989-08-29 General Electric Company Semiconductor wafer with an electrically-isolated semiconductor device
US4639761A (en) * 1983-12-16 1987-01-27 North American Philips Corporation Combined bipolar-field effect transistor resurf devices
GB2165090A (en) * 1984-09-26 1986-04-03 Philips Electronic Associated Improving the field distribution in high voltage semiconductor devices
JPS61171165A (ja) * 1985-01-25 1986-08-01 Nissan Motor Co Ltd Ｍｏｓトランジスタ
US4661838A (en) * 1985-10-24 1987-04-28 General Electric Company High voltage semiconductor devices electrically isolated from an integrated circuit substrate
US4823173A (en) * 1986-01-07 1989-04-18 Harris Corporation High voltage lateral MOS structure with depleted top gate region
US4868921A (en) * 1986-09-05 1989-09-19 General Electric Company High voltage integrated circuit devices electrically isolated from an integrated circuit substrate
JPS63173365A (ja) * 1986-11-26 1988-07-16 ゼネラル・エレクトリック・カンパニイ ラテラル形絶縁ゲート半導体装置とその製法
US4933740A (en) * 1986-11-26 1990-06-12 General Electric Company Insulated gate transistor with vertical integral diode and method of fabrication
US4796070A (en) * 1987-01-15 1989-01-03 General Electric Company Lateral charge control semiconductor device and method of fabrication
US4888627A (en) * 1987-05-19 1989-12-19 General Electric Company Monolithically integrated lateral insulated gate semiconductor device
US5023678A (en) * 1987-05-27 1991-06-11 International Rectifier Corporation High power MOSFET and integrated control circuit therefor for high-side switch application
US4866495A (en) * 1987-05-27 1989-09-12 International Rectifier Corporation High power MOSFET and integrated control circuit therefor for high-side switch application
US5191401A (en) * 1989-03-10 1993-03-02 Kabushiki Kaisha Toshiba MOS transistor with high breakdown voltage
US5107312A (en) * 1989-09-11 1992-04-21 Harris Corporation Method of isolating a top gate of a MESFET and the resulting device
TW218424B (de) * 1992-05-21 1994-01-01 Philips Nv
EP0580254A3 (en) * 1992-07-20 1996-01-03 Philips Electronics Nv Integrated semiconductor circuit
SE500814C2 (sv) * 1993-01-25 1994-09-12 Ericsson Telefon Ab L M Halvledaranordning i ett tunt aktivt skikt med hög genombrottsspänning
SE500815C2 (sv) * 1993-01-25 1994-09-12 Ericsson Telefon Ab L M Dielektriskt isolerad halvledaranordning och förfarande för dess framställning
JP2689874B2 (ja) * 1993-12-17 1997-12-10 関西日本電気株式会社 高耐圧ｍｏｓトランジスタ
US6037632A (en) * 1995-11-06 2000-03-14 Kabushiki Kaisha Toshiba Semiconductor device
US6831331B2 (en) 1995-11-15 2004-12-14 Denso Corporation Power MOS transistor for absorbing surge current
US6242787B1 (en) 1995-11-15 2001-06-05 Denso Corporation Semiconductor device and manufacturing method thereof
JP3547884B2 (ja) 1995-12-30 2004-07-28 三菱電機株式会社 半導体装置及びその製造方法
DE19701189B4 (de) * 1996-01-18 2005-06-30 International Rectifier Corp., El Segundo Halbleiterbauteil
DE19644821C1 (de) * 1996-10-29 1998-02-12 Daimler Benz Ag Steuerbare Halbleiterstruktur mit verbesserten Schalteigenschaften
US6097205A (en) * 1997-02-14 2000-08-01 Semitest, Inc. Method and apparatus for characterizing a specimen of semiconductor material
DE10023956A1 (de) * 2000-05-16 2001-11-22 Bosch Gmbh Robert Halbleiter-Leistungsbauelement
DE10339505A1 (de) * 2003-08-27 2005-03-24 Siemens Ag Zur Befestigung in einem Kraftfahrzeug vorgesehene Einrichtung zur Reinigung einer Scheibe oder einer Streuscheibe
JP4777676B2 (ja) * 2005-03-23 2011-09-21 本田技研工業株式会社 接合型半導体装置および接合型半導体装置の製造方法
US7211477B2 (en) * 2005-05-06 2007-05-01 Freescale Semiconductor, Inc. High voltage field effect device and method
US9577079B2 (en) 2009-12-17 2017-02-21 Infineon Technologies Ag Tunnel field effect transistors
US9087713B2 (en) * 2012-10-12 2015-07-21 Power Integrations, Inc. Semiconductor device with shared region
CN105556647B (zh) * 2013-07-19 2017-06-13 日产自动车株式会社 半导体装置及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1098760A (en) * 1964-12-30 1968-01-10 Sony Corp Method of making semiconductor device
DE2901193A1 (de) * 1978-01-18 1979-07-19 Philips Nv Halbleiteranordnung
DE2927560A1 (de) * 1978-07-24 1980-02-07 Philips Nv Feldeffekttransistor mit isolierter steuerelektrode
DE2927662A1 (de) * 1978-07-24 1980-02-07 Philips Nv Halbleiteranordnung

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51117579A (en) * 1975-04-07 1976-10-15 Nec Corp Junction type field effect transistor
JPS5434684A (en) * 1977-08-23 1979-03-14 Nec Corp Manufacture of junction-type field effect transistor
NL186665C (nl) * 1980-03-10 1992-01-16 Philips Nv Halfgeleiderinrichting.

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1098760A (en) * 1964-12-30 1968-01-10 Sony Corp Method of making semiconductor device
DE2901193A1 (de) * 1978-01-18 1979-07-19 Philips Nv Halbleiteranordnung
DE2927560A1 (de) * 1978-07-24 1980-02-07 Philips Nv Feldeffekttransistor mit isolierter steuerelektrode
DE2927662A1 (de) * 1978-07-24 1980-02-07 Philips Nv Halbleiteranordnung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Philips Journal of Research, Bd. 35, 1980, Nr. 1, S. 1-13 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4201276C1 (de) * 1992-01-18 1993-06-17 Daimler-Benz Aktiengesellschaft, 7000 Stuttgart, De
US5578859A (en) * 1992-01-18 1996-11-26 Daimler-Benz Ag Semiconductor structure having one or more lateral, high-blocking semiconductor components

Also Published As

Publication number Publication date
IT8123810A0 (it) 1981-09-04
GB2083700B (en) 1984-10-24
SE8105257L (sv) 1982-03-09
JPS5778168A (en) 1982-05-15
CA1176762A (en) 1984-10-23
AU544603B2 (en) 1985-06-06
NL187415C (nl) 1991-09-16
JPH033390B2 (de) 1991-01-18
IE812047L (en) 1982-03-08
ES505199A0 (es) 1982-08-16
US4422089A (en) 1983-12-20
GB2083700A (en) 1982-03-24
ATA386681A (de) 1988-04-15
AU7486881A (en) 1982-03-18
IE52204B1 (en) 1987-08-05
ES8206917A1 (es) 1982-08-16
DE3135269C2 (de) 1987-03-26
FR2490012B1 (fr) 1985-11-22
NL8005053A (nl) 1982-04-01
AT387105B (de) 1988-12-12
FR2490012A1 (fr) 1982-03-12
IT1138578B (it) 1986-09-17
SE454732B (sv) 1988-05-24

Similar Documents

Publication Publication Date Title
DE3135269A1 (de) Halbleiteranordnung mit herabgesetzter oberflaechenfeldstaerke
DE3047738C2 (de) Halbleiteranordnung
DE2910566C2 (de) Statische Induktionshalbleitervorrichtung
DE2853736C2 (de) Feldeffektanordnung
DE2611338C3 (de) Feldeffekttransistor mit sehr kurzer Kanallange
EP0011879B1 (de) Feldeffekttransistor
EP0939446A1 (de) Durch Feldeffekt steuerbares Leistungshalbleiterbauelement
DE102005014714A1 (de) Halbleitervorrichtung mit isoliertem Gate
DE1614300C3 (de) Feldeffekttransistor mit isolierter Gateelektrode
DE1917013A1 (de) Halbleitervierschichttriode
DE2442810A1 (de) Halbleiteranordnung, verfahren zu ihrer herstellung und schaltung mit einer solchen anordnung
DE112018007354T5 (de) Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe
DE2504088A1 (de) Ladungsgekoppelte anordnung
DE2833068A1 (de) Integrierte halbleitervorrichtung
DE19744678A1 (de) Thyristor mit isoliertem Gate
DE2913536C2 (de) Halbleiteranordnung
DE2727944C2 (de)
DE3224642A1 (de) Igfet mit injektorzone
DE2218680C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE19958234C2 (de) Anordnung eines Gebietes zur elektrischen Isolation erster aktiver Zellen von zweiten aktiven Zellen
DE2954286C2 (de) Halbleiterbauelement
DE2101279C2 (de) Integrierter, lateraler Transistor
DE2607194C2 (de) Halbleiteranordnung
DE2012945C3 (de) Halbleiterbauelement
DE1764829B1 (de) Planartransistor mit einem scheibenfoermigen halbleiter koerper

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: PHILIPS ELECTRONICS N.V., EINDHOVEN, NL

8327 Change in the person/name/address of the patent owner

Owner name: KONINKLIJKE PHILIPS ELECTRONICS N.V., EINDHOVEN, N

8339 Ceased/non-payment of the annual fee