DE2853736C2 - Feldeffektanordnung - Google Patents

Feldeffektanordnung

Info

Publication number
DE2853736C2
DE2853736C2 DE2853736A DE2853736A DE2853736C2 DE 2853736 C2 DE2853736 C2 DE 2853736C2 DE 2853736 A DE2853736 A DE 2853736A DE 2853736 A DE2853736 A DE 2853736A DE 2853736 C2 DE2853736 C2 DE 2853736C2
Authority
DE
Germany
Prior art keywords
drain
zone
electrode
field
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2853736A
Other languages
English (en)
Other versions
DE2853736A1 (de
Inventor
David James Salfords Redhill Surrey Coe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2853736A1 publication Critical patent/DE2853736A1/de
Application granted granted Critical
Publication of DE2853736C2 publication Critical patent/DE2853736C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816Lateral DMOS transistors, i.e. LDMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • H01L29/405Resistive arrangements, e.g. resistive or semi-insulating field plates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/435Resistive materials for field effect devices, e.g. resistive gate for MOSFET or MESFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

riger sein muß, um eine genügende Streuung der Erschöpfungsschicht in der Drain-Zone unter der Feldplatte und eine genügende Verringerung der Größe des genannten Feldes am Rande der Feldplatte zu erhalten. So gibt die US-PS 38 45 495 einen Bereich von einigen Ω · cm bis 50 Ω · cm für den spezifischen Widerstand der Drain-Zone an; dies ist einer Donatorkonzentration von 2 · 1015 bis 10H Atomen/cm3 äquivalent und kann einen unerwünschten Drainreihenwiderstand in jenem Teil des Stromweges ergeben, der beim Beirieb in dem unerschöpften (nicht verarmten) Teil dieser Drain-Zone mit hohem spezifischem Widerstand vorhanden ist
Ein Durchschlag zwischen der Gate-Elektrode und der Drain-Elektrode über die Oberfläche der Isolierschicht kann dadurch vermieden werden, daß ein genügender Abstand zwischen dem Rand der Feldplattenerweiterung der Gate-Elektrode und der Drain-Elektrode eingehalten wird. Eine Vergrößerung dieses Abstandes kann aber die Länge desjenigen Teiles des Stromweges vergrößern, der im unerschöpften Teil der Drain-Zone mit hohem spezifischen Widerstand vorhanden ist,.wodurch der Drainreihenwiderstand vergrößert wird
Ein weiterer Nachteil ist der, daß die Steilheit (gm) der Anordnung bei hohen Strompegeln durch eine derartige Vergrößerung der Dicke der Isolierschicht oder eine derartige Vergrößerung des Abstandes zwischen der Feldplatte und der Drain-Elektrode herabgesetzt werden kann.
Der vorliegenden Erfindung liegt u. a. die Erkenntnis zugrunde, daß durch Kombination einer niedrigdotierten Drain-Zone mit einer darüber liegenden Widerstandsschicht, die elektrisch zwischen der Gate-Elektrode und der Drain-Elektrode der Feldeffektanordnung angeschlossen ist, eine günstige Struktur der Anordnung erhalten werden kann. Diese Anordnung kann eine hohe Durchschlagsspannung aufweisen, ohne daß der Drainreihenwiderstand auf unzulässige Weise vergrößert oder die Steilheit (gm) auf unzulässige Weise herabgesetzt wird.
Nach der vorliegenden Erfindung ist eine Feldeffektanordnung der eingang beschriebenen Art dadurch gekennzeichnet, daß die genannte Feldelektrode eine Widerstandsschicht enthält, die sich über die niedrig dotierte Drain-Zone erstreckt und sich elektrisch der Gate-Elektrode und der Drain-Elektrode anschließt.
Die beim Betrieb der Anordnung in der Widerstandsschicht gebildete Potentialverteilung dient dazu, das elektrostatische Feld und die zugehörige Erschöpfungsschicht über die niedrig dotierte Drain-Zone zu verteilen und die Größe des Feldes in der Drain-Zone unter dem Rand der Gate-Elektrode herabzusetzen. Im Vergleich zu einer üblichen Feldeffektanordnung kann auf diese Weise das elektrostatische Feld in dem kritischen Gebiet zwischen der Gate-Elektrode und der Drain-Elektrode erheblich herabgesetzt werden, wodurch eine wesentliche Erhöhung der Durchschlagsspannung möglich wird. Zwar ist wegen der niedrigen Dotierung der Drain-Zone der Drainreihenwiderstand im Vergleich zu einer üblichen Feldeffektanordnung mit nur einer hoch dotierten Drain-Zone erhöht. Die Widerstandsschicht auf dieser niedrig doiierieii Drain-Zone bewirkt aber im Betrieb eine gewisse Anhäufung von Ladungsträgern in der niedrig dotierten Drain-Zone unter der Widerstandsschicht; dies trägt dazu bei, die Zunahme des Drainreihenwiderstandes zu verringern.
Da der Potentialunterschied zwischen der Gate-Elektrode und der Drain-Elektrode über die Widerstandsschicht verteilt wird, wird nicht dieser ganze Potentialunterschied über die Dicke der Isolierschicht zwischen der Gate-Elektrode und der Drain-Zone angelegt; eine dicke Isolierschicht ist also unter der Widerstandsschicht nicht erforderlich, um einen Durchschlag über die Isolierschicht oder eine unerwünschte Rückkopplungskapazität zwischen der Drain-Elektrode und der Gate-Elektrode zu vermeiden; die niedrig dotierte Drain-Zone braucht somit nicht einen so hohen spezifischen Widerstand aufzuweisen wie er für die bekannte Anordnung nach der US-PS 38 45 495 angegeben ist, um so die Erhöhung des Drainreihenwiderstandes und die Abnahme der Steilheit (gm) bei hohen Strompegeln herabzusetzen. Im Falle einer Widerstandsschicht aus Material mit einem sehr hohen spezifischen Widerstand, z. B. mit Sauerstoff dotiertem polykristallinem Silicium, kann unter Umständen eine Isolierschicht zwischen der Widerstandsschicht und der Drain-Zone überflüssig sein. Da sich die Widerstandsschicht über den Stromweg in der niedrig dotierten Drain-Zone erstreckt, kann die Potentialverteilung über die Schicht bei niedriger . Drainspannung durch Erhöhung der Anzahl freier Ladungsträger in der niedrig dotierten Drain-Zone und bei hoher Drainspannung durch Herabsetzung der Länge des unerschöpften Teiles der Drain-Zone in der Nähe der Drain-Elektrode die Leitfähigkeit dieses Stromweges beeinflussen. Diese beiden Effekte können sowohl die genannte Herabsetzung der Steilheit (gm) als auch die genannte Zunahme des Reihenwiderstandes in diesem Stromweg verringern.
Für Anordnungen, die für Betrieb über etwa 100 V entworfen sind, kann die Dotierungskonzentration der niedrig dotierten Drain-Zone weniger als 5 · 1017 und sogar weniger als 2 · 1017 Atome/cm3 betragen; diese kann z. B. höchstens 1017 Atome/cm3 betragen. Diese Dotierungskonzentrationen sind wenigstens eine oder zwei Größenordnungen niedriger als die der hoch dotierten ρ + - oder η+ -Drain-Zone eines üblichen Feldeffekttransistors und durch die Wahl derartiger niedriger Dotierungswerte kann die Durchschlagsspannung um etwa eine Größenordnung im Vergleich zu einer Anordnung mit einer hohen Dotierung der Drain-Zone erhöht werden, wie nachstehend beschrieben werden wird.
Die Dotierungskonzentration der niedrig dotierten Drain-Zone braucht aber nicht so niedrig zu sein wie die der Drain-Zone mit hohem spezifischem Widerstand nach der US-PS 38 45 495. Um also die von der niedrig dotierten Drain-Zone eingeführte Zunahme des Drainreihenwiderstandes herabzusetzen, ist ihre Dotierungskonzentration vorzugsweise mindestens 1016, z.B. 2 ■ 10'6, Atome/cm3.
Auf der Oberfläche des Halbleiterkörpers kann sich eine Isolierschicht befinden, um die Drain-Zone von der darüber liegenden Widerstandsschicht zu trennen; indem die Widerstandsschicht gegen die niedrig dotierte Drain-Zone isoliert wird, werden Leckströme über die Widerstandsschicht zwischen der Gate-Elektrode und der Drain-Zone herabgesetzt; diese Isolierung kann für Anwendungen bei hohen Frequenzen von besonderer Bedeutung sein. Diese Isolierschicht kann sich auch über dem Kanalgebiet erstrecken, um das Kanalgebiet von der GstE-E'cktrodc in einer Fsidsffsktsriordnur.™ mit isolierter Gate-Elektrode zu trennen; da wegen der Potentialverteilung in der Widerstandsschicht diese Isolierschicht nicht notwendigerweise unter der Widerstandsschicht dicker sein muß, kann diese praktisch die gleiche Dicke sowohl unter der Widerstandsschicht als auch unter der Gate-Elektrode aufweisen. Diese kann also als eine einzige Schicht mit gleichmäßiger Dicke
gebildet werden, über die eine wesentliche Feldeffektwirkung der Widerstandsschicht bei höheren Dotierungspegeln für die Drain-Zone als nach der US-PS 38 45 495 erhalten werden kann.
Die niedrig dotierte Drain-Zone kann eine höhere Dotierungskonzentration als das Kanalgebiet aufweisen; diese höher dotierte Drain-Zone kann als eine Oberflächenzone gebildet werden, die z. B. einen Teil des Körpers, der zugleich das benachbarte Kanalgebiet bildet, überdotiert. Dadurch ergibt sich die sehr ungewöhnliche Situation, in der sich wegen der Potentialverteilung inder Widerstandsschicht das elektrostatische Feld viel weiter in der höher dotierten Drain-Zone als in dem niedriger dotierten Kanalgebiet ausdehnt, während dagegen, wenn die Widerstandsschicht nicht vorhanden wäre, sich die Erschöpfungszone und das zugehörige Feld viel weiter in dem Kanalgebiet als in der höher dotierten Drain-Zone erstrecken würde.
In gewissen Fällen könnte die Drain-Elektrode in direktem Kontakt mit der niedrig dotierten Drain-Zone stehen. Um jedoch den Drainkontaktwiderstand herabzusetzen, ist vorzugsweise ein Drain-Gebiet, das höher als die genannte Drain-Zone dotiert ist, mit der Drain-Elektrode verbunden. In gewissen Anordnungen nach der Erfindung kann dieses höher dotierte Drain-Gebiet tatsächlich die Drain-Elektrode bilden. In anderen Anordnungen bildet aber das höher dotierte Drain-Gebiet ein Kontaktgebiet und ist es an der Oberfläche des Halbleiterkörpers durch die Drain-Elektrode kontaktiert Die niedriger dotierte Drain-Zone kann weniger tief als das höher dotierte Drain-Gebiet sein und kann sich lateral von diesem Drain-Gebiet zu dem Kanalgebiet erstrecken.
In einer anderen Ausführungsform ist jedoch die genannte niedrig dotierte Drain-Zone ein Teil des Halbleiterkörpers, in dem sich dotierte Gebiete zur Bildung des höher dotierten Drain-Gebietes und des Kanalgebietes befinden. Das auf diese Weise gebildete Kanalgebiet in einer derartigen niedrig dotierten Drain-Zone kann sehr kurz sein, wie nachstehend beschrieben werden wird
Die Widerstandsschicht und die Gate-Elektrode können Teile enthalten, die aneinander grenzen, wobei einer der genannten Teile auf dem anderen liegt. Auf ähnliche Weise können die Widerstandsschicht und die Drain-Elektrode Teile enthalten, die aneinander grenzen, wobei einer der genannten Teile auf dem anderen liegt. Mit derartigen Strukturen können auf kompakte Weise und über Kontaktgebiete ziemlich großen Umfangs gute elektrische Verbindungen zwischen der Widerstandsschicht, der Gate-Elektrode und der Drain-Elektrode hergestellt werden.
Die Anordnung kann ein Feldeffekttransistor, aber auch eine Feldeffektanordnung anderer Art, z. B. eine ladungsgekoppelte Anordnung (CCD), sein, wobei bei einem Ausgang einer solchen Anordnung die Erfindung auf ähnliche Weise und mit ähnlichen Vorteilen wie bei der Drain eines Transistors verwendet werden kann. Anordnungen nach der Erfindung können IGFET-Anordnungen sein, in denen die Gate-Elektrode von dem Kanalgebiet durch eine Isolierschicht getrennt ist, oder sie können z. B. Schottky-Feldeffekttransistoren sein, in denen die Gate-Elektrode von dem Kanalgebiet durch einen gleichrichtenden Schottky-Übergang getrennt ist Die Gate-Elektroden dieser Transistoren sind kapazitiv mit dem darunterliegenden Kanalgebiet über die Sperrschicht gekoppelt, die im einen Fall durch die Isolierschicht und im anderen Fall durch den Schottky-Obergang gebildet wird.
Einige Ausführungsformen der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigt
F i g. 1 einen Querschnitt durch einen Teil des HaIbleiterkörpers einer IGFET-Anordnung nach der Erfindung,
F i g. 2 einen Querschnitt durch einen Teil des Halbleiterkörpers nach F i g. 1, wobei die Potentialverteilung in der Widerstandsschicht und die Ausdehnung einer
ίο Erschöpfungsschicht in dem Halbleitermaterial dargestellt sind;
F i g. 3 vergleichsweise einen Querschnitt durch einen Teil eines Halbleiterkörpers nach F i g. 2, jedoch mit einer Isolierschicht statt einer Widerstandsschicht;
Fig.4 eine graphische Darstellung der Ausdehnung xd einer Erschöpfungsschicht entlang der Oberfläche einer Drain-Zone als Funktion der Dotierung Nd der Drain-Zone für die IGFET-Struktur der F i g. 2 sowie der F ig. 3;
F i g. 5 eine graphische Darstellung der Drain-Durchschlagsspannung Vdo als Funktion der Dotierung Nd der Drain-Zone für die IGFET-Struktur der F i g. 2 sowie der F i g. 3, und
F i g. 6 einen Querschnitt durch einen Teil eines HaIbleiterkörpers einer anderen IGFET-Anordnung nach der Erfindung.
Es sei bemerkt, daß die F i g. 1,2,3 und 6 schematisch sind und nicht maßstäblich gezeichnet sind; die relativen Abmessungen gewisser Teile dieser Figuren sind der Deutlichkeit halber vergrößert oder verkleinert dargestellt Entsprechende Teile sind in den Figuren mit den gleichen Bezugsziffern bezeichnet Außerdem sei bemerkt, daß die graphischen Darstellungen nach den F i g. 4 und 5 auf Berechnungen mit Annahmen in bezug auf die Größe bestimmter gemeinsamer Parameter basieren und somit nur die relativen Änderungen sowohl der Durchschlagsspannung Vdo als auch der Ausdehnung xd der Erschöpfungsschicht in Abhängigkeit von Änderungen der Drain-Dotierung Nd und der Struktur der Anordnung und keine absoluten Größen der Durchschlagsspannung Vdo und der Ausdehnung xd der Erschöpfungsschicht illustrieren.
F i g. 1 zeigt einen diskreten n-Kanal-IGFET vom Anreicherungstyp nach der vorliegenden Erfindung, der sich für Hochfrequenzbetrieb eignet Der IGFET enthält einen einkristallinen Halbleiterkörper 1, der aus Silizium bestehen kann und in dem hochdotierte (n +) Source- und Drain-Gebiete 2 bzw. 3 erzeugt sind, die zu Source- und Drain-Elektroden 12 bzw. 13 gehören. Der in F i g. 1 gezeigte Körper 1 enthält ein Substrat 10 mit einem niedrigen spezifischen Widerstand (p +) vom p-Leitungstyp mit darauf einer /^leitenden epitaktischen Schicht 11 mit einem höheren spezifischen Widerstand. Die Λ-leitenden Source- und Drain-Gebiete 2 bzw. 3 befinden sich in der epitaktischen Schicht 11 in der Nähe der Oberfläche 21 und bilden pn-Übergänge 7 und 8 mit der Schicht 11. Erwünschtenfalls kann das Source-Gebiet 2 mit der epitaktischen Schicht 11 und mit dem Substrat 10 durch die Source-Elektrodenschicht 12, z. B.
in einer Nut in der Schicht 12, kurzgeschlossen sein, während das Substrat 10 an seiner Oberfläche 22 durch eine Elektrodenschicht 20 kontaktiert sein kann.
Das n+-Source-Gebiet 2 grenzt an ein Kanalgebiet 4 des Transistors. Eine Gate-Elektrode 5 befindet sich über dem Kanal 4 und ist von diesem durch eine Sperrschicht in Form einer dünnen Isolierschicht 14 getrennt Die Gate-Elektrode 5 kann aus polykristallinem Silizium bestehen, das mit z. B. Donatoren dotiert ist, um
einen niedrigen spezifischen Widerstand zu erhalten. Die Gate-Elektrode 5 ist durch eine Kontaktschicht 15 kontaktiert, die eine Verbindung herstellt, um die Gate-Elektrode 5 unabhängig von der Source und der Drain vorzuspannen.
Eine n-leitende Zone 6 befindet sich in der Nähe des dem Source-Gebiet 2 gegenüber liegenden Endes des Kanalgebietes 4. Die Dotierung der Zone 6 ist niedriger als die des Drain-Gebietes 3, aber höher als die Akzeptordotierung des Kanalgebietes 4. Die Drain-Elektrode 13 ist mit der Zone 6 über das hochdotierte Drain-Gebiet 3 verbunden, das, wie dargestellt, tiefer als die Zone 6 sein kann. Die Zone 6 erstreckt sich von dem Gebiet 3 zu dem Kanalgebiet 4 und bildet daher eine niedriger dotierte verlängerte Drain-Zone des Transistors, die das Drain-Gebiet 3 von dem Kanalgebiet 4 trennt und den pn-übergang 8 mit der Schicht 11 verlängert
Eine Widerstandsschicht 16 erstreckt sich über der Drain-Zone 6 und ist elektrisch zwischen der Gate-Elektrode 5 und der Drain-Elektrode 13 angeschlossen, um eine Potentialverteilung entlang der Schicht 16 zwischen der Gate-Elektrode 5 und der Drain-Elektrode 13 beim Betrieb des Transistors zu bilden. Diese Potentialverteilung ist in F i g. 2 illustriert und folgt aus dem Unterschied zwischen dem Gate-Potential Vc und dem Drain-Potential Vd- F ig. 2 zeigt einen linearen Potentialabfall Ventlang der Schicht 16 zwischen dem Anschluß mit der Drain-Elektrode 13 unddem Anschluß mitderGate-ElektrodeS. Wie in den F i g. 1 und 2 dargestellt ist, erstreckt sich ein Teil der Widerstandsschicht 16 auf einem Teil der Gate-Elektrode 5 zur Bildung einer guten elektrischen Verbindung zwischen der Schicht 16 und der Elektrode 5. Auf ähnliche Weise erstreckt sich ein Teil der Drain-Elektrode 13 auf einemTeilderSchicht 16.
Die Potentialverteilung in der Schicht 16 wird der Oberfläche eines Teiles der Gate-Isolierschicht 14 auferlegt, wo diese die niedrig dotierte Drain-Zone 6 von der Widerstandsschicht 16 trennt Die Zone 6 weist eine genügend niedrige Dotierungskonzentration auf, damit diese Potentialverteilung das elektrostatische Feld verteilt, das beim Betrieb des Transistors in der genannten Drain-Zone infolge einer Erschöpfungsschicht 18 auftritt, die an dem in der Sperrrichtung vorgespannten Übergang 8 zwischen dem verlängerten Drain-Gebiet 3, 6 und der Schicht 11 gebildet ist. Auf diese Weise wird die Größe des elektrostatischen Feldes am Rande der Drain-Zone 6 in der Nähe des Kanalgebietes 4 herabgesetzt. Da sich die Schicht 16 über den ganzen Abstand der Gate-Elektrode 5 von der Drain-Elektrode 13 erstreckt, kann die Potentialverteilung entlang dieser Schicht 16 die ganze Länge des Stromweges in der Zone 6 von unter dem Rand der Elektrode 5 bis zu dem Gebiet 3 beeinflussen. Die Ausdehnung der Erschöpfungsschicht 18 ist in F i g. 2 durch eine kreuzweise Schraffierung und einen gestrichelt angegebenen Umfang dargestellt Die F i g. 2 sowie 3 zeigen die Situation, in der das Gate-Potential Vg niedriger als die Schwellwertspannung zum Leitendmachen des Kanals 4 ist
F i g. 3 zeigt die Situation, die sich bei der Anordnung nach Fig.2 ergeben würde, wenn die 'Widerstandsschicht 16 durch eine völlig isolierende Schicht 36, z. B. aus niedergeschlagenem Siliciumoxid, ersetzt werden würde. In diesem Falle gibt es keine Widerstandsverbindung zwischen der Gate-Elektrode 5 und der Drain-Elektrode 13 und die zu der Schicht 36 gehörigen elektrostatischen Feldlinien verlaufen zwangsweise praktisch senkrecht zu der Grenzfläche zwischen den Schichten 36 und 14. Abgesehen von dem Ersatz der Widerstandsschicht 16 durch die Isolierschicht 36, ist angenommen, daß bei dem IGFET nach F i g. 3 dieselben Abmessungen, Materialien und Dotierungskonzentrationen wie beim IGFET nach F i g. 2 verwendet werden. Es sei bemerkt, daß sich die Erschöpfungsschicht 18 in F i g. 3 nicht so weit wie in F i g. 2 in der Zone 6 erstreckt, so daß in F i g. 3 ein größerer Teil der Zone 6 unerschöpft ist und somit zu dem Drain-Reihenwiderstand beiträgt, insbesondere bei niedriger Drainspannung. Wenn an die Struktur nach F i g. 2 eine Gatespannung angelegt wird, ist bei niedriger Drainspannung die Konzentration freier Ladungsträger an der Grenzfläche zwischen Halbleiter und Isolator durch die Potentialverteilung der Widerstandsschicht 16 vergrößert, die als Potentialteiler zwischen der Gate-Elektrode 5 und der Drain-Elektrode 3 über die ganze Drain-Zone 6 dient, wodurch bei niedriger Drainspannung der Drainreihenwiderstand in der Zone 6 im Vergleich zu der Struktur nach F i g. 3 herabgesetzt wird. In einer Abwandlung der Struktur nach F i g. 3 könnte die Erweiterung der Erschöpfungsschicht 18 in der niedrig dotierten Drain-Zone 6 dadurch vergrößert werden, daß die Gate-Elektrode 5 selber über die Isolierschicht 14 zu der Drain-Elektrode 13 erweitert werden würde, um als Feldplatte über einen Teil der Zone 6 zu dienen. In diesem Falle würde aber der Potentialunterschied zwischen der Gate-Elektrode und der Drain-Elektrode direkt über die Dicke der Isolierschicht 14 angelegt werden, so daß diese Schicht 14 unter der Feldplatte dicker als unter der ursprünglichen Gate-Elektrode selber sein müßte, um einen Durchschlag in dem Isolator oder Halbleiter in der Nähe des Randes der Feldplatte zu vermeiden; der Effekt der Feldplatte würde bei zunehmender Dicke der Isolierschicht 14 abnehmen, es sei denn, daß die Dotierung der Drain-Zone selber auch herabgesetzt werden würde; eine Herabsetzung dieser Drain-Dotierung würde aber den Drainreihenwiderstand, der durch eine unerschöpfte Länge der einen höheren spezifischen Widerstand aufweisenden Drain-Zone 6 gebildet wird, nun erhöhen. Die Steilheit (gm) bei höheren Strompegeln könnte dabei auch herabgesetzt werden.
F i g. 5 zeigt das Ergebnis von Berechnungen des Effekts eines netto mittleren Dotierungspegels No der erweiterten Drain-Zone 6 auf die Ausdehnung xd der Er-Schöpfungsschicht 18 in der Zone 6 und auf die Drain-Durchschlagspannung Vdo für die IGFET-Strukturen nach den F i g. 2 und 3. Die Berechnungen wurden für Source- und Gate-Potentiale von 0 V durchgeführt und die Verbesserung in der Durchschlagspannung der An-Ordnung wurde für die IGFET-Strukturen mit den folgenden Spezifikationen gesucht: Länge 5 μπι für das Kanalgebiet 4, gleichmäßige Dicke von 0,1 μπι für eine Gate-Isolierschicht 14 aus Siliziumoxid, eine Dicke von 0,5 μπι und eine Länge von 5 μπι für die Drain-Zone 6 und eine Netto-Akzeptordotierungskonzentration von 1015 Atomen/cm3 für die p-leitende epitaktische Schicht 11; außerdem wurde ein Drain-Potential VD von 50 V angewandt, um die Ergebnisse nach F i g. 4 zu erzielen.
Je nachdem wie die Dotierung der erweiterten Drain-Zone 6 herabgesetzt wird, wird der Spitzenwert des elektrostatischen Feldes am Rande der Drain-Zone 6 in der Nähe des Kanalgebietes 4 dementsprechend herabgesetzt; gleichzeitig nimmt die Ausdehnung xd der Erschöpfungsschicht 18 in der Drain-Zone 6 entlang der Grenzfläche zwischen Halbleiter und Isolator zu, wie in F i g. 4 dargestellt ist In F i g. 4 ist als Ordinate xd in μπι und als Abszisse die Dotierung Nd in Atomen/cm3 aufgetragen. Die Kurve II trifft für die IGFET-Struktur
nach F i g. 2 zu, während die Kurve III für die vergleichbare IGFET-Struktur nach Fig.3 zutrifft Für die Struktur nach F i g. 3 folgt die Zunahme der Drain-Erschöpfungsbreite xd einer umgekehrten Quadratwurzelabhängigkeit der Drain-Dotierung No; eine maximale Eindringung von etwa 1 μΐη kann für eine Nd von etwa 5 · 1016 Atomen/cm3 erhalten werden, so daß eine erhebliche Länge der 5 μίτι langen niedrig dotierten Drain-Zone 6 unerschöpft bleibt und der Drainreihenwiderstand erheblich erhöht wird. Für die Struktur nach F i g. 2 (Kurve II) ist jedoch die Zunahme der Erschöpfungsbreite Xd bei abnehmender Drain-Dotierung Nd viel größer als für die Struktur nach F i g. 3 (Kurve III) und wird diese schnell durch die verfügbare Länge der Zone 6 (von 5 μπι) beschränkt.
Weiter stellt sich heraus, daß, je nachdem wie die Drain-Dotierung No herabgesetzt wird, der Spitzenwert des elektrostatischen Feldes, das zu der Erschöpfungsschicht 18 gehört, sich entlang der Grenzfläche zwischen Halbleiter und Isolator von dem an das Kanalgebiet 4 grenzenden Rand der Drain-Zone 6 bis zu dem Rand der Gate-Elektrode 5 in der Nähe der Widerstandsschicht 16 verschiebt.
Fig.5 zeigt die Ergebnisse von Berechnungen, bei denen die Drain-Durchschlagspannungen Vqo bei verschiedenen Dotierungspegeln No für dieselben zwei IGFET-Strukturen miteinander verglichen werden. Die Ordinate Vpo ist in Volt und die Abszisse Nd wieder in Atomen/cm3 aufgetragen und die Kurven II und III stellen wieder die Strukturen nach F i g. 2 bzw. 3 dar.
Wie aus F i g. 5 ersichtlich ist, weisen, wenn die Dotierung der Drain-Zone hoch ist, die Transistorstruktur nach F i g. 2 sowie die nach F i g. 3 praktisch die gleiche niedrige Durchschlagspannung auf und das Vorhandensein der Widerstandsschicht 16, die zwischen der Gate-Elektrode 5 und der Drain-Elektrode 13 angeschlossen ist, übt keinen Effekt auf die Durchschlagspannung aus. Eine Drain-Durchschlagspannung Voo von nur etwa 20 V kann für eine mittlere Dotierung Nd von 1018 Atomen/cm3 erhalten werden und für beide Transistorstrukturen kann dies auf etwa 30 V bei einer mittleren Dotierung Nd von 2 · 1017 Atomen/cm3 ansteigen. Für niedrigere Werte von ND wird die Änderung der Durchschlagspannung Vdo für die zwei Strukturen wesentlich verschieden, wie durch die Kurven II und III in den F i g. 4 und 5 veranschaulicht ist Für die Struktur nach F i g. 3 kann die Durchschlagspannung auf z. B. 40 V bei einer mittleren Dotierung von 5 · 1016 Atomen/cm3 ansteigen, während der entsprechende Wert für die Struktur nach F i g. 2 gemäß der Erfindung aber sogar auf z. B. 130 V ansteigen kann. Diese Ergebnisse zeigen, daß es möglich ist, durch Kombination einer niedrig dotierten Drain-Zone mit einer Widerstandsschicht 16, die zwischen der Gate-Elektrode 5 und der Drain-Elektrode 13 angeschlossen ist, die maximale Betriebsspannung der IGFET-Anordnung um nahezu eine Größenordnung im Vergleich zu dem üblichen IGFET mit einer hoch dotierten (p+- oder η+-)-Drain-Zone in der Nähe des Kanalgebietes zu erhöhen. Die hoch dotierte (p+- oder n+-)-Drain-Zone einer üblichen IGFET-Anordnung weist einen Dotierungspegel von mindestens 1018 oder 1019 Dotierungsatomen/cm3 und gewöhnlich einen sehr viel höheren Dotierungspegel auf.
Für niedrigere Werte der Drain-Zonendotierung Nd steigt die Durchschlagspannung der Struktur nach F i g. 3 an und kann endgültig Werten nahe kommen, die mit der Struktur nach F i g. 2 erreicht werden. Bei einer mittleren Dotierung ND von 2 · 10"> Atomen/cm3 war auf diese Weise die Drain-Durchschlagspannung für die Struktur nach Fig.2 gerade über 130 V und für die Struktur nach F i g. 3 etwa 115 V. Diese Ergebnisse zeigen, daß durch Kombination der niedrig dotierten-Drain-Zone 6 mit einer Widerstandsschicht 16, die zwischen der Gate-Elektrode 5 und der Drain-Elektrode 13 angeschlossen ist, der Übergang zwischen den niedrigen und hohen Durchschlagspannungszuständen bei Drain-Zonendotierungen Nd erhalten werden kann, die etwa fünfmal höher als bei den IGFET-Anordnungen mit einer Isolierschicht 36 über eine niedrig dotierte Drain-Zone 6 sind; dies bedeutet, daß der Reihenwiderstand, der von dem unerschöpften Teil der Drain-Zone 6 beigetragen wird, für eine Anordnung nach der Erfindung fünfmal niedriger sein kann.
Da für eine genügend niedrige Dotierung der Drain-Zone 6 die Strukturen der Anordnung nach den F i g. 2 und 3 beide dieselbe hohe Durchschlagspannung erreichen, ist es einleuchtend, daß die Zone 6 an sich dazu dient das Feld in der Nähe der Oberfläche zu verteilen, um die höchste Durchlagspannung des pn- Übergangs 8, der durch die Gebiete 3 und 11 gebildet wird, erreichen zu können. Neben dieser Funktion liefert die Drain-Zone 6 jedoch freie Ladungsträger für Stromtransport bei niedrigen Werten der Drainspannung. Der minimale Dotierungspegel, auf dem die Drain-Zone 6 ihre feldverringernde Funktion auszuüben beginnen wird, ist also für die Stromverarbeitungskapazitäten der Anordnung von entscheidender Bedeutung.
Im Falle der Anordnung nach F i g. 3 ist es möglich, den Gate-Kontakt 15 und den Drain-Kontakt 13 über die Isolierschicht 36 über der Drain-Zone 6 zu erweitern, um Feldplatten zu bilden. Durch passende Wahl der Dicke dieser Isolierschicht 36 und der gegenseitigen Lage der Feldplatten ist es möglich, die Struktur nach F i g. 3 zu optimieren, damit die erreichte Durchschlagspannung für einen bestimmten Wert für die Dotierung der Drain-Zone maximalisiert wird; dies ist durch die Kurve FP in F i g. 5 angegeben. Bevor aber die Dotierung der Drain-Zone 6 auf die Dotierung abnimmt die dem hohen Durchschlagspannungszustand der unabgeänderten Struktur nach Fig.3, die keine Feldplatten enthält entspricht liegt wie gefunden wurde, das Lawinendurchschlaggebiet nach wie vor an der Halbleiter-Isolator-Grenzfläche, während die vollständige Durchschlagspannungskapazität des /«-Übergangs 8, der durch die Gebiete 3 und 11 gebildet wird, nicht, erreicht wird.
Aus diesen Ergebnissen geht hervor, daß der Dotierungspegel Nd der Drain-Zone 6 der an Hand der F ig. 1 und 2 beschriebenen IGFET-Anordnung niedriger als 2 · 1017 Atome/cm3 sein soll, um eine Erhöhung der Durchschlagspannung bei den für die anderen Dotierungspegel und Abmessungen des Transistors gegebenen Weiten zu erhalten, aber daß dieser Dotierungspegel Nd nicht niedriger als etwa 5 · 1016 Atome/cm3 zu sein braucht um die Zunahme des Drainreihenwiderstandes und andere Effekte, die durch die niedrige Dotierung der Drain-Zone 6 eingeführt sind, herabzusetzen. Die richtigen bevorzugten Werte werden selbstverständlich für verschiedene Spezifikationen der Anordnung verschieden sein.
Wie oben erwähnt wurde, wird die endgültige Größe der Durchschlagspannung, die bei niedrigen Werten der Drain-Zonendotierung No in F i g. 5 erreicht wird, durch den Durchschlag des pn-Übergangs 8 in der Masse des Halbleiters an dem hoch dotierten Drain-Gebiet 3 bestimmt Durch einen richtigen Entwurf der Geometrie
dieses Gebietes 3 wird diese Durchschlagspannung der eines flachen p/i-Übergangs in der Masse des Halbleiters nahe kommen. Dadurch, daß niedrige Dotierungswerte für die epitaktische Schicht 11 gewählt werden und die Drain-Zone 6 passend verlängert wird, können sogar höhere Werte der höchstmöglichen Durchschlagspannung erzielt werden.
Der IGFET nach den Fig. 1 und 2 kann unter Verwendung der bekannten Techniken hergestellt werden. Die p-leitende epitaktische Schicht 11 kann eine Netto-Akzeptorkonzentration von z.B. 1015 Dotierungsatomen/cm3 aufweisen, was einem spezifischen Widerstand von etwa 10 Ω · cm entspricht. Die Source- und Drain-Gebiete 2 bzw. 3 können durch Donatordiffusion, z. B. von Phosphor oder Arsen, gebildet werden und können eine Oberflächenkonzentration von z. B. 1020 Donatoratomen/cm3 aufweisen. Die niedrige Dotierungskonzentration der Drain-Zone 6 kann durch Implantation von z. B. Phosphor- oder Arsenionen erzeugt werden und erwünschtenfalls kann die implantierte Donatordosis danach etwas in die Schicht 11 eindiffundiert werden, um für die Zone 6 die gewünschte Tiefe und Donatorkonzentration zu erhalten. Vorzugsweise ist die mittlere Donatorkonzentration No der Zone 6 höchstens 1017 Dotierungsatome/cm3 und kann diese z. B. etwa 5 · 1016 Atome/cm3 betragen; die Dicke der Zone 6 kann z. B. 0,5 μΐη sein. Die Gate-Isolierschicht 1 kann z. B. aus thermisch angewachsenem Siliziumoxid hergestellt werden und kann eine Dicke von z. B. 0,1 μΐη aufweisen. Die Gate-Elektrode 5 kann z. B. aus polykristallinem Silizium bestehen, dasmit Donatoratomen dotiert ist, um eine hohe Leitfähigkeit zu erhalten. Die Source-, Drain- und Gate-Elektrodenanschlüsse 12, 13 bzw. 15 können z. B. aus Aluminium hergestellt werden.
In der Struktur nach den F i g. 1 und 2 wird die Widerstandsschicht 16 erzeugt, ehe die Aluminiumschichten 12,13 und 15 gebildet werden. Die Schicht 16 kann z. B. aus polykristallinem Silizium bestehen. Das polykristalline Silizium kann mit Sauerstoff, z. B. mindestens 2 At% Sauerstoff, dotiert sein und damit einen spezifischen Widerstand von mehr als 106 Ω ■ cm aufweisen. Die Schicht 16 kann aber auch als eine polykristalline Siliziumschicht ausgebildet werden, die entweder undotiert oder sehr niedrig mit Akzeptoren oder Donatoren dotiert ist; auch kann sie aus anderen Widerstandsmaterialien hergestellt werden; in diesem Falle wird ihr spezifischer Widerstand im allgemeinen weniger als 106Q-Cm betragen. Die Schicht 16 soll vorzugsweise einen hohen Widerstandswert über ihre Länge aufweisen, um Leckströme zwischen der Gate-Elektrode 5 und der Drain-Elektrode 13 zu verringern. Für eine Widerstandsschicht 16 aus undotiertem polykristallinem Silizium kann die Schicht z. B. eine Dicke von 0,6 μπι und einen Widerstand von z. B. mehr als 2 - 107 Ω zwischen der Gate-Elektrode 5 und der Drain-Elektrode 13 aufweisen. Im Falle eines Materials mit einem hohen spezifischen Widerstand, z. B. bei mit Sauerstoff dotiertem polykristallinem Silizium, kann der Teil der Isolierschicht 14, der die Widerstandsschicht 16 von der Zone 6 trennt, weggelassen werden, ohne daß die Leckströme zwischen der Steuerelektrode 5 und der Drain-Elektrode 6 erheblich erhöht werden.
Der auf der Source-Seite der Gate-Elektrode 5 dargestellte Schichtteil 26 kann gleichfalls aus mit Sauerstoff dotiertem polykristallinem Silizium bestehen, das zugleich mit der Widerstandsschicht 16 niedergeschlagen wird, und kann in der endgültigen Struktur der Anordnung sogar eine ununterbrochene Schicht mit dem Teil 16 bilden. Erwünschtenfalls kann dieser Schichtteil 26 aber z. B. aus niedergeschlagenem Siliziumoxid bestehen. Der Schichtteil 26 wird sich im allgemeinen auch über die Feldteile der Oberfläche 21 jenseits des aktiven Gebietes der Anordnung erstrecken.
Es dürfte einleuchten, daß im Rahmen der Erfindung viele Abwandlungen möglich sind. Wenn z. B. die Widerstandsschicht 16 aus polykristallinem Silizium hergestellt wird, das undotiert oder nur schwach mit Donatoren oder Akzeptoren dotiert ist, kann diese als eine einzige ununterbrochene Schicht mit der Gate-Elektrode 5 gebildet werden, wobei der Widerstandsschichtteil dieser Schicht während der Dotierung des Gate-Elektrodenteils maskiert wird; eine derartige Abwandlung zeigtFig.6.
Statt aus einer Drain-Zone 6, die sich lateral von einem tieferen Drain-Gebiet 3 zu dem Kanalgebiet 4 erstreckt, kann die Drain-Zone 6 aus einem Teil des Halbleiterkörpers mit einem hohen spezifischen Widerstand bestehen, in dem dotierte Gebiete zur Bildung eines höher dotierten Drain-Gebietes 3 und des Kanalgebietes 4 vorhanden sind. Eine derartige Anordnung ist in F i g. 6 dargestellt. In diesem Falle können das Source-Gebiet 2 und das Gebiet vom entgegengesetzten Leitungstyp, das das Kanalgebiet 4 bildet, durch Dotierungsdiffusionen über dasselbe Fenster in einer Diffusionsmaske gebildet werden und auf diese Weise wird eine sehr geringe Kanallänge erhalten. Da der Hauptteil des Körpers nun die Drain-Zone 6 bildet, muß er selbstverständlich nicht durch die Elektrode 12 zu dem Source-Gebiet 2 kurzgeschlossen werden.
F i g. 6 zeigt auch eine Abwandlung, in der der Gate-Elektrodenanschluß 15 und die Drain-Elektrode 13 über einen kurzen Abstand zueinander hin über die Drain-Zone 6 und in Kontakt mit der Widerstandsschicht 16 erweitert sind. In diesem Falle können sie als kurze Feldplatten an einander gegenüber liegenden Enden der Potentialverteilung in der Widerstandsschicht 16 dienen; die Widerstandsschicht 16 verhindert nun das Auftreten schroffer Unterbrechungen im elektrischen Feld unter dem Rand dieser kurzen Feldplatten sowie eine ähnliche Wirkung wie die der vorhergehenden Ausführungsform.
Obwohl nur n-Kanal-lGFET-Anordnungen vom Anreicherungstyp dargestellt sind, kann die Erfindung auch bei p-Kanal-Anordnungen und bei Anordnungen vom Verarmungstyp verwendet werden. Der IGFET nach F i g. 1 und 2 kann Abmessungen und Dotierungspegel aufweisen, die für Betrieb bei Hochfrequenzleistungsan-Wendungen geeignet sind. Die Erfindung kann auch für IGFET-Anordnungen in integrierten Schaltungen angewandt werden.
Obgleich sich in den IGFET-Anordnungen nach den F i g. 1,2 und 6 das Kanalgebiet 4 waagerecht und paral-IeI zu einer Hauptoberfläche 21 des Halbleiterkörper 1 erstreckt, können erwünschtenfalls Feldeffekttransistoren nach der Erfindung durch eine vertikale Source-Kanal-Drain-Konfiguration in einem Halbleiterkörper und mit dem Kanalgebiet 4 gebildet werden, das sich parallel zu z. B. einer Seitenwand einer sich in der Oberfläche des Körpers befindenden Nut erstreckt
Wie oben bereits erwähnt wurde, läßt sich die Erfindung ebenfalls bei anderen Feldeffektanordnungen als Transistoren, z. B. bei ladungsgekoppelten Anordnungen, anwenden.
Hierzu 3 Blatt Zeichnungen

Claims (9)

1 2 ne verbunden ist, einer Source-Elektrode und einer Ga- Patentansprüche: te-Elektrode, die über dem Kanalgebiet liegt und von diesem Gebiet durch eine Sperrschicht getrennt und mit
1. Feldeffektanordnung mit einem Halbleiterkör- einem Anschlußleiter versehen ist, und mindestens einer per mit einem Kanalgebiet, einer an das Kanalgebiet 5 Feldelektrode, die mit der genannten Gate-Elektrode grenzenden Drain-Zone, einer Drain-Elektrode, die verbunden ist und sich über der Drain-Zone in Richtung elektrisch mit der Drain-Zone verbunden ist, einer der genannten Drain-Elektrode erstreckt, wobei die Source-Elektrode und einer Gate-Elektrode, die Drain-Zone eine derart niedrige Dotierung aufweist, über dem Kanalgebiet liegt und von diesem Gebiet daß das elektrostatische Feld, das am Rande der gedurch eine Sperrschicht getrennt und mit einem An- 10 nannten niedrig dotierten Drain-Zone an der Oberfläschlußleiter versehen ist, und mindestens einer Feld- ehe in der Nähe des Kanalgebietes auftritt, von der elektrode, die mit der genannten Gate-Elektrode Feldelektrode herabgesetzt werden kann. Die Erfinverbunden ist und sich über der Drain-Zone in Rieh- dung bezieht sich insbesondere, aber nicht ausschließtung der genannten Drain-Elektrode erstreckt, wo- lieh auf Feldeffekttransistoren mit isolierter Gate-Elekbei die Drain-Zone eine derart niedrige Dotierung 15 trode (IGFETs) sowohl in Form diskreter Transistoren aufweist, daß das elektrostatische Feld, das am Ran- (z. B. beim Hochfrequenzbetrieb) als auch als Schalde der genannten niedrig dotierten Drain-Zone an tungselemente einer monolithischen integrierten Schalder Oberfläche in der Nähe des Kanalgebietes auf- tung.
tritt, von der Feldelektrode herabgesetzt werden Eine Feldeffektanordnung der beschriebenen Art ist
kann, dadurch gekennzeichnet, daß die 20 aus der US-PS 38 45 495 bekannt Bei dieser Anordnung
genannte Feldelektrode eine Widerstandsschicht weist die Feldelektrode die Form einer metallenen FeId-
(16) enthält, die sich über die niedrig dotierte Drain- platte auf, die sich auf einer Isolierschicht über einem
Zone (6) erstreckt und sich elektrisch der Gate-Elek- Teil der niedrig dotierten Drain-Zone befindet, derart,
trode (5) und der Drain-Elektrode (13) anschließt daß sie praktisch völlig über der in der Drain-Zone ge-
2. Feldeffektanordnung nach Anspruch 1, dadurch 25 bildeten Erschöpfungszone (Verarmungszone) liegt Die gekennzeichnet, daß die Dotierungskonzentration Feldplatte ist als eine laterale Erweiterung der Gateder niedrig dotierten Drain-Zone (6) weniger als Elektrode zu der Drain-Elektrode vorgesehen. Die nied-2 · 1017 Atome/cm3 beträgt. rig dotierte Drain-Zone wird durch den Teil des Halblei-
3. Feldeffektanordnung nach Anspruch 1 oder 2, terkörpers gebildet, in dem das Source-Gebiet, das Kadadurch gekennzeichnet daß die Dotierungskon- 30 nalgebiet und ein höher dotiertes Drain-Gebiet durch zentration der niedrig dotierten Drain-Zone (6) Diffusion erzeugt sind; diese niedrig dotierte Drain-Zomehrals2 · 1016 Atome/cm3 beträgt ne weist also eine niedrigere Dotierungskonzentration
4. Feldeffektanordnung nach Anspruch 2 oder 3, als das Kanalgebiet auf, so daß sich die Erschöpfungszodadurch gekennzeichnet daß die genannte Dotie- ne viel weiter in dieser Drain-Zone als in dem Kanalgerungskonzentration höchstens 1017 Atome/cm3 be- 35 biet ausdehen wird. Die Feldplatte zerstreut das zugeträgt. hörige elektrostatische Feld in dieser niedrig dotierten
5. Feldeffektanordnung nach einem der vorste- Drain-Zone ein wenig und setzt das elektrostatische henden Ansprüche, dadurch gekennzeichnet, daß ei- Feld an der Oberfläche durch Feldeffektwirkung herab, ne Isolierschicht (14) auf der Oberfläche des Halblei- so daß Durchschlag innerhalb des Halbleiterkörpers bei terkörpers. vorhanden ist um die niedrig dotierte 40 einer hohen Drainspannung und nicht an der Oberfläche Drain-Zone (6) von der genannten Widerstands- bei einer niedrigeren Drainspannung auftritt.
schicht (16) zu trennen. Eine derartige bekannte Anordnung kann daher eine
6. Feldeffektanordnung nach Anspruch 5, dadurch hohe Drain-Durchschlagspannung aufweisen. Eine dergekennzeichnet, daß die genannte Isolierschicht (14) artige Konstruktion weist aber Nachteile auf. Da die auch das Kanalgebiet (4) von der Gate-Elektrode (5) 45 Gate-Elektrodenmetallisierung zu der Drain-Elektrode trennt und unter der Widerstandsschicht (16) und erweitert ist, wird der ganze Potentialunterschied, der unter der Gate-Elektrode (5) praktisch die gleiche beim Betrieb zwischen der Gate-Elektrode und der Dicke aufweist. Drain-Elektrode auftritt, über einem Teil der Isolier-
7. Feldeffektanordnung nach einem der vorste- schicht sowohl vertikal zwischen der Gate-Elektrodenhenden Ansprüche, dadurch gekennzeichnet, daß die 50 metallierung und der Drain-Zone als auch lateral zwi-Widerstandsschicht (16) und die Gate-Elektrode (5) sehen der Gate-Elektrodenmetallisierung und der Teile enthalten, die aneinander grenzen, wobei einer Drain-Elektrode angelegt; dies kann einen Durchschlag der genannten Teile auf dem anderen liegt. über die Isolierschicht und für gewisse Anwendungen
8. Feldeffektanordnung nach einem der vorste- eine unerwünschte Rückkopplungskapazität zwischen henden Ansprüche, dadurch gekennzeichnet, daß die 55 der Drain- und Gate-Elektrode ergeben.
Widerstandsschicht (16) und die Drain-Elektrode Um diese Rückkopplungskapazität herabzusetzen (13) aneinander grenzende Teile enthalten, wobei und insbesondere einen Durchschlag über die Dicke der einer der genannten Teile auf dem anderen Teil liegt. Isolierschicht zu vermeiden, ist es erforderlich, daß diese
9. Feldeffektanordnung nach einem der vorste- Isolierschicht zwischen der Feldplatte und der Drainhenden Ansprüche, dadurch gekennzeichnet, daß die 60 Zone verhältnismäßig dick ist. So gibt z. B. die US-PS niedrig doiiertc Drain-Zone (6) eiiic höhere Doüe- 38 45 495 einen Wert von 0,S bis 1,5 μπ: für die Dicke rungskonzentration als das Kanalgebiet (4) aufweist. dieser Isolierschicht im Vergleich zu einem Bereich von
0,09 bis 0,13 μιη für die Dicke der Isolierschicht zwischen der Gate-Elektrode und dem Kanalgebiet der IG-Die Erfindung bezieht sich auf eine Feldeffektanord- 65 FET-Anordnung an.
nung mit einem Halbleiterkörper mit einem Kanalge- Je dicker jedoch die Isolierschicht ist, je weniger ef-
biet, einer an das Kanalgebiet grenzenden Drain-Zone, fektiv ist die Feldeffektwirkung der Feldplatte auf die einer Drain-Elektrode, die elektrisch mit der Drain-Zo- Drain-Zone, so daß die Dotierung der Drain-Zone nied-
DE2853736A 1977-12-15 1978-12-13 Feldeffektanordnung Expired DE2853736C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB5220977 1977-12-15
GB7836153A GB2011178B (en) 1977-12-15 1978-09-08 Fieldeffect devices

Publications (2)

Publication Number Publication Date
DE2853736A1 DE2853736A1 (de) 1979-06-21
DE2853736C2 true DE2853736C2 (de) 1986-12-11

Family

ID=26267012

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2853736A Expired DE2853736C2 (de) 1977-12-15 1978-12-13 Feldeffektanordnung

Country Status (7)

Country Link
US (1) US4270137A (de)
JP (1) JPS5489588A (de)
AU (1) AU4240378A (de)
DE (1) DE2853736C2 (de)
FR (1) FR2412170A1 (de)
GB (1) GB2011178B (de)
NL (1) NL7812026A (de)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4475964A (en) * 1979-02-20 1984-10-09 Tokyo Shibaura Denki Kabushiki Kaisha Method of manufacturing a semiconductor device
DE3063085D1 (en) * 1979-05-30 1983-06-16 Xerox Corp Monolithic hvmosfet array
GB2070329B (en) * 1980-01-25 1983-10-26 Tokyo Shibaura Electric Co Semiconductor memory device
US4489340A (en) * 1980-02-04 1984-12-18 Nippon Telegraph & Telephone Public Corporation PNPN Light sensitive semiconductor switch with phototransistor connected across inner base regions
US4947232A (en) * 1980-03-22 1990-08-07 Sharp Kabushiki Kaisha High voltage MOS transistor
JPS56169368A (en) * 1980-05-30 1981-12-26 Sharp Corp High withstand voltage mos field effect semiconductor device
JPS56169369A (en) * 1980-05-30 1981-12-26 Sharp Corp High withstand voltage mos field effect semiconductor device
US4467312A (en) * 1980-12-23 1984-08-21 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor resistor device
US4430663A (en) * 1981-03-25 1984-02-07 Bell Telephone Laboratories, Incorporated Prevention of surface channels in silicon semiconductor devices
JPS583285A (ja) * 1981-06-30 1983-01-10 Fujitsu Ltd 半導体集積回路の保護装置
US4810663A (en) * 1981-12-07 1989-03-07 Massachusetts Institute Of Technology Method of forming conductive path by low power laser pulse
US4585490A (en) * 1981-12-07 1986-04-29 Massachusetts Institute Of Technology Method of making a conductive path in multi-layer metal structures by low power laser beam
US4636404A (en) * 1982-06-17 1987-01-13 Mass. Institute Of Technology Method and apparatus for forming low resistance lateral links in a semiconductor device
NL8203323A (nl) * 1982-08-25 1984-03-16 Philips Nv Geintegreerde weerstand.
NL8203870A (nl) * 1982-10-06 1984-05-01 Philips Nv Halfgeleiderinrichting.
JPS5994873A (ja) * 1982-11-22 1984-05-31 Nissan Motor Co Ltd Mosトランジスタ
JPS5998557A (ja) * 1982-11-27 1984-06-06 Nissan Motor Co Ltd Mosトランジスタ
EP0110320B1 (de) * 1982-11-27 1987-03-11 Nissan Motor Co., Ltd. MOS-Transistor
JPS61114574A (ja) * 1984-11-09 1986-06-02 Hitachi Ltd 半導体装置
JPH0620110B2 (ja) * 1985-10-07 1994-03-16 日本電気株式会社 半導体装置
US4989058A (en) * 1985-11-27 1991-01-29 North American Philips Corp. Fast switching lateral insulated gate transistors
US4823173A (en) * 1986-01-07 1989-04-18 Harris Corporation High voltage lateral MOS structure with depleted top gate region
FR2596922B1 (fr) * 1986-04-04 1988-05-20 Thomson Csf Resistance integree sur un substrat semi-conducteur
JPS63136668A (ja) * 1986-11-28 1988-06-08 Fuji Electric Co Ltd 半導体装置の製造方法
JP2585331B2 (ja) * 1986-12-26 1997-02-26 株式会社東芝 高耐圧プレーナ素子
US4900693A (en) * 1987-12-21 1990-02-13 United Technologies Process for making polysilicon field plate with improved suppression of parasitic transistors
JP2667857B2 (ja) * 1988-02-12 1997-10-27 株式会社日立製作所 半導体装置およびその製造方法
US5003372A (en) * 1988-06-16 1991-03-26 Hyundai Electronics Industries Co., Ltd. High breakdown voltage semiconductor device
JP2530033B2 (ja) * 1990-02-08 1996-09-04 株式会社東芝 絶縁ゲ―ト型集積回路
US5140392A (en) * 1990-03-05 1992-08-18 Fujitsu Limited High voltage mos transistor and production method thereof, and semiconductor device having high voltage mos transistor and production method thereof
US5234853A (en) * 1990-03-05 1993-08-10 Fujitsu Limited Method of producing a high voltage MOS transistor
DE69125794T2 (de) * 1990-11-23 1997-11-27 Texas Instruments Inc Verfahren zum gleichzeitigen Herstellen eines Feldeffekttransistors mit isoliertem Gate und eines Bipolartransistors
EP0497577B1 (de) * 1991-01-31 2002-07-17 Kabushiki Kaisha Toshiba Halbleiterbauelement für hohe Durchbruchsspannungen
US5231301A (en) * 1991-10-02 1993-07-27 Lucas Novasensor Semiconductor sensor with piezoresistors and improved electrostatic structures
JP3456242B2 (ja) * 1993-01-07 2003-10-14 セイコーエプソン株式会社 半導体装置及びその製造方法
US5486718A (en) * 1994-07-05 1996-01-23 Motorola, Inc. High voltage planar edge termination structure and method of making same
KR100244282B1 (ko) 1997-08-25 2000-02-01 김영환 고전압 트랜지스터의 구조 및 제조 방법
GB0003185D0 (en) * 2000-02-12 2000-04-05 Koninkl Philips Electronics Nv An insulated gate field effect device
US6794719B2 (en) * 2001-06-28 2004-09-21 Koninklijke Philips Electronics N.V. HV-SOI LDMOS device with integrated diode to improve reliability and avalanche ruggedness
US8110465B2 (en) 2007-07-30 2012-02-07 International Business Machines Corporation Field effect transistor having an asymmetric gate electrode
US8809949B2 (en) * 2009-06-17 2014-08-19 Infineon Technologies Austria Ag Transistor component having an amorphous channel control layer
US8735981B2 (en) * 2009-06-17 2014-05-27 Infineon Technologies Austria Ag Transistor component having an amorphous semi-isolating channel control layer
JP5703829B2 (ja) * 2011-02-24 2015-04-22 サンケン電気株式会社 半導体装置
US20160013266A1 (en) * 2013-03-27 2016-01-14 Toyota Jidosha Kabushiki Kaisha Vertical semiconductor device
JP6222002B2 (ja) * 2014-08-22 2017-11-01 トヨタ自動車株式会社 電流遮断装置
CN113270477A (zh) * 2021-04-08 2021-08-17 西安电子科技大学 一种降低主结体电场的积累场效应晶体管及其制作方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3714522A (en) * 1968-11-14 1973-01-30 Kogyo Gijutsuin Agency Of Ind Semiconductor device having surface electric-field effect
GB1260618A (en) * 1969-08-09 1972-01-19 Soc Gen Semiconduttori Spa Planar junctions with integrated resistor, for high voltages
BE785747A (fr) * 1971-07-02 1973-01-02 Philips Nv Dispositif semiconducteur
US3845495A (en) * 1971-09-23 1974-10-29 Signetics Corp High voltage, high frequency double diffused metal oxide semiconductor device
US3946418A (en) * 1972-11-01 1976-03-23 General Electric Company Resistive gate field effect transistor
US4009483A (en) * 1974-04-04 1977-02-22 Motorola, Inc. Implementation of surface sensitive semiconductor devices
US4035829A (en) * 1975-01-13 1977-07-12 Rca Corporation Semiconductor device and method of electrically isolating circuit components thereon
JPS5193878A (de) * 1975-02-17 1976-08-17
JPS51128273A (en) * 1975-04-30 1976-11-09 Sony Corp Insulating gate type field effect transistor
US4058822A (en) * 1975-05-30 1977-11-15 Sharp Kabushiki Kaisha High voltage, low on-resistance diffusion-self-alignment metal oxide semiconductor device and manufacture thereof
JPS5368581A (en) * 1976-12-01 1978-06-19 Hitachi Ltd Semiconductor device

Also Published As

Publication number Publication date
US4270137A (en) 1981-05-26
DE2853736A1 (de) 1979-06-21
AU4240378A (en) 1979-06-21
FR2412170B1 (de) 1984-02-24
GB2011178B (en) 1982-03-17
FR2412170A1 (fr) 1979-07-13
GB2011178A (en) 1979-07-04
JPS5489588A (en) 1979-07-16
NL7812026A (nl) 1979-06-19

Similar Documents

Publication Publication Date Title
DE2853736C2 (de) Feldeffektanordnung
DE2611338C3 (de) Feldeffekttransistor mit sehr kurzer Kanallange
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE3853778T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements.
DE3135269C2 (de) Halbleiteranordnung mit herabgesetzter Oberflächenfeldstärke
DE102009038731B4 (de) Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
DE69938562T2 (de) Leistungshalbleiterbauelemente mit verbesserten hochfrequenzschaltung- und durchbruch-eigenschaften
DE3686971T2 (de) Lateraler transistor mit isoliertem gate mit latch-up-festigkeit.
DE2706623C2 (de)
DE102006061994B4 (de) Ladungskompensationsbauelement mit einer Driftstrecke zwischen zwei Elektroden und Verfahren zur Herstellung desselben
DE112009000642B4 (de) LDMOS Vorrichtungen mit verbesserten Architekturen und Herstellungsverfahren dafür
DE102014112810B4 (de) Super-Junction-Halbleiterbauelement und Verfahren zur Herstellung desselben
DE19701189B4 (de) Halbleiterbauteil
DE2559360A1 (de) Halbleiterbauteil mit integrierten schaltkreisen
DE102005035029A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
DE112019002870T5 (de) Transistoren mit zwei Gate-Leitern und zugehörige Verfahren
DE102014114100A1 (de) Igbt mit reduzierter rückwirkungskapazität
DE19528998C2 (de) Bidirektionaler Halbleiterschalter und Verfahren zu seiner Steuerung
DE202015105413U1 (de) Integrierte, floatende Diodenstruktur
DE1614300B2 (de) Feldeffekttransistor mit isolierter Steuerelektrode
DE102005048447B4 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE112006002377B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102020116653A1 (de) Siliziumcarbid-halbleiterbauelement
DE102013215378B4 (de) Lateraler Hochspannungstransistor und Verfahren zu seiner Herstellung
DE102015118616B3 (de) Latchup-fester Transistor

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee