DE2706623C2 - - Google Patents
Info
- Publication number
- DE2706623C2 DE2706623C2 DE2706623A DE2706623A DE2706623C2 DE 2706623 C2 DE2706623 C2 DE 2706623C2 DE 2706623 A DE2706623 A DE 2706623A DE 2706623 A DE2706623 A DE 2706623A DE 2706623 C2 DE2706623 C2 DE 2706623C2
- Authority
- DE
- Germany
- Prior art keywords
- effect transistor
- region
- field effect
- arrangement according
- mis field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005669 field effect Effects 0.000 claims description 61
- 239000000758 substrate Substances 0.000 claims description 24
- 239000004065 semiconductor Substances 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 230000004888 barrier function Effects 0.000 claims description 2
- 239000002019 doping agent Substances 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
- H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
- H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Description
Die Erfindung betrifft eine MIS-Feldeffekttransistoranordnung
für hohe Source-Drain-Spannungen aus einem Feldeffekttransistor
vom Anreicherungstyp und einem Feldeffekttransistor vom Verarmungstyp,
wie er im Oberbegriff des Patentanspruchs 1 näher angegeben
ist.
In der Halbleitertechnologie werden für Flüssigkristall-Anzeigen
oder auch für MNOS-Speicherschaltungen MIS-Transistoren oft
für die Treiberstufen verwendet. Herkömmliche MIS-Transistoren
sind im allgemeinen nur für Source-Drain-Spannungen bis etwa 40
Volt funktionsfähig, da in diesem Bereich die Durchbruchsspannung
erreicht wird.
MIS-Feldeffekttransistoranordnungen sind aus dem älteren deutschen
Patent 26 11 338 sowie aus der DE-AS 15 14 362 bekannt.
Während das ältere deutsche Patent einen Feldeffekttransistor
mit MIS-Gate-Anordnung mit sehr kurzer Kanallänge betrifft,
enthält die DE-AS eine Anordnung mit einer Gate-Elektrode, deren
Abstand vom Kanalbereich in Richtung auf die Drainzone zunimmt.
Mit dieser Maßnahme soll die Stabilität des Feldeffekttransistors
verbessert werden.
Eine MIS-Feldeffekttransistoranordnung der eingangs genannten
Art ist aus den Solid State Electronics, Band 18, 1975, Seiten
777 bis 783, bekannt. Diese Anordnung hat eine maximale Source-
Drain-Spannung von etwa 40 V.
Aufgabe der Erfindung ist es, einen MIS-Feldeffekttransistor anzugeben,
der auch bei hohen Source-Drain-Spannungen von über
100 Volt betriebssicher arbeitet.
Diese Aufgabe wird durch eine wie eingangs angegebene MIS-Feldeffekttransistoranordnung
gelöst, die erfindungsgemäß nach der
im
kennzeichenden Teil des Patentanspruchs 1 angegebenen Weise ausgestaltet
ist.
Weitere bevorzugte Ausgestaltungen der Erfindung ergeben sich aus
den Unteransprüchen.
Die Erfindung beruht auf folgenden Überlegungen: Wird ein MIS-
Feldeffekttransistor vom "depletion"-Typ im Source-Folger-Betrieb
betrieben, so erreicht die Source-Drain-Spannung maximal diejenige Spannung,
die vorliegt, wenn das Gebiet zwischen Source und Drain
ausgeräumt ist, da in diesem Fall kein Drain-Strom mehr fließt.
Erst bei sehr viel höheren Source-Drain-Spannungen treten Stoßionisationseffekte
auf, die zu einem Lawinendurchbruch führen.
Dieser Umstand kann dazu ausgenutzt werden, die Spannungsfestigkeit
eines MIS-Feldeffekttransistors zu erhöhen, indem ein MIS-
Feldeffekttransistor vom "enhancement"-Typ mit relativ kleiner
Drain-Source-Durchbruchsspannung mit einem MIS-Feldeffekttransistor
vom "depletion"-Typ in Reihe geschaltet wird und die beiden
Gate-Elektroden dieser MIS-Feldeffekttransistoren miteinander
leitend verbunden werden. Dabei sind diese beiden MIS-Feldeffekttransistoren
so angepaßt, daß im Gebiet der vorgesehenen
Gate-Steuerspannungen der Feldeffekttransistor vom "depletion"-
Typ stets in durchgeschaltetem, leitendem Zustand ist. Bei hohen
Spannungen zwischen der Source-Elektrode des "enhancement"-Transistors
und der Drain-Elektrode des "depletion"-Transistors wird
das Kanalgebiet des "depletion"-Transistors ausgeräumt, so daß
aus diesem Grunde die Source-Seite des "depletion"-Transistors
und damit auch die Drain-Seite des "enhancement"-Transistors nur
eine maximale Spannung erreichen. Die Spannungsfestigkeit
eines solchen Bauelementes kann weiter erhöht werden, wenn statt
eines "depletion"-Transistors eine Kettenschaltung von mehreren
"depletion"-Transistoren eingesetzt wird, wobei jeweils die
Durchbruchsspannung U DB eines solchen "depletion"-Transistors
größer ist als die Durchbruchsspannung des vor ihm in der Reihe
stehenden "depletion"-Transistors, und die Sättigungsspannung
U s eines solchen "depletion"-Transistors niedriger ist als die
Durchbruchsspannung des vor ihm in der Reihe stehenden "depletion"-
Transistors. Bei einer solchen Schaltung ist die maximale Betriebsspannung
etwa die Durchbruchsspannung U DBn des n-ten, letzten
"depletion"-Transistors. Eine solche Schaltung kann gemäß
der Erfindung einfach in integrierter Form aufgebaut werden, indem
für den "enhancement"-MIS-Feldeffekttransistor ein DIMOS-Feldeffekttransistor
nach Patent 26 11 338 verwendet wird. Ein solcher DIMOS-Feldeffekttransistor
weist ein stark dotiertes Source-Gebiet vom ersten Leitungstyp
auf, an das sich ein ebenfalls dotiertes Kanalgebiet vom
gleichen Leitungstyp anschließt. Unterhalb des Kanalgebietes befindet
sich ein dotiertes Gebiet des zweiten Leitungstyps, das
bewirkt, daß die vom Source-Gebiet ausgehenden Ladungsträger eine
Energiebarriere überwinden müssen, um zu dem an dem anderen Ende
des Kanalgebietes befindlichen Drain-Gebiet vom ersten Leitungstyp
zu gelangen. Durch dieses dotierte Gebiet des zweiten Leitungstyps
unterhalb des Kanalgebietes wird daher erreicht, daß
sich dieser "enhancement"-Transistor im "normally off"-Zustand befindet.
Wird ein solcher Transistor bezüglich der örtlichen Lage
des weiteren, dotierten Gebietes vom zweiten Leitungstyp unsymmetrisch
aufgebaut, indem der Kanalbereich auf der Drain-Seite weiter
ausgedehnt ist als auf der Source-Seite, so entspricht dies
einer integrierten Schaltung aus einem solchen DIMOS-Feldeffekttransistor.
Steigt nun in Richtung auf die Drain-Elektrode der
Abstand zwischen dem Kanalbereich und der Gate-Elektrode beispielsweise
stufenartig an, so entspricht der Bereich einer jeden Stufe
einem einzelnen "depletion"-Feldeffekttransistor, wobei die
Durchbruchsspannung eines solchen einzelnen "depletion"-Feldeffekttransistors
mit zunehmendem Abstand der Gate-Elektrode von dem
Kanalbereich zunimmt und die Sättigungsspannung auch zunimmt.
Durch einen solchen Aufbau ist also eine Kettenschaltung von
"depletion"-Feldeffekttransistoren gegeben, die der gesetzten
Bedingung, daß ein einzelner "depletion"-Transistor eine größere
Durchbruchsspannung und eine niedrigere Sättigungsspannung als
der vor ihm in der Reihe stehende "depletion"-Feldeffekttransistor
aufweisen soll, gerecht wird.
Anstelle eines solchen stufenartigen Verlaufs des Abstandes zwischen
der Gate-Elektrode und dem Kanalbereich kann die Zunahme dieses
Abstandes auch kontinuierlich erfolgen.
Um einen zunehmenden Abstand zwischen der Gate-Elektrode und dem
Kanalbereich zu realisieren, kann gemäß den Ausführungsformen
der Erfindung einmal die Dicke des Gate-Isolators ansteigen; es
ist aber auch möglich, den Kanalbereich an der Substratoberfläche
beginnen zu lassen und in Richtung auf das Drain-Gebiet zunehmend
tiefer unter der Substratoberfläche verlaufen zu lassen.
Eine weitere, bevorzugte Ausführungsform der Erfindung sieht vor,
daß die Gate-Elektrode gegenüber dem Drain-Gebiet etwas versetzt
liegt, so daß der Kanalbereich unmittelbar vor der Gate-Elektrode
in einer Länge von etwa 0,1 bis 5 µm nicht von der Gate-Elektrode
überdeckt ist. Mit einer solchen Ausführungsform wird erreicht,
daß das zwischen der Gate-Elektrode und der Drain-Elektrode beim
Betrieb des Feldeffekttransistors vorliegende elektrische Feld
weniger stark ist, wodurch wiederum die Durchbruchsspannung eines
solchen MIS-Feldeffekttransistors erhöht wird.
Eine weitere Ausgestaltung der Erfindung sieht vor, den erfindungsgemäßen
Feldeffekttransistor in einer ESFI-Technik innerhalb
eines epitaxialen Siliziumfilms, der sich auf einem isolierenden
Substrat, z. B. auf einer Saphirscheibe, befindet, aufzubauen.
Im folgenden wird die Erfindung anhand der Figuren beschrieben
und näher erläutert.
Fig. 1 zeigt ein Ersatzschaltbild für einen erfindungsgemäßen
MIS-Feldeffekttransistor;
Fig. 2 zeigt, welchen Kennlinienverlauf die einzelnen Transistoren
des Ersatzschaltbildes aufweisen;
Fig. 3, 4, 5 zeigen Ausführungsbeispiele für einen erfindungsgemäßen
MIS-Feldeffekttransistor.
Fig. 1 zeigt ein Ersatzschaltbild für einen erfindungsgemäßen MIS-
Feldeffekttransistor, anhand dessen die Wirkungsweise des erfindungsgemäßen
Feldeffekttransistors erläutert werden kann. Das
Ersatzschaltbild zeigt eine Reihenschaltung von Transistoren T₀,
T₁ . . . T n , bei der jeweils die Drain-Elektrode eines Transistors
der Source-Elektrode des folgenden Transistors verbunden ist
und bei der sämtliche Gate-Elektroden der einzelnen Transistoren
zusammengeschaltet sind. Der erste Transistor der Reihe T₀ ist
ein MIS-Feldeffekttransistor vom "enhancement"-Typ, der ein
"normally off"-Transistor ist. Dieser erste Transistor T₀ hat
von den Transistoren der Reihenschaltung die kleinste Durchbruchsspannung.
Die folgenden Transistoren T₁ bis T n sind sämtlich
Feldeffekttransistoren vom "depletion"-Typ. Von diesen
Transistoren hat der Transistor T₁ die kleinste Durchbruchsspannung,
der Transistor T n die größte Durchbruchsspannung. Ein integrierter
Aufbau für eine solche durch das Ersatzschaltbild wiedergegebene
Reihenschaltung von Feldeffekttransistoren ist durch
die in den Fig. 3, 4 und 5 dargestellten Ausführungsbeispiele
des erfindungsgemäßen MIS-Feldeffekttransistors gegeben.
Die Anpassung der einzelnen Transistoren T₀ . . . T n ist aus den
Kennlinienfeldern der Fig. 2 entnehmbar.
Ein Beispiel eines erfindungsgemäßen MIS-Feldeffekttransistors
zeigt Fig. 3. Er besteht aus einem Halbleitersubstrat 1, beispielsweise
einem Siliziumsubstrat. Dieses Siliziumsubstrat
ist vom zweiten Leitungstyp, beispielsweise schwach p-leitend,
mit einer Trägerkonzentration von etwa 5 · 1014 cm-3. In diesem
Halbleitersubstrat befindet sich ein stark dotiertes Source-
Gebiet 2 vom ersten Leitungstyp sowie ein ebenfalls stark dotiertes
Drain-Gebiet 3 vom ersten Leitungstyp, die beispielsweise
mit Phosphor stark n-dotiert sind, mit einer Trägerkonzentration
von mehr als etwa 1019 cm-3. Zwischen dem Source-Gebiet 2 und
dem Drain-Gebiet 3 erstreckt sich der Kanalbereich 5, der in
einem Abstand von etwa 100 bis 1000 nm unter der Substratoberfläche
10 verläuft. Dieser Kanalbereich 5 weist ebenfalls den
ersten Leitungstyp auf; er ist beispielsweise mit Phosphor n-
dotiert, mit einer Trägerkonzentration von etwa 1016 - 5 · 1016 cm-3.
In der Nähe des Source-Gebietes 2 befindet sich in dem Halbleitersubstrat
unterhalb des Kanalbereiches 5 ein weiteres dotiertes
Gebiet 4 vom zweiten Leitungstyp, das beispielsweise p-dotiert
ist, mit einer Trägerkonzentration von 1-10 · 1016 cm-3. Die Herstellung
eines solchen, unterhalb des Kanalbereiches in dem Halbleitersubstrat
befindlichen dotierten Gebietes kann mit Hilfe
einer Ionenimplantation unter Verwendung einer Implantationsmaske
hergestellt werden, da mit Hilfe einer Implantationsdotierung
erreicht werden kann, daß sich das Konzentrationsmaximum
nicht an der Substratoberfläche, sondern in tiefer liegenden
Gebieten des Substrates befindet. Das Source-Gebiet 2 und
das Drain-Gebiet 3 sind mit elektrischen Anschlüssen versehen,
beispielsweise mit aufgedampften Aluminiumleiterbahnen 8 und 9.
Über dem Kanalbereich 5 befindet sich die Gate-Isolierschicht 6,
z. B. eine SiO₂-Schicht. Diese Gate-Isolierschicht 6 besteht
aus einzelnen Teilbereichen 60, 61, 62, 63, die sich in ihrer
jeweiligen Dicke unterscheiden. Auf dieser Gate-Isolierschicht
6 befindet sich die Gate-Elektrodenschicht 7. Diese Gate-Elektrodenschicht
7 ist gemäß einer bevorzugten Ausgestaltung der
Erfindung so angeordnet, daß sie gegenüber dem Drain-Gebiet 3
um eine Strecke 1 versetzt liegt, wobei diese Strecke 1 etwa
100-10 000 nm beträgt. In Fig. 3 ist weiter angedeutet, welche
einzelnen Teile des erfindungsgemäßen MIS-Feldeffekttransistors
den einzelnen Gliedern der in Fig. 1 dargestellten Kettenschaltung
entsprechen. Dem Transistor T₀ entspricht derjenige Teil
des Feldeffekttransistors, der die Source-Elektrode, das weitere
dotierte Gebiet 4, den Teil 60 der Isolierschicht 6 und den darauf
befindlichen Teil der Gate-Elektrode 7 umfaßt. Die Source-
Elektrode des nächsten Transistors T₁ ist durch denjenigen Teil
des Kanalbereiches 5 gegeben, der unter dem Bereich 60 der Isolierschicht
6 liegt. Der unter dem Bereich 61 der Isolierschicht
liegende Teil des Kanalbereiches 5 kann gleichzeitig als Drain-
Gebiet des Transistors T₀ aufgefaßt werden; er ist zugleich
auch das Kanalgebiet des Transistors T₁ und das Source-Gebiet
des nächsten Transistors T₂. Insgesamt kann die in Fig. 3 dargestellte
Struktur eines erfindungsgemäßen Feldeffekttransistors
als eine Schaltung aus einem "enhancement"-Feldeffekttransistor
T₀ und drei weiteren Feldeffekttransistoren T₁, T₂ und T₃ aufgefaßt werden.
In Fig. 4 ist ein weiteres Ausführungsbeispiel eines erfindungsgemäßen
MIS-Feldeffekttransistors dargestellt. Er unterscheidet
sich von der in Fig. 3 dargestellten Ausführungsform dadurch, daß
bei ihm die Gate-Isolierschicht 6 gleichmäßig dick ist, und daß
die Abstandszunahme zwischen der Gate-Elektrode 7 und dem Kanalbereich
5 dadurch bewirkt ist, daß der Kanalbereich 5 von der Substratoberfläche
10 in Richtung auf das Drain-Gebiet 3 hin in zunehmend
tiefer liegenden Bereichen des Halbleitersubstrates 1 angeordnet
ist. Der Kanalbereich 5 besteht somit aus einzelnen Bereichen
50, 51, 52, 53 und 54, die stufenartig gegeneinander versetzt
sind.
Fig. 5 zeigt ein weiteres Ausführungsbeispiel der Erfindung, das
in einer Technik der epitaxialen Siliziumfilme auf isolierendem
Substrat hergestellt werden kann. Dieser MIS-Feldeffekttransistor
besteht aus einem isolierenden Substrat 12, beispielsweise
einem Saphirsubstrat, auf dem ein epitaxialer Siliziumfilm abgeschieden
und einzelne Si-Inseln 100 herausgeätzt wurden. Diese
epitaxialen Siliziuminseln 100 sind beispielsweise schwach p-dotiert
mit einer Dotierstoffkonzentration von 5 · 1014 cm-3. Entsprechend
den im Vorangehenden beschriebenen Ausführungsbeispielen
befindet sich in einer solchen epitaxialen Siliziuminsel 100 ein
stark n-dotiertes Source-Gebiet 2 und ein ebenfalls stark n-dotiertes
Drain-Gebiet 3. Der Kanalbereich 5 erstreckt sich unterhalb
der Substratoberfläche 10 zwischen dem Source-Gebiet 2 und dem
Drain-Gebiet 3. Die Gate-Isolierschicht 6 weist einen gleichmäßig
starken Teil 60 auf, der sich über den in der epitaxialen
Siliziuminsel befindlichen weiteren dotierten Gebiet 4 befindet,
und einen keilartig ansteigenden Teil 66, in dem die Dicke der
Gate-Isolierschicht von etwa 60 nm auf 6000 nm zunimmt. Auf der
Gate-Isolierschicht 6 ist die Gate-Elektrode 7, beispielsweise
eine Aluminiumschicht, abgeschieden. Das Source-Gebiet 2 und das
Drain-Gebiet 3 sind mit elektrischen Zuleitungen 8 bzw. 9 versehen.
In den Fig. 1 und 2 bedeutet:
S i
Source des Transistors T i (i = 0,1, . . . n)
D
i
Drain des Transistors T i
U
DB
Drain-Durchbruchsspannung des Transistors T i
U
Di
Drain-Spannung
J
i
Drain-Strom
U
Sätti
Sättigungsspannung
U
G
Gatespannung
Claims (14)
1. MIS-Feldeffekttransistoranordnung für hohe Source-Drain-Spannungen
aus einem Feldeffekttransistor vom Anreicherungstyp und
einem Feldeffekttransistor vom Verarmungstyp, mit einem Halbleitersubstrat
vom zweiten Leitungstyp, mit im Halbleitersubstrat
befindlichen Source- und Drain-Gebieten vom ersten Leitungstyp,
mit einem an das Source-Gebiet angrenzenden Kanal des Feldeffekttransistors
vom Anreicherungstyp und einem daran anschließenden,
sich bis zum Drain-Gebiet erstreckenden Kanalbereich vom ersten
Leitungstyp des Feldeffekttransistors vom Verarmungstyp und mit
einer über dem gesamten Kanalbereich angeordneten, gemeinsamen
isolierten Gate-Elektrode, dadurch gekennzeichnet,
daß sich der Kanalbereich (5) vom ersten Leitungstyp
vom Source-Gebiet (2) bis zum Drain-Gebiet (3) erstreckt,
daß ein weiteres Gebiet (4) vom zweiten Leitungstyp seitlich vom
Source-Gebiet (2) unterhalb des Kanalbereichs (5) angeordnet ist,
das bewirkt, daß die vom Source-Gebiet ausgehenden Ladungsträger
eine Energiebarriere überwinden müssen, und daß der Abstand zwischen
der Gate-Elektrode (7) und dem Kanalbereich (5) in Richtung
auf das Source-Gebiet (3) hin zunimmt.
2. MIS-Feldeffekttransistoranordnung nach Anspruch 1, dadurch
gekennzeichnet, daß der Abstand
zwischen der Gate-Elektrode (7) und dem Kanalgebiet
(5) stufenförmig zunimmt.
3. MIS-Feldeffekttransistoranordnung nach Anspruch 1, dadurch
gekennzeichnet, daß der Abstand
zwischen der Gate-Elektrode (7) und dem Kanalgebiet (5) kontinuierlich zunimmt.
4. MIS-Feldeffekttransistoranordnung nach einem der Ansprüche
1 bis 3, dadurch gekennzeichnet,
daß das Kanalgebiet (5) in der Nähe des Source-
Gebietes (2) an die Oberfläche (10) des Halbleitersubstrates
(1) angrenzt, und daß der Abstand des Kanalgebietes
(5) von der Substratoberfläche (10) in Richtung
auf das Drain-Gebiet (3) hin zunimmt.
5. MIS-Feldeffekttransistoranordnung nach einem der Ansprüche
1 bis 3, dadurch gekennzeichnet,
daß die Dicke der Isolierschicht (6) von dem
Source-Gebiet (2) in Richtung auf das Drain-Gebiet (3)
hin zunimmt.
6. MIS-Feldeffekttransistoranordnung nach Anspruch 5, dadurch
gekennzeichnet, daß die
Dicke der Isolierschicht (6) über dem seitlich vom
Source-Gebiet (2) liegenden dotierten Gebiet (4) des
zweiten Leitungstyps gleichmäßig ist und in Richtung auf
das Drain-Gebiet (3) hin keilartig ansteigt (Fig. 5).
7. MIS-Feldeffekttransistoranordnung nach einem der Ansprüche
1 bis 6, dadurch gekennzeichnet,
daß das dotierte Gebiet (4) implantierte Dotierstoffe enthält.
8. MIS-Feldeffekttransistoranordnung nach einem der Ansprüche
1 bis 7, dadurch gekennzeichnet,
daß der Kanalbereich (5)
implantiert ist.
9. MIS-Feldeffekttransistoranordnung nach einem der Ansprüche
1 bis 8, dadurch gekennzeichnet,
daß das Halbleitersubstrat aus Silizium besteht.
10. MIS-Feldeffekttransistoranordnung nach einem der Ansprüche
1 bis 9, dadurch gekennzeichnet,
daß das Halbleitersubstrat p-leitend mit einer
Trägerkonzentration von etwa 5 · 1014 cm-3 ist.
11. MIS-Feldeffekttransistoranordnung nach einem der Ansprüche
1 bis 10, dadurch gekennzeichnet,
daß das Kanalgebiet (5) n-leitend dotiert ist
mit einer Trägerkonzentration zwischen etwa 1 · 1016
und 5 · 1016 cm-3.
12. MIS-Feldeffekttransistoranordnung nach einem der Ansprüche
1 bis 11, dadurch gekennzeichnet,
daß das seitlich vom Source-Gebiet (2) liegende
dotierte Gebiet (4) p-leitend mit einer Trägerkonzentration
zwischen etwa 1 · 1016 und 5 · 1016 cm-3 ist.
13. MIS-Feldeffekttransistoranordnung nach einem der Ansprüche
1 bis 12, dadurch gekennzeichnet,
daß der Abstand der Gate-Elektrode (7) von dem
Kanalgebiet (5) über dem seitlich vom Source-Gebiet (2)
liegenden dotierten Gebiet (4) etwa 60 nm beträgt und
von dort in Richtung auf das Drain-Gebiet (3) hin auf
etwa 6000 nm ansteigt.
14. MIS-Feldeffekttransistoranordnung nach einem der Ansprüche
1 bis 13, dadurch gekennzeichnet,
daß die Gate-Elektrode (7) gegenüber dem Drain-
Gebiet (3) um eine Strecke 1 mit einer Länge zwischen
100 und 10 000 nm versetzt liegt.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19772706623 DE2706623A1 (de) | 1977-02-16 | 1977-02-16 | Mis-fet fuer hohe source-drain-spannungen |
US05/873,234 US4247860A (en) | 1977-02-16 | 1978-01-30 | MIS Field effect transistor for high source-drain voltages |
FR7803649A FR2381389A1 (fr) | 1977-02-16 | 1978-02-09 | Transistor a effet de champ mis pour des tensions source-drain elevees |
JP1528678A JPS53101986A (en) | 1977-02-16 | 1978-02-13 | Misfet transistor |
GB5943/78A GB1552757A (en) | 1977-02-16 | 1978-02-15 | Mis-field effect transistors |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19772706623 DE2706623A1 (de) | 1977-02-16 | 1977-02-16 | Mis-fet fuer hohe source-drain-spannungen |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2706623A1 DE2706623A1 (de) | 1978-08-17 |
DE2706623C2 true DE2706623C2 (de) | 1988-01-28 |
Family
ID=6001378
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19772706623 Granted DE2706623A1 (de) | 1977-02-16 | 1977-02-16 | Mis-fet fuer hohe source-drain-spannungen |
Country Status (5)
Country | Link |
---|---|
US (1) | US4247860A (de) |
JP (1) | JPS53101986A (de) |
DE (1) | DE2706623A1 (de) |
FR (1) | FR2381389A1 (de) |
GB (1) | GB1552757A (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3311923A1 (de) * | 1982-04-01 | 1983-10-13 | Kabushiki Kaisha Suwa Seikosha, Tokyo | Duennfilmtransistoranordnung |
DE19755868C1 (de) * | 1997-12-16 | 1999-04-08 | Siemens Ag | Hochvolt-SOI-Dünnfilmtransistor |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2852621C4 (de) * | 1978-12-05 | 1995-11-30 | Siemens Ag | Isolierschicht-Feldeffekttransistor mit einer Drif tstrecke zwischen Gate-Elektrode und Drain-Zone |
EP0020164B1 (de) * | 1979-05-30 | 1983-05-11 | Xerox Corporation | Monolithische Matrix mit Hochspannungs-MOS-Transistoren |
DE3012430A1 (de) * | 1980-03-31 | 1981-10-08 | Siemens AG, 1000 Berlin und 8000 München | Planare halbleiteranordnung mit erhoehter durchbruchsspannung |
NL8103218A (nl) * | 1981-07-06 | 1983-02-01 | Philips Nv | Veldeffekttransistor met geisoleerde stuurelektrode. |
US4499652A (en) * | 1983-09-15 | 1985-02-19 | Mostek Corporation | Method of forming a MOSFET with both improved breakdown resistance and less hot-electron effects |
DE3404834A1 (de) * | 1984-02-08 | 1985-08-08 | Hahn-Meitner-Institut für Kernforschung Berlin GmbH, 1000 Berlin | Halbleiter-leistungsbauelement, insbesondere thyristor und gridistor, sowie verfahren zu dessen herstellung |
US4680605A (en) * | 1984-03-12 | 1987-07-14 | Xerox Corporation | High voltage depletion mode transistor with serpentine current path |
IT1214805B (it) * | 1984-08-21 | 1990-01-18 | Ates Componenti Elettron | Spositivi a semiconduttore con giunprocesso per la fabbricazione di dizioni planari a concentrazione di carica variabile e ad altissima tensione di breakdown |
US4697198A (en) * | 1984-08-22 | 1987-09-29 | Hitachi, Ltd. | MOSFET which reduces the short-channel effect |
US4859620A (en) * | 1985-04-12 | 1989-08-22 | General Electric Company | Graded extended drain concept for reduced hot electron effect |
US4613882A (en) * | 1985-04-12 | 1986-09-23 | General Electric Company | Hybrid extended drain concept for reduced hot electron effect |
US4680603A (en) * | 1985-04-12 | 1987-07-14 | General Electric Company | Graded extended drain concept for reduced hot electron effect |
US4701775A (en) * | 1985-10-21 | 1987-10-20 | Motorola, Inc. | Buried n- channel implant for NMOS transistors |
GB8624637D0 (en) * | 1986-10-14 | 1986-11-19 | Emi Plc Thorn | Electrical device |
US4920393A (en) * | 1987-01-08 | 1990-04-24 | Texas Instruments Incorporated | Insulated-gate field-effect semiconductor device with doped regions in channel to raise breakdown voltage |
US4818715A (en) * | 1987-07-09 | 1989-04-04 | Industrial Technology Research Institute | Method of fabricating a LDDFET with self-aligned silicide |
US4943537A (en) * | 1988-06-23 | 1990-07-24 | Dallas Semiconductor Corporation | CMOS integrated circuit with reduced susceptibility to PMOS punchthrough |
US5122474A (en) * | 1988-06-23 | 1992-06-16 | Dallas Semiconductor Corporation | Method of fabricating a CMOS IC with reduced susceptibility to PMOS punchthrough |
US4906588A (en) * | 1988-06-23 | 1990-03-06 | Dallas Semiconductor Corporation | Enclosed buried channel transistor |
US5246870A (en) * | 1991-02-01 | 1993-09-21 | North American Philips Corporation | Method for making an improved high voltage thin film transistor having a linear doping profile |
JPH0613391A (ja) * | 1992-06-26 | 1994-01-21 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US5648671A (en) * | 1995-12-13 | 1997-07-15 | U S Philips Corporation | Lateral thin-film SOI devices with linearly-graded field oxide and linear doping profile |
DE19638437C2 (de) * | 1996-09-19 | 2002-02-21 | Infineon Technologies Ag | Durch Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung |
US5973358A (en) * | 1997-07-01 | 1999-10-26 | Citizen Watch Co., Ltd. | SOI device having a channel with variable thickness |
US6166418A (en) * | 1997-12-16 | 2000-12-26 | Infineon Technologies Ag | High-voltage SOI thin-film transistor |
US5969387A (en) * | 1998-06-19 | 1999-10-19 | Philips Electronics North America Corporation | Lateral thin-film SOI devices with graded top oxide and graded drift region |
US6221737B1 (en) * | 1999-09-30 | 2001-04-24 | Philips Electronics North America Corporation | Method of making semiconductor devices with graded top oxide and graded drift region |
US8664067B2 (en) * | 2010-11-18 | 2014-03-04 | Monolithic Power Systems, Inc. | CMOS devices with reduced short channel effects |
US10276679B2 (en) * | 2017-05-30 | 2019-04-30 | Vanguard International Semiconductor Corporation | Semiconductor device and method for manufacturing the same |
JP7075172B2 (ja) * | 2017-06-01 | 2022-05-25 | エイブリック株式会社 | 基準電圧回路及び半導体装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3339128A (en) * | 1964-07-31 | 1967-08-29 | Rca Corp | Insulated offset gate field effect transistor |
NL6501946A (de) * | 1965-02-17 | 1966-08-18 | ||
US3604990A (en) * | 1970-04-01 | 1971-09-14 | Gen Electric | Smoothly changing voltage-variable capacitor having an extendible pn junction region |
JPS51122383A (en) * | 1975-04-18 | 1976-10-26 | Fujitsu Ltd | Semiconductor memory |
JPS525254A (en) * | 1975-07-02 | 1977-01-14 | Hitachi Ltd | High voltage resistance mis switching circuit |
FR2325194A1 (fr) * | 1975-09-16 | 1977-04-15 | Ibm | Dispositif de pompage de charge pour semi-conducteur et son procede de fabrication |
JPS6042626B2 (ja) * | 1976-05-18 | 1985-09-24 | 松下電器産業株式会社 | 半導体装置の製造方法 |
US4063267A (en) * | 1976-06-21 | 1977-12-13 | Mcdonnell Douglas Corporation | MNOS Memory device |
US4029522A (en) * | 1976-06-30 | 1977-06-14 | International Business Machines Corporation | Method to fabricate ion-implanted layers with abrupt edges to reduce the parasitic resistance of Schottky barrier fets and bipolar transistors |
US4112455A (en) * | 1977-01-27 | 1978-09-05 | The United States Of America As Represented By The Secretary Of The Navy | Field-effect transistor with extended linear logarithmic transconductance |
US4132998A (en) * | 1977-08-29 | 1979-01-02 | Rca Corp. | Insulated gate field effect transistor having a deep channel portion more highly doped than the substrate |
-
1977
- 1977-02-16 DE DE19772706623 patent/DE2706623A1/de active Granted
-
1978
- 1978-01-30 US US05/873,234 patent/US4247860A/en not_active Expired - Lifetime
- 1978-02-09 FR FR7803649A patent/FR2381389A1/fr active Granted
- 1978-02-13 JP JP1528678A patent/JPS53101986A/ja active Granted
- 1978-02-15 GB GB5943/78A patent/GB1552757A/en not_active Expired
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3311923A1 (de) * | 1982-04-01 | 1983-10-13 | Kabushiki Kaisha Suwa Seikosha, Tokyo | Duennfilmtransistoranordnung |
DE19755868C1 (de) * | 1997-12-16 | 1999-04-08 | Siemens Ag | Hochvolt-SOI-Dünnfilmtransistor |
Also Published As
Publication number | Publication date |
---|---|
JPS6237545B2 (de) | 1987-08-13 |
FR2381389A1 (fr) | 1978-09-15 |
FR2381389B1 (de) | 1983-11-10 |
DE2706623A1 (de) | 1978-08-17 |
GB1552757A (en) | 1979-09-19 |
JPS53101986A (en) | 1978-09-05 |
US4247860A (en) | 1981-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2706623C2 (de) | ||
DE69616013T2 (de) | Halbleiteranordnung vom hochspannungs-ldmos-typ | |
DE69324871T2 (de) | Hochspannungs-MIS-Feldeffektransistor und integrierte Halbleiterschaltung | |
DE2853736C2 (de) | Feldeffektanordnung | |
DE3881304T2 (de) | MOS-Transistor. | |
DE69224709T2 (de) | Halbleiteranordnung mit verbesserter Durchbruchspannungs-Charakteristik | |
DE69414311T2 (de) | Halbleiteranordnung mit einer Bipolarfeldeffektanordnung mit isoliertem Gate | |
DE3816002C2 (de) | ||
DE3443854C2 (de) | Halbleiteranordnung mit isoliertem Gate | |
DE69629017T2 (de) | Laterale dünnfilm-soi-anordnungen mit einem gradierten feldoxid und linearem dopierungsprofil | |
DE2559360A1 (de) | Halbleiterbauteil mit integrierten schaltkreisen | |
DE3145230A1 (de) | "halbleiteranordnung" | |
DE2903534A1 (de) | Feldeffekttransistor | |
EP0057256A2 (de) | Vertikal-MIS-Feldeffekttransistor mit kleinem Durchlasswiderstand | |
DE19711729A1 (de) | Horizontal-Feldeffekttransistor und Verfahren zu seiner Herstellung | |
DE69114984T2 (de) | Dünnfilm-Transistor. | |
DE60029554T2 (de) | Halbleiterbauelement mit hochspannungselement | |
DE19528998C2 (de) | Bidirektionaler Halbleiterschalter und Verfahren zu seiner Steuerung | |
DE1614300B2 (de) | Feldeffekttransistor mit isolierter Steuerelektrode | |
DE3411020A1 (de) | Ig-halbleitervorrichtung mit niedrigem on-widerstand | |
DE102013215378B4 (de) | Lateraler Hochspannungstransistor und Verfahren zu seiner Herstellung | |
EP0098496A1 (de) | IGFET mit Injektorzone | |
DE69223390T2 (de) | Statischer Induktionsthyristor mit MOS | |
DE69408772T2 (de) | Halbleitervorrichtung mit schnellen lateralem DMOST mit Hochspannungs-Sourceelektrode | |
DE102004038369A1 (de) | Hochvolt-NMOS-Transistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) |