DE3881304T2 - MOS-Transistor. - Google Patents

MOS-Transistor.

Info

Publication number
DE3881304T2
DE3881304T2 DE88113464T DE3881304T DE3881304T2 DE 3881304 T2 DE3881304 T2 DE 3881304T2 DE 88113464 T DE88113464 T DE 88113464T DE 3881304 T DE3881304 T DE 3881304T DE 3881304 T2 DE3881304 T2 DE 3881304T2
Authority
DE
Germany
Prior art keywords
region
transistor
source
layer
channel region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE88113464T
Other languages
English (en)
Other versions
DE3881304D1 (de
Inventor
Per Svedberg
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ABB AB
Original Assignee
Asea Brown Boveri AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asea Brown Boveri AB filed Critical Asea Brown Boveri AB
Application granted granted Critical
Publication of DE3881304D1 publication Critical patent/DE3881304D1/de
Publication of DE3881304T2 publication Critical patent/DE3881304T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Description

  • Die Erfindung betrifft ein MOS-Transistor gemäß dem Oberbegriff des Anspruches 1. Ein solcher MOS-Transistor ist im wesentlichen bekannt aus dem japanischen patent abstract 51- 147 186.
  • Ein bekannter Transistor der obengenannten Art ist in den Figuren 1a-1d gezeigt. Der Transistor ist nach der sogenannten SOS-Technik ("Silicon-On-Sapphire"-Technik) hergestellt. Er ist gewöhnlich Teil einer integrierten Schaltung mit einer großen Anzahl von Transistoren, wobei die verschiedenen Transistoren in getrennten Siliziumschichten gebildet werden, die auf einem Substrat aus Saphir angeordnet sind. Transistoren entgegengesetzten Typs - P-Transistoren und N- Transistoren - arbeiten gewöhnlich paarweise in sogenannten CMOS-Halbleiterbauteilen (complementary MOS-Halbleiterbauteile) zusammen. Eine solche Halbleiterbauteil zeigt Figur 1.
  • Figur 1a zeigt einen Schnitt durch eine Schaltung der obengenannten Art. Auf dem Saphirsubstrat 1 sind zwei rechteckige Siliziumschichten 4, 9, 6 und 20, 24, 22 aufgebracht. Die Schicht 4, 9, 6 besteht aus eine P-Transistor, dessen Source 4 und Drain 6 aus hochdotierten P-leitenden Schichten bestehen. Das Kanalgebiet 9 besteht aus einer leicht N-dotierten Schicht. Über dieser und getrennt von dem Silizium durch eine dünne isolierende Schicht 10 aus Siliziumdioxyd ist der Steuerkontakt 11 des Transistors angeordnet, welcher Steuerkontakt aus einer Schicht aus N-leitendem polykristallinem Silizium besteht. Das Saphirsubstrat und der Transistor mit Ausnahme der kontaktierten Teile des Source-Gebiets und des Drain-Gebiets sind von einer Schutzschicht 12 aus Siliziumdioxyd bedeckt. Das Source-Gebiet 4 wird von einer Metallschicht 13 kontaktiert und das Drain-Gebiet 6 von einer Metallschicht 14.
  • Der N-Transistor 3 hat ein stark dotiertes Source-Gebiet und Drain-Gebiet 22 und 20 und ein Kanalgebiet 24, welches leicht P-leitend ist. Über dem Kanalgebiet sind die Steueroxydschicht 26 und die Steuerelektrode 27 angeordnet. Der Transistor hat einen Source-Kontakt 28, und sein Drain-Kontakt besteht aus einer Metallschicht 14, die auch einen Drain-Kontakt für den P-Transistor 2 bildet.
  • Figur 1b zeigt einen Schnitt durch den Transistor 3, welcher Schnitt senkrecht zu dem Schnitt in Figur 1a verläuft und durch das Kanalgebiet 24 geht. Wie aus der Figur ersichtlich, bedecken die Steueroxydschicht 26 und die Steuerelektrode 27 sowohl die obere Oberfläche der Siliziumschicht 24 als auch deren beiden seitlichen Oberflächen.
  • Figur 1c zeigt einen Transistor 3 mit Source- und Drain-Gebieten 22 und 20 und dem Kanalgebiet 24. Die Kontaktoberfläche des Drain-Kontakts 14 und des Source-Kontakts 28 mit Drain- und Source-Gebieten sind gestrichelt dargestellt. Der Steuerkontakt 27 ist auch gestrichelt dargestellt.
  • Figur 1d zeigt das Schaltbild der CMOS-Halbleiterbauteils. Die Drain-Kontakte der Transistoren sind elektrisch miteinander verbunden, da sie aus ein und derselben Metallschicht 14 bestehen. Der Source-Kontakt 13 des Transistors 2 ist an eine positive Versorgungsspannung angeschlossen und der Source-Kontakt 28 des Transistors 3 ist an eine negative Versorgungsspannung angeschlossen. Die Steuerelektroden 11 und 27 des Transistors sind miteinander verbunden und stellen den Eingang der Schaltung dar, über welchen ein Eingangssignal Ui zugeführt wird. Der gemeinsame Drain-Kontakt 14 bildet den Ausgang der Schaltung, an welchem das Ausgangssignal Uu der Schaltung auftritt.
  • Bei dem oben beschriebenen bekannten Typ von CMOS-Halbleiterbauteilen bildet sich ein Raumladungsgebiet am N-Transistor an der Verbindung zwischen dem Drain-Gebiet und dem Kanalgebiet des Transistors aus. Bei einer genügend hohen Speisespannung bilden sich Elektronen-Lochpaare in dem Raumladungsgebiet. Die Löcher wandern zu dem Kanalgebiet, wodurch dieses aufgeladen wird, was in der gleichen Weise wirkt, wie eine positive Steuerspannung. Die dadurch verursachte Nichtlinearität ist ein Nachteil im Falle einer analogen Betriebsweise des CMOS-Halbleiterbauteils. Es ist bekannt, daß dieser Nachteil reduziert werden kann, wenn das Kanalgebiet mit dem Source-Gebiet verbunden ("geerdet") wird. Es hat sich jedoch gezeigt, daß es schwierig ist, auf diese Weise eine wirksame Verbesserung zu erreichen, vor allem deshalb, weil der Widerstand zwischen dem Source-Kontakt und den zentralen Teilen des Kanalgebiets groß ist als Folge der schwachen Dotierung des Gebietes. Aus dem gleichen Grunde besitzen bekannte Transistoren dieser Art weniger zufriedenstellende Hochfrequenzeigenschaften; ferner werden sie beeinträchtigt durch Störungen, die durch den Zustand der Oberfläche an der Verbindung zwischen dem Saphir und dem Kanalgebiet verursacht werden.
  • Der in dem japanischen Patentabstrakt 51-147 186 (Fujitsu K.K.), 17. Dezember 1976, beschriebene MOS-Transistor ist mit einem Kontaktteil des P-Typs zwischen der Source und dem Saphirsubstrat versehen, und dieser Kontaktteil wird durch die N-Typ-Source von der Source-Elektrode kurzgeschlossen. Der Oberflächenteil des Kanalgebiets muß niedrigdotiert sein - ein Dotierungsgrad in der Größenordnung von höchstens 10¹¹ m&supmin;² -, damit die Schwellspannung des Transistors einen brauchbaren Wert annimmt.
  • Ein ähnlicher Transistor wird in der Druckschrift IEEE Journal of Solid-State Circuits, Band 23, Nr. 1, Seite 198-201, beschrieben, die erst im Februar 1988 veröffentlicht wurde.
  • Aus dem japanischen patent abstrakt 58-98 969 (Nippon Denki K.K.), 13. Juni 1983, ist ein Transistor bekannt, der eine Metallsilicidschicht hat, die am dichtesten am Substrat und teilweise unter dem Kanalgebiet liegt, wobei die Metallsilicidschicht an den Source-Kontakt des Transistors angeschlossen ist. Es wird ausgeführt, daß diese Silicidschicht bestimmte parasitäre Effekte beseitigt. Es ist jedoch aus Gründen der Herstellung schwierig und kompliziert, eine Silicidschicht dieser Art zu fertigen, und eine solche Schicht begründet auch die klare Gefahr von Leckströinen.
  • Bei bekannten MOS-Transistoren der hier behandelten Art hat es sich gezeigt, daß die hochdotierten Source- und Drain-Gebiete dazu neigen, während der Herstellung in dem Teil der Siliziumschicht aufeinander zuzukriechen, der in einer größeren Tiefe unter der Oberfläche liegt. In diesen Transistoren muß daher die Länge des Kanalgebiets größer gemacht werden als dies sonst notwendig wäre.
  • Ferner hat sich gezeigt, daß diese bekannten Transistoren relativ empfindlich gegen Strahlung sind. Radioaktive Strahlung, z.B. Gammastrahlen, bewirken eine positive Aufladung des Saphirs, wobei ein N-Kanal in der Oberfläche des leichtdotierten Kanalgebiets entsteht, welche dem Saphir gegenüberliegt.
  • Wie aus Figur 1b ersichtlich, besteht ein Transistor der obengenannten Art aus einem Hauptteil auf einer ebenen Oberfläche einer Siliziumschicht und zwei "Ecktransistoren" 31 und 32). Da die Steuerelektroden an den Ecken 31 und 32) die Siliziumschicht aus zwei Richtungen beeinflussen, ist die effektive Schwellspannung kleiner und folglich sind die Leckströme größer) in den Ecken als auf der ebenen Oberfläche des Transistors. Es hat sich auch gezeigt, daß die Siliziumoxydschicht 26 an den Rändern unter den Ecken 31 und 32 dicker wird. Dies hat zur Folge, daß die Schwellspannung dort stärker strahlungsempfindlich ist als für das Hauptteil. Zusammengefaßt bewirken diese Effekte an den Ecken und Rändern eine Verschlechterung der Eigenschaften des Transistors als ganzes. Die Anforderungen an eine exakte Kontrolle des Herstellungsprozesses sind daher hoch, um zu verhindern, daß diese Verschlechterung zu groß wird.
  • Der Erfindung liegt die Aufgabe zugrunde, einen Transistor der eingangs genannten Art zu entwickeln, der sich auszeichnet durch eine hohe konstante Verstärkung, verbesserte Hochfrequenzeigenschaften, geringen Störpegel, geringe Leckströme (und folglich geringe Verluste) und geringe Strahlungsempfindlichkeit, die die Verwendung engerer Kanalgebiete und folglich niedrigerer Betriebsspannungen gestattet und geringere Anforderungen an die Steuerung des Herstellungsprozesses im Hinblick auf die Eigenschaften des Transistors an den Rändern des Transistors stellt.
  • Zur Lösung dieser Aufgabe wird ein Transistor gemäß dem Oberbegriff des Anspruches 1 vorgeschlagen, der die im kennzeichnenden Teil des Anspruches 1 genannten Merkmale hat.
  • Vorteilhafte Ausgestaltungen der Erfindung sind in den weiteren Ansprüchen genannt.
  • Anhand der in den Figuren gezeigten Ausführungsbeispiele soll die Erfindung näher erläutert werden. Es zeigen
  • Figur 1a-1d ein bekanntes CMOS-Halbleiterbauteil, das oben behandelt wurde,
  • Figur 2a einen Schnitt durch eine CMOS-Halbleiterbauteil, das eine effektive Erdung des Kanalgebiets ermöglicht,
  • Figur 2b eine Draufsicht auf einen N-Transistor, der in dem Bauteil in Figur 2a enthaltenen ist,
  • Figur 3a eine Draufsicht auf einen alternativen N-Transistor,
  • Figur 3b einen Schnitt durch den Transistor,
  • Figur 4a einen N-Transistor gemäß der Erfindung, welcher so ausgebildet ist, daß die Probleme an den Rändern des Transistors beseitigt sind,
  • Figur 4b einen Schnitt durch den Transistor in Figur 4a,
  • Figur 5 einen weiteren N-Transistor, bei dem die Verbindung zwischen dem Kanalgebiet und Source-Gebiet fehlt,
  • Figur 6 einen Schnitt durch einen N-Transistor gemäß der Erfindung, bei welchem der stärker dotierte Teil des Kanalgebiets sich nicht über das ganze Drain-Gebiet erstreckt,
  • Figur 7a-7c einen sogenannten geschlossenen Transistor.
  • Figur 2a zeigt einen Schnitt durch eine CMOS-Halbleiterschaltung mit dem Transistorpaar 2, 3. Wie bei der bekannten Schaltung gemäß Figur 1a werden die beiden Transistoren in zwei Siliziumschschichten gebildet, die auf einem Saphirsubstrat 1 aufgebracht sind. Anstelle eines Saphirs kann ein beliebiges Isoliermaterial mit geeigneten Eigenschaften verwendet werden, wie z.B. Aluminiumoxyd oder eine Siliziumoxydschicht auf einem Siliziumsubstrat. Die Dicke der Siliziumschschicht kann 0,3 bis 0,6 um betragen. Die Source-, Drain- und Steuerkontakte 13,28,14,11,27 und die isolierenden und schützenden Schichten 10, 26, 12 sind in gleicher Weise aufgebaut wie im Falle der in Figur 1a gezeigten Schaltung.
  • Der P-Transistor 2 hat das Source-Gebiet 4 und das Drain-Gebiet 6, 7. Das letztere hat einen höher dotierten Teil 6, der der Siliziumoberfläche am nächsten angeordnet ist, und einen schwächer dotiertes Teil 7, welcher am nächsten am Saphirsubstrat angeordnet ist. Das Kanalgebiet besteht aus einem schwächer dotiertem Teil 9 und einem tiefer liegenden stärker dotierten Teil 8. Das letztgenannte dotierte Teil 8 erstreckt sich seitlich unter dem Source-Gebiet 4 und ist an ein stark dotiertes Teil 5 angeschlossen, welches auf der Oberfläche OF der Siliziumschicht angeordnet ist. Der Source-Kontakt 13 kontaktiert auch das Gebiet 5.
  • In ähnlicher Weise hat das Drain-Gebiet 20, 25 des N-Transistors 3 einen oberflächlich hochdotierten Teil 20 und einen auf einem tieferen Niveau angeordneten schwächer dotierten Teil 25. Das Kanalgebiet besteht aus einem schwächer dotierten Teil 24, der der Oberfläche am nächsten liegt, und einem stärker dotierten Teil 23, welcher dem Saphirsubstrat am nächsten liegt, wobei sich der letztgenannte Teil seitlich unter das Source-Gebiet 22 erstreckt und über ein hochdotiertes Gebiet 21 an den Source-Kontakt 28 angeschlossen ist.
  • Die verschiedenen Gebiete wurden durch Ionenimplantation von Dotiersubstanzen erzeugt, z.B. Phosphor für die N-leitenden Gebiete und Bor für die P-leitenden Gebiete. Der Dotierungsgrad beträgt beispielsweise
  • P-/N- 10¹¹ cm&supmin;²
  • P/N 10¹³ cm&supmin;²
  • P+/N+ 10¹&sup5; - 10¹&sup6; cm&supmin;²
  • Der Dotierungsgrad der stärker dotierten Teile 8 und 23 des Kanalgebietes sollte höher als 2-3 x 10¹² cm&supmin;² liegen, um die vorteilhaften Eigenschaften eines Bausteins gemäß der Erfindung zu erhalten.
  • Figur 2b zeigt eine Draufsicht des N-Transistors 3 mit den Source- und Drainkontakten 28, 14, die gestrichelt dargestellt sind. Der Transistor hat den in Figur 2a gezeigten Querschnitt längs seiner gesamten Länge. Der P-Transistor 2 ist in gleicher Weise aufgebaut.
  • Mit Hilfe der unteren, stärker dotierten Schichten 8 beziehungsweise 23 des Kanalgebiets erhält man eine niederohmige Verbindung zwischen dem Source-Kontakt und allen Teilen des Kanalgebiets und damit eine effektive Erdung des Kanalgebiets mit dem Source-Kontakt. Auf diese Weise werden die Nichtlinearitäten der bekannten Transistoren, die im einleitenden Teil der Beschreibung erwähnt wurden, beseitigt und bessere Hochfrequenzeigenschaften erreicht. Ferner werden die Störeigenschaften des Transistors beträchtlich verbessert. Ferner werden die obengenannten Ladeeffekte beseitigt, was die Empfindlichkeit des Transistors gegenüber radioaktiven Strahlen beträchtlich vermindert. Ferner vermindert oder beseitigt die höhere Dotierung des unteren Teils des Kanalgebiets die Gefahr, daß das Source-und Drain-Gebiet sich aufeinander zubewegen, wie oben erwähnt. Hierdurch können kürzere Kanäle und höhere Betriebsspannungen als früher verwendet werden. Die schwächere Dotierung der unteren Teile 7, der Drain-Gebiete trägt auch zur Verminderung der Gefahr bei, daß das Source-Gebiet und das Drain-Gebiet sich aufeinander zu verlagern.
  • Figur 3a zeigt eine Drauf sicht auf einen N-Transistor, und Figur 3b zeigt einen Schnitt längs A-A durch diesen Transistor. Anstelle der in Figur 2 gezeigten P+ Schicht 21, die sich über die Länge des gesamten Transistors erstreckt, ist eine Vielzahl von separaten Schichten 21a-21c auf der P- Schicht 23 gemäß Figur 3 angeordnet und längs des Transistors verteilt. Auf diese Weise wird das Source-Gebiet 22 in eine Vielzahl separater Gebiete 22a-22d unterteilt. Die Anzahl der P+ Schichten kann sowohl größer als auch kleiner als in Figur 3 (drei) sein. Es braucht auch nur eine einzige P+ Schicht in ähnlicher Ausführung wie die Schicht 21b in Figur 3 angeordnet zu sein.
  • Die P+ Schichten 21 müssen nicht wie in Figur 3 sich bis zum Kanalgebiet 24 erstrecken, sondern können auch in einer Entfernung von diesem aufhören, wodurch das Source-Gebiet 22 zu einem einzigen zusammenhängenden kammförmigem Gebiet wird.
  • Figur 4a zeigt eine Draufsicht auf Figur 4b, die ihrerseits einen Schnitt längs der Linie B-B durch einen N-Transistor gemäß der Erfindung zeigt. Er unterscheidet sich von dem in Figur 2 gezeigten dadurch, daß die P+ Schicht 21 an beiden Enden des Transistors Abschnitte hat, die sich zu den Kanalgebiet 24 erstrecken. Hierdurch werden die "Transistoreckteile" 31 und 32 in Figur 1b vermieden. Hierdurch ergeben sich u.a. die folgenden beträchtlichen Vorteile,
  • - einen kleineren Leckstrom und folglich kleinere Verluste,
  • - die Möglichkeit zum Betrieb bei kleineren Spannungen,
  • - verbesserte Störeigenschaften,
  • - verminderte Empfindlichkeit gegenüber Strahlung und
  • - verminderte Anforderungen an eine exakte Prozeßsteuerung.
  • Die "Randbarriere" gemäß Figur 4 können, wie in Figur 4 gezeigt, zusammen mit einer Erdung des Kanalgebiets verwendet werden. Alternativ kann sie, wie in Figur 5 gezeigt, bei einem solchen Transistor verwendet werden, bei welchem das Kanalgebiet nicht an dem Source-Kontakt geerdet ist. Die Breite der "Randbarriere", d.h. ihre Erstreckung längs der Steuerelektrode, gerechnet von der Kante aus, sollte zumindest so groß sein wie die Dicke der Siliziumschicht.
  • Figur 6 zeigt einen weiteren N-Transistor. Er entspricht den in Figur 2 gezeigten N-Transistoren mit dem Unterschied, daß der untere stärker dotierte Teil 23 des Kanalgebiets sich nicht bis zum Drain-Gebiet 20, 25 erstreckt.
  • Unter Bezug auf Figur 4 wurde die Erfindung in Anwendung auf einen sogenannten Randtransistor beschrieben, das ist ein Transistor, bei welchem das Kanalgebiet sich bis zm Rand der Siliziumschicht erstreckt. Figur 7 zeigt einen sogenannten geschlossenen Transistor, das ist ein Transistor, bei welchem das Kanalgebiet von dem Source-Gebiet oder Drain-Gebiet (im Falle von Figur 7 von dem Source-Gebiet) des Transistors umgeben ist. Figur 7a zeigt eine Draufsicht auf einen geschlossenen N-Transistor, Figur 7b einen Schnitt längs der Linie A-A in Figur 7a und Figur 7c einen Schnitt längs der Linie B-B in Figur 7a. Die Bezugszeichen entsprechen denen in Figur 2. Das Drain-Gebiet 20, 25 des Transistors liegt in dessen Zentrum. Das Drain-Gebiet wird von dem Kanalgebiet 24 mit seinem stärker dotierten Teil 23 umgeben, welches auf einem niedrigeren Niveau liegt, das sich unter dem Source- Gebiet 22 erstreckt, welches seinerseits das Kanalgebiet umgibt. In jeder Ecke des Transistors sind P+ Schichten 21a- 21d zwischen der Schicht 23 und der Oberfläche der Siliziumschicht angeordnet. Auf diese Weise wird das Source-Gebiet in vier Teilgebiete 22a-22d unterteilt. Der Drain-Kontakt 14 und der ringförmige Source-Kontakt 28 sind in Figur 7a gestrichelt dargestellt. Der Transistor gemäß Figur 7 hat die gleichen Vorteile wie der in den Figuren 2 und 3 gezeigte Transistor, und da es ein geschlossener Transistor ist, gibt es keine Probleme mit "Ecktransistoren". Um die Erdung noch wirksamer zu machen, kann das P+ Gebiet wie in Figur 2 und 3 ausgebildet sein.
  • In dem vorhergehenden wurde nur der Fall beschrieben, in welchem jene Halbleiterschichten, in denen die Transistoren gebildet werden aus Silizium bestehen und in denen die Isolierschichten aus Siliziumoxyd bestehen. Die Erfindung kann natürlich auch bei anderen Halbleitermaterialien als Silizium und auf andere Arten von schützenden und isolierenden Schichten als solchen aus Siliziumoxyd angewendet werden.

Claims (4)

1. MOS-Transistor (3), der in einer Halbleiterschicht gebildet wird und auf einem isolierenden Substrat (1) angeordnet ist, mit
- einem Kanalgebiet (24) eines ersten Leitungstyps (P), welches in der genannten Halbleiterschicht gebildet wird;
- einem Source- (22) und einem Drain-Gebiete (20) eines zweiten Leitungstyps (N), welche durch ein Kanalgebiet (24) voneinander getrennt sind;
- einem Source-Kontakt (28), der an das Source-Gebiet (22) angeschlossen ist;
- einem Drain-Kontakt (14), der an das Drain-Gebiet (20) angeschlossen ist;
- einer Steuerelektrode (27), die auf dem Kanalgebiet (24) angeordnet ist und durch eine Isolierschicht (26) von diesem getrennt ist, wobei das Kanalgebiet (24) und die Steuerelektrode (27) sich bis zu gegenüberliegenden Rändern der Halbleiterschicht erstrecken;
- einem Bodengebiet (23) des ersten Leitungstyps (P), das unter dem Source-Gebiet (22) liegt, wobei das Bodengebiet (23) an die Kanalschicht (24) angrenzt und stärker dotiert ist als die Kanalschicht (24);
dadurch gekennzeichnet,
- daß ein Randbarrierengebiet (21) des ersten Leitungstyps (P) vorhanden ist, das an das Source-Gebiet (22), das Bodengebiet (23) und die Oberfläche der Halbleiterschicht angrenzt,
- und daß das Randbarrierengebiet (21) und das Bodengebiet (23) das Source-Gebiet (22) vollständig von dem Substrat (1) und von den Rändern der Halbleiterschicht trennt.
2. MOS-Transistor nach Anspruch 1, dadurch gekennzeichnet, daß das Randbarrierengebiet (21) stärker dotiert ist als das Bodengebiet (23).
3. MOS-Transistor nach einem der Ansprüche 1 oder 2 dadurch gekennzeichnet, daß der Source-Kontakt (28) mit dem Randbarrierengebiet (21) verbunden ist.
4. MOS-Transistor nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Bodengebiet (23) mit einem Dotierungsgrad von mindestens 2 x 10¹² cm&supmin;² dotiert ist.
DE88113464T 1987-08-24 1988-08-19 MOS-Transistor. Expired - Fee Related DE3881304T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SE8703269A SE461490B (sv) 1987-08-24 1987-08-24 Mos-transistor utbildad paa ett isolerande underlag

Publications (2)

Publication Number Publication Date
DE3881304D1 DE3881304D1 (de) 1993-07-01
DE3881304T2 true DE3881304T2 (de) 1993-12-16

Family

ID=20369361

Family Applications (1)

Application Number Title Priority Date Filing Date
DE88113464T Expired - Fee Related DE3881304T2 (de) 1987-08-24 1988-08-19 MOS-Transistor.

Country Status (5)

Country Link
US (1) US4969023A (de)
EP (1) EP0304811B1 (de)
JP (1) JPS6468970A (de)
DE (1) DE3881304T2 (de)
SE (1) SE461490B (de)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5144390A (en) * 1988-09-02 1992-09-01 Texas Instruments Incorporated Silicon-on insulator transistor with internal body node to source node connection
JP2507567B2 (ja) * 1988-11-25 1996-06-12 三菱電機株式会社 絶縁体基板上の半導体層に形成されたｍｏｓ型電界効果トランジスタ
US5160989A (en) * 1989-06-13 1992-11-03 Texas Instruments Incorporated Extended body contact for semiconductor over insulator transistor
FR2648623B1 (fr) * 1989-06-19 1994-07-08 France Etat Structure de transistor mos sur isolant avec prise de caisson reliee a la source et procede de fabrication
US5316960A (en) * 1989-07-11 1994-05-31 Ricoh Company, Ltd. C-MOS thin film transistor device manufacturing method
US5060035A (en) * 1989-07-13 1991-10-22 Mitsubishi Denki Kabushiki Kaisha Silicon-on-insulator metal oxide semiconductor device having conductive sidewall structure
US5264720A (en) * 1989-09-22 1993-11-23 Nippondenso Co., Ltd. High withstanding voltage transistor
JP2994670B2 (ja) * 1989-12-02 1999-12-27 忠弘 大見 半導体装置及びその製造方法
US5240865A (en) * 1990-07-30 1993-08-31 Texas Instruments Incorporated Method of forming a thyristor on an SOI substrate
US5172208A (en) * 1990-07-30 1992-12-15 Texas Instruments Incorporated Thyristor
TW214603B (en) * 1992-05-13 1993-10-11 Seiko Electron Co Ltd Semiconductor device
KR940022907A (ko) * 1993-03-31 1994-10-21 이헌조 비대칭 엘디디(ldd) 접합 박막트랜지스터
US5773864A (en) * 1995-04-28 1998-06-30 National Semiconductor Corporation CMOS interface circuit formed in silicon-on-insulator substrate
JPH09102609A (ja) * 1995-08-03 1997-04-15 Seiko Instr Inc 半導体装置
KR20000003758A (ko) * 1998-06-29 2000-01-25 김영환 박막 트랜지스터 액정표시소자
US6452233B1 (en) * 1999-03-23 2002-09-17 Citizen Watch Co., Ltd. SOI device having a leakage stopping layer
JP2002261292A (ja) * 2000-12-26 2002-09-13 Toshiba Corp 半導体装置及びその製造方法
JP3845272B2 (ja) * 2001-06-19 2006-11-15 シャープ株式会社 Ｓｒａｍ及びその製造方法
JP2003031811A (ja) 2001-07-13 2003-01-31 Mitsubishi Heavy Ind Ltd トランジスタ及び半導体装置
EP1519421A1 (de) 2003-09-25 2005-03-30 Interuniversitair Microelektronica Centrum Vzw Halbleiterbauelement mit mehrfachem Gate und diesbezügliches Herstellungsverfahren
EP1498958B1 (de) * 2003-07-18 2014-10-15 Imec Herstellungsverfahren für ein Halbleiterbauelement mit mehrfachem Gate
TWI463526B (zh) * 2004-06-24 2014-12-01 Ibm 改良具應力矽之ｃｍｏｓ元件的方法及以該方法製備而成的元件
US7655511B2 (en) 2005-11-03 2010-02-02 International Business Machines Corporation Gate electrode stress control for finFET performance enhancement
US7635620B2 (en) 2006-01-10 2009-12-22 International Business Machines Corporation Semiconductor device structure having enhanced performance FET device
US20070158743A1 (en) * 2006-01-11 2007-07-12 International Business Machines Corporation Thin silicon single diffusion field effect transistor for enhanced drive performance with stress film liners
US7790540B2 (en) 2006-08-25 2010-09-07 International Business Machines Corporation Structure and method to use low k stress liner to reduce parasitic capacitance
KR101312259B1 (ko) * 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
US8115254B2 (en) 2007-09-25 2012-02-14 International Business Machines Corporation Semiconductor-on-insulator structures including a trench containing an insulator stressor plug and method of fabricating same
US8492846B2 (en) 2007-11-15 2013-07-23 International Business Machines Corporation Stress-generating shallow trench isolation structure having dual composition
US8598006B2 (en) 2010-03-16 2013-12-03 International Business Machines Corporation Strain preserving ion implantation methods
JP2012256928A (ja) * 2012-08-15 2012-12-27 Mitsubishi Heavy Ind Ltd トランジスタ及び半導体装置
JP2015035617A (ja) * 2014-10-15 2015-02-19 三菱重工業株式会社 トランジスタ及び半導体装置
JP6263162B2 (ja) * 2015-12-21 2018-01-17 三菱重工業株式会社 トランジスタ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3958266A (en) * 1974-04-19 1976-05-18 Rca Corporation Deep depletion insulated gate field effect transistors
JPS5534582B2 (de) * 1974-06-24 1980-09-08
JPS51147186A (en) * 1975-06-12 1976-12-17 Fujitsu Ltd Semiconductor device
JPS5727069A (en) * 1980-07-25 1982-02-13 Toshiba Corp Mos type simiconductor device
JPS57190362A (en) * 1981-05-19 1982-11-22 Nec Corp Semiconductor device
JPS5898969A (ja) * 1981-12-09 1983-06-13 Nec Corp 半導体装置
JPS6115369A (ja) * 1984-07-02 1986-01-23 Nippon Telegr & Teleph Corp <Ntt> 半導体装置及びその製造方法
JPH0680830B2 (ja) * 1985-04-08 1994-10-12 株式会社日立製作所 半導体装置
JPH0682840B2 (ja) * 1985-09-25 1994-10-19 日本電信電話株式会社 Ｍｏｓ形半導体装置
US4797721A (en) * 1987-04-13 1989-01-10 General Electric Company Radiation hardened semiconductor device and method of making the same

Also Published As

Publication number Publication date
JPS6468970A (en) 1989-03-15
US4969023A (en) 1990-11-06
EP0304811B1 (de) 1993-05-26
SE461490B (sv) 1990-02-19
EP0304811A1 (de) 1989-03-01
SE8703269D0 (sv) 1987-08-24
SE8703269L (sv) 1989-02-25
DE3881304D1 (de) 1993-07-01

Similar Documents

Publication Publication Date Title
DE3881304T2 (de) MOS-Transistor.
DE2706623C2 (de)
DE2439875C2 (de) Halbleiterbauelement mit negativer Widerstandscharakteristik
DE3029125C2 (de) Halbleiterspeicher
DE2853736C2 (de) Feldeffektanordnung
DE102006002065B4 (de) Kompensationsbauelement mit reduziertem und einstellbarem Einschaltwiderstand
DE2559360A1 (de) Halbleiterbauteil mit integrierten schaltkreisen
EP0037105A2 (de) Feldeffekttransistor
DE2903534A1 (de) Feldeffekttransistor
DE2536277A1 (de) Halbleiteranordnung
DE3346831A1 (de) Halbleiterspeicherelement
DE19528998C2 (de) Bidirektionaler Halbleiterschalter und Verfahren zu seiner Steuerung
DE3440674A1 (de) Feldeffekt-transistor
DE1614300B2 (de) Feldeffekttransistor mit isolierter Steuerelektrode
DE2300116A1 (de) Hochfrequenz-feldeffekttransistor mit isolierter gate-elektrode fuer breitbandbetrieb
DE2904424C2 (de) Thyristor mit Steuerung durch Feldeffekttransistor
DE2504088A1 (de) Ladungsgekoppelte anordnung
DE19735425A1 (de) Mosfet
DE2740203A1 (de) Ladungsuebertragungsanordnung
DE2818584C2 (de) Sperrschicht-Feldeffekttransistor vom vertikalen Typ
DE1297233B (de) Feldeffekttransistor
DE69629456T2 (de) Feldeffekttransistor mit verminderter Verzögerungsänderung
DE2451364C2 (de) Digital steuerbarer MOS-Feldeffektkondensator
DE1589891B (de) Integrierte Halbleiterschaltung
DE69318346T2 (de) Schutzdiode für ein vertikales Halbleiterbauelement

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee