DE2451364C2 - Digital steuerbarer MOS-Feldeffektkondensator - Google Patents

Digital steuerbarer MOS-Feldeffektkondensator

Info

Publication number
DE2451364C2
DE2451364C2 DE2451364A DE2451364A DE2451364C2 DE 2451364 C2 DE2451364 C2 DE 2451364C2 DE 2451364 A DE2451364 A DE 2451364A DE 2451364 A DE2451364 A DE 2451364A DE 2451364 C2 DE2451364 C2 DE 2451364C2
Authority
DE
Germany
Prior art keywords
region
source
sub
capacitor according
channel region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2451364A
Other languages
English (en)
Other versions
DE2451364A1 (de
Inventor
William Walter Phoenix Ariz. Lattin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of DE2451364A1 publication Critical patent/DE2451364A1/de
Application granted granted Critical
Publication of DE2451364C2 publication Critical patent/DE2451364C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H01L27/0733—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors in combination with capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

Die Erfindung betrifft einen digital steuerbaren MOS-Feldeffektkondensator mit einer an die Hauptkanalregionen angrenzenden Source-Region, die zugleich die Drain-Region eines MOS-Feldeffekttransistors darstellt.
Ein solcher digital steuerbarer MOS-Feldeffektkondensator ist aus der DE-OS 21 48 948 bekannt.
Weiterhin ist aus der DE-OS 19 51243 eine MOS-Kapazitätsdiode bekannt, die eine langgestreckte Kanal-Region aufweist, welche mit einer langgestreckten Source-Region in Kontakt steht.
Der Erfindung liegt die Aufgabe zugrunde, einen digital steuerbaren MOS-Feldeffektkondensator der eingangs näher genannten Art zu schaffen, dessen
Hochfrequenz-Kapazität von einem besonders geringen Wert im ausgeschalteten Zustand in kontrollierter Weise digital erhöht werden kann.
Zur Lösung dieser Aufgabe sieht die Erfindung vor, daß die Source-Region des MOS-Feldeffckttransistors ebenfalls an die Hauptkanalregion des MOS-Feldeffektkondensators angrenzt
Vorteilhafte Weiterbildungen und bevorzugte Ausführungsformen des Erfindungsgegenstandes ergeben sich aus den Unteransprüchen.
Gemäß der Erfindung ist der wesentliche Vorteil erreichbar, daß die Hochfrequenz-Kapazität des Kondensators im ausgeschalteten Zustand bei Vernachlässigung der Überlappungskapazitäten praktisch ohne Bedeutung ist, während zugleich die Hochfrequenz-Kapazität stufenweise und in gut kontollierbarer Form erhöht werden kann.
Ausführungsbeispiele der Erfindung werden nachfolgend anhand der Zeichnung beschrieben; in dieser zeigt
F i g. 1 eine Draufsicht auf einen digital steuerbaren MOS-Feldeffektkondensator des Anreicherungstyps;
F i g. 2 einen Querschnitt durch die Ausführungsform von F i g. 1 entlang der Linie 2-2;
F i g. 3 eine Draufsicht auf einen MOS-Feldeffektkondensator des Anreicherungstyps;
F i g. 4 einen Querschnitt durch die Ausführungsform von F i g. 3 entlang der Schnittlinie 4-4;
F i g. 5 einen Querschnitt durch die Ausführungsform von F i g. 3 entlang der Querschnittslinie 5-5.
F i g. 1 zeigt eine Draufsicht auf einen digital μ steuerbaren MOS-Feldeffektkondensator 10 vom Anreicherungstyp. Der Kondensator ist innerhalb einer relativ leicht dotierten N-Region 12 hergestellt, die einen spezifischen Widerstand in der Größenordnung von näherungsweise 2 bis lOOhm-cm haben kann. Gemäß den Fig. 1 und 2 enthält der Kondensator 10 eine P-Region 14 relativ niedrigen spezifischen Widerstands (10 bis 100 Ohm pro Quadrat), die innerhalb der N-Region 12 an deren Oberfläche 58 gebildet ist. Die P-Region 14 stellt die Source-Region für den MOS-FeIdeffektkondensator 10 dar und besitzt eine Hauptunterregion 15 und zweite Unterregionen 16,18 und 20. Es sei darauf hingewiesen, daß bei der Ausführungsform nach F i g. 1 die Silicon-Gate Technologie benützt wird. Die Ausführungsform nach den F i g. 1 und 2 weist einen P-Kanal auf. Es wäre jedoch ohne weiteres möglich, für einige Anwendungen die Leitfähigkeitstypen der Regionen 12 und 14 umzukehren.
Ein Haupt-Gate-Leiter 22 liegt über einem Gate-Isolator 56, der aus Siliciumdioxyd bestehen kann und seinerseits auf der Hauptkanalregion 60 in dem Teil des Halbleiterkörpers vom N-Typ an der Oberfläche 58 liegt, die sich unter dem Gate-Isolator 56 und mit diesem erstreckt. Der Gate-Isolator 56 kann eine Dicke von etwa 10 nm besitzen. Der Haupt-Gate-Leiter 22 besteht 1S vorteilhafterweise aus dotiertem polykristallinem Silicium mit einem Widerstand in der Größenordnung von 25 bis 300 Ohm pro Quadrat und enthält einen Ansatz aus polykristallinem Silicium über einem dicken Feldisolator 54 (der aus Siliciumdioxyd mit einer Dicke von 400 bis 1 000 nm bestehen kann), welcher die Haupt-Gate-Elektrode 24 bildet. Eine Region 30 aus polykristallinem Silicium liegt auf einer zweiten Gate-Oxydschicht 59 und bildet eine Nebenkanalregion 62, die sich zwischen der zweiten Unterregion 18 und der Drain-Unterregion to 42 erstreckt. Die polykristalline Region 30 erstreckt sich zur Bildung einer zweiten Gate-Elektrode 32 über einer dicken Oxydschicht. In ähnlicher Weise liegt eine polykristalline Region 26 über einer anderen zweiten Kanalregion, die die zweite Unterregion 16 an die Drain-Unterregion 40 koppelt, während eine polykristalline Region 34 selbstjustierend über einer anderen Kanalunterregion liegt, weiche die zweite Unterregion 20 an eine Drain-Unterregion 44 koppelt. Die Schichten aus polykristallinem Silicium, d. h. die polykristallinen Regionen 26 und 34 bzw. die von ihnen dargestellten Gate-Leiter erstrecken sich zur Bildung zweiter Gate-Elektroden 28 bzw. 36 über den Feldisolator.
Dicke Oxydregionen 46, 48 und 50 verhindern, daß sich um die Endpunkte der Drain-Unterregionen 40, 42 und 44 parasitäre Kanäle ausbilden, und begrenzen außerdem diese Endpunkte. Die Grenze 52 legt die Kante der dicken Oxydregion des Feldisolators 54 fest, welche die P-Region 14 begrenzt.
Es ist klar, daß die Hauptkanalregion 60 und die zuvor erwähnten Nebenkanalregionen selbstjustierend mit den angrenzenden P-Regionen sind, da sie während desselben Verfahrensschrittes gebildet werden, bei dem die Gate-Leiter aus polykristallinem Silicium dotiert werden. Die Gate-Leiter aus polykristallinem Silicium und auch die dicke Oxydregion des Feldisolators 54 dienen als Diffusionsmasken und schaffen dadurch einen selbstjustierenden Aufbau.
Der in den F i g. 1 und 2 angegebene Aufbau ist nicht auf eine mittels konventioneller Silicium-Gate-Herstellungsverfahren geschaffene Anordnung beschränkt. Der Haupt-Gate-Leiter 22 und Neben-Gate-Leiter können beispielsweise aus Molybdän bestehen. Tatsächlich besteht auch keine Notwendigkeit, daß ein selbstjustierender MOS-Aufbau verwendet wird. Alle Gate-Leiter können beispielsweise aus Aluminium bestehen, das bei herkömmlichen Metall-Gate-Herstellungsverfahren verwendet wird; dabei werden zunächst die P-Regionen gebildet und die Gate-Öffnungen hergestellt und mit den P-Regionen ausgerichtet, worauf dann die Gate-Oxydschicht aufgebracht und darauf das Metall abgelagert und dem erforderlichen Muster angepaßt werden. Komplementäre integrierte MOS-Schaltungen können darüber hinaus sowohl digital steuerbare P-Kanal als auch N-Kanal-Kondensatoren des Anreicherungstyps der hier beschriebenen Art enthalten.
Die F i g. 3 stellt eine Draufsicht auf einen verbesserten MOS-Feldeffektkondensator vom Anreicherungstyp dar, der für MOS-Schaltungen wie etwa mit einer Bootstrap-Anordnung versehene Inverter- oder Dekodierschaltungen nützlich ist. Gemäß den F i g. 3 bis 5 ist ein MOS-Feldeffektkondensator vom Anreicherungstyp 70 an der Oberfläche 71 eines Halbleiterkörpers 72 vom P-Typ ausgebildet und enthält eine erste Source-Region 74 vom N-Typ sowie eine zweite Source-Unterregion 76 vom N-Typ, die innerhalb des Halbleiterkörpers 72 an der Oberfläche 71 ausgebildet sind. Die zweite Source-Unterregion 76 ist elektrisch von der ersten Source-Region 74 isoliert, wenn sich der MOS-Feldeffektkondensator 70 in seinem »Aus«-Zustand befindet. Obwohl sich die Beschreibung auf einen P-Kanal-MOS-Feldeffektkondensator vom Anreicherungstyp bezieht, trifft sie in entsprechender Weise für einen N-Kanal-MOS-Feldeffektkondensator natürlich genauso zu.
Der MOS-Feldeffektkondensator 70 enthält darüber hinaus eine Kanalregion 88 an der Oberfläche 71, die an die erste Source-Region 74 und die zweite Source-Unterregion 76 angrenzen. Auf der Oberfläche 71 ist ein Gate-Isolator in der Kanalregion 88. der aus Siliciumdioxyd bestehen kann, ausgebildet und erstreckt sich im
wesentlichen zusammen mit einer Kanalregion 87. Auf dem Gate-Isolator ist ein Gate-Leiter 78 vorgesehen, der aus polykristallinem Silicium bestehen kann. Der Gate-Leiter 78 enthält zwei schmale Ansätze 80 und 82, die sich jeweils nach außen und angrenzend an die erste Source-Region 74 erstrecken. Der Ansatz 80 des Gate-Leiters erstreckt sich zur Bildung einer Gate-Elektrode 84 über einem dicken Isolator 86 nach außen. Der Ansatz 82 erstreckt sich hinter die Kante der zweiten Source-Unterregion 76 und ein kurzes Stück über dem dicken Isolator 86 nach außen. Die gestrichelten Linien in F i g. 3 zeigen die Grenze des dicken Isolators 86 bzw. der dicken Oxydregion an.
Unter der Annahme, daß die P-Region 14 relativ starr dotiertes Material des P-Typs ist, soll nun die Wirkungsweise des digital steuerbaren MOS-Feldeffektkondensators 10 gemäß den Fig. 1 und 2 beschrieben werden.
Wenn an die Haupt-Gate-Elektrode 24 eine Spannung angelegt wird, die um einen Betrag stärker negativ als die Spannung der Haupt-Source-Elektrode 25 ist, der gleich oder größer als die MOS-Schwellspannung ist, wird in der Hauptkanalregion 60 eine Inversionsregion ausgebildet. Die Inversionsregion besteht aus einer sehr dünnen Region von Majoritätsladungsträgern des P-Typs, d. h. Löchern in der Hauptkanalregion. Angenommen, daß sich die zweiten Gate-Elektroden 28, 32 und 36 im wesentlichen auf demselben Potential wie die Haupt-Source-Elektrode 25 befinden, wird die Kapazität zwischen der Haupt-Gate-Elektrode 24 und der Haupt-Source-Elektrode 25 bei niedriger Frequenz im wesentlichen durch die Fläche des Haupt-Gate-Leiters 22 bestimmt und ist durch folgende Gleichung gegeben:
Darin sind A die Fläche des Haupt-Gate-Isolators. Ko die Dielektrizitätskonstante des Gate-Isolators, foA die Dicke des Gate-Isolators und Eo die absolute Dielektrizitätskonstante.
Co wird als »Dünnoxyd-Kapazität« bezeichnet. Mit zunehmender Frequenz sinkt die zwischen der Haupt-Gate-Elektrode 24 und der Haupt-Source-Elektrode 25 gemessene Kapazität. Dies ist durch die Zeit bedingt, die erforderlich ist, damit die Ladungsträger aus der Hauptunterregion 15 zu den von dieser am weitesten entfernten Punkten der Hauptkanalregion 60 wandern können. Bei 1OkHz beispielsweise kann der zwischen den Elektroden 24 und 25 gemessene Kapazitätswert etwa 0,9 Q> sein, während er bei 1 MHz nur noch ungefähr 0,1 Ca betragen kann. Wenn an die zweite Gate-Elektrode 28 eine gegenüber der Haupt-Source-Eiektrode 25 ausreichend negative Spannung angelegt wird, tritt in der zweiten Kanalregion unter der polykristallinen Region 26 eine Inversionsschicht auf und koppelt die zweite Unterregion 16 an die Drain-Unterregion 40; dadurch können Majoritätsladungsträger vom P-Typ aus der zweiten Unterregion 16 an die angrenzenden Teile der Hauptkanalregion 60 geliefert werden. Dieses hat ein Ansteigen der gemessenen Kapazität zur Folge. In ähnlicher Weise liefert die zweite Unte; region 18 nach dem Anlegen einer ausreichend negativen Spannung an die Gate-Elektrode 32 Löcher an die angrenzenden Teile der Hauptkanalregion 60 und bewirkt damit ein weiteres Ansteigen der bei hohen Frequenzen zwischen den Elektroden 24 und 25 gemessenen Kapazität.
Es zeigt sich, daß die Kapazität bei hoher Frequenz drastisch zunimmt, da das Einschalten zusätzlicher Source-Unterregionen den Abstand vermindert, den Löcher zurücklegen müssen, um die gesamte Hauptkanalregion infolge Spannungsänderungen zwischen den Elektroden 24 und 25 aufzuladen; dies ist der Fall, obwohl das Verhalten des MOS-Feldeffektkondensators 10 bei niedriger Frequenz durch das digitale Zuschalten der Source-Unterregionen relativ unbeeinflußtbleibt.
Bei einem N-Kanal-MOS-Feideffekikondensator vom Anreicherungslyp wäre die Kapazität etwas höher, da sie bei einem Kondensator vom Anreicherungstyp proportional der Oberflächenbeweglichkeit des Halbleiters bei einer bestimmten Frequenz ist und die Oberflächenbeweglichkeit für Elektroden (Ladungsträger des N-Typs) größer als für Löcher (Ladungsträger des P-Typs) ist.
Die Wirkungsweise des MOS-Feldeffektkondensators 70 gemäß Fig.3 unterscheidet sich von der des digital steuerbaren Kondensators gemäß F i g. 1 darin, daß keine zweiten Gate-Elektroden vorhanden sind und daß der MOS-Feldeffektkondensator 70 eine zweite Source-Unterregion 76 enthält, die sich räumlich im Abstand von der ersten Source-Region 74 befindet. Wenn sich der MOS-Feldeffektkondensator 70 in seinem »Ai--s«-Zustand befindet, bei dem keine starke Inversion in der Kanalregion 87 existiert, ist die Kapazität zwischen der Gate-Elektrode 84 und der Source-Region 74 sehr klein und wird durch die räumliche Überlappung zwischen der Source-Region 74 und dem Gate-Leiter 78 bestimmt. Die Kapazitätskomponente der körperlichen Überlappung zwischen der zweiten Source-Unterregion 76 und deim Gate-Leiter 78 wird wesentlich reduziert, da die zweite Source-Unterregion 76 elektrisch nicht festgelegt, sondern »schwimmend« ist. Dadurch wird die mit der ersten Source-Region 74 verbundene Streukapazität minimal, wenn sich der MOS-Feldeffektkondensator 70 in seinem »Aus«- Zustand befindet. Wenn der MOS-Feldeffektkondensator 70 jedoch im »Ein«-Zustand ist, tritt in der Kanalregion 87 Inversion auf und wirkt wie eine Ausdehnung der ersten Source-Region 74, die die zweite Source-Unterregion 76 durch die relativ schmalen Teile der Kanalregion unter den Ansätzen 80 und 82 des Gate-Leiters 78 an die erste Source-Region anschließt. Es zeigt sich, daß ein Teil der Kanalregion mit relativ niedrigem Widerstand existiert, der die zweite Source-Unterregion 76 an die erste Source-Region 74 koppelt Sowohl die erste Source-Region 74 als auch die zweite Source-Unterregion 76 versorgen den Hauptteil der Kanalregion mit Ladungsträgern, wodurch die Zeit vermindert wird, die erforderlich ist, um die innersten Teile der Kanalregiion bei einem Schaltbetrieb oder einem Wechselstrombetrieb zu laden.
Hierzu 2 Blatt Zeichnungen

Claims (17)

Patentansprüche:
1. Digital steuerbarer MOS-Feldeffektkondensator mit einer an die Hauptkanalregion angrenzenden Source-Region, die zugleich die Drain-Region eines MOS-Feldeffekttransistors darstellt, dadurch gekennzeichnet, daß die Source-Region des MOS-Feldeffekttransistors ebenfalls an die Hauptkanalregion (60) des MOS-Feldeffektkondensators angrenzt |l)
2. Kondensator nach Anspruch 1, dadurch gekennzeichnet, daß in der Source-Region eine mit der Hauptkanalregion (60) koppelbare Source-Unterregion gebildet ist, über weiche der Hauptkanalregion (60) Ladung zuführbar ist
3. Kondensator nach Anspruch 2, dadurch gekennzeichnet, daß sich die Source-Unterregion entlang einem wesentlichen Teil des Umfangs der Hauptkanalregion (60) erstreckt
4. Kondensator nach einem der Ansprüche 2 oder 3, dadurch gekennzeichnet, daß Kopplungsglieder zur Kopplung der Source-Unterregion an die Hauptkanalregion (60) vorgesehen sind.
5. Kondensator nach Anspruchs dadurch gekennzeichnet, daß die Kopplungsglieder wenigstens eine zweite Region (Drain-Unterregion 40) im Halbleiterkörper zwischen der Source-Unterregion und der Hauptkanalregion (60) enthalten, wobei die zweite Region an die Hauptkanalregion (60) angrenzt Jo
6. Kondensator nach Anspruch 5, dadurch gekennzeichnet, daß die Kopplungsglieder wenigstens eine Nebenkanalregion (62) im Halbleiterkörper, angrenzend an die zweite Region und die Source-Unterregion sowie einen zweiten Gate-Leiter zur steuerbaren Ankopplung der Source-Unterregion an die Hauptkanalregion (60), der über der Nebenkanalregion (62) liegt, aufweisen.
7. Kondensator nach einem der Ansprüche 5 oder
6, gekennzeichnet durch eine Vielzahl zweiter to Regionen (40, 42, 44), durch eine entsprechende Anzahl zweiter Kanalregionen sowie eine entsprechende Anzahl zweiter Gate-Leiter zur steuerbaren Ankopplung der Hauptkanalregion (60) an die Source-Unterregion.
8. Kondensator nach Anspruch 4, dadurch gekennzeichnet, daß die Source-Unterregion (76) körperlich getrennt von der ersten Source-Region (74) angeordnet ist.
9. Kondensator nach Anspruch 8, dadurch ge- so kennzeichnet, daß die Source-Unterregion (76) an einen wesentlichen Teil des Umfangs der Kanalregion (87) angrenzt.
10. Kondensator nach einem der Ansprüche 8 oder 9, dadurch gekennzeichnet, daß die Source-Unterregion (76) an die erste Source-Region (74) mittels relativ schmaler Ansätze der Kanalregion (87) koppelbar ist.
11. Kondensator nach Anspruch!, dadurch gekennzeichnet, daß er einen Halbleiterkörper (72) aus einem Material eines ersten Leitfähigkeitstyps, eine erste Source-Region (74) eines zweiten Leitfähigkeitstyps auf einer Oberfläche (71) des Halbleiterkörpers, einen im wesentlichen quadratischen Gate-Isolator auf der Oberfläche angrenzend t>r> an die erste Source-Region, eine zweite Source-Unterregion (76) des zweiten Leitfähigkeitstyps im Halbleiterkörper an der Oberfläche angrenzend an den Gate-Isolator und diesen im wesentlichen umgebend, einen mit einer Gate-Elektrode (84) gekoppelten Gate-Leiter (78) und eine mit der ersten Source-Region gekoppelte Source-Elektrodeneinrichtung enthälL
12. Kondensator nach Anspruch 11, gekennzeichnet durch wenigstens einen relativ schmalen Ansatz des Gate-Isolators, angrenzend an die erste Source-Region (74) und die zweite Source-Unterregion (76).
13. Kondensator nach Anspruch 11, gekennzeichnet durch wenigstens einen relativ schmalen Ansatz (80, 82) des Gate-Leiters (78) angrenzend an die erste Source-Region (74) und die zweite Source-Unterregion (76).
14. Kondensator nach Anspruch 11, dadurch gekennzeichnet, daß der Gate-Leiter (78) aus dotiertem polykristallinem Silicium, der Halbleiterkörper (72) aus Silicium und der Gate-Isolator aus Siliciumdioxyd bestehen.
15. Kondensator nach einem der Ansprüche 11 bis 14, dadurch gekennzeichnet daß sich die erste Source-Region (74) im wesentlichen entlang einer Seite des Gate-Isolators erstreckt, und daß sich die zweite Source-Unterregion (76) im wesentlichen entlang den anderen drei Seiten des Gate-Isolators erstreckt und an diese angrenzt.
16. Kondensator nach Anspruch 1, dadurch gekennzeichnet, daß er einen ersten Halbleiterkörper eines ersten Leitfähigkeitstyps, eine erste Source-Region eines zweiten Leitfähigkeitstyps auf der Oberfläche (58) des Halbleiterkörpers mit der ersten Source-Region verbundenen Source-Unterregionen (16,18,20), einen Haupt-Gate-Isolator (56) auf der Oberfläche, der im wesentlichen quadratisch ist und im wesentlichen von der Vielzahl von Source-Unterregionen umgeben ist, und Transistorkopplungsglieder zum Ankoppeln der Vielzahl von Source-Unterregionen an eine Hauptkanalregion (60) enthält.
17. Kondensator nach Anspruch 16, dadurch gekennzeichnet, daß die Transistorkopplungsglieder eine Vielzahl von Feldeffekttransistoren mit isoliertem Gate zwischen der Vielzahl von Source-Unterregionen (16, 18, 20) und der Hauptkanalregion (60) aufweisen, wobei jede Source-Unterregion eine Source-Region für einen der Feldeffekttransistoren bildet und jeder der Feldeffekttransistoren eine Drain-Unterregion (40, 42, 44) im Halbleiterkörper an dessen Oberfläche (58) angrenzend an die Hauptkanalregion (60) aufweist.
DE2451364A 1973-10-29 1974-10-29 Digital steuerbarer MOS-Feldeffektkondensator Expired DE2451364C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US410678A US3911466A (en) 1973-10-29 1973-10-29 Digitally controllable enhanced capacitor

Publications (2)

Publication Number Publication Date
DE2451364A1 DE2451364A1 (de) 1975-05-07
DE2451364C2 true DE2451364C2 (de) 1982-12-09

Family

ID=23625752

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2451364A Expired DE2451364C2 (de) 1973-10-29 1974-10-29 Digital steuerbarer MOS-Feldeffektkondensator

Country Status (5)

Country Link
US (1) US3911466A (de)
JP (1) JPS5410433B2 (de)
DE (1) DE2451364C2 (de)
FR (1) FR2249446B1 (de)
GB (1) GB1484295A (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4083045A (en) * 1975-07-03 1978-04-04 Motorola, Inc. Mos analog to digital converter
US3978431A (en) * 1975-07-03 1976-08-31 Motorola, Inc. Temperature compensated oscillator
NL7609587A (nl) * 1975-09-08 1977-03-10 Ncr Co Elektrisch afstembare mnos-capaciteit.
US4190778A (en) * 1976-01-09 1980-02-26 Siemens Aktiengesellschaft A.C. supplied integrated semi-conductor logic circuit
EP0093818A1 (de) * 1982-05-07 1983-11-16 Deutsche ITT Industries GmbH Monolithisch integrierte Schaltung mit integrierten Kondensatoren
US5576565A (en) * 1993-03-31 1996-11-19 Matsushita Electric Industrial Co., Ltd. MIS capacitor and a semiconductor device utilizing said MIS capacitor
JP3173327B2 (ja) * 1995-06-16 2001-06-04 富士通株式会社 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1514431C3 (de) * 1965-04-07 1974-08-22 Siemens Ag, 1000 Berlin Und 8000 Muenchen Halbleiteranordnung mit pn-Übergang zur Verwendung als spannungsabhängige Kapazität
US3535600A (en) * 1968-10-10 1970-10-20 Gen Electric Mos varactor diode
US3612964A (en) * 1969-01-06 1971-10-12 Mitsubishi Electric Corp Mis-type variable capacitance semiconductor device
US3652906A (en) * 1970-03-24 1972-03-28 Alton O Christensen Mosfet decoder topology
US3704384A (en) * 1971-03-30 1972-11-28 Ibm Monolithic capacitor structure
JPS5137151B2 (de) * 1971-09-08 1976-10-14
BE789501A (fr) * 1971-09-30 1973-03-29 Siemens Ag Condensateur electrique dans un circuit integre, utilise notamment comme memoire pour une memoire a semiconducteur

Also Published As

Publication number Publication date
FR2249446B1 (de) 1978-07-13
GB1484295A (en) 1977-09-01
DE2451364A1 (de) 1975-05-07
FR2249446A1 (de) 1975-05-23
JPS5410433B2 (de) 1979-05-07
US3911466A (en) 1975-10-07
JPS5075380A (de) 1975-06-20

Similar Documents

Publication Publication Date Title
DE2706623C2 (de)
DE69936839T2 (de) Laterales dünnfilm-silizium-auf-isolator-(soi)-jfet-bauelement
DE3816002C2 (de)
DE3046749C2 (de) MOS-Transistor für hohe Betriebsspannungen
DE3301648A1 (de) Misfet mit eingangsverstaerker
DE2903534A1 (de) Feldeffekttransistor
DE3331329A1 (de) Vertikales mosfet-bauelement
DE69629017T2 (de) Laterale dünnfilm-soi-anordnungen mit einem gradierten feldoxid und linearem dopierungsprofil
DE19623846A1 (de) Halbleitereinrichtung
DE2335333B1 (de) Verfahren zur Herstellung von einer Anordnung mit Feldeffekttransistoren in Komplementaer-MOS-Technik
DE102020200862A1 (de) Halbleitervorrichtung
DE19811604A1 (de) Halbleitereinrichtung mit hoher Durchbruchspannung
DE3021042C2 (de) Widerstandselement mit hoher Durchbruchsspannung für integrierte Schaltungen
DE19735425B4 (de) Mosfet
DE2503864B2 (de) Halbleiterbauelement
DE2201028B2 (de) Verfahren zum Betrieb eines Feldeffekttransistors und Feldeffekttransistor zur Ausübung dieses Verfahrens
DE3123239A1 (de) Mos-halbleitervorrichtung
DE3940388C2 (de)
DE2451364C2 (de) Digital steuerbarer MOS-Feldeffektkondensator
DE102013215378A1 (de) Lateraler Hochspannungstransistor und Verfahren zu seiner Herstellung
DE1464395A1 (de) Feldeffekt-Transistor
DE4127795A1 (de) Herstellungsverfahren und aufbau eines mos-transistors
DE19902749C2 (de) Leistungstransistoranordnung mit hoher Spannungsfestigkeit
DE19830179A1 (de) MOS-Transistor für eine Bildzelle
DE2415736A1 (de) Metall-silizium-feldeffekttransistor

Legal Events

Date Code Title Description
D2 Grant after examination
8339 Ceased/non-payment of the annual fee