DE2503864B2 - Halbleiterbauelement - Google Patents

Halbleiterbauelement

Info

Publication number
DE2503864B2
DE2503864B2 DE2503864A DE2503864A DE2503864B2 DE 2503864 B2 DE2503864 B2 DE 2503864B2 DE 2503864 A DE2503864 A DE 2503864A DE 2503864 A DE2503864 A DE 2503864A DE 2503864 B2 DE2503864 B2 DE 2503864B2
Authority
DE
Germany
Prior art keywords
layer
field effect
effect transistor
semiconductor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2503864A
Other languages
English (en)
Other versions
DE2503864A1 (de
DE2503864C3 (de
Inventor
Heiner Dr.-Ing. 8013 Haar Herbst
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2503864A priority Critical patent/DE2503864C3/de
Publication of DE2503864A1 publication Critical patent/DE2503864A1/de
Publication of DE2503864B2 publication Critical patent/DE2503864B2/de
Application granted granted Critical
Publication of DE2503864C3 publication Critical patent/DE2503864C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688Integrated circuits having a three-dimensional layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843Source or drain regions of field-effect devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B10/00Static random access memory [SRAM] devices
    • H10B10/12Static random access memory [SRAM] devices comprising a MOSFET load element

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

Die Erfindung bezieht sich auf ein Halbleiterbauelement nach den Oberbegriffen der Ansprüche 1 oder 3.
Ein solches Halbleiterbauelement ist aus der US-PS 39 813, insbes. Fig. 8. bekannt Es besteht aus zwei Feldeffekttransistoren, wobei die Source- und Draingebiete des ersten, als Isolierschicht-Feldeffekü;ansistor ausgebildeten Feldeffekttransistors in einem dotierten
so Halbleiterkörper angeordnet und zu diesem entgegengesetzt dotiert sind. Das Gate des ersten Feldeffekttransistors ist auf einer den Halbleiterkörper bedeckenden, elektrisch isolierenden Schicht aufgebracht während das Source- oder Draingebiet des ersten Feldeffekttransistors auch das Gate des zweiten Feldeffekttransistors bildet Dieser ist als ein Sperrschicht-Feldeffekttransistor ausgebildet, dessen Source- und Draingebiete im Halbleiterkörper angeordnet sind, und zwar in lateraler Richtung neben den Source- und Draingebieten des ersten Feldeffekttransistors. Das bringt den Nachteil mit sich, daß für die beiden Transistoren trotz ihrer teilweisen Zusammenfassung bzw. trotz der Mehrfächausnutzung von dotierten Halbleiterbereichen für den Aufbau beider Transistoren eine Halbleiterfläche benötigt wird, die nicht wesentlich kleiner ist als die von zwei unabhängig voneinander aufgebauten Feldeffekttransistoren.
Der Erfindung liegt die Aufgabe zugrunde, ein
Halbleiterbauelement der eingangs genannten Art, bei dem Dotierungsbereiche in einem Halbleiter für den Aufbau der einzelnen Feldeffekttransistoren mehrfach ausgenutzt werden, besonders platzsparend auszubilden. Ausgehend von Halbleiterbauelementen nach den Oberbegriffen der Ansprüche 1 und 3 wird diese Aufgabe jeweils durch die in den Ansprüchen 1 und 3 gekennzeichneten Merkmale gelöst
Der mit einem erfindungsgemäßen Halbleiterbauelement erzielbriTe Vorteil besteht insbesondere darin, daß bei einer Ausgestaltung mit zwei Isolierschicht-Feldeffekttransistoren eine Halbleiterfläche beansprucht wird, die um die auf ein Source- oder Draingebiet des einen Transistors fallende Teilfläche kleiner ist als bei dem bekannten Bauelement aus der US-PS 36 39 813. Bei einer Ausgestaltung des erfindungsgemäßen Bauelements mit einem Isolierschicht-Feldeffekttransistor und einem Sperrschicht-Feldeffekttransistor wird gegenüber diesem Bauelement der auf das Sourcegebiet und das Draingebiet eines der Transistoren entfallende Flächenanteil eingespart.
Aus der US-PS 35 14 676 ist ein Isolierschicht-Feldeffekttransistor bekannt, dessen Gate aus siner Halbleiterschicht besteht, die mit einer elektrisch isolierenden Schicht abgedeckt ist Auf dieser ist eine epitaxiale Halbleiterschicht aufgebracht die zwei zu ihr entgegengesetzt dotierte Gebiete aufweist welche die Source- und Draingebiete des Transistors darstellen.
In der DE-OS 17 64172 ist andererseits eine integrierte Dünnschichtschaltung beschrieben, bei der zwei Feldeffekttransistoren in mehreren metallischen, elektrisch isolierenden und Halbleiterschichten übereinander aufgebaut sind, wobei für jeden Transistor jeweils eine metallische Stromzuleitung, eine metallische Stromableitung und ein den Kanalbereich bildender Halbleiterbereich zwischen beiden vorgesehen sind und die Stromableitungen sowie die Gateelektroden beider Transistoren aus gemeinsamen leitenden Belegungen gebildet sind Eine Mehrfachausnutzung dotierter Halbleiterbereiche für den Aufbau der einzelnen Transistor ;n ist hier nicht vorgesehen.
Schließlich ist aus der GB-PS 12 02 515, insbesondere Fig. 11, eine integrierte Halbleiterschaltun ζ bekannt bei der die Elektrode eines Feldeffekttransistors so weit verlängert ist oaß sie gleichzeitig auch die Source- bzw. Drainelektrode eines benachbarten Feldeffekttransistors bildet
In den Ansprüchen 2 und 4 bis 11 sind vorteilhafte Weiterbildungen der Erfindung angegeben, während der Anspruch 12 auf eine bevorzugte Anwendung eines Halbleiterbauelements, lach der Erfindung gerichtet ist
Werden diejenigen Bereichen der Isolierschicht, die nicht a?j ein Gate angrenzen, mehrfach dirker ausgebildet als die an ein Gate angrenzenden Bereiche, so können die störenden Kapazitäten zwischen den Gebieten in der oberhalb der elektrisch isolierenden Schicht aufgebrachten Halbleiterschicht und dem unter der elektrisch isolierenden Schicht liegenden Halbleiterkörper relativ klein gehalten werden.
Nach einer vorteilhaften Ausgestaltung ist der Halbleiterkörper, auf dem die Isolierschicht aufgebracht ist, selbst als Schicht auf einem Träger aufgebracht. Der Träger kann dabei wiederum ein Halbleiterkörper oder ein Isolator sein, und in letzterem Fall beispielsweise aus Saphir oder Spinell bestehen. Bei Verwendung von Silizium als Halbleitermaterial läßt sich das erfindungsgemäße Halbleiterbauelement einfach herstellen. Bevorzugt wird für die ai' die Isolierschicht aufgebrachte Schicht aus Halbleitermaterial eine Schicht aus polykristallinem Silizium verwendet, die sich in einfacher Weise auf einer Isolierschicht aus SiO2 aufbringen läßt Hierbei wird von der Erkenntnis ausgegangen, daß in dünnen Schichten aus polykristallinem Silizium MOS-Transistoren aufgebaut werden können, wie beispielsweise der Zeitschrift »Solid-State Electronics« 15,1972, Seiten 789 bis 799 und der Zeitschrift »Electronics«, 10. Mai 1973, Seite 34 entnommen werden kann. Nach einer anderen vorteilhaften Ausgestaltung der Erfindung besteht die Isolierschicht aus einkristallinem Saphir oder Spinell. Dieses Material ermöglicht es, auf die Isolierschicht eine epitaxiale Schicht aus Silizium aufzubringen. Eine epitaxiale Schicht hat wiederum den Vorteil, daß in ihr erzeugten MOS-Transistoren wesentlich bessere elektrische Eigenschaften haben als MOS-Transistoren, die in einer polykristallinen Siliziumschicht erzeugt werden.
Werden auf der zweiten Schicht, aus Halbleitermaterial eine oder mehrere Folgen von Doppelschichten aus isolierendem Material und aus Halbleitermaterial aufgebracht so ist es möglich, übereinander eine Folge von Isolierschicht-Feldeffekttransistoren aufzubauen, wobei in den einzelnen Halbleiterschicht.en Dotierungsgebiete erzeugt werden, die dann mehrfach ausgenutzt werden, beispielsweise als Gate des einen und als Sourcegebiet eines anderen Transistors.
Die Erfindung wird nachfolgend anhand der Zeichnung näher erläutert. Dabei zeigt
F i g. 1 einen Querschnitt durch ein aus zwei Isolierschicht-Feldeffekttransistoren bestehendes erfindungsgemäßes Halbleiterbauelement,
F i g. 2 den Querschnitt eines aus einem Isolierschicht-Feldeffekttransistor und einem Sperrschicht-Feldeffekttransistor bestehenden, erfindungsgemäßen Halbleiterbauelements,
F i g. 3 eine Flipflop-Schaltung, die aus zwei Massiv-Silizium-Feldeffektcransistoren und zwei Poly-Silizium-Feldeffekttransistoren besteht und
F i g. 4 das entsprechende lay-out für die Schaltung nach F i g. 3.
In Fig. 1 ist dargestellt, wie ein Isolierschicht-Feldeffekttransistor mit einem weiteren Isolierschicht-Feldeffekttransistor kombiniert werden kann. In einem Substrat 21 aus massivem Silizium befinden sich zwei voneinander getrennt liegende dotierte Gebiete 22 und 23, die gegenüber dem Substrat von enigegengesetztem Leitfähigkeitstyp sind. Diese dotierten Gebiete 22 und 23 haben eine Ladungsträgerkonzentration von mehr als etwa 10" Ladungsträgern pro cm3. Sie reichen bis an die Oberfläche des Halbleitersubstrats heran. Auf der Oberfläche des Substrates befindet sich eine Siliziumdioxidschicht 24, die eine Dicke von etwa 1 um hat. Diese Siliziumdioxidschicht ist in dem über dem Geriet 22 und dem zwischen dem Gebiet 22 und 23 liegenden Teil 23 de» Substrates auf etwa 0,1 μπι verjüngt. Auf der Siliziumdioxidschicht befindet sich eine polykristalline Silizizumschicht 26, die eine Ladungsfrägerkonzentration von etwa 1014 bis IO16 Ladungsträgern pro cm3 hat. Diese Polysiliziumschicht weist zwei höher dotierte Bereiche 27 und ~% auf, die eine Ladungsträgerkonzentration zwischen 101- und 1020 pro cm3 aufweisen. Dabei liegt das Gebiet 27 über dem zwischen dem Gebiet 23 und 22 liegenden Teil des Substrates, der zwischen dem Gebiet 27 und 28 liegende Teil 29 der Polysiliziumschicht liegt über dem Gebiet 22. Bei dieser Anordnung stellt das Gebiet 2} das Source-Gebiet, das Gebiet 22 das Drain-Gebiet eines MOS-Transistors dar, dessen Gate-Elektrode das Gebiet 27 in der Polysiliziumschicht
ist. Dieses Gebiet 27 ist gleichzeitig das Source-Gebiet eines weiteren Isolierschicht-Feldeffekttransistors, dessen Drain-Gebiet das Gebiet 28 ist. Das zugehörige Kanalgebiet ist das Gebiet 29, das über dem Gebiet 22 liegt. Das Gebiet 22 ist damit gleichzeitig auch die Gate-Elektrode dieses zweiten Isolierschicht-Feldeffekttransistors. Die zu den Gebieten 22, 23, 27 und 29 führenden Anschlüsse sind in der Figur nicht dargestellt. Die F i g. 2 zeigt die Kombination eines Isolierschicht-Feldeffekttransistors mit einem Sperrschicht-Feldeffekttransistor. Auf einem Trägerkörper 31 aus Silizium, der beispielsweise p-dotiert ist, ist eine n-dotierte epitaxiale Schicht 32 aus Silizium aufgewachsen. Die Ladungsträgerkonzentration dieser epitaxialen Schicht beträgt etwa 1016 Ladungsträger pro cm3. In der Schicht 32 befinden sich drei getrennt voneinander liegende dotierte Gebiete 33,34 und 35, wobei die Gebiete 33 und 34 beispielsweise η+dotiert sind mit einer Ladungsträgerkonzentration von mehr als etwa 1CVcm3 und das Gebiei 35 p^doiieri ist mii einer LauuiigSüägci konzentration von mehr als etwa lO'Vcm3. Dabei ist das in der Mitte liegende Dotierungsgebiet 35 so ausgebildet, daß bei Anlegen einer Spannung die von ihm ausgehende Verarmungszone den unter diesem Gebiet liegenden Teil 36 der epitaxialen Schicht abschnüren kann. Auf der epitaxialen Schicht befindet sich eine Siliziumdioxidschicht 37, die etwa 1 μπι dick ist und in dem Bereich, der über dem Gebiet 35 liegt, auf etwa 0,1 μίη verjüngt ist. Dieser verjüngte Teil 35 stellt den Gate-Isolator eines Isolierschicht-Feldeffekttransistors dar, dessen Source-Gebiet 40 und Drain-Gebiet 41 in einer polykristallinen Siliziumschicht 39 enthalten sind, die sich auf der Siliziumdioxidschicht 37 befindet. Die Gebiete 40 und 41 sind mit einer Ladungsträgerkonzentration von mehr als etwa ΙΟ19 Ladungsträgern pro cm3 dotiert; das zwischen ihnen liegende Gebiet 42 ist schwach dotiert mit einer Ladungsträgerkonzentration von etwa 10M bis lO'Vcm3. Das Gebiet 35 stellt damit sowohl die Gate-Elektrode eines Sperrschicht-Feldeffekttransistors dar, dessen Source-Gebiet das Gebiet 33 und dessen Drain-Gebiet das Gebiet 34 in der epitaxiaien Schicht 32 sind, und die Gate-Elektrode eines Isolierschicht-Feldeffekttransistors, der in einer polykri-
stallinen Siliziumschicht 3!) aufgebaut ist. Zur Abgrenzung von weiteren, auf dem gleichen Substrat aufgebauten Halbleiterbauelementen befinden sich seitlich von dem Source-Gebiet 33 und dem Drain-Gebiet 34 in der epitaxialen Schicht 32Trenndiffusions-Gebiete 43.
In Fig.3 ist ein Schaltbild einer Flipflop-Schaltung angegeben, die mit dem nach der Erfindung aufgebauten Halbleiterbauelement leicht realisiert werden kann. Die beiden umrandeten Teile 411 und 412 enthalten ein System von jeweils zwei Isolierschicht-Feldeffekttransistoren, von denen jeweils der eine in Polysilizium ausgeführt ist. Jeder dieser umrandeten Teile enthält dabei eine Anordnung, wie sie in der F i g. 1 schematisch dargestellt und oben näher beschrieben worden ist.
/U LjIII L.ajr-1/Ul IUI UlIlU 3UlUIlU kJUIiatlUllg tat IfI VJUi ι ■ g. τ
als Draufsicht auf einen Halbleiterkörper näher dargestellt. Source und Drain eines in Massiv-Silizium ausgeführten Isolierschicht-Feldeffekttransistors sind die hoch dotierten Gebiete 52 und 53. Mit 54 ist ein hoch dotiertes Gebiet in Polysilizium, mit 55 ein Kontaktloch bezeichnet, das durch die Polysiliziumschicht hindurch und durch die zwischen der Polysiliziumschicht und dem Massiv-Siliziumkörper befindlichen Isolierschicht hindurcaführt. Mit 56 ist das Gate des Isolierschicht-Feldeffekttransistors bezeichnet, dessen Source und Drain in dem Massiv-Süiziumkörper liegen und dessen Gate ein hoch dotiertes Gebiet in der "olysiliziumschicht ist. 58 bezeichnet Source bzw. Drain des Polysilizium-Transistors, 59 Source bzw. Drain des Massiv-Silizium-Transi-
J5 stors. Das Gebiet 57 bezeichnet das Gate des Feldeffekttransistors, das als Dotierungsgebiet in dem Massiv-Siliziumkörper ausgeführt ist. Der Übersichl halber sind die Isolierschicht und Metallkontaktbahnen nicht dargestellt.
Hierzu 2 Blatt Zeichnungen

Claims (12)

Patentansprüche:
1. Halbleiter-Bauelement mit zwei Feldeffekt-Transistoren, bei dem in einem von einer elektrisch isolierenden Schicht bedeckten, dotierten Halbleiterkörper zu diesem entgegengesetzt dotierte Source- und Draingebiete eines ersten, als Isolierschicht-Feldeffekttransistor ausgebildeten Feldeffekttransistors angeordnet sind, bei dem das Gate des ersten Feldeffekttransistors auf der isolierenden Schicht aufgebracht ist und bei dem das Source- oder Draingebiet des ersten Feldeffekttransistors auch das Gate des zweiten Feldeffekttransistors bildet, dadurch gekennzeichnet, daß auch der zweite Feldeffekttransistor als Isolierschicht-Feldeffekttransistor ausgebildet ist, daß das Gate des ersten Feldeffekttransistors aus einem ersten Gebiet (27) einer die isolierende Schicht (24) bedeckenden Schicht (26) aus Halbleitermaterial besteht, daß das erste Gebiet (27) auch das Source- oder Draingebiet des zweiijn Feldeffekttransistors darstellt und daß das Drain- oder Soureegebiet des zweiten Feldeffekttransistors aus einem weiteren Gebiet (28) der Schicht (26) aus Halbleitermaterial besteht, das von dem ersten Gebiet (27) durch ein oberhalb des Source- oder Draingebiets (22) des ersten Feldeffekttransistors liegendes Kanalgebiet (29) getrennt ist
2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß auf der Schicht (26) aus Halbleitermaterial eine oder mehrere Doppelschichten, jeweils bestehend aus einer weiteren isolierenden Schicht und einer weiteren, diese bedeckenden Schicht aus Halbleitermaterial, aufgebracht sind und daß in jeder der weiteren Schichten aus Hableitermaterial ein Gebiet vorgesehen ist, das das Gate eines weiteren Feldeffekttransistors bildet, dessen Source- und Draingebiet sich in einer anderen Schicht aus Halbleitermaterial befindet
3. Halbleiterbauelement mit einem Sperrschicht-Feldeffekttransistor und einem Isolierschicht-Feldeffekttransistor, bei dem ein von einer elektrisch isolierenden Schicht bedeckter, dotierter Halbleiterkörper vorgesehen ist, der ein Source- und An Draingebiet des Sperrschicht-Feldeffekttransistors enthält, dessen ebenfalls in dem Halbleiterkörper enthaltenes und zu diesem entgegengesetzt dotiertes Gategebiet gleichzeitig einen Teil des Isolierschicht-Feldeffekttransistors darstellt, und Lsi dem wenigstens ein weiterer Teil des Isolierschicht-Feldeffekttransistors aus einer auf der elektrisch isolierenden Schicht angeordneten, leitenden Belegung besteht, dadurch gekennzeichnet, daß die leitende Belegung als ein Teil (42) einer Schicht (39) aus Halbleitermaterial ausgebildet ist, daß das Source- und Draingebiet des Isolierschicht-Feldeffekttransistors aus zwei durch den genannten Teil (42) voneinander getrennten Gebieten (40, 41) der Schicht (39) aus Halbleitermaterial bestehen und daß das Gate des Isolierschicht-Feldeffekttransistors aus dem Gategebiet (35) des Sperrschicht-Feldeffekttransistors besteht.
4. Halbleiterbauelement nach Anspruch 3, dadurch gekennzeichnet, daß der Halbleiterkörper aus einer auf einem Trägerkörper (31) epitaktisch aufgewachsenen Halbleiterschicht (32) besteht, daß der Sperrschicht-Feldeffekttransistor von entgegengesetzt zu der Halbleiterschicht (32) dotierten, diese vollständig durchdringenden Trenngebieten (43) umgeben ist und daß der die leitende Belegung darstellende Teil (42) der Schicht (39) aus Halbleitermaterial gegenüber den anderen Teilen derselben unterschiedlich dotiert ist
5. Halbleiter-Bauelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß diejenigen Bereiche der elektrisch isolierenden Schichten) (24, 37), die nicht an ein Gate angrenzen, mehrfach
ίο dicker sind als die an ein Gate angrenzenden Gebiete.
6. Halbleiter-Bauelement nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß der Halbleiterkörper (21) aus einer auf einem Träger
aufgebrachten Schicht aus halbleitendem Material besteht
7. Halbleiterbauelement nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß der Halbleiterkörper (21,32) und die Schicht (26,41) aus
Halbleitermaterial aus Silizium bestehen.
8. Halbleiterbauelement nach einem der Ansprüche t bis 7, dadurch gekennzeichnet, daß die elektrisch isolierende Schicht (24, 37) aus Saphir oder Spinell besteht
9. Halbleiterbauelement nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet daß die elektrisch isolierende Schicht (24r 37) aus Siliziumdioxid besteht.
10. Halbleiterbauelement nach einem der Ansprüehe 1 bis 9, dadurch gekennzeichnet daß die Schicht (26,41) aus Halbleitermaterial einkristallin ist
11. Halbleiterbauelement nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet daß die Schicht (26, 41) aus Halbleitermaterial aus polykristallinem
Silizium besteht
12. Verwendung eines Halbleiterbauelementes nach einem der Ansprüche 1 bis 11 in einer Rip- Flop-Schaltungsanordnung.
DE2503864A 1975-01-30 1975-01-30 Halbleiterbauelement Expired DE2503864C3 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2503864A DE2503864C3 (de) 1975-01-30 1975-01-30 Halbleiterbauelement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2503864A DE2503864C3 (de) 1975-01-30 1975-01-30 Halbleiterbauelement

Publications (3)

Publication Number Publication Date
DE2503864A1 DE2503864A1 (de) 1976-08-05
DE2503864B2 true DE2503864B2 (de) 1980-11-27
DE2503864C3 DE2503864C3 (de) 1981-09-24

Family

ID=5937714

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2503864A Expired DE2503864C3 (de) 1975-01-30 1975-01-30 Halbleiterbauelement

Country Status (1)

Country Link
DE (1) DE2503864C3 (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4296428A (en) * 1979-06-28 1981-10-20 Rockwell International Corporation Merged field effect transistor circuit and fabrication process
JPS5626467A (en) * 1979-08-10 1981-03-14 Toshiba Corp Semiconductor device and the manufacturing process
JPS5662356A (en) * 1979-10-26 1981-05-28 Seiko Instr & Electronics Ltd Logic integrated circuit device and its manufacturing method
JPS6037620B2 (ja) * 1979-12-11 1985-08-27 株式会社東芝 半導体記憶装置
DE3028111A1 (de) * 1980-07-24 1982-02-18 Siemens AG, 1000 Berlin und 8000 München Halbleiterbauelement und seine verwendung fuer statische 6-transistorzelle
US4653026A (en) * 1981-08-12 1987-03-24 Hitachi, Ltd. Nonvolatile memory device or a single crystal silicon film
JPH0636423B2 (ja) * 1982-06-22 1994-05-11 株式会社日立製作所 三次元構造半導体装置
DE3235880A1 (de) * 1982-09-28 1984-04-05 Siemens AG, 1000 Berlin und 8000 München Statische speicherzelle in zwei-kanal-technik
US4593300A (en) * 1984-10-31 1986-06-03 The Regents Of The University Of Minnesota Folded logic gate
US5135888A (en) * 1989-01-18 1992-08-04 Sgs-Thomson Microelectronics, Inc. Field effect device with polycrystalline silicon channel
US5770892A (en) * 1989-01-18 1998-06-23 Sgs-Thomson Microelectronics, Inc. Field effect device with polycrystalline silicon channel
US5801396A (en) * 1989-01-18 1998-09-01 Stmicroelectronics, Inc. Inverted field-effect device with polycrystalline silicon/germanium channel
JP3011416B2 (ja) * 1989-04-14 2000-02-21 株式会社東芝 スタティック型メモリ
US5038184A (en) * 1989-11-30 1991-08-06 Xerox Corporation Thin film varactors
JP2901163B2 (ja) * 1991-08-08 1999-06-07 三菱電機株式会社 半導体装置及びその製造方法
US5859444A (en) * 1991-08-08 1999-01-12 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US5266515A (en) * 1992-03-02 1993-11-30 Motorola, Inc. Fabricating dual gate thin film transistors
US6140684A (en) * 1997-06-24 2000-10-31 Stmicroelectronic, Inc. SRAM cell structure with dielectric sidewall spacers and drain and channel regions defined along sidewall spacers

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3514676A (en) * 1967-10-25 1970-05-26 North American Rockwell Insulated gate complementary field effect transistors gate structure
NL6901059A (de) * 1968-01-24 1969-07-28
JPS4915668B1 (de) * 1969-04-15 1974-04-16

Also Published As

Publication number Publication date
DE2503864A1 (de) 1976-08-05
DE2503864C3 (de) 1981-09-24

Similar Documents

Publication Publication Date Title
DE3816002C2 (de)
DE4037876C2 (de) Laterale DMOS-FET-Vorrichtung mit reduziertem Betriebswiderstand
DE3889245T2 (de) Integrierter und kontrollierter Leistungs-MOSFET.
DE2503864C3 (de) Halbleiterbauelement
DE2706623C2 (de)
DE1284517B (de) Integrierte Halbleiterschaltung
DE2705503C3 (de) Halbleiterspeicheranordnung
DE3877533T2 (de) Eine halbleiteranordnung mit einem feldeffekttransistor und einer schutzdiode zwischen source und drain.
DE2947311C2 (de) Integrierte Halbleiterschaltung
DE4013643A1 (de) Bipolartransistor mit isolierter steuerelektrode und verfahren zu seiner herstellung
DE1464390B2 (de) Feldeffekttransistor
DE1589687C3 (de) Festkörperschaltung mit isolierten Feldeffekttransistoren und Verfahren zu ihrer Herstellung
DE2556668C3 (de) Halbleiter-Speichervorrichtung
DE2607203B2 (de) Feldeffekttransistor vom Anreicherungstyp
DE102013215378A1 (de) Lateraler Hochspannungstransistor und Verfahren zu seiner Herstellung
DE2133976B2 (de) Monolithisch integrierte Halbleiteranordnung
DE2218680C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2953394T1 (de) Dielectrically-isolated integrated circuit complementary transistors for high voltage use
DE2261250A1 (de) Als integrierte schaltung ausgebildeter negator
DE1639349B2 (de) Feldeffekt-Transistor mit isolierter Gate-Elektrode, Verfahren zu seiner Herstellung und Verwendung eines solchen Feldeffekt-Transistors in einer integrierten Schaltung
DE2630085C3 (de) CCD-Transversalfilter
DE2451364C2 (de) Digital steuerbarer MOS-Feldeffektkondensator
DE2029058C2 (de) Halbleiteranordnung mit mindestens zwei Feldeffekttransistoren mit isolierter Gateelektrode und Verfahren zu ihrer Herstellung
DE2727279A1 (de) Feldeffekttransistor und verfahren zu dessen herstellung
DE2728532A1 (de) Sperrschicht-feldeffekttransistor

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee