DE2503864C3

DE2503864C3 - Halbleiterbauelement

Info

Publication number: DE2503864C3
Application number: DE2503864A
Authority: DE
Inventors: Heiner Dr.-Ing. 8013 Haar Herbst
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1975-01-30
Filing date: 1975-01-30
Publication date: 1981-09-24
Also published as: DE2503864A1; DE2503864B2

Description

Die Erfindung bezieht sich auf ein Halbleiterbauelement nach den Oberbegriffen der Ansprüche 1 oder 3.

Ein solches Halbleiterbauelement ist aus der US-PS 39 813, insbes. Fig. 8, bekannt. Es besteht aus zwei Feldeffekttransistoren, wobei die Source- und Draingebiete des ersten, als Isolierschicht-Feldeffekttransistor ausgebildeten Feldeffekttransistors in einem dotierten

so Halbleiterkörper angeordnet und zu diesem entgegengesetzt dotiert sind. Das Gate des ersten Feldeffekttransistors ist auf einer den Halbleiterkörper bedeckenden, elektrisch isolierenden Schicht aufgebracht, während das Source- oder Draingebiet des ersten Feldeffekttransistors auch das Gate des zweiten Feldeffekttransistors bildet. Dieser ist als ein Sperrschicht-Feldeffekttransistor ausgebildet, dessen Source- und Draingebiete im Halbleiterkörper angeordnet sind, und zwar in lateraler Richtung neben den Source- und Draingebieten des ersten Feldeffekttransistors. Das bringt den Nachteil mit sich, daß für die beiden Transistoren trotz ihrer teilweiseri Zusammenfassung bzw; trotz der Mehrfachausnutzung Von dotierten Haibleiterbereichen für den Aufbau beider Transistoren eine Halbleiterfläche benötigt wird, die nicht wesentlich kleiner ist als die von zv/ei Unabhängig voneinander aufgebauten Feldeffekttransistoren,
Der Erfindung liegt die Aufgabe zugrunde, ein

Halbleiterbauelement der eingangs genannten Art, bei dem Dotierungsbereiche in einem Halbleiter für den Aufbau der einzelnen Feldeffekttransistoren mehrfach ausgenutzt werden, besonders platzsparend auszubilden. Ausgehend von Halbleiterbauelementen nach den Oberbegriffen der Ansprüche 1 und 3 wird diese Aufgabe jeweils durch die in den Ansprüchen 1 und 3 gekennzeichneten Merkmale gelöst

Der mit einem erfindungsgemäßen Halbleiterbauelement erzielbare Vorteil besteht insbesondere darin, daß ι ο bei einer Ausgestaltung mit zwei Isolierschicht-Feldeffekttransistoren eine Halbleiterfläche beansprucht wird, die um die auf ein Source- oder Draingebiet des einen Transistors fallende Teilfläche kleiner ist als bei dem bekannten Bauelement aus der US-PS 36 39 813. Bei einer Ausgestaltung des erfindungsgemäßen Bauelements mit einem Isolierschicht-Feldeffekttransistor und einem Sperrschicht-Feldeffekttransistor wird gegenüber diesem Bauelement der auf das Sourcegebiet und das Draingebiet eines der Transistoren entfallende Flächenanteil eingespart

Aus der US-PS 35 14 676 ist ein Isolierschicht-Feldeffekttransistor bekannt, dessen Gate aus einer Halbleiterschicht besteht, die mit einer elektrisch isolierenden Schicht abgedeckt ist. Auf dieser ist eine epitaxiale Halbleiterschicht aufgebracht, die zwei zu ihr entgegengesetzt dotierte Gebiete aufweist, welche die Source- und Draingebiete des Transistors darstellen.

In der DE-OS 17 64172 ist andererseits eine integrierte Dünnschichtschaltung beschrieben, bei der zwei Feldeffekttransistoren in mehreren metallischen, elektrisch isolierenden und Halbleiterschichten übereinander aufgebaut sind, wobei für jeden Transistor jeweils eine metallische Stromzuleitung, eine metallische Stromableitung und ein den Kanalbereich bildender Halbleiterbereich zwischen beiden vorgesehen sind und die Stromableitungen sowie die Gateelektroden beider Transistoren aus gemeinsamen leitenden Belegungen gebildet sind. Eine Mehrfachausnutzung dotierter HalbleiterberHche für den Aufbau der einzelnen Transistoren ist hier nicht vorgesehen.

Schließlich ist aus der GB-PS 12 02 515, insbesondere Fig. 11, eine integrierte Halbleiterschaltung benannt, bei der die Elektrode eines Feldeffekttransistors so weit verlängert ist, daß sie gleichzeitig auch die Source- bzw Drainelektrode eines benachbarten Feldeffekttransistors bildet

In den Ansprüchen 2 und 4 bis 11 sind vorteilhafte Weiterbildungen der Erfindung angegeben, während der Anspruch 12 auf eine bevorzugte Anwendung eines Halbleiterbauelements nach der Erfindung gerichtet ist.

Werden diejenigen Bereichen der isolierschicht, die nicht an ein Gate angrenzen, mehrfach dicker ausgebildet als die an ein Gate angrenzenden Bereiche, so können die störenden Kapazitäten zwischen den Gebieten in der oberhalb der elektrisch isolierenden Schicht aufgebrachten Halbleiterschicht und dem unter der elektrisch isolie'enden Schicht liegenden Halbleiter körper relativ klein gehalten werden.

Nach einer vo'teilhaf'en Ausgestaltung ist der Halbleiterkörper, auf dem die Isolierschicht aufgebracht ist, selbst als Schicht auf einem Träger aufgebracht Der Träger kann dabei wiederum ein Halbleiterkörper oder ein Isolator sein, un<J in letzterem Fall beispielsweise aus Saphir oder Spineill bestehen. Bei Verwendung Von Silizium als Halbleitermaterial läßt sich das erfindungsgemäße Halbleiterbauelement einfach herstellen. Bevorzugt wird für dte auf die Isolierschicht aufgebrachte Schicht aus Halbleitermaterial eine Schicht aus polykristallinem Silizium verwendet, die sich in einfacher Weise auf einer Isolierschicht aus S1O2 aufbringen läßt Hierbei wird von der Erkenntnis ausgegangen, daß in dünnen Schichten aus polykristallinem Silizium MOS-Transistoren aufgebaut werden können, wie beispielsweise der Zeitschrift »Solid-State Electronics« 15,1972, Seiten 789 bis 799 und der Zeitschrift »Electronics«, 10. Mai 1973, Seite 34 entnommen werden kann. Nach einer anderen vorteilhaften Ausgestaltung der Erfindung besteht die Isolierschicht aus einkristallinem Saphir oder Spinell. Dieses Material ermöglicht es, auf die Isolierschicht eine epitaxiale Schicht aus Silizium aufzubringen. Eine epitaxiale Schicht hat wiederum den Vorteil, daß in ihr erzeugten MOS-Transistoren wesentlich bessere elektrische Eigenschaften haben als MOS-Transistoren, die in einer polykristallinen Siliziumschicht erzeugt werden.

Werden auf der zweiten Schicht aus Halbleitermaterial eine oder mehrere Folgen von Doppelschichten aus isolierendem Material und aus Halbleitermaterial aufgebracht, so ist es möglich, übereL« nder eine Folge von Isolierschicht-Feldeffekttransistoren aufzubauen, wobei in den einzelnen Halbleiterschichten Dotierungsgebiete erzeugt werden, die dann mehrfach ausgenutzt werden, beispielsweise als Gate des einen und als Sourceg: oiet eines anderen Transistors.

Die Erfindung wird nachfolgend anhand der Zeichnung näher erläutert Dabei zeigt

F i g. 1 einen Querschnitt durch ein aus zwei Isolierschicht-Feldeffekttransistoren bestehendes erfindungsgemäßes Halbleiterbauelement

F i g. 2 den Querschnitt eines aus einem Isolierschicht-Feldeffekttransistor und einem Sperrschicht-Feldeffekttransistor bestehenden, erfindungsgemäßen Halbleiterbauelements,

F i g. 3 eine Flipflop-Schaltung, die aus zwei Massiv-Silizium-Feldeffekttransistoren und zwei Poly-Silizium-Feldeffekttransistoren besteht, und

F i g. 4 das entsprechende lay-out für die Schalung nach F i g. 3.

In Fig. 1 ist dargestellt, wie ein Isolierschicht-Feldeffekttransistor mit einem weiteren Isolierschicht-Feldeffekttransistor kombiniert werden kann. In einem Substrat 21 aus massivem Silizium befinden *ich zwei voneinander getrennt liegende dotierte Gebiete 22 und 23. die gegenüber dem Substrat von entgegengesetztem Leitfähigkeitstyp sind. Diese dotierten Gebiete 22 und 23 haben eine Ladungsträgerkonzentration von mehr als etwa 10" Ladungsträgern pro cm³. Sie reichen bis an die Oberfläche des Halbleitersubstrats heran. Auf der Oberfläche des Substrates befindet sich eine Siliziumdioxidschicht 24, die eine Dicke von etwa 1 μπι hat. Diese Siliziumdioxidschicht ist in dem über dem Gebiet 22 unc dem zwischen dem Gebiet 22 und 23 liegenden Teil 25 des Substrates auf etwa 0,1 μπι verjüngt. Auf der Siliziumdioxidschich. befindet sich eine polycristalline Silizizumschicht 26, die eine Ladungsträgerkonzentration von etwa 10¹⁴ bis IO¹⁶ Ladungsträgern pro cm³ hat. Diese Polysiliziun !schicht weist zwei höher dotierte Bereiche 27 und 28 auf, die eine Ladungsträgerkonzentration zwiscnen 1O'^? und 1O²⁰ pro cm³ aufweisen, Dabei liegt das Gebiet 27 über dem zwischen dem Gebiet 23 und 22 liegenden Teil des Substrates, der zwischen dem Gebiet 27 und 28 liegende Teil 29 der PoiysHiziumschicht liegt über dem Gebiet 22. Bei dieser Anordnung stellt das Gebiet 23 das Soufce-Gebiet, das Gebiet 22 das Drain-Gebiet eines MOS-Transistors dar, dessen Gate-Elektrode das Gebiet 27 in der Polysiliziümschicht

isL Dieses Gebiet 27 ist gleichzeitig das Souree-Gebiet eines weiteren Isolierschicht-Feldeffekttransistors, dessen Drain-Gebiet das Gebiet 28 ist. Das zugehörige Kanalgebiet ist das Gebiet 29, das über dem Gebiet 22 liegt. Das Gebiet 22 ist damit gleichzeitig auch die Gate-Elektrode dieses zweiten Isolierschicht-Feldeffekttransistors. Die zu den Gebieten 22, 23, 27 und 29 führenden Anschlüsse sind in der Figur nicht dargestellt. Die F i g. 2 zeigt die Kombination eines Isolierschicht-Feldeffekttransistors mit einem Sperrschicht-Feldeffekttransistor. Auf einem Trägerkörper 31 aus Silizium, der beispielsweise p-dotiert ist, ist eine n-dotierte epitaxiale Schicht 32 aus Silizium aufgewachsen. Die Ladungsträgerkonzentration dieser epitaxialen Schicht beträgt etwa 10¹⁶ Ladungsträger pro cm³. Iri der Schicht 32 befinden sich drei getrennt voneinander liegende dotierte Gebiete 33,34 und 35, wobei die Gebiete 33 und 34 beispielsweise η+dotiert sind mit einer Ladungsifägerkonzeniraiion von mehr äis eiwa ίθ^:ϊ/υπΐ³ und aas Gebiet 35 p⁺dotierl ist mit einer Ladungsträgerkonzentration von mehr als etwa 10^l9/cm³. Dabei ist das in der Mitte liegende Dotierungsgebiet 35 so ausgebildet, daß bei Anlegen einer Spannung die von ihm ausgehende Verarmungszone den unter diesem Gebiet liegenden Teil 36 der epitaxialen Schicht abschnüren kann. Auf der epitaxialen Schicht befindet sich eine Siliziumdioxidschicht 37, die etwa I μηι dick ist und in dem Bereich, der über dem Gebiet 35 liegt, auf etwa 0,1 μιτι verjüngt ist. Dieser verjüngte Teil 35 stellt den Gate-Isolator eines Isolierschicht-Feldeffekttransistors dar, dessen Souree-Gebiet 40 und Drain-Gebiet 41 in einer polykristallinen Siliziumschicht 39 enthalten sind, die sich auf der Siliziumdioxidschicht 37 befindet. Die Gebiete 40 und 41 sind mit einer Ladungsträgerkonzentration von mehr als etwa 10" Ladungsträgern pro cm⁵ dotiert; das zwischen ihnen liegende Gebiet 42 ist schwach dotiert mit einer Ladungsträgerkonzentration von etwa 10^M bis 10¹⁶/cm³. Das Gebiet 35 stellt damit sowohl die Gate-Elektrode eines Sperrschicht-Feldeffekttransistors dar, dessen Souree-Gebiet das Gebiet 33 und dessen Drain-Gebiet das Gebiet 34 in der epitaxialen Schicht 32 sind, und die Gate-Elektrode eines Isolierschicht-Feldeffekttransistors, der in einer polykristallinen Siliziumschicht 39 aufgebaut ist. Zur Abgrenzung von weiteren, auf dem gleichen Substrat aufgebauten Halbleiterbauelementen befinden sich seitlich von dem Souree-Gebiet 33 und dem Drain-Gebiet 34 in der epitaxialen Schicht 32 Trenndiffusions-Gebiete 43.

In Fig. 3 ist ein Schaltbild einer Flipflop-Schaltung angegeben, die mit dem nach der Erfindung aufgebauten Halbleiterbauelement leicht realisiert werden kann. Die beiden umrandeten Teile 411 und 412 enthalten ein

lä System von jeweils zwei Isolierschicht-Feldeffekttransistoren, von denen jeweils der eine in Polysilizium ausgeführt ist. Jeder dieser umrandeten Teile enthält dabei eine Anordnung, wie sie in der F i g. I schematisch uürgciicüt und Oucn fiänef beschrieben Wüfucfi iäi.

ίο Ein Lay-out für eine solche Schaltung ist in der F i g. 4 als Draufsicht auf einen Halbleiterkörper näher dargestellt. Source und Drain eines in Massiv-Silizium ausgeführten Isolierschicht-Feldeffekttransistors sind die hoch dotierten Gebiete 52 und 53. Mit 54 ist ein hoch dotiertes Gebiet in Polysilizium, mit 55 ein Kontaktloch bezeichnet, das durch die Polysiliziumschicht hindurch und durch die zwischen der Polysiliziumschicht und dem Massiv-Silh.vjmkörper befindlichen Isolierschicht hindurchführt. Mit 56 ist das Gate des Isolierschicht-Feld-

jo effekttransislors bezeichnet, dessen Source und Drain in dem Massiv-Siliziumkörper liegen und dessen Gate ein hoch dotiertes Gebiet in der Polysiljziumschicht ist. 58 bezeichnet Source bzw. Drain des Polysilizium-Transistors,59 Source bzw. Drain des Massiv-Silizium-Transistors. Das Gebiet 57 bezeichnet das Gate des Feldeffekttransistors, das als Dotierungsgebiet in dem Massiv-Siliziumkörper ausgeführt ist. Der Übersicht halber sind die Isolierschicht und Metallkontaktbahnen nicht dargestellt

Hierzu 2 Blatt Zeichnungen

Claims

Patentansprüche:

J. Halbleiter-Bauelement mit zwei Feldeffekt-Transistoren, bei dem in einem von einer elektrisch isolierenden Schicht bedeckten, dotierten Halbleiterkörper zu diesem entgegengesetzt dotierte Source- und Draingebiete eines ersten, als Isolierschicht-Feldeffekttransistor ausgebildeten Feldeffekttransistors angeordnet sfnd, bei dem das Gate des ersten Feldeffekttransistors auf der isolierenden Schicht aufgebracht ist und bei dem das Source- oder Draingebiet des ersten Feldeffekttransistors auch das Gate des zweiten Feldeffekttransistors bildet, dadurch gekennzeichnet, daß auch der zweite Feldeffekttransistor als Isolierschicht-Feldeffekttransistor ausgebildet ist, daß das Gate des ersten Feldeffekttransistors aus einem ersten Gebiet (27) einer die isolierende Schicht (24) bedeckenden Schicht (26) aus Halbleitermaterial besteht, daß das erste Gebiet p7) auch das Source- oder Draingebiet des zweiten Feldeffekttransistors darstellt und daß das Drain- oder Sourcegebiet des zweiten Feldeffekttransistors aus einem weiteren Gebiet (28) der Schicht (26) aus Halbleitermaterial besteht, das von dem ersten Gebiet (27) durch ein oberhalb des Source- oder Draingebiets (22) des ersten Feldeffekttransistors liegendes Kanalgebiet (29) getrennt ist.
2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß auf der Schicht (26) aus Halbleitermaterial eine oder mehrere Doppelschichten, jeweils begehend aus einer weiteren isolierenden Schicht und einer weiteren diese bedeckenden Schicht aus Halbleitermaterial, aufgebracht sind und daß in jeder der weiteren Schich ;n aus Hableitermaterial ein Gebiet vorgesehen ist, das das Gate eines weiteren Feldeffekttransistors bildet, dessen Source- und Draingebiet sich in einer anderen Schicht aus Halbleitermaterial befindet.
3. Halbleiterbauelement mit einem Sperrschicht-Feldeffekttransistor und einem Isolierschicht-Feldeffekttransistor, bei dem ein von einer elektrisch isolierenden Schicht bedeckter, dotierter Halbleiterkörper vorgesehen ist, der ein Source- und ein Draingebiet des Sperrschicht-Feldeffekttransistors enthält, dessen ebenfalls in dem Halbleiterkörper enthaltenes und zu diesem entgegengesetzt dotiertes Gategebiet gleichzeitig einen Teil des Isolierschicht-Feldeffekttransistors darstellt, und bei dem wenigstens ein weiterer Teil des Isolierschicht-Feldeffekttransistors aus einer auf der elektrisch isolierenden Schicht angeordneten, leitenden Belegung besteht, dadurch gekennzeichnet, daß die leitende Belegung als ein Teil (42) einer Schicht (39) aus Halbleitermaterial ausgebildet ist, daß das Source- und Draingebiet des Isolierschicht-Feldeffekuransistors aus zwei durch den genannten Teil (42) voneinander getrennten Gebieten (40, 41) der Schicht (39) aus Halbleitermaterial bestehen und daß das Gate des Isolierschicht-Feldeffekttransistors aus dem Gategebiet (35) des Sperrschicht-Feldeffekttransistors besteht.
4. Halbleiterbauelement nach Anspruch 3, dadurch gekennzeichnet, daß der Halbleiterkörper aus einer auf einem Trägerkörper (31) epitaktisch aufgewachsenen Halbleiterschiciht (32) besteht, daß der Sperrschicht-Feldeffekttransistor von entgegen* gesetzt zu der Haibleiterschichl (32) dotierten, diese

vollständig durchdringenden Trenngebieten (43) umgeben ist und daß der die leitende Belegung darstellende Teil (42) der Schicht (39) aus Halbleitermaterial gegenüber den anderen Teilen derselben unterschiedlich dotiert ist
5. Halbleiter-Bauelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß diejenigen Bereiche der elektrisch isolierenden Schicht(en) (24, 37), die nicht an ein Gate angrenzen, mehrfach dicker sind als die an ein Gate angrenzenden Gebiete.
6. Halbleiter-Bauelement nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß der Halbleiterkörper (21) aus einer auf einem Träger aufgebrachten Schicht aus halbleitendem Material besteht
7. Halbleiterbauelement nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß der Halbleiterkörper (21,32) und die Schicht (26, 41) aus Halbleitermaterial aus Silizium bestehen.
8. Halbleiterbauelement nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die elektrisch isolierende Schicht (24, 37) aus Saphir oder Spinell besteht
9. Halbleiterbauelement nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die elektrisch isolierende Schicht (24, 37) aus Siliziumdioxid besteht
10. Halbleiterbauelement nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß die Schicht (26,41) aus Halbleitermaterial einkristallin ist
11. Halbleiterbauelement nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß die Schicht (26, 41) aus Halbleitermaterial aus polykristallinem Silizium besteht
12. Verwendung eines Halbleiterbauelementes nach einem der Ansprüche 1 bis 11 in einer Flip-Flop-Schaltungsanordnung.