DE3023616A1

DE3023616A1 - Halbleitervorrichtung und verfahren zu ihrer herstellung

Info

Publication number: DE3023616A1
Application number: DE19803023616
Authority: DE
Inventors: Hideki Yasuoka
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1979-06-29
Filing date: 1980-06-24
Publication date: 1981-01-22
Also published as: US4616405A; JPS567463A; JPS6410105B2

Description

BESCHREIBUNG

Die Erfindung betrifft eine Halbleitervorrichtung und ein Verfahren zu ihrer Herstellung.

Ein Lateraltransistor mit auf der gleichen Hauptfläche ausgebildetem Emitterbereich und Kollektorbereich hat herkömmlicherweise den Aufbau, daß der Emitteranschluß den größten Teil des Basisbereichs zwischen Emitterbereich und Kollektorbereich über einen Isolationsschutzfilm abdeckt (japanische Gebrauchsmusteranmeldung, Veröffentlichungsnummer 21934/1971). Dieser Aufbau mit der Abdeckung des größten Teils des Basisbereichs durch den Emitteranschluß soll die Rekombination auf der Oberfläche des Basisbereichs von vom Emitter in den Basisbereich fließenden Ladungsträgern möglichst gering halten.

Wenn jedoch in der Praxis ein Element mit dem oben beschriebenen Aufbau hergestellt wird, muß der Kollektorbereich erweitert bzw. vergrößert werden, um zu verhindern, daß der mit dem Kollektorbereich verbundene Kollektoranschluß und der den größten Teil des Basisbereichs bedeckende Emitteranschluß miteinander in Berührung kommen. Wegen dieser Notv/endigkeit, den Kollektorbereich in der beschriebenen Weise zu vergrößern, läßt sich ein Lateraltransistor in der Größe nicht minimalisieren, und ebensowenig kann die Integrationsdichte hoch gewählt werden, was insbesondere für den Fall gilt, wo er zusammen mit anderen Halbleiterelementen auf dem gleichen Substrat hergestellt wird. Daraus ergibt sich ein erheblicher Nachteil des in der genannten japanischen Gebrauchsmusteranmeldung beschriebenen Lateraltransistors.

Demgegenüber schafft die Erfindung einen neuen Typ von Halbleitervorrichtung, bei dem die beschriebenen Nachteile beseitigt sind.

030084/0773

Ferner schafft die Erfindung ein Verfahren zur Her-• stellung einer solchen Halbleitervorrichtung.

Ausführungsformen der Erfindung werden im folgenden in Verbindung mit der beigefügten Zeichnung beschrieben. Auf dieser ist bzw. sind

Figur 1 eine Draufsicht eines Lateraltransistors gemäß einer

Ausführungsform der Erfindung, Figur 2 eine Schnittansicht des in Figur 1 dargestellten Transistors;

Figur 3 eine Draufsicht einer integrierten Halbleiterschaltung mit einem Lateraltransistor gemäß der Erfindung und einem Siliziumgate-Feldeffekttransistor, die beide auf dem gleichen Substrat ausgebildet sind, Figur 4 eine Schnittansicht dieser integrierten Halbleiterschaltung,

Figuren 5(a) bis (j) Schnittansichten, die das Herstellungsverfahren der integrierten Halbleiterschaltung der Figuren 3 und 4 veranschaulichen,

Figuren 6(a) bis (1) Schnittansichten, die das Herstellen eines Vertikaltransistors und eines komplementären Feldeffekttransistors auf dem' gleichen Halbleitersubstrat veranschaulichen,
Figur 7 eine Draufsicht einer Halbleitervorrichtung mit einem Lateraltransistor und einem Vertikaltransistor in einer anderen Ausführungsform der Erfindung, die

beide auf dem gleichen Substrat ausgebildet sind, Figur 8 eine Schnittansicht der in Figur 7 gezeigten Halbleitervorrichtung, und

Figur 9 eine Schnittansicht eines Lateraltransistors gemäß einer weiteren Ausführungsform der Erfindung.

Die Erfindung bezieht sich auf eine Halbleitervorrichtung mit einem Emitterbereich und einem Kollektorbereich, die auf ein und derselben Hauptfläche des Halbleiterbereichs ausgebildet sind, und ein Verfahren zu ihrer Herstellung. Im besonderen bezieht sich die Erfindung auf einen Lateraltransistor mit einem Emitter- und einem Kollektorbereich,

030064/0773

302361a

die nebeneinander liegend auf ein und derselben Hauptfläche vorgesehen sind, und ein Verfahren zu seiner Herstellung und bezieht sich ferner auf eine integrierte Halbleiterschaltung mit diesem Lateraltransistor und einem Isolierschicht-Feldeffekttransistor oder Vertikaltransistor, die beide auf dem gleichen Substrat ausgebildet sind, sowie ein Verfahren zu ihrer Herstellung.

Im folgenden wird ein Lateraltransistor gemäß einer •bevorzugten Ausführungsform der Erfindung unter Bezugnahme auf die Figuren 1 und 2 beschrieben. Figur 1 ist eine Draufsicht eines solchen Lateraltransistors, wobei die gestrichelten Linien einen Halbleiterbereich und die durchgehenden Linien eine Metallelektrode bezeichnen. Ein Isolationsfilm und ein leitender Film, die zwischen den Halbleiterbereich und die Metallelektrode gehören, sind weggelassen. In der Figur bezeichnet 9 einen ρ -Emitterbereich, 10 einen ringförmigen ρ -Kollektorbereich, der an diesen angrenzend den Emitterbereich 9 umgibt, 2 einen eine epitaxiale η -Schicht aufweisenden Basisbereich, 8 einen mit dem Emitterbereich 9 verbundenen Emitteranschluß, 7 einen mit dem Kollektorbereich 10 verbundenen Kollektoranschluß und 5 einen mit dem Basisbereich 2 verbundenen Basfsanschluß. Figur 2 ist eine Schnittansicht des Lateraltransistors längs Linie X-X' der Draufsicht der Figur 1, wobei 1 ein p-Substrat, 2 eine auf dem Substrat 1 ausgebildete epitaxiale n~-Schicht, 11 einen ρ -Isolationsbereich, der die epitaxiale Schicht in eine Anzahl von Inselbereichen separiert, 12 eine im p-Substrat vorgesehene begrabene Schicht, 9 einen eine Dichte von unge-

1 ft 00 ^

fähr 5-10 bis 10 /cm aufweisenden Emitterbereich, welcher auf der einen Hauptfläche der epitaxialen Schicht

2 ausgebildet ist, 10 einen eine Dichte von ungefähr 5 * 10

22 3

bis 10 /cm aufweisenden Kollektorbereich, welcher auf der einen Hauptfläche der epitaxialen Schicht 2 in der gleichen Weise ausgebildet ist und an den Emitterbereich angrenzend diesen umgibt, 3 einen Siliziumoxidfilm, der auf der einen Hauptfläche der epitaxialen Schicht ausgebildet ist und

030084/0773

wenigstens einen Abschnitt 3', der auf dem Basisbereich (auf der einen Hauptfläche der epitaxialen Schicht 2) zwischen dem Emitterbereich 9 und dem Kollektorbereich 10 ausgebildet ist, und einen im wesentlichen die gleiche Dicke wie der Abschnitt 3¹ aufweisenden Abschnitt 3" umfaßt, welcher die 'eine Hauptfläche der epitaxialen Schicht 2 an anderen Stellen als dem Basisbereich abdeckt. Die Siliziumoxidfilme 3' und 3" sind jeweils ungefähr 1 μΐη dick. 6 bezeichnet eine fremdstoffdotierte polykristalline Siliziumschicht mit einer Dicke von ungefähr 500 nm, die auf dem Siliziumoxidfilm 3 über der als Basisbereich zwischen dem Emitterbereich 9 und dem Kollektorbereich 10 wirkenden epitaxialen Schicht 2 ausgebildet ist und ebenfalls in Ringform auf dem Basisbereich zwischen dem Emitterbereich 9 und dem Kollektorbereich 10 angeordnet ist. 4 bezeichnet einen Phosphoglasfilm mit einer Dicke von ungefähr 500 nm bia 1 um, welcher auf der Oberfläche der polykristallinen Siliziumschicht 6 und der Oberfläche des Siliziumoxidfilms 3 ausgebildet ist, 5 einen mit dem Basisbereich 2 verbundenen Basisanschluß, 7 einen mit dem Kollektorbereich 10 verbundenen Kollektoranschluß und 8 einen Emitteranschluß, der mit dem Emitterbereich 9 und außerdem mit der fremdstoff dotierten polykristallinen Siliziumschicht 6 an einem Verbindungspunkt 14 verbunden ist. Der Emitteranschluß 8 braucht nicht den Basisbereich 2 zwischen Emitterbereich 9 und Kollektorbereich 10 abzudecken, sondern kann einfach mit der polykristallinen Siliziumschicht 6 an wenigstens einem Punkt verbunden sein, da diese polykristalline Siliziumschicht 6 den Basisbereich abdeckt.

Der Lateraltransistor gemäß der Erfindung braucht anders als früher keinen Emitteranschluß zu haben, der in besonderer Weise auf dem Basisbereich so ausgebildet" ist, daß er den Basisbereich insgesamt abdeckt, was die Folge hat, daß Emitteranschluß und Koilektoranschluß nicht so nahe beeinander liegen.

Es ist daher anders als früher nicht notwendig, durch Aufweiten des Kollektorbereichs zu verhindern, daß der Kollek-

030064/0773

toranschluß mit dem Emitteranschluß in Berührung kommt. Der Kollektorbereich kann kleiner als früher gehalten werden, was die Transistorgröße verkleinert. Bei Ausbildung des Transistors speziell für eine integrierte Halbleiterschaltung kann die Integrationsdichte erheblich verbessert werden.

Da der Kollektorbereich den Emitterbereich ringförmig umgebend ausgebildet ist, werden Emitteranschluß und Kollektoranschluß den oben erwähnten Effekt verstärkend stärker auseinandergehalten, indem der Kollektoranschluß am Kollektorbereich in einem Abschnitt angeschlossen wird, der auf der zum Anschlußpunkt 14, wo das polykristalline Silizium und der Emitteranschluß verbunden sind, entgegengesetzten Seite liegt. Ferner deckt die ringförmige polykristalline Siliziumschicht auf dem Halbleiterbereich zwischen dem Emitterbereich und dem Kollektorbereich den Raum zwischen Emitterr bereich und Kollektorbereich gut ab, wobei der Emitteranschluß mit der polykristallinen Siliziumschicht verbunden ist, weshalb das Potential im Raum zwischen Emitterbereich und Kollektorbereich, d.h. das Potential auf dem Basisbereich, durch das Emitterpotential festgelegt ist und eine Ladung auf der Grenzfläche zwischen dem Siliziumoxidfilm und Silizium, eine sich bewegende Ladung im Siliziumoxidfilm, eine sich bewegende Ladung auf dem Siliziumoxidfilm usw. durch die polykristalline Siliziumschicht festgelegt werden können, so daß eine Schwankung und Oberflächenrekombination der beim Arbeiten des Transistors aus dem Emitterbereich in den Basisbereich strömenden Ladungsträger durch die sich bewegenden Ladungen verhindert werden kann, woraus sich verbesserte Eigenschaften etwa hinsichtlich der Stromverstärkung des Lateraltransistors, der Rauscheigenschaften und der Verhinderung einer Langzeitverschlechterung ergeben. Da ferner der begrabene η -Bereich 12 unter dem Emitter- und dem Kollektorbereich, wie aus Figur 2 ersichtlich, vorhanden ist, können die aus dem Emitterbereich in Richtung des p-Substrats

strömenden Ladungsträger durch diese begrabenen η -Schicht reguliert bzw. beseitigt werden und so der in Richtung des p-Substrats fließende Blindstrom vermindert oder beseitigt werden, was eine entsprechende Verbesserung der Stromver-Stärkung ergibt. Außerdem umgibt der Kollektorbereich den Emitterbereich ringförmig, weshalb die Umfangslänge des Emitters wirksam ausgenutzt werden kann und Ladungsträger aus dem Emitterbereich mit besserem Wirkungsgrad im Kollektorbereich gesammelt werden können, was zu einer weiteren Verbesserung der Stromverstärkung führt.

Im folgenden wird nun unter Bezugnahme auf die Figuren 3 und 4 eine integrierte Halbleiterschaltung mit dem beschriebenen Laterialtransistor und einem Silizium-Gate-Feldeffekttransistor (im folgenden als Si-Gate-MOS bezeichnet), die beide auf dem gleichen Substrat ausgebildet sind, beschrieben. ·

Gleiche Teile wie in den Figuren 1 und 2 sind mit den gleichen Bezugszeichen bezeichnet. Figur 3 ist eine Draufsicht einer integrierten Halbleiterschaltung mit dem erfindungsgemäßen Lateraltransistor und einem p-Kanal-Si-Gate-MOS. Gestrichelte Linien bezeichnen einen Halbleiterbereich, durchgehende Linien eine Metallelektrode, Ein Isolationsfilm und ein Halbleiterfilm, die zwischen dem Halbleiterbereich und der Metallelektrode vorhanden sind, sind weggelassen. In d=r Figur ist der auf der linken Seite liegende Lateraltransistor mit demjenigen der Figur 1, der oben beschrieben wurde, identisch, so daß sich die gleichen Bezugszeichen wie in Figur 1 hier genau wiederfinden. Im Si-Gate-MOS auf der rechten Seite bezeichnet 23 einen ρ Source-Bereich, 24 einen p⁺-Drain-Bereich und 21 und 22 einen Source-Anschluß und einen Drain-Anschluß, die mit dem Source- bzw. Drain-Bereich verbunden sind. Figur 4 ist eine Schnittansicht der Vorrichtung längs Linie X-X¹ in Figur 3. In der Figur haben die gleichen Teile wie in der Figur 2 die gleichen Bezugszeichen wie dort und sind in der obigen Weise zu beschreiben. Eine epitaxiale n~-Schicht 2 ist auf

030084/0773

ORIGINAL INSPECTED

einem p-Substrat 1 ausgebildet, und begrabene η -Bereiche 12, 15 sind zwischen der epitaxialen Schicht 2 und dem p-Substrat vorhanden. Die epitaxiale Schicht 2 ist durch einen ρ -Isolationsbereich 11 in eine Anzahl von Inselbereichen 30, 31 separiert, welche den begrabenen Bereich 12 bzw. 15 enthalten. Auf diesen Inselbereichen 30, 31 sind ein pnp-Lateraltransistor bzw. ein p-Kanal-Si-Gate-MOS ausgebildet. In dem Inselbereich 30, in dem der begrabene η -Bereich 12 vorhanden ist, ist ein ringförmiger Kollektorbereich 10, der den Emitterbereich 9 angrenzend an diesen umgibt, vorgesehen, wobei Emitter- und Kollektorbereich beide auf ein und derselben Hauptfläche des Inselbereichs 30 ausgebildet sind. Dann ist ferner eine den gesamten Basisbereich über einen Siliziumoxidfilm 3' abdeckende polykristalline Siliziumschicht 6 auf dem Basisbereich (epitaxiale Schicht) zwischen dem Emitterbereich und dem Kollektorbereich ausgebildet. Die polykristalline Siliziumschicht 6 ist mit einem Teil mit dem Emitteranschluß 8 an einem Verbindungspunkt 14 verbunden, der mit dem Emitterbereich 9 verbunden ist. Der Siliziumoxidfilm ist auf einer Hauptfläche des Inselbereichs

30 ausgebildet und umfaßt den auf dem Basisbereich zwischen Emitter- und Kollektorbereich liegenden Siliziumoxidfilm 3' und einen Siliziumoxidfilm (Feldoxidfilm) 3", der auf der einen Hauptfläche des Inselbereichs 30 im vom Basisbereich verschiedenen Gebiet liegt, wobei beide Filme im wesentlichen die gleiche Dicke haben. Ferner sind auf einer Hauptfläche des den begrabenen η -Bereich 15 aufweisenden Inselbereichs

31 ein Source-Bereich 23 und ein Drain-Bereich 24 ausgebildet, wobei ein Gate-Siliziumoxidfilm 26 auf dem Inselbereich 31 zwischen diesen beiden Bereichen vorliegt. Eine Gate-Schicht 25 aus polykristallinem Silizium ist auf dem Gate-Siliziumoxidfilm 26 ausgebildet. Ein Siliziumoxidfilm (Feldoxidfilm) 3 ist auf der einen Hauptfläche des Inselbereichs 31 im vom Gate-Siliziumoxidfilm 26 verschiedenen Gebiet ausgebildet.

Bei obigem Aufbau sind die auf dem Basisbereich des

030064/0773

Lateraltransistors liegende polykristalline Siliziumschicht und die auf der Gate-Einheit des Si-Gate-MOS liegende polykristalline Siliziumschicht in der gleichen polykristallinen Siliziumschicht ausgebildet. Ferner ist der auf dem Basisbereich des LateräTtransistors liegende Siliziumoxidfilm 3¹ dicker als der Gate-Siliziumoxidfilm 26 des Si-Gate-MOS. Obiger Aufbau erbringt hinsichtlich des Lateraltransistors alle oben beschriebenen Vorteile, und gleichzeitig hat der Si-Gate-MOS die begrabene n⁺-Schicht unter Source- und Drain-Bereich, welche den in Richtung des p-Substrats fließenden Blindstrom vermindert und damit die Eigenschaften des MOS weiter verbessert. Ferner kann der Lateraltransistor klein gehalten werden, was integrierte Halbleiterschaltungen mit höherer Integrationsdichte ermöglicht.

Im folgenden wird ein Herstellungsverfahren der in den Figuren 3 und 4 gezeigten Halbleitervorrichtung unter Bezugnahme auf die Figuren 5(a) bis 5(j) beschrieben. Wie aus Figur 5Ca) ersichtlich, wird eine epitaxiale η -Schicht 2 auf einem begrabene η —Bereiche 12_r 15 aufweisenden p— Substrat ausgebildet und die epitaxiale Schicht 2 durch einen ρ -Bereich 11 zu einer Anzahl von Inselbereichen 30, 31 separiert. Danach wird ein Siliziumoxidfilm 3 einer Dicke von ungefähr 1 pm auf der einen Hauptfläche der epitaxiälen Schicht 2 ausgebildet. Der auf dem Inselbereich 31 befindliehe Siliziumoxidfilm 3 wird, wie in Figur 5(b) dargestellt, selektiv geätzt und auf der Ätzzone ein neuer Siliziumoxid film 26 einer Dicke von ungefähr 50 bis 150 nm ausgebildet, der als Gate-Siliziumoxidfilm wirkt. Danach wird wie gemäß Figur 5(c) eine polykristalline Siliziumschicht 6 einer

Dicke von ungefähr 1 μια auf den Siliziumoxidfilmen 3 und

26 ausgebildet. Danach wird, wie in Figur 5(d) gezeigt, der polykristalline Siliziumfilm 6 auf der einen Hauptfläche des Emitter- und des Kollektor-Bereichs des im Inselbereich 30 befindlichen Lateraltransistors durch Ätzen selektiv ent fernt und ferner wird mit dem stehengebliebenen polykristalli nen Siliziumfilm 6 als Maske der Siliziumoxidfilm 3 selektiv

030064/0773

durch Ätzen entfernt. Als nächstes wird, wie in Figur 5(e) gezeigt, der polykristalline Siliziumfilm 6 des Inselbereichs 31 zur Ausbildung von Source- und Drain-Bereichen selektiv entfernt und danach der Siliziumoxidfilm 3 mit dem ungeätzt gebliebenen polykristallinen Silizium 25 als Maske selektiv entfernt. Wie in Figur 5(f) gezeigt, werden durch die Abschnitte, wo der Siliziumoxidfilm 3 entfernt worden ist, Bor in die Inselbereiche 30 und 31 eindiffundiert und so ρ -Bereiche

1 R *? 0 T mit einer Fremdstoffdichte von 5 · 10 bis 10 /cm als Emitterbereich 9, Kollektorbereich 10, Source-Bereich 23 und Drain-Bereich 24 miteinander ausgebildet. Dabei werden die polykristallinen Siliziumschichten 6 und 25 mit Bor dotiert, so daß sie beide zu guten Leitern werden. Danach werden die Oberflächen der polykristallinen Siliziumschichten 6 und 25 zu Siliziumoxidfilmen einer Dicke von ungefähr 500 nm oxidiert, so daß folglich die polykristallinen Siliziumschichten 6 und 25 ungefähr 500 nm dick sind. Außerdem wird ein Siliziumoxidfilm einer Dicke von mehreren 100 nm auf den Oberflächen von durch die Diffusion ausgebildetem Emitterbereich 9, Kollektorbereich 10, Source-Bereich 23 und Drain-Bereich 24 ausgebildet. Als nächstes wird, wie in Figur 5(g) gezeigt, der auf einer Basiskontaktzone des Inselbereiches 30 befindliche Siliziumoxidfilm 3 selektiv entfernt und Phosphor durch die Stelle, wo der Siliziumoxidfilm 3 selektiv entfernt worden ist, zur Ausbildung eines η -Basiskon-

19 taktbereiches mit einer Fremdstoffdichte von 5 · 10 bis

21 3
10 /cm in den Inselbereich 30 eindiffundiert. Wie nach Figur 5(h) werden ferner Siliziumoxidfilme auf dem Emitterbereich 9, dem Kollektorbereich 10, dem Basiskontaktbereich, dem Source-Bereich 23 und dem Drain-Bereich 24 durch Ätzen selektiv entfernt, um einen Anschlußpunkt 20 für jeden dieser Bereiche und eine Aluminiumverdrahtung auszujbilden. Dabei wird der Siliziumoxidfilm auf der Oberfläche der polykristallinen Siliziumschicht 6, die den Basisbereich zwischen Emitterbereich 9 und Kollektorbereich 10 abdeckt, zur Ausbildung eines Anschlußpunktes 14 ebenfalls

030064/0773

ORIGINAL INSPECTED

selektiv entfernt. Danach wird, wie in Figur 5(i) gezeigt, ein Phosphoglasfilm 4 einer Dicke von ungefähr 500 nm bis 1 um auf der gesamten Oberfläche des Siliziumoxidfilms 3 ausgebildet und der Phosphoglasfilm auf der Kontaktzone selektiv entfernt. Danach wird, wie in Figur 5(j) gezeigt, Aluminium durch Kathodenzerstäubung (Sputtern) auf der Kontaktzone aufgebracht und eine Anzahl von Aluminiumelektroden durch durch Ätzen erfolgendes selektives Entfernen des durch Kathodenzerstäubung aufgebrachten Aluminiums ausgebildet. 21, 22 bezeichnen einen Source- und einen Drain-Anschluß, 8, 7, 5 einen Emitter-, Kollektor- bzw. Basisanschluß. Der Emitteranschluß 8 ist mit der polykristallinen Siliziumschicht 6 am Anschlußpunkt 14 verbunden. Aus obigem ergibt sich, daß im gleichen Prozeß mehrere Elektroden ausgebildet werden.

Das Herstellungsverfahren gemäß der Erfindung hat folgende Auswirkungen hinsichtlich der Herstellung einer integrierten Halbleiterschaltung mit auf dem gleichen Substrat ausgebildetem Lateraltransistor und MOS-Transistor. Die mit dem in Figur 5(c) angegebenen Verfahrensschritt ausgebildete polykristalline Siliziumschicht ist sowohl als die den Basisbereich des Lateraltransistors abdeckende polykristalline Siliziumschicht G als auch die polykristalline Siliziumschicht 25 der Gate-Einheit des Silizium-Gate-MOS verfügbar, mit anderen- Warten, die polykristalline Siliziumschicht zur Ausbildung des Si-Gate des- Si-Gate-M0S ist auch für den Lateraltransistor voEhanden, weshalb der Lateraltransistor ohne Schwierigkeiten herges-tellt und die polykristalline Siliziuschicht wirksam genutzt werden kann.

Da ferner die Emitter- und Kollektorbereiche des Lateraltransistors mit dieser polykristallinen Siliziumschicht als Maske ausgebildet werden können, können diese Emitter- und Kollektorbereiche durch die polykristalline Siliziumschicht automatisch in Stellung gebracht werden. Es läßt sich also nicht nur der Abstand zwischen Emitter- und Kollektorbereich des Lateraltransistors minimalisieren, sondern auch die polykristalline Siliziumschicht auf dem Basisbereich genau

030064/0773

in Stellung bringen.

Ferner können die Source- und Drain-Bereiche des Si-Gate-MOS gleichzeitig mit den Emitter- und Kollektorbereichen des Lateraltransistors ausgebildet werden, was die Herstel- lung der integrierten Halbleiterschaltung mit auf dem gleichen Substrat ausgebildetem Lateraltransistor und MOS-Transistor vereinfacht.

Da, wie beschrieben, für die Herstellung des Lateraltransistors gemäß der Erfindung kein spezielles Verfahren erforderlich ist, läßt sich eine integrierte Halbleiter schaltung, bei welcher mehrere Elemente auf dem gleichen Substrat ausgebildet sind, bzw. insbesondere eine integrierte Schaltung, bei welcher bipolare Elemente und MOS-Elemente integriert sind, ohne Schwierigkeiten herstellen, weshalb das Verfahren für die Herstellung sehr vorteilhaft ist.

Ein Herstellungsverfahren zur Ausbildung eines Lateraltransistors, eines Vertikaltransistors und eines komplementären MOS (C-MOS) auf dem gleichen Halbleitersubstrat wird nun unter Bezugnahme auf die Figuren 6(a) bis 6(1) beschrie ben. Zunächst wird, wie in Figur 6(a) gezeigt, eine epitaxiale . n⁺-Schicht 2 auf dem mit begrabenen n⁺-Bereichen 12, 56, 57 versehenen p-Halbleitersubstrat ausgebildet und in der epitaxialen Schicht 2 eine Anzahl von p⁺-Halbleiterbereichen 11, die die epitaxiale Schicht 2 zu einer Anzahl von Insel bereichen 58, 59, 60 separieren, und ein auf der einen Haupt fläche des Inselbereichs 60 liegender p-Trogbereich 49 ausgebildet. Dieser p-Trogbereich 49 kann durch Ionenimplantation und Streckdiffuiion ausgebildet werden, wobei im vorliegenden Fall Bor als Fremdstoff verwendet wird. Der Siliziumoxid film 3 auf dem p-Trogbereich 49 und ebenso auf der vom Trog bereich 49 verschiedenen Oberfläche des Inselbereichs 60 wird selektiv entfernt, wonach Gate-Oxidfilme 40, 41 einer Dicke von ungefähr 50 bis 150 nm durch Reoxidation des Abschnitts, wo entfernt wurde, erzeugt werden. Danach wird, wie in Figur 6(b) gezeigt, eine polykristalline Siliziumschicht 6 einer Dicke von ungefähr 1 ym auf dem

030064/0773

Siliziumoxidfilm 3 und den Gate-Oxidfilmen 40, 41 ausgebildet. Hierauf wird die polykristalline Siliziumschicht 6, wie in Figur 6(c) veranschaulicht, selektiv entfernt. Ferner werden, wie in Figur 6(d) gezeigt, der Siliziumoxidfilm 3 und die Gate-Oxidfilme 40, 41 unter der polykristallinen Siliziumschicht 6 mit dem stehengebliebenen Teil der polykristallinen Siliziumschicht 6 als Maske selektiv entfernt. Die von den polykristallinen SiIiζ!umschichten 44, 42, 43,die auf den Inselbereichen 59 und 60 verbleiben, verschiedene überflüssige polykristalline Siliziumschicht 6 wird, wie in Figur 6(e) gezeigt, durch Ätzen entfernt und ein Siliziumoxidfilm durch chemische Gasphasenabscheidung auf den verbleibenden polykristallinen Siliziumschichten 44, 42, 43 und der Siliziumoxidschicht 3 ausgebildet. Dann wird, wie in Figur 6(f), nur der Siliziumoxidfilm auf dem p-Trogbereich 49 stehen gelassen und der Oxidfilm 45 auf den anderen Teilen selektiv entfernt, ein bestimmter Abschnit der einen Hauptfläche auf den Inselbereichen 58, 59, 60 freigelegt, und der Basisbereich 46 des Vertikaltransistors mit einer Fremdstoff-

dichte von 5 . 10¹⁸ bis 1O²²/cm³, der Emitterbereich 9 und der Kollektorbereich 10 des Lateraltransistors sowie der Source-Bereich 47 und der Drain-Bereich 48 des p-Kanal-MOS gemeinsam in den Inselbereichen 58, 59, 60 ausgebildet. Dabei wird Bor in die polykristallinen Siliziumschichten 44 und 42 eindiffundiert, weshalb diese Siliziumschichten 44 und 42 gute Leiter werden. Wie beschrieben, werden bei diesem Verfahren Emitter- und Kollektorbereiche des Lateraltransistors, Source- und Drain-Bereiche des p-Kanal-MOS und der Basisbereich des Vertikaltransistors im gleichen Verfahrensschritt hergestellt, was hinsichtlich einer Verkürzung des Herstellungsverfahrens von Vorteil ist, wenn auch unter Umständen gewisse Schwierigkeiten hinsichtlich einer Verbesserung der Eigenschaften der einzelnen Elemente nicht zu vermeiden sind, weil alle diese Bereiche nahezu gleichförmig in der Dichte werden. Falls dies so ist und zur weiteren Verbesserung beispielsweise von h_fe des Vertiakltransistors wird bevorzugt,

030064/0773

die Dichte des Basisbereichs niedriger als die genannte Dichte zu halten. In diesem Fall muß die Dichte auf nur

17 19 1
5-10 bis 10 /cm gewählt werden, indem beispielsv/eise die Ausbildung des Basisbereichs 46 von derjenigen anderer Bereiche getrennt wird. Als nächstes wird, wie in Figur 6(g) gezeigt, ein Siliziumoxidfilm 50 einer Dicke von ungefähr 150 bis 500 nm durch chemische Gasphasenabscheidung (CVD) auf den Inselbereichen 58, 59, 60, für welche die Emitter-, Kollektor-, Source- und Drain-Bereiche ausgebildet werden, ausgebildet, wobei der Oxidfilm 4 5 auf dem p-Trogbereich noch vorhanden ist, sowie auch auf dem ρ -Bereich 11. Ferner werden, wie in Figur 6(h) gezeigt, der Siliziumoxidfilm 50 und der Siliziumoxidfilm 45 auf dem p-Basisbereich 46, dem vom Basisbereich verschiedenen Inselbereich 58, dem vom Emitterbereich 9 und Kollektorbereich 10 verschiedenen Inselbereich 59 und dem p-Trogbereich 49 selektiv entfernt. Die Entfernung geschieht dabei in Photoresist-Technik. Wie in Figur 6(i) gezeigt, werden dann ein η -Kollektorausleitbereich des Vertikaittransistors, ein η -Basisausleitbereich des Lateraltransistors, der Emitterbereich 53 des Vertikaltransistors, der Saurce-Bereich 51 und Drain-Bereich 52 des n-Kanal-M0S durch Diffusion eines n-Fremdstoffes, beispielsweise von Phosphor, in die Teile, wo der Siliziumoxidfilta selektiv entfernt worden ist, ausgebildet. Dabei wird Phosphor auch in die polykristalline Siliziumschicht 43 auf dem p-Trogbereich eindiffundiert, die infolgedessen ein Leiter wird. Als nächstes wird, wie in Figur 6(j) gezeigt, ein Phosphoglasfilm 54 einer Dicke von ungefähr 3O0 bis 1000 nm auf den Inselbereichen ausgebildet. Danach werden, wie in Figur 6(k) gezeigt, die Siliziumoxidfilme 50 und 54 auf Emitterbereich 53, Basisbereich 46 und Kollektorausleitbereich des Vertikaltransistors, Basisausleitbereich, Emitterbereich 9 und Kollektorbereich -10 des Lateraltransistors, Source-Bereich 47 und-Drain-Bereich 48 des p-Kanal-MOS, und Source-Bereich 51 und Drain-Bereich 52 des n-Kanal-M0S selektiv entfernt und

Q30064/Ü773

302361a

Fenster zum Herausführen der Kontakte von den Bereichen ausgebildet. Dabei werden die Oxidschichten 50 und 54 auf der polykristallinenen Siliziumschicht 44, die auf dem Basisbereich des Lateraltransistors im Inselbereich 59 vorhanden ist, ebenfalls selektiv entfernt. Danach wird, wie in Figur 6(1) gezeigt, eine Aluminiumschicht durch Aufdampfen im Vakuum auf den Bereichen, für die die Kontaktfenster geöffnet wurden, ausgebildet und dann zur Ausbildung einer mit der polykristallinen Siliziumschicht 44 verbundenen auf den Bereichen des Vertikaltransistors, Lateraltransistors und C-MOS und auch auf dem Basisbereich des Lateraltransistors selektiv entfernt. Ein

Teil der mit dem Emitterbereich 9 des Lateraltransistors verbundenen Aluminiumelektrode ist mit der polykristallinen Siliziumschicht 44 auf dem Basisbereich dieses Lateraltransistors verbunden.

Der Vertikaltransistor, Lateraltransistor und C-MOS können nach dem oben beschriebenen Verfahren auf dem gleichen Halbleitersubstrat ausgebildet werden.

Die Erfindung wird nun anhand einer Ausführungsform mit einem Vertikaltransistor und einem Lateraltransistor untar Bezugnahme auf die Figuren 7 und 8 beschrieben. Figur 7 ist eine Draufsicht, die sowohl einen Vertikal- als auch einen Lateraltransistor zeigt, die beide auf dem gleichen Substrat ausgebildet sind. In der Figur bezeichnen gestrichelte Linien einen Halbleiterbereich zur Bildung des Vertikal- und des Lateraltransistors darin,während durchgehende Linien eine mit dem Halbleiterbereich verbundene Metallelektrode bezeichnen. Ein Isolationsfilm und ein Leiterfilm, die zwischen Halbleiterbereich und Metallelektrode vorhanden sind, sind weggelassen. In der Figur bezeichnet 76 einen Emitterbereich des Vertikaltransistors, 73 einen Basisbereich und 74 einen Kollektoranschlußausleitbereich. 80, 81, 82 bezeichnen einen Emitteranschluß, einen Basisanschluß und einen Kollektoranschluß, die mit dem entsprechenden Bereich verbunden sind. 11 bezeichnen einen den Vertikaltransistor

030084/0773

umgebenden Isolationsbereich, 9 einen Emitterbereich des Lateraltransistors, 10 einen Kollektorbereich und 75 einen Basisanschlußausleitbereich. 83, 84, 85 bezeichnen einen Emitteranschluß, einen Kollektoranschluß und einen Basisanschluß, die mit den entsprechenden Bereichen verbunden sind. Figur 8 ist eine Schnittansicht längs Linie X-X¹ der Figur 7. In Figur 8 bezeichnet 1 ein p-Substrat, 2 eine auf dem Substrat 1 ausgebildete epitaxiale η -Schicht, 11 einen Isolationsbereich, der die epitaxiale Schicht in Inselbereiche 70, 71 separiert, 93 einen zwischen dem Inselbereich 70 und dem p-Substrat 1 liegenden begrabenen Bereich und 91 einen zwischen dem Inselbereich 71 und dem p-Substrat liegenden begrabenen Bereich. Ein p-Basisbereich 73 wird auf der einen Hauptfläche des Inselbereichs 70, ein η Emitterbereich auf der Oberfläche des Basisbereichs 73. ausgebildet. Abgesehen vom Basisbereich 73 wird ein η -Kollektoranschlußausleitbereich 74 ausgebildet. Ferner werden auf der einen Hauptfläche des Inselbereichs 72 ein p-Emitterbereich 9 und ein Kollektorbereich 10, der den Emitterbereich daran angrenzend umgibt, ausgebildet. Abgesehen vom Kollektorbereich 10 wird ein Basisanschlußausleitbereich 75 ausgebildet. 3 bezeichnet einen Isolationsfilm, der die eine Hauptfläche der Inselbereiche 70 und 71 abdeckt. Ein fremdstoffdotierter polykristalliner Siliziumfilm 78, der den im Insebereich 70 ausgebildeten Basisbereich 73 abdeckt, wird auf dem Isolationsfilm 3 ausgebildet. Ferner wird ein fremdstoffdotierter polykristalliner Siliziumfilm,der die epitaxiale n~-Schicht 2 (Basisbereich) zwischen dem Emitterbereich 9 und dem Kollektorbereich 10, die in dem Inselbereich 71 ausgebildet sind, abdeckt auf dem Isolationsfilm 3 ausgebildet. Auf den polykristallinen Siliziumfilmen 78, 77 und dem Isolationsfilm 3 wird ein Phosphoglasfilm 72 ausgebildet. Im Phosphoglasfilm 72 werden auf dem Inselbereich 70 zur Freilegung des Emitterbereichs 76, des Basisbereichs 73 und des Kollektoranschlußausleitbereichs 74 Kontaktfenser ausgebildet. Durch diese Kontaktfenser hindurchgehend werden

030064/0773

ein Emitteranschluß 80, ein Basisanschluß 81 und ein Kollektoranschluß 82 ausgebildet. Der Emiteranschluß 70 ist an einem Teil des polykristallinen Siliziumfilm 78 elektrisch mit diesem verbunden. Kontaktfenster werden außerdem im phosphoglasfilm auf dem Inselbereich 71 ausgebildet, um durch diese den Emitterbereich 9 und den Kollektorbereich 10 freizulegen. Durch diese Kontaktfenster hindurchgehend werden dann ein Emitteranschluß 83, ein Kollektoranschluß 84 und ein Basisanschluß 85 ausgebildet. Der Emitteranschluß 83 ist elektrisch mit dem polykristallinen Siliziumfilm verbunden.

Bei der Halbleitervorrichtung mit auf dem gleichen Substrat ausgebildetem Lateraltransistor und Vertikaltransistor lassen sich zusätzlich zu den aus dem Lateraltransistor der Figuren 1 und 2 ergebenden, bereits beschriebenen Vorteilen die folgenden Vorteile erzielen. Bei dem im Inselbereich 70 ausgebildeten Vertikaltransistor sind Rauschcharakteristik und h_f verbessert. Dies ergibt sich daraus, daß eine im Isolationsfilm auf dem Basisbereich vorhandene sich bewegende Ladung durch den polykristallinen Siliziumfilm 78 auf dem Basisbereich 73 fixiert wird. Anstelle des polykristallinen Siliziumfilms 77, 78 kann eine Metallschicht aus Molybdän oder Wolfram verwendet werden.

Die erfindungsgemäße Vorrichtung kann auch in anderer Weise als vorstehend beschrieben und dargestellt verwirklicht sein. So ist es bei dem in den Figuren 1 und 2 gezeigten Aufbau nicht notwendig, daß der Emitterbereich vom Kollektorbereich umgeben ist, beide Bereiche können auch parallel zueinander nebeneinander angeordnet sein. Dann kann, wie in Figur 9 gezeigt, der Anschlußpunkt 14, an dem die polykristalline Siliziumschicht 6 und der Emitteranschluß 8 miteinander verbunden sind, an der Seite der polykristallinen Siliziumschicht 6 vorgesehen sein. Ferner kann anstelle des Emitteranschlusses 8 der Kollektoranschluß 7 mit der polykristallinen Siliziumschicht 6 verbunden sein. Natürlich müssen in diesem Fall dann der Emitteranschluß 8 ^und die polykristalline Siliziumschicht 6 mittels einer Isolationsschicht

030064/0773

3023619

oder dgl. gegeneinander isoliert sein. Ferner kann anstelle mit dem Emitteranschluß oder dem Kollektoranschluß die polykristalline Siliziumschicht 6 durch eine Metallverdrahtung (Aluminiumverdrahtung) auch mit einem anderen konstanten Potential verbunden sein. Ein isolatorartiger Saphir kann für das p-Substrat 1 verwendet werden. Ein Siliziumoxidfilm kann anstelle des Phosphoglasfilrns 4 verwendet werden. Die begrabene η -Schicht 12 ist nicht stets unverzichtbar, ihr Vorhandensein wird jedoch zur Eigenschaftsverbesserung bevorzugt. Der Leitungstyp der einzelnen Bereiche kann auch der entgegengesetzte sein. Die Dicke des Siliziumoxidfilms 3 kann frei im Bereich zwischen 500 nm und 1,5 \im eingestellt werden. Bei der in den Figuren 3 und 4 gezeigten integrierten Halbleiterschaltung kann der Si-Gate-MOS ein n-Kanal-MOS sein. In diesem Fall sind jedoch ein p-Trogbereich in der epitaxialen η -Schicht und ein n-Source- und ein n-Drain-Bereich in dem p-Trogbereich ausgebildet. Dabei ist eine begrabene η -Schicht zwischen dem p-Trogbereich und dem p-Substrat ausgebildet, um einen Durchgriff zwischen dem p-Trogbereich und dem Substrat zu verhindern, was zu einer Verbesserung der Durchbruchspannung des p-Trogs, in dem der Si-Gate-MOS ausgebildet ist, führt. Ferner kann bei dem in den Figuren 5(a) bis 5{j) wiedergegebenen Herstellungsverfahren der Phosphoglasfilm 4 auf dem Siliziumoxidfilm 3 nach Fig. 5(g) und vor Ausbildung der Kontakteinheit 20 ausgebildet werden. In diesem Fall kann dann die Kontakteinheit zu einer Zeit ausgebildet werden, was das Herstellungsverfahren verkürzt.

Ferner ist die polykristalline Siliziumschicht, die auf dem Basisbereich zwischen Emitter-und Kollektorbereich des Lateraltransistors vorhanden ist, eine mit Fremdstoffen versehene hochschmelzende metallische Siliziumschicht, an ihrer Stelle kann aber auch eine metallische Schicht aus Molybdän, Wolfram usw. verwendet werden. Wie im Falle der

³S polykristallinen Siliziumschicht wirken das Molybdän und

030064/0773

Wolfram als Maske bei der Ausbildung des Emitter- und Kollektorbereichs des Lateraltransistors und sind in der Lage, diesen Emitter- und Kollektorbereich automatisch in die richtige Stellung zu bringen. Beide können als Gate-Elektrode des MOS-Transistors und dabei auch als Maske bei der Ausbildung von Source- und Drain-Bereichen verwendet werden. Sowohl n- als auch p-Fremdstoffe können als Zusatz für die polykristalline Siliziumschicht verwendet werden.

Anstelle des Phosphoglasfilms kann auch ein SiO„-Film, dem keine Fremdstoffe zugesetzt sind, ausgebildet werden. Der SiO„-Film kann dabei ein durch chemische Gasphasenabscheidung (CVD) ausgebildeter SiO₃-FiIm sein.

Ki/Ug

030064/0773

ι - ^3S'- ♦ Leerseite

Claims

PATENTANSPRÜCHE

1. / Halbleitervorrichtung, gekennzeichnet durch einen Halbleiterbereich mit einer Hauptfläche, einen Emitterbereich (9) und einen Kollektorbereich (10), die an ausgewählten Stellen und getrennt voneinander auf der Hauptfläche.des Halbleiterbereichs ausgebildet sind, einen auf der Hauptfläche zwischen dem Emitterbereich und dem Kollektorbereich ausgebildeten Basisbereich (2),,einen auf dem Basisbereich ausgebildeten Isolationsfilm (3¹) und einen auf dem Isolationsfilm den Basisbereich abdeckend ausgebildeten hochschmelzenden metallischen Film (6).

2. Halbleitervorrichtung, gekennzeichnet durch einen Halbleiterbereich mit einer Hauptfläche, einen im Halbleiterbereich angeordneten und sich zu der Hauptfläche erstreckenden Emitterbereich (9), einen im Halbleiterbereich

030064/0773

ORIftlNAI INSPECTED

302361a

angeordneten und sich zu der Hauptfläche angrenzend an den Emitterbereich erstreckenden Kollektorbereich (1O), einen auf der Hauptfläche des Halbleiterbereichs zwischen dem Emitterbereich und dem Kollektorbereich angeordneten ersten Isolationsfilm (3¹), einen auf der Hauptfläche des HaIbleiterbereichs an einer anderen Stelle als zwischen Emitter- und Kollektorbereich angeordneten zweiten Isolationsfilm (3"), und einen auf dem ersten Isolationsfilm den Halbleiterbereich zwischen Emitter- und Kollektorbereich abdeckend angeordneten hochschmelzenden metallischen Film (6).

3. Halbleitervorrichtung nach Anspruch 2, dadurch gekennzeichnet r daß der erste Isolatior^sfilm (3¹) und der zweite Isolationsfilm (3") etwa die gleiche Dicke haben.

4. Halbleitervorrichtung, gekennzeichnet durch einen Halbleiterbereich mit einer Hauptfläche, einen auf der Hauptfläche des Halbleiterbereichs ausgebildeten ^x Emitterbere4-ch (9) , einen auf der Hauptfläche des Halbleiterbereichs angrenzend an den Emitterbereich ausgebildeten Kollektorbereich (10), einen auf dem Halbleiterbereich zwischen dem Emitterbereich und dem Kollektorbereich angeordneten ersten Isolationsfilm (3¹), einen auf der Hauptfläche des Halbleiterbereichs an einer anderen Stelle als zwischen Emitter- und Kollektorbereich angeordneten zweiten Isolationsfilm (3"), einen auf dem ersten Isolationsfilm den Halblei-

030064/0773

302361S

terbereich zwischen Emitter- und Kollektorbereich abdeckend angeordneten hochschmelzenden metallischen Film (6), eine mit dem Emitterbereich verbundene erste Leiterschicht (8), eine mit dem Kollektorbereich verbundene zweite Leiterschicht (7), einen zwischen der ersten Leiterschicht oder der zweiten Leiterschicht und dem hochschmelzenden metallischen Film angeordneten dritten Isolationsfilm (4), und einen Anschlußpunkt (14), an dem die erste Leiterschicht oder die zweite Leiterschicht und der hochschmelzende metallische Film miteinander verbunden sind.

5. Halbleitervorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß der erste Isolationsfilm (3¹) und der zweite Isolationsfilm (3") im wesentlichen die gleiche Dicke haben.

6. Halbleitervorrichtung, gekennzeichnet durch einen Halbleiterbereich mit einer Hauptfläche, einen Emitterbereich (9) und einen Kollektorbereich (10), die angrenzend aneinander auf der Hauptfläche des Halbleiterbereichs ausgebildet sind, einen Source-Bereich (23) und einen Drain-Bereich (26) die im Abstand von Emitter- und Kollektorbereich angrenzend aneinander auf der Hauptfläche ausgebildet sind, einen auf der Hauptfläche des Halbleiterbereichs zwischen Emitter- und Kollektorbereich ausgebildeten ersten Isolationsfilm (3')r einen auf der Hauptfläche des Halbleiterbereichs zwischen Source- und Drain-Bereich aus-

030064/0773

-A-

gebildeten zweiten Isolationsfilm (26) , einen auf dem ersten Isolationsfilm den Halbleiterbereich zwischen Emitter- und Kollektorbereich abdeckend angeordneten ersten hochschmelzenden metallischen Film (6)»und einen auf dem zweiten Isolationsfilm den Halbleiterbereich zwischen Source- und Drain-Bereich abdeckend angeordneten zweiten hochschmelzenden metallischen Film (25) , wobei der erste Isolationsfilm dicker als der zweite Isolationsfilm ist.

7. Halbleitervorrichtung, gekennzeichnet durch einen Halbleiterbereich eines ersten Leitungstyps mit einer Hauptflache, einen auf der Hauptfläche des Halbleiterbereichs ausgebildeten Basisbereich (2) mit zum ersten Leitungstyp entgegengesetztem Leitungstyp, einen auf der Oberfläche des Basisbereichs ausgebildeten Emitterbereich (9) des ersten Leitungstyps, einen den Basisbereich abdeckenden ersten Isolationsfxlm (3¹)/ einen auf dem ersten Isolationsfilm den Basisbereich abdeckend ausgebildeten hochschmelzenden metallischen Film (6) und einen den hochschmelzenden metallischen Film abdeckenden zweiten Isolationsfilm (4).

8. Verfahren zur Herstellung einer Halbleitervorrichtung, gekennzeichnet durch das Schaffen eines Halbleiterbereichs mit einer Hauptfläche, das Ausbilden eines ersten Isolationsfilms auf der Hauptfläche des Halbleiterbereichs, das Ausbilden eines polykristallinen Siliziumfilms auf dem ersten Isolationsfilm, das selektive Entfernen des polykristallinen Siliziumfilms derart, daß er an bestimmten

030064/0773

ORIGINAL INSPECTED

Abschnitten des ersten Isolationsfilms stehen bleibt, das selektive Entfernen des ersten Isolationsfilms mit dem stehengebliebenen polykristallinenen Siliziumfilm als Maske, das Ausbilden von Emitter- und Kollektorbereichen auf einer Hauptfläche des Halbleiterbereichs durch Einführen von Fremdstoffen über Abschnitte, wo der erste Isolationsfilm entfernt worden ist, das Ausbilden eines zweiten Isolationsfilms wenigstens auf dem stehengebliebenen polykristallinen Siliziumfilm, das selektive Entfernen des zweiten Isolationsfilms derart, daß wenigstens ein Teil des stehengebliebenen polykristallinen Siliziumfilms freigelegt wird und das Ausbilden einer ersten Leiterschicht, welche den freigelegten polykristallinen Siliziumfilm und den Emitterbereich bzw. Kollektorbereich miteinander verbindet, und einer mit dem Kollektorbereich bzw. Emitterbereich verbundenen zweiten Leiterschicht, die gegenüber dem polykristallinen Siliziumfilm durch den zweiten Isolationsfilm isoliert ist-

9. Verfahren zur Herstellung einer Halbleitervorrichtung, gekennzeichnet durch das Schaffen eines Halbleiterbereichs, das Ausbilden eines ersten Isolationsfilms auf einer Hauptfläche des Halbleiterbereichs, das selektive Entfernen des ersten Isolationsfilms und das Ausbilden eines neuen zweiten Isolationsfilms, der dünner als der erste Isolationsfilm ist, auf einem Abschnitt, wo der erste Isolationsfilm entfernt worden ist, das Ausbilden eines polykristallinen Siliziumfilms auf dem ersten und dem zweiten Isolationsfilm,

03006A/0773

3023516

das selektive Entfernen des polykristallinen Siliziumfilms derart, daß ein erster polykristalliner Siliziumfilm auf dem ersten Isolationsfilm und ein zweiter polykristalliner Siliziumfilm auf dem zweiten Isolationsfilm stehenbleibt, das Entfernen des ersten und des zweiten Isolationsfilms mit dem ersten und dem zweiten polykristallinene Siliziumfilm als Maske, das Ausbilden von Emitter- und Kollektorbereichen im Halb leiterbereich unter einem Abschnitt, wo der erste Isolationsfilm entfernt worden ist,, und von Source- und Drain-Bereichen im Halb leiterbereich unter einem Abschnitt, wo der zweite Isolations film entfernt worden ist, durch Einführen von Fremdstoffen über den Abschnitt, wo der erste und der zweite Isolationsfilm entfernt worden sind, das Ausbilden eines dritten Isolationsfilms auf dem ersten und dem zweiten polykristallinen Siliziumfilm, das selektive Entfernen des dritten Isolationsfilms auf dem ersten polykristallinen Siliziumfilm derart, daB wenigstens ein Teil des ersten polykristallinen Siliziumfiims'freigelegt wird, und das Ausbilden einer Leiterschicht, die einen Abschnitt, wo der dritte Isolationsfilm entfernt worden ist, mit dem Emitterbereich oder dem Kollektorbereich verbindet-

030064/0773