DE3423776A1 - Verfahren zur herstellung einer halbleiteranordnung und nach diesem verfahren hergestellte halbleiteranordnung - Google Patents

Verfahren zur herstellung einer halbleiteranordnung und nach diesem verfahren hergestellte halbleiteranordnung

Info

Publication number
DE3423776A1
DE3423776A1 DE19843423776 DE3423776A DE3423776A1 DE 3423776 A1 DE3423776 A1 DE 3423776A1 DE 19843423776 DE19843423776 DE 19843423776 DE 3423776 A DE3423776 A DE 3423776A DE 3423776 A1 DE3423776 A1 DE 3423776A1
Authority
DE
Germany
Prior art keywords
layer
buried
buried layer
implantation
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19843423776
Other languages
English (en)
Other versions
DE3423776C2 (de
Inventor
Pieter Johannes Wilhelmus Heeze Jochems
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE3423776A1 publication Critical patent/DE3423776A1/de
Application granted granted Critical
Publication of DE3423776C2 publication Critical patent/DE3423776C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/2205—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities from the substrate during epitaxy, e.g. autodoping; Preventing or using autodoping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Description

PHN 10 722 * 1 1.5.1
Verfahren zur Herstellung einer Halbleiteranordnung und nach diesem Verfahren hergestellte Halbleiteranordnung
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleiteranordnung, wobei in einen Oberflächenteil eines halbleitenden Substratgebietes ein Dotierungsstoff eingeführt wird zur Bildung mindestens einer ersten vergrabenen Schicht eines ersten Leitfähig— keitstyps, wonach auf dem Substratgebiet eine Epitaxialschicht mit einer niedrigeren Gesamtdotierungskonzentration in Atomen pro cm2 als die vergrabene Schicht angewachsen wird und durch Diffusion aus der vergrabenen Schicht in dem darüberliegenden Teil der Epitaxialschicht ein Gebiet vom ersten Leitfähigkeitstyp gebildet wird, in welchem Gebiet an die Oberfläche grenzende Halbleiterzonen eines Halbleiterschaltungselementes erzeugt werden.
Die Erfindung bezieht sich ebenfalls auf eine Halbleiteranordnung, die nach dem obengenannten Verfahren hergestellt worden ist.
Ein Verfahren der beschriebenen Art ist aus der DE-OS 31 16 268 der Anmelderin bekannt.
Bei der Herstellung einer integrierten Halbleiteranordnung, bei der Halbleiterschaltungselemente in einem durch Diffusion aus einer vergrabenen Schicht erhaltenen Gebiet vorgesehen werden, wie obenstehend beschrieben, entstehen oft Probleme in bezug auf die Reproduzierbarkeit der elektrischen Charakteristiken. Diese sind nämlich in vielen Fällen mehr oder weniger stark abhängig von der Dotierungskonzentration an der Oberfläche des aus der vergrabenen Schicht diffundierten Gebietes. So ist beispielsweise die Schwellenspannung eines in diesem Gebiet vorgesehenen Feldeffekttransistors mit isolierter Steuerelektrode weitgehend von der Dotierung an der Oberfläche abhängig. Die Faktoren, die bei dem beschriebenen Verfahren die Dotierungskonzentration an der Oberfläche beeinflussen, sind hauptsächlich die Dotierung und die Dicke der Epitaxial-
PHN 10 722 * T 12.5.1984
schicht und die Dotierungskonzentration der vergrabenen Schicht, wenn wenigstens die Dotierung des ausdiffundierten Gebietes völlig oder nahezu völlig durch Diffusion aus der vergrabenen Schicht bis an die Oberfläche bestimmt wird. Die Dotierungskonzentration an der Oberfläche kann durch geringfügige Abweichungen in der Dicke der Epitaxialschicht und/oder in den Implantationsparametern der vergrabenen Schicht relativ stark variieren.
Insbesondere dann, wenn die Epitaxialschicht und die vergrabene Schicht entgegengesetzten Leitfähigkeitstyps sind, können dadurch relativ äusserst wichtige Abweichungen in der Oberflächendotierung auftreten. Wenn, durch eine zufällige Verdickung der Epitaxialschicht oder durch eine zufällige Verringerung der Dotierungskonzentration der vergrabenen Schicht der Punkt, wo die aus der vergrabenen Schicht diffundierte Dotierungskonzentration die Hintergrunddotierungskonzentration der Epitaxialschicht gerade ausgleicht, unterhalb der Oberfläche liegt, entsteht an der Oberfläche sogar eine Inversionsschicht.
Diese Erscheinungen spielen insbesondere dann eine wichtige Rolle, wenn in dem ausdiffundierten Gebiet ein Feldeffekttransistor mit isolierter Gate-Elektrode gebildet wird. Die Schwellenspannung derselben kann unter dem Einfluss der obengenannten Faktoren eine relativ grosse Streuung zwischen den jeweiligen gleichzeitig bearbeiteten Halbleiterscheiben aufweisen.
Die Erfindung hat nun u.a. zur Aufgabe, ein verbessertes Verfahren zu schaffen, bei dem unabhängig von zufälligen Schwankungen in der Dicke der Epitaxialschicht und in der Dotierung der vergrabenen Schicht gut definierte und reproduzierbare Charakteristiken erhalten werden können.
Nach der Erfindung ist ein Verfahren der eingangs erwähnten Art dadurch gekennzeichnet, dass die genannte Diffusion derart durchgeführt wird, dass über der vergrabenen Schicht eine Oberflächenschicht mit nahezu derselben Dotierungskonzentration wie die ursprüngliche Epitaxialschicht zurückbleibt, wonach mindestens ein
PHN 10 722 « ^ 12.5.1984
Feldeffekttransistor mit isolierter Gate-Elektrode in der genannten Oberflächenschicht über der vergrabenen Schicht angeordnet wird.
Nach der Erfindung wird die Diffusion aus der vergrabenen Schicht absichtlich derart durchgeführt, dass an der Oberfläche eine konstante Bezugsdotierung vorhanden ist, die als Basisdotierung für die anzubringenden 14 FETS dient, wodurch zufällige Schwankungen, wie diese obenstehend beschrieben sind, in der Dicke der Epitaxialschicht und/oder in der Dotierung der vergrabenen Schicht, keine Rolle mehr spielen.
Mit Vorteil wird in dem Kanalgebiet in der genannten Oberflächenschicht eine Implantation mit die Schwellenspannung bestimmenden Ionen durchgeführt. Dies ist insbesondere von Bedeutung, wenn die vergrabene Schicht und die Epitaxialschicht entgegengesetzten Leitfähigskeitstyps sind. Durch die Implantation wird dann die Oberflächenschicht in den Leitf ählgke its typ der vergrabenen Schicht umgewandelt und zugleich die Schwellenspannung reproduzierbar bestimmt.
Diese Implantation kann unter Umständen ohne zusätzliche Implantationsmaske erfolgen, wie untenstehend noch beschrieben wird.
Von besonderer Bedeutung ist die Erfindung bei einem verfahren, bei dem ausser der ersten vergrabenen Schicht des ersten Leitfähigkeitstyps eine zweite vergrabene Schicht des zweiten entgegengesetzten Leitfähigkeitstyps vorgesehen wird mit einem Dotierungsstoff, der bei derselben Temperatur nahezu gleich schnell in die EpitaxzLalschicht diffundiert wie die der ersten vergrabenen Schicht und wobei in dem über der zweiten vergrabenen Schicht liegenden Teil der Epitaxialschicht ein zweiter Feldeffekttransistor mit isolierter Gate-Elektrode von zu dem ersten Feldeffekttransistor komplementärer Struktur gebildet wird. Ausser etwaigen späteren Schwellenverschie-
PHN 10 722 < W 11.5. "
bungsimplantationen kann die Schwellenspannung des einen Transistors dann durch die Hintergrunddotierung der Epitaxialschicht und die Schwellenspannung des anderen Transistors durch eine einzelne Ionenimplantation bestimmt werden, wie untenstehend noch näher erläutert wird. Bei Verwendung von Silizium als Halbleitermaterial können als Dotierungsstoff für die beiden genannten vergrabenen Schichten Bor bzw. Phosphor verwendet werden.
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher beschrieben .
Die Figuren sind nicht massgerecht, während deutlichkeitshalber insbesondere die Abmessungen in der Dickenrichtung relativ stark übertrieben sind. Halbleitergebiete desselben Leitfähigkeitstyps sind im Querschnitt in derselben Richtung schraffiert. Einander entsprechende Teile haben in der Zeichnung im allgemeinen dieselben Bezugszeichen.
Die Fig. 1 bis 8 zeigen auf schematische Weise im Querschnitt aufeinanderfolgende Stufen der Herstellung einer Halbleiteranordnung, in diesem Beispiel eine integrierte Schaltungsanordnung mit zwei komplementären MOS-Transistoren und mit einem bipolaren Transistor durch Anwendung des erfindungsgemässen Verfahrens.
Ausgegangen wird (siehe Fig. 1) von einem halbleitenden Substratgebiet 1, in diesem Beispiel von einer p-leitenden Siliziumplatte mit einem spezifischen Widerstand von beispielsweise 10 Ohm.cm und vorzugsweise mit einer Oberfläche mit einer <. 100*> -Orientierung. Auf dieser Oberfläche wird durch thermische Oxydation eine dünne Oxydschicht 2 gebildet mit einer Dicke von beispielsweise 50 nm. Auf dieser Oxydschicht 2 wird daraufhin durch Anwendung bekannter Techniken eine beispielsweise 150 nm dicke Schicht 3 aus Siliziumnitrid niedergeschlagen.
Danach werden unter Anwendung üblicher photolithographischer Techniken in den Schichten 2 und 3 nebeneinander Offnungen k und 5 geätzt. Durch Implantation von Phosphorionen (Dosis beispielsweise 2x10 Ionen/cm2, Energie 170 keV),
PHN 10 722 Jg Γ 11.5.1984
v/erden in diesen Offnungen η-leitende Schichten 6 und 7 gebildet, wobei die Schichten 2 und 3 als Implantationsmaske wirksam sind.
Durch thermische Oxydation, wobei die Schichten und 3 als Anti-Oxydationsmaske wirksam sind, werden auf den Schichten 6 und 7 Oxydschichten 8 und 9 gebildet, (siehe Fig. 2), wonach die Schichten 2 und 3 durch Atzen entfernt werden und durch Implantation von Borionen p-leitende Schichten 10, 11 und 12 gebildet werden. Die Dosis
14 /2 ^0 beträgt in diesem Beispiel auch hier 2x10 Ionen/cm , die Energie kO keV; die Oxydschichten 8 und 9 dienen bei dieser Implantation als Implantationsmaske.
Nach Entfernung der Oxydschichten 8 und 9 durch Atzen wird nun auf der Oberfläche eine η-leitende Siliziumschicht 13 epitaxial angewachsen, siehe Fig. 3· Die Schichten 6, 71 10, 11 und 12 sind in Fig. 3 und in den folgenden Figuren einfachheitshalber auf gleichem Pegel und gleich dick dargestellt. Sie bilden vergrabene Schichten, wobei die Schichten 10, 11 und 12 vom ersten, in diesem Beispiel als p-Leitungstyp, und die Schichten 6, 7 sowie die Epitaxieschicht 13 vom zweiten, n-Leitungstyp sind.
Die genannten vergrabenen Schichten können statt auf die obenstehend beschriebene Art und Weise auch entsprechend anderen Techniken angebracht werden. So kann beispielsweise zunächst eine Schicht vom einen Leitungstyp über die ganze Oberfläche angebracht werden, wonach diese Schicht an bestimmten Stellen weggeätzt wird und an diesen Stellen unter Verwendung der Atzmaske als Dotierungsmaske die vergrabenen Schichten vom anderen Leitungstyp gebildet werden, wie dies beispielsweise in der bereits genannten DE-OS 31 16 268 (Fig. 1 bis 5) beschrieben ist.
Die Epitaxialschicht 13 hat in dem obenstehend
beschriebenen Beispiel eine Dicke von 7>5/um und eine
14 ' ι
Dotierungskonzentration von 8x10 Phosphoratomen/cm bzw. eine Gesamtdotierung von 7»5x10 x8x10 = 6x10 Atomen/cm2, also eine geringere Gesanitdotierung als die vergrabenen Schichten 6, 7, 10, 11 und 12.
Daraufhin wird während 5 Stunden eine Erhitzung
PHN 10 722 A! 11.5.1984
bei 12000C durchgeführt, während welcher Erhitzung durch Diffusion aus jeder vergrabenen Schicht in dem darüberliegenden Teil der Epitaxialschicht ein Gebiet des Leitungstyps der vergrabenen Schicht gebildet wird. Auf diese Weise entstehen (siehe Fig. h) über den vergrabenen Schichten 10, 11 und 12 p-leitende Gebiete 1OA, 11A und 12A, während über den vergrabenen Schichten 6 und 7 η-leitende Gebiete 6a und 7A gebildet werden. Die vergrabenen Schichten diffundieren auch in dem Substratgebiet 1; die Lage der ursprüngliehen Grenzfläche zwischen den Epitaxialschicht 13 und dem Substratgebiet 1 ist durch eine strichpunktierte Liniei4 bezeichnet. Die pn-Ubergänge zwischen den p-leitenden Gebieten 10A, 11A und 12A einerseits und den n-leitenden Gebieten 6A und 7A andererseits stehen nahezu senkrecht auf der Oberfläche, weil Bor und Phosphor nahezu gleich schnell diffundieren, wie dies bereits in der genannten DE-OS 31 10 268 eingehend beschrieben wird, so dass die lateralen Diffusionen von Bor und Phosphor einander nahezu au s gl e i chen.
Nach der Erfindung wird nun die genannte Diffusion derart durchgeführt, d.h. werden die Zeit und die Temperatur der Diffusion derart gewählt, dass über der vergrabenen Schicht, in diesem Beispiel über jeder vergrabenen Schicht, an der Oberfläche eine dünne Schicht 13A der η-leitenden Epitaxialschicht 13 mit nahezu der ursprünglichen Dotierung übrig bleibt, wie dies in Fig. k dargestellt ist. Diese dünne η-leitende Oberflächenschicht 13A bildet mit den p-leitenden Gebieten 10A, 11A und 12A pn-Ubergänge. Beim Anbringen der Halbleiterschaltungselemente in den Gebieten 6A, 7A, 10A, 11A und 12A ist diese Oberflächenschicht 13A als Bezugsdotierung verfügbar, die von zufälligen Schwankungen der Dotierung der vergrabenen Schichten und der Dicke der Epitaxialschicht 13 unabhängig is t.
In Fig. kA ist auf schematische Weise das Diffusionsprofil (Ng) der Boratome in den Gebieten 1OA, 11A und 12A senkrecht auf und von der Oberfläche angegeben. In Fig.4B ist das gleiche für die Phosphoratome (N p) in den Gebieten
PHN 10 722 <T 11.5.1984
6A und 7 A gemacht. In beiden Fällen ist auch die n-leitende Hintergrunddotierung (N„) der Epitaxialschicht 13 angegeben. Der Absolutwert der gesamten resultierenden Netto-n-Dotierung N-N. in der Nähe der Oberfläche ist gestrichelt angegeben.
In dem Fall der Fig. kA befindet sich dann, wie obenstehend bereits beschrieben, an der Oberfläche eine n-leitende Schicht (13A), die auf einer Tiefe Xj von etwa 0,6 /Um mit dem darunterliegenden Gebiet (1OA, 11A oder 12A) einen pn-Ubergang bildet.
In den Gebieten 6A, 7A und 1 1A werden daraufhin Halbleiterzonen, die zu den jeweiligen Halbleiterschaltungselementen gehören, angebracht, was in diesem Beispiel wie folgt stattfindet.
Zunächst wird auf der Oberfläche eine Anti-Oxydationsmaske angebracht. Dazu wird eine dünne thermische Oxydschicht 15 und darauf eine Siliziumnitridschicht \6 angebracht, wonach diese Schichten durch übliche photolithographische Atztechniken in das gewünschte Muster gebracht werden, wobei die auf diese Weise erhaltene Anti-Oxydationsmaske in jedem der über den vergrabenen Schichten liegenden Gebiete 6A, 7A und 11A Randteile dieser Gebiete freilässt, siehe Fig. 5·
Danach werden durch Implanation von Phosphorionen bei einer Energie von beispielsweise 70 keV und einer Dosis von 10 Ionen/cm2 n-leitende kanalunterbrechende Zonen 17 gebildet, siehe Fig. 5· Die Anti-Oxydationsmaske (15> 16) ist dabei als Implantationsmaske wirksam.
Daraufhin wird ausserhalb des Gebietes 11A eine Imp2arjfcationsmaske 18 in Form einer Photolackschicht angebracht, siehe Fig. 6. Dann werden durch Implamiation von Borionen (Dosis 5x10 Ionen/cm2, Energie 16 keV) selektiv in den Randteilen des Gebietes 11A p-leitende kanalunterbrechende Zonen 19 gebildet (siehe Fig. 6), wobei diese Borimplantation die frühere Phosphorimplanation 17 überdotiert. Die Photolackschicht 18 sowie die Oxydnitridschicht (15ι 16) maskieren gegen diese Borimplantation.
Dann wird in dem Gebiet 11A in dem Kanalgebiet des zu bildenden Feldeffekttransistors, in der Oberflächen-
PHN 10 722 £ 11.5.1984
schicht 13A eine Implantation mit Borionen durchgeführt, wodurch die η-leitende Schicht 13A p-leitend wird, siehe Fig. 7. Die letztere Implantation 20, bei einer Energie von 60 keV und einer Dosis von 10 Ionen/cm dringt teilweise durch die Anti-Oxydmaske (i5i 16), nicht aber durch die Photolackschicht 18 hindurch und bestimmt, abgesehen von etwaigen späteren Schwellenverschiebungsimplantationen, die Schwellenspannung.
Daraufhin wird die Photolackschicht 18 entfernt. jQ Durch Erhitzung bei 1000°C während 2 Stunden in einer
Atmosphäre feuchten Sauerstoffs wird dann (siehe Fig. 8) ein teilweise in dem Halbleiterkörper versenktes Oxydmuster 21 gebildet, wonach die Anti-Oxydationsmaske (15|16) durch Atzen entfernt wird. Die kanalunterbrechenden Zonen 17 und 19 befinden sich dann unter dem Oxydmuster 21.
In den nach Entfernung der Anti-Oxydmaske (15,16) freiliegenden Teilen der Siliziumoberfläche werden nun auf übliche Weise Halbleiterschaltungselemente angebracht. Dies sind in diesem Beispiel (siehe Fig. 8) in dem n-leitenden Gebiet 6A ein p-Kanal MOS-Transistor vom Anreicherungstyp, in dem p-leitenden Gebiet 11A ein η-Kanal MOS-Transistor ebenfalls vom Anreicherungstyp und im η-leitenden Gebiet 7A ein bipolarer vertikaler npn-Transistor. Dabei wird das Oxydmuster 21 als Dotierungsmaske benutzt. Das Anbringen der p-leitenden Basiszone 22 des bipolaren Transistors kann beispielsweise durch Implantation von Borionen erfolgen, und zwar unter Abdeckung der weiteren freiliegenden Teile der Siliziumoberfläche mittels einer nicht-kritischen Photolackmaske. Danach wird die Oberfläche durch thermische Oxydation mit einer beispielsweise etwa 50 nm dicken Oxydschicht 23 bedeckt, worauf nach bekannten Techniken eine polykristalline Siliziumschicht 2k niedergeschlagen wird. Nachdem diese durch Diffusion oder Implantation stark η-leitend gemacht worden ist, werden daraus durch photolithographxsches Atzen die Gate-Elektroden einschliesslich der Anschlüsse und der Zwischenverbindungen der MOS-Transistorschaltung gebildet, siehe Fig. 8. Diese werden durch thermisches Oxydieren mit einer Oxydschicht
PHN 10 722 # tL 12.5.1984
versehen und dann zusammen mit nicht-kritischen Photolackmasken als Implantationsmaske beim Implantieren der p-leitenden Source- und Drain-Zonen 26 bzw. 27 in dem Gebiet 6A und der η-leitenden Dource- und Drain-Zonen 28 und 29 in dem Gebiet 11A benutzt. Die Emitterzone 30 und die Kollektorkontaktzone 31 des bipolaren Transistors können gleichzeitig mit den Source- und Drain-Zonen 28 bzw. 29 gebildet werden, während die Basis-Kontaktzone 32 gleichzeitig mit den Source- und Drain-Zonen 26 bzw. 27 gebildet werden kann.
über Fenster in einer über das Ganze angebrachten Oxydschicht 33 werden letzten Endes die jeweiligen Anschlusselektroden angebracht, wonach die Anordnung fertig ist und in einer geeigneten Umhüllung angebracht werden kann und weiter auf übliche Weise fertig montiert wird.
Es dürfte einleuchten, dass im Grunde auch andere Halbleitermaterialien als Silizium und andere Materialien zur Maskierung gegen Dotierung und gegen Oxydation benutzt werden können. Dies hängt völlig von den technologischen Umständen und Möglichkeiten ab und ist für die Erfindung nicht von Bedeutung. Auch können in dem beschriebenen Beispiel alle Leitungstypen (gleichzeitig) durch die entgegengesetzten Leitungstypen ersetzt werden.

Claims (6)

  1. PHN 10 722 hO- 12.5.1984
    PATENTANSPRÜCHE
    hl Verfahren zur Herstellung einer Halbleiteranordnung wobei in einen Oberflächenteil eines halbleitenden Substratgebietes ein Dotierungsstoff eingeführt wird zur Bildung mindestens einer ersten vergrabenen Schicht eines ersten Leitungstyps, wonach auf dem Substratgebiet eine Epitaxialschicht mit einer niedrigeren Gesamtdotierung in
    2
    Atomen pro cm als die vergrabene Schicht angewachsen wird und durch Diffusion aus der vergrabenen Schicht in dem darüberliegenden Teil der Epitaxialschicht ein Gebiet des ersten Leitungstyps gebildet wird, in welchem Gebiet an die Oberfläche grenzende Halbleiterzonen eines Halbleiterschaltungselementes erzeugt werden, dadurch gekennzeichnet, dass die genannte Diffusion derart durchgeführt wird, dass über der vergrabenen Schicht eine Oberflächenschicht mit nahezu derselben Dotierungskonzentration wie die ursprüngliche Epitaxialschicht übrig bleibt, wonach in der genannten Oberflächenschicht über der vergrabenen Schicht mindestens ein Feldeffekttransistor mit isolierter Gate-Elektrode angebracht wird.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Epitaxialschicht vom zweiten entgegengesetzten Leitungstyp ist.
  3. 3. Verfahren nach Anspruch 1 oder 2 dadurch gekennzeichnet, dass in dem Kanalgebiet des Feldeffekttransistors in der genannten Oberfläche eine Implantation mit die Schwellenspannung des Feldeffekttransistors bestimmenden Ionen durchgeführt wird.
  4. 4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass nach der genannten Diffusion wenigstens an der Stelle des zu bildenden Feldeffekttransistors eine Anti-Oxydationsmaske angebracht wird, die Randteile des Gebietes über der vergrabenen Schicht freilässt und ausserhalb des Gebietes eine Implantationsmaske angebracht wird, wonach durch
    PHN 10 722 >* 12.5.1984
    Ionenimplantation selektiv in den Randteilen kanalunterbrechende Zonen gebildet werden, wonach die genannte Implantation mit einer derartiaen Energie durchgeführt wird, dass die Ionen durch die Anti-Oxydationsmaske hindurchdringen, von der Implantationsmaske jedoch entgegengehalten werden und dass dann die Implantationsmaske entfernt wird und in den nicht durch die Anti-Oxydationsmaske bedeckten Teilen der Oberfläche durch thermische Oxydation ein versenktes Oxydmuster gebildet wird.
  5. 5. Verfahren nach einem der vorgehenden Ansprüche dadurch gekennzeichnet, dass ausser der ersten vergrabenen Schicht vom ersten Leitungstyp eine zweite vergrabene Schicht vom zweiten Leitungstyp angebracht wird mit einem Dotierungsstoff, der bei derselben Temperatur nahezu gleich schnell in der Epitaxialschicht diffundiert wie der der ersten vergrabenen Schicht und dass in dem über der zweiten vergrabenen Schicht liegenden Teil der Epitaxialschicht ein zweiter Feldeffekttransistor mit isolierter Gate-Elektrode von zu dem ersten Feldeffekttransistor komplementärer Struktur gebildet wird.
  6. 6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass die Epitaxialschicht aus Silizium besteht und dass als Dotierungsstoffe für die vergrabenen Schichten Phosphor und Bor verwendet werden.
DE3423776A 1983-07-05 1984-06-28 Verfahren zur Herstellung einer Halbleiteranordnung Expired - Fee Related DE3423776C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NLAANVRAGE8302383,A NL188923C (nl) 1983-07-05 1983-07-05 Werkwijze ter vervaardiging van een halfgeleiderinrichting.

Publications (2)

Publication Number Publication Date
DE3423776A1 true DE3423776A1 (de) 1985-01-17
DE3423776C2 DE3423776C2 (de) 1997-07-31

Family

ID=19842115

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3423776A Expired - Fee Related DE3423776C2 (de) 1983-07-05 1984-06-28 Verfahren zur Herstellung einer Halbleiteranordnung

Country Status (9)

Country Link
US (1) US4535529A (de)
JP (1) JPS6037760A (de)
CA (1) CA1216966A (de)
CH (1) CH665308A5 (de)
DE (1) DE3423776C2 (de)
FR (1) FR2548831B1 (de)
GB (1) GB2143086B (de)
IT (1) IT1174221B (de)
NL (1) NL188923C (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6031232A (ja) * 1983-07-29 1985-02-18 Toshiba Corp 半導体基体の製造方法
US4578128A (en) * 1984-12-03 1986-03-25 Ncr Corporation Process for forming retrograde dopant distributions utilizing simultaneous outdiffusion of dopants
US5023193A (en) * 1986-07-16 1991-06-11 National Semiconductor Corp. Method for simultaneously fabricating bipolar and complementary field effect transistors using a minimal number of masks
JPH01161752A (ja) * 1987-12-18 1989-06-26 Toshiba Corp 半導体装置製造方法
KR910009739B1 (ko) * 1988-07-13 1991-11-29 삼성전자 주식회사 반도체장치의 제조방법
US5102811A (en) * 1990-03-20 1992-04-07 Texas Instruments Incorporated High voltage bipolar transistor in BiCMOS
JP2511784Y2 (ja) * 1991-01-11 1996-09-25 福代 杉田 繊維製品用仕上機
US5454258A (en) * 1994-05-09 1995-10-03 Olin Corporation Broad range moisture analyzer and method
US5556796A (en) * 1995-04-25 1996-09-17 Micrel, Inc. Self-alignment technique for forming junction isolation and wells
KR19980702335A (ko) * 1995-12-21 1998-07-15 요트. 게. 아. 롤페즈 리서프 반도체장치를 제조하는 방법과 이러한 방법에 의해서 제조된 반도체 장치
JP3304803B2 (ja) * 1997-02-07 2002-07-22 ヤマハ株式会社 多電源半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3023616A1 (de) * 1979-06-29 1981-01-22 Hitachi Ltd Halbleitervorrichtung und verfahren zu ihrer herstellung
US4420872A (en) * 1980-12-23 1983-12-20 U.S. Philips Corporation Method of manufacturing a semiconductor device
US4442591A (en) * 1982-02-01 1984-04-17 Texas Instruments Incorporated High-voltage CMOS process
DE3116268C2 (de) * 1980-04-29 1986-03-20 N.V. Philips' Gloeilampenfabrieken, Eindhoven Verfahren zur Herstellung einer Halbleiteranordnung

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5190277A (en) * 1975-02-05 1976-08-07 Handotaisochino seizohoho
JPS5214388A (en) * 1975-07-25 1977-02-03 Hitachi Ltd Process for complementary insulated gate semiconductor integrated circuit device
FR2358748A1 (fr) * 1976-07-15 1978-02-10 Radiotechnique Compelec Procede d'autoalignement des elements d'un dispositif semi-conducteur et dispositif realise suivant ce procede
US4132573A (en) * 1977-02-08 1979-01-02 Murata Manufacturing Co., Ltd. Method of manufacturing a monolithic integrated circuit utilizing epitaxial deposition and simultaneous outdiffusion
US4128439A (en) * 1977-08-01 1978-12-05 International Business Machines Corporation Method for forming self-aligned field effect device by ion implantation and outdiffusion
JPS5493981A (en) * 1978-01-09 1979-07-25 Toshiba Corp Semiconductor device
US4168997A (en) * 1978-10-10 1979-09-25 National Semiconductor Corporation Method for making integrated circuit transistors with isolation and substrate connected collectors utilizing simultaneous outdiffusion to convert an epitaxial layer
JPS57134948A (en) * 1981-02-14 1982-08-20 Pioneer Electronic Corp Semiconductor device
JPS57136342A (en) * 1981-02-17 1982-08-23 Fujitsu Ltd Manufacture of semiconductor device
US4420344A (en) * 1981-10-15 1983-12-13 Texas Instruments Incorporated CMOS Source/drain implant process without compensation of polysilicon doping
NL8104862A (nl) * 1981-10-28 1983-05-16 Philips Nv Halfgeleiderinrichting, en werkwijze ter vervaardiging daarvan.
JPS59107561A (ja) * 1982-12-13 1984-06-21 Nec Corp 相補型絶縁ゲ−ト電界効果半導体集積回路装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3023616A1 (de) * 1979-06-29 1981-01-22 Hitachi Ltd Halbleitervorrichtung und verfahren zu ihrer herstellung
DE3116268C2 (de) * 1980-04-29 1986-03-20 N.V. Philips' Gloeilampenfabrieken, Eindhoven Verfahren zur Herstellung einer Halbleiteranordnung
US4420872A (en) * 1980-12-23 1983-12-20 U.S. Philips Corporation Method of manufacturing a semiconductor device
US4442591A (en) * 1982-02-01 1984-04-17 Texas Instruments Incorporated High-voltage CMOS process

Also Published As

Publication number Publication date
US4535529A (en) 1985-08-20
GB2143086B (en) 1987-03-04
FR2548831B1 (fr) 1988-10-14
IT8421721A1 (it) 1986-01-02
JPH0412628B2 (de) 1992-03-05
CA1216966A (en) 1987-01-20
NL188923C (nl) 1992-11-02
JPS6037760A (ja) 1985-02-27
NL8302383A (nl) 1985-02-01
NL188923B (nl) 1992-06-01
GB2143086A (en) 1985-01-30
DE3423776C2 (de) 1997-07-31
IT8421721A0 (it) 1984-07-02
FR2548831A1 (fr) 1985-01-11
IT1174221B (it) 1987-07-01
GB8417046D0 (en) 1984-08-08
CH665308A5 (de) 1988-04-29

Similar Documents

Publication Publication Date Title
EP0029548B1 (de) Verfahren zum Herstellen eines Bipolartransistors
DE2837028C2 (de)
DE2317577C2 (de) Verfahren zur Herstellung dielektrisch isolierter Halbleiteranordnungen
DE4116690C2 (de) Elementisolationsaufbau einer Halbleitereinrichtung und Verfahren zur Herstellung derselben
DE4223272C2 (de) Halbleitervorrichtung mit einer Wannenstruktur und Verfahren zu deren Herstellung
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE3511229A1 (de) Verfahren zur herstellung isolierter bipolartransistoren in verbindung mit cmos-halbleiterstrukturen
DE2545892A1 (de) Kombiniertes verfahren zur herstellung oxyd-isolierter vertikaler bipolartransistoren und komplementaerer oxyd-isolierter lateraler bipolartransistoren
DE19526183C1 (de) Verfahren zur Herstellung von mindestens zwei Transistoren in einem Halbleiterkörper
DE2634500A1 (de) Halbleiteranordnung mit zonen herabgesetzter traegerlebensdauer und verfahren zur herstellung
EP0071665B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Festkörperschaltung mit mindestens einem bipolaren Planartransistor
DE2618965A1 (de) Bipolares halbleiterbauelement
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2160427B2 (de) Verfahren zur Herstellung eines Halbleiterwiderstandes mit implantierten Ionen eines neutralen Dotierungsstoffes
DE3939305A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE1764847B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE3423776C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE3038571A1 (de) Zenerdiode
DE2155816A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit mindestens einem Feldeffekttransistor mit isolierter Torelektrode, und durch dieses Verfahren hergestellte Halbleiteranordnung
DE3001032A1 (de) Halbleiteranordnung und verfahren zu deren herstellung
EP1415340B1 (de) Verfahren zum parallelen herstellen eines mos-transistors und eines bipolartransistors
DE2318179C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE102006012447B4 (de) Verfahren zur Herstellung einer Transistorstruktur
EP0088399B1 (de) Spannungsfester MOS-Transistor für höchstintegrierte Schaltungen

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8128 New person/name/address of the agent

Representative=s name: KUNZE, K., DIPL.-ING. DR.-ING., PAT.-ASS., 2000 HA

8125 Change of the main classification

Ipc: H01L 21/74

8128 New person/name/address of the agent

Representative=s name: VOLMER, G., DIPL.-ING., PAT.-ASS., 4350 RECKLINGHA

8127 New person/name/address of the applicant

Owner name: PHILIPS ELECTRONICS N.V., EINDHOVEN, NL

D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: KONINKLIJKE PHILIPS ELECTRONICS N.V., EINDHOVEN, N

8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee