DE3001032A1 - Halbleiteranordnung und verfahren zu deren herstellung - Google Patents

Halbleiteranordnung und verfahren zu deren herstellung

Info

Publication number
DE3001032A1
DE3001032A1 DE19803001032 DE3001032A DE3001032A1 DE 3001032 A1 DE3001032 A1 DE 3001032A1 DE 19803001032 DE19803001032 DE 19803001032 DE 3001032 A DE3001032 A DE 3001032A DE 3001032 A1 DE3001032 A1 DE 3001032A1
Authority
DE
Germany
Prior art keywords
semiconductor
opening
zone
layer
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19803001032
Other languages
English (en)
Inventor
Cornelis Maria Hart
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE3001032A1 publication Critical patent/DE3001032A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42304—Base electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

N.V, Philips' Bloeüampsniab/Gken, Eindhoven 3 0 010 3
12.12.1979 ζ PHN 9327
Halbleiteranordnung und Verfahren zu deren Herstellung»
Die Erfindung bezieht sich auf
eine Halbleiteranordnung mit einem Halbleitersubstrat, bei der an einer Oberfläche des Substrats eine elektrisch isolierende Schicht mit mindestens einer öffnung vorhanden ist, und bei der sich auf der Isolierschicht und in der öffnung eine Halbleiterschicht erstreckt, die den innerhalb der öffnung liegenden Teil der Oberfläche des Substrats völlig bedeckt j "wobei diese Anordnung ein Halb= leiterschaltungselement mit einer ersten Halbleiterzone von einem ersten Leitungstyp, einer daran grenzenden zweiten Halbleiterzone von einem zweiten Leitungstyp und einer an die zweite Zone grenzenden dritten Halbleiterzone vom ersten Leitungstyp enthält9 bei der der Raum, innerhalb dessen die Halbleiterzonen des Schaltungselements miteinander zusammenarbeiten können, in seitlicher Richtung durch den Rand der öffnung in der Isolierschicht bestimmt ist, und bei ders von der Oberfläche der Halbleiterschicht her gesehen, die erste Zone avif der zweiten und die zweite Zone auf der dritten Zone liegt, bei der ein erster
Teil der Halbleiterschicht, der auf der Isolierschicht liegt von dem ersten Leitungstyp ist, bis zu der öffnung reicht und sich als Anschlussleiter einem innerhalb des Randes der öffnung liegenden Teil der ersten Zone anschliesst, und bei der ein z\veiter Teil der Halbleiter-= schicht, der auf der Isolierschicht liegt, vom zweiten Leitungstyp ist, bis zu der öffnung reicht und sich als Anschlussleiter einem innerhalb des Randes der öffnung liegenden Teil der zweiten Zone anschliessto
Die Erfindung bezieht sich
weiterhin auf ein Verfahren zur Herstellung dieser Anordnung.
Eine Halbleiteranordnung der
030030/0780
BAD ORIGINAL
12.12.1979 0 PHN 9327
obenbeschriebenen Art ist aus der
DE-OS 27 49 6O7 der Anmelderin bekannt. Der darin beschriebene Transistor enthält eine kleine Basiszone und eine kleine Emitterzone, wobei für den elektrischen Anschluss dieser Zonen zwei aneinander grenzende Teile der Halbleiterschicht, die entgegengesetzte Leitungstypen aufweisen, verwendet werden. Die Kollektorzone ist auf der Unterseite des Halbleiterkörpers mit einem elektrischen Anschluss oder auf der Oberseite über eine über der Kollektorzone liegende zweite öffnung in der Isolierschicht mit einem solchen Anschluss versehen.
Die vorliegende Erfindung hat
u.a. die Aufgabe, diesen Transistor weiter zu verbessern und insbesondere einen sehr kleinen Transistor für Gebrauch in integrierten Schaltungen zu schaffen.
Die Erfindung hat auch die
Aufgabe, sehr kleine Schaltungselemente und/oder Kombinationen von Schaltungselementen mit mindestens drei auf der Oberseite des Halbleiterkörpers liegenden elektrischen
Anschlüssen zu schaffen, die bei ihrer Herstellung keine zusätzlich hohen Anforderungen in bezug auf die Ausrichttoleranzen stellen.
Ausserdem hat die Erfindung die
Aufgabe, ein Verfahren zu schaffen, mit dessen Hilfe die
erfindungsgemässe Anordnung mit Vorteil hergestellt werden kann.
Eine Halbleiteranordnung der eingangs beschriebenen Art ist nach der Erfindung dadurch gekennzeichnet, dass die auf der dritten Zone liegende
zweite Zone innerhalb des Randes der öffnung einen Teil der dritten Zone freilässt und ein dritter Teil der Halbleiterschicht einen dritten Anschlussleiter bildet, der bis zu der öffnung reicht und sich neben der zweiten Zone einem
innerhalb des Randes der öffnung liegenden Teil einer 35
Aveiteren Halbleiterzone anschliesst.
Dadurch dass auf diese ¥eise mindestens drei und vorzugsweise alle elektrischen An-
030030/0780
BAD ORIGINAL
12.12.1979 S PHN 9327
Schlüsse über dieselbe eine öffnung hergestellt sindj, ist das Halbleiterschaltungselement besonders kompakt0 Ausserdem kann das Halbleiterschaltungselement einfach gegen seine direkte Umgebung isoliert sein, wenn die dritte Zone als örtliche Zone ausgebildet ist, die mit dem angrenzenden Teil des Halbleiterkörpers einen pn-übergang bildet, der das Halbleiterschaltungselement von dem übrigen Teil des Halbleiterkörpers trennt» Das Halbleiterschaltungselement eignet sich also besonders gut zur Anwendung in integrierten Schaltungen, wobei insbesondere eine verhältnismässig grosse Packungsdichte von Schaltungselementen erreicht wird.
Vorzugsweise ist das Halbleiterschaltungselement ein gegen den angrenzenden Teil des Halbleiterkörpers isolierter Bipolartransistoro
Mit Vorteil ist die -elektrisch
isolierende Schicht als eine durch selektive Oxidation erhaltene, wenigstens über einen Teil ihrer Dicke in den Halbleiterkörper versenkte Oxidschicht ausgeführte Das Verfahren zur Herstellung der angegebenen Halbleiteranordnung ist nach der Erfindung dadurch gekennzeichnet, dass ein Halbleiterkörper an einer Oberfläche mit einer elektrisch isolierenden Schicht mit mindestens einer öffnung versehen wird, und dass auf der Isolierschicht und auf der Halbleiteroberfläche innerhalb der öffnung eine Halbleiterschicht niedergeschlagen wird, während eine erste Dotierungsbehandlung durchgeführt wird, bei der ortlich in einem ersten Oberflächenteil der Halbleiterschicht, der über der öffnung liegt, und in einem sich daran anschliessenden zweiten Oberflächenteil der Halbleiterschicht, der über der Isolierschicht liegt, ein Dotierungsstoff zum Erhalten des zweiten Leitungstyps angebracht wird, wobei der erste Oberflächenteil kleiner als der ganze über der öffnung liegende Oberflächenteil der Halbleiterschicht gewählt wird, und wobei eine zweite Dotierungsbehandlung durchgeführt wird, bei der örtlich in einem dritten Oberflächenteil der Halbleiterschicht,
030030/0780
12.12.1979 % PHN 9327
der über der öffnung liegt, und in einem sich daran anschliessenden vierten Ob'erf lächenteil der Halbleiterschicht, der über der Isolierschicht liegt, ein Dotierungsstoff zum Erhalten des ersten Leitungstyps angebracht 5
wird, wobei der dritte Oberflächenteil kleiner als der erste Oberflächenteil ist und vollständig mit einem Teil dieses ersten Oberflächenteiles zusammenfällt.
Vorzugsweise wird während der
zweiten Dotierungsbehandlung in einem fünften Oberflächen-10
teil der Halbleiterschicht, der über der öffnung liegt, und in einem sich daran anschliessenden sechsten Oberflächenteil der Halbleiterschicht, der über der Isolierschicht liegt, derselbe Dotierungsstoff wie in dem dritten und dem
vierten Oberflächenteil angebracht, wobei von dem dritten 15
und dem fünften Oberflächenteil nur der dritte völlig mit einem Teil des ersten Oberflächenteiles zusammenfällt.
Einige Ausführungsformen der Erfindung sind in der Zeichnung dargestellt und werden im
folgenden näher beschrieben. Es zeigen: 20
Fig. 1 schematisch eine Draufsicht auf einen Teil einer ersten Ausführungsform der Halbleiteranordnung nach der Erfindung,
Fig. 2 schematisch einen
zugehörigen Querschnitt durch diese Anordnung längs der Linie H-II der Fig. 1 ,
Figuren 3 bis 6 schematisch
einige Draufsichten und Querschnitte dieser Ausführungsform in verschiedenen Stufen ihrer Herstellung, und
Fig. 7 schematisch einen 30
Querschnitt durch einen Teil einer zweiten Ausführungsform der Halbleiteranordnung nach der Erfindung.
Die erste Ausführungsform betrifft eine Halbleiteranordnung, von der in den Figuren
1 und 2 nur ein kleiner Teil, und zwar der Teil, der einen 35
einzigen Transistor enthält, dargestellt ist. Dieser-Transistor kann mit ähnlichen Transistoren und anderen , Schaltungselementen, wie Dioden, Widerständen und Kapazi-
030030/0780
12.12.1979 Θ PHN 9327
täten, einen Teil einer integrierten Halbleiterschaltung bilden.
Die vorliegende Ausführungsform
enthält ein Halbleitersubstrat 1 aus Z0B0 Siliziums wobei an einer Oberfläche 2 des Substrats 1 eine elektrisch isolierende Schicht 3 mit mindestens einer öffnung k vorhanden ist. Die Isolierschicht besteht z„B„ aus Siliziumoxid oder Siliziumnitrid und kann auch aus einer Anzahl besonderer Teilschichten dieser Materialien aufgebaut seina Das Substrat 1 besteht im wesentlichen aus p-leitendem Material mit einem spezifischen Widerstand von z.B. 2 bis 5jQ_ ° cnio
Auf der Isolierschicht 3 und
in der öffnung h erstreckt sich eine Halbleiterschicht 5, die den innerhalb der öffnung h liegenden Teil der Oberfläche 2 des Substrats 1 völlig bedeckte Die Schicht 5 besteht z.B. aus Silizium und weist ζ„Β» eine Dicke von etwa 0,3 bis 0,4/um auf.
Die Anordnung enthält ein
Halbleiterschaltungselement mit einer ersten Halbleiterzone von einem ersten Leitungstyp, einer daran grenzenden zweiten Halbleiterzone 7 vom zweiten Leitungstyp und einer an die zweite Zone 7 grenzenden dritten Halbleiterzone 8 vom ersten Leitungstyp«, Das Schaltungselement ist ein
Transistor, wobei die erste und die dritte Zone 6 bzw. 8 n-leitende Zonen sind und den Emitter bzwo den Kollektor bildene Die zweite Zone 7 ist eine p-leitende Zone und bildet die Basis. Zwischen den Zonen 6 und 7 befindet sich der Emitter~Basis-pn-Ubergang 9 und der Kol3.ektor»Basis-pn-
Übergang 10 bildet die Grenze zwischen den Zonen 7 und Weiter ist der η-leitende Kollektor 8 durch den pn·= Übergang 11 von dem angrenzenden p-leitenden Teil des Halbleitersubstrats 1 getrennt0
Der Transistor weist eine ver-35
tikale Struktur auf. doho, dass, von der Oberfläche 12 der Halbleiterschicht 5 her gesehen, die erste Zone 6 auf der zweiten Zone 7 und die zweite Zone 7 ihrerseits auf der
030030/0710
12.12.1979 ty* PHN 9327
dritten Zone 8 liegt.
Nicht nur für die Packungsdichte in integrierten Schaltungen, sondern auch für das Verhalten bei höheren Frequenzen ist der Platzraum, der an der Oberfläche 12 beansprucht wird, von besonderer Bedeutung. Je kleiner das Schaltungselement ausgeführt werden kann, je kleiner können auch die Streukapazitäten sein. Dabei wird die Grosse des Schaltungselements meistens mitbestimmt durch die Anzahl bei der Herstellung zu verwendender Masken, durch die Anzahl verschiedener anzubringender Öffnungen und durch die Weise, in der dabei Ausrichttoleranzen berücksichtigt werden müssen.
Im vorliegenden Beispiel ist namentlich die Öffnung 4 entscheidend für die benötigte Oberfläche, oder mit anderen Worten entscheidend für die seitliche Begrenzung des beanspruchten Raumes.
Der beanspruchte Raum umfasst
das Gebiet, in dem die Halbleiterzonen des Schaltungselements miteinander zusammenarbeiten. Bei dem beschriebenen Transistor entspricht dieses Gebiet dem Gebiet, in dem beim Betrieb die reelle Transistorwirkung erhalten wird. Ausserhalb dieses aktiven Gebietes ist aber auch noch Raum erforderlich, um eine oder mehrere der Halbleiterzonen mit einem Anschlussleiter versehen zu können« Jn der Praxis wird der beanspruchte Raum nahezu stets derjenige Raum sein, innerhalb dessen sich alle gleichrichtenden Übergänge befinden, die für die Wirkung der Halbleiterstruktur und gegebenenfalls für ihre elektrische Isolierung erforderlich sind.
Wie erwähnt, bestimmt die Öffnung h den eingenommenen Raum. Dies braucht nicht zu bedeuten, dass der eingenommene Platzraum direkt von dem Rand der Öffnung begrenzt wird und mit diesem Rand zusammenfällt. Es besteht jedoch allerdings eine direkte Be-Ziehung zwischen der Lage dieses Randes und der Lage des äussersten Begrenzung der Halbleiterstruktur in lateraler Richtung. Im vorliegenden Beispiel ist der Kollektor 8
030030/0780
12.12.1979 /ftf PHN 9327
dadurch erhalten, dass, durch die Öffnung h hindurch eine Dotierung im Substrat 1 angebracht ist„ Die Durchschneidung des pn-Ubergangs 11 und der Oberfläche 2 folgt also genau dem Rande der Öffnung k,
Die Halbleiterschicht 5 enthält einen ersten Teil 13» der auf der Isolierschicht 3 liegt, von dem ersten Leitungstyp ists bis zu der Öffnung k reicht und sich als Anschlussleiter einem innerhalb des Randes der Öffnung h liegenden Teil der ersten Zone 6 anschliesst„ Die Emitterzone 6 und der mit ihr verbundene Anschlussleiter 13 sind also beide n-Ieitend.
Ein zweiter Teil 14 der HaIbleiterscl'iicht 5 liegt ebenfalls auf der Isolierschicht 3, ist vom zweiten Leitungstyp und reicht bis zu der Öffnung h. Dieser Teil 14 schliesst sich als Anschlussleiter einem innerhalb des Randes der Öffnung h liegenden Teil der zweiten Zone 7 an. Die Basiszone 7 und der Anschlussleiter ΛΚ sind somit beide p-leitend0 Nach der Erfindung ist innerhalb der Öffnung h ein dritter Anschluss hergestellte Die auf der dritten Zone oder dem Kollektor 8 liegende zweite oder Basiszone 7 lässt innerhalb des Randes der Öffnung h einen Teil der dritten Zone 8 frei. Ein dritter Teil 15 der Halbleiterschicht 5 reicht bis zu dem Rande der öffnung K und schliesst sich neben der zweiten Zone 7 einem innerhalb des Randes der Öffnung k liegenden Teil einer weiteren Halbleiterzone an. Im vorliegenden Beispiel wird diese weitere Halbleiterzone durch die dritte oder Kollektorzone 8 selber gebildet, wobei zur Verbesserung des elektrischen Kontakts unter dem n-leitenden Anschlussleiter 15 in der Öffnung eine n-leitende Kontaktzone 16 angebracht ist. Die Kollektorkontaktzone 16 weist eine höhere Dotierungskonzentration als der angrenzende Teil des Kollektors 8 auf.
Der beschriebene Transistor
eignet sich besonders gut zur Anwendung in integrierten Schaltungen, weil die drei Anschlüsse alle an der Ober-
030030/0780
12. ι;;. 1979 Jb PHN 9327
ΛΙ
fläche 12 liegen und die drei Halbleiterzonen alle gegen das angrenzende Sub^tratgebiet 1 durch den pn-Ubergang 11 isoliert sind. Ausserdem ist der Transistor besonders kompakt, weil alle Anschlüsse innerhalb derselben öffnung k liegen, die in einer frühen Stufe der Herstellung angebracht und anschliessend wieder mit der Tialbleiterschicht 5 abgedeckt wird. Bei den zwei danach erfolgenden örtlichen Dotierungsbehandlungen können dadurch Teile des Randes der abgedeckten öffnung 4 bei der Begrenzung verwendet werden, ohne dass diese Teile des Randes beim Anbringen der begrenzenden Masken angeätzt werden (können). Infolgedessen können die Übergänge 9 und 10 nötigenfalls sehr nahe beieinander liegen, auch wenn die Zonen 6 und 7 sehr dünn sind. Vor allem bei sehr untiefen Diffusionen müssen in der Regel am Rande, an dem die pn-Übergänge an die Oberfläche gelangen, Toleranzen berücksichtigt werden, um zu vermeiden, dass Emitter-Kollektor-Kurzschluss auftritt.
Die bekannten Verfahren, bei denen grundsätzlich durch dieselbe nicht abgedeckte Öffnung eine Dotierung angebracht wird, sind bei sehr untiefen Diffusionen praktisch nicht brauchbar, weil darin stets der Rand der öffnung vor der zweiten Dotierungsbehandlung einem Ätzmittel ausgesetzt wird. Dieser Rand verschiebt sich dabei schon schnell praktisch bis zu oder bis jenseits des bei der ersten Dotierungsbehandlung erhaltenen pn-Ubergangs.
Aus demselben Grunde kann
meistens die öffnung, durch die eine untiefe Emitterzone erzeugt wird, nicht danach auch als Kontaktöffnung für den Anschlussleiter verxvendet werden.' Dabei besteht die Gefahr, dass durch das Vorschieben des Randes der öffnung der Anschlussleiter den Emitter-Basis-Ubergang kurzschliessen wird.
Dadurch, dass in dem betreffenden Transistor für alle drei elektrischen Anschlüsse Teile der Halbleiterschicht 5 benutzt werden, wird die besondere Anbringung von Kontaktöffnungen völlig vermieden. Ausser-
030030/0780
ΚΔΠ HDIRIMAI
12.12.1979 YJ PHN 9327
dem wird das Muster von Mschlussleitern wenigstens innerhalb der öffnung k und/oder der direkten Umgebring derselben durch örtliche Dotierung der Halbleiterschicht 5 und nicht, wie gebräuchlicher ist, durch Ätzung erhalten. Dadurch können die Anschlussleiter einander näher liegen» Namentlich innerhalb der öffnung k- können die Anschluss leiter sogar aneinander grenzen und ohne Gefahr des Auftretens von Kurzschluss bis zu den pn-Ubergängen reichen» Die Anschlussleiter sind, wo dies notwendig oder erwünscht ist, durch pn-Übergänge oder praktisch eigenleitendes Halbleitermaterial der Schicht 5 voneinander getrennt«
Besonders wichtig für die
Anwendbarkeit der Halbleiterstruktur nach der Erfindung ist es, dass auf einfache Weise innerhalb der öffnung h mehr als zwei elektrische Anschlüsse hergestellt werden können«
Der beschriebene Transistor
kann nach der Erfindung auf folgende Weise hergestellt werden. Es sei bemerkt, dass viele Transistoren zugleich in derselben Halbleiterscheibe hergestellt werden können, wobei diese Scheibe schliesslich, vorzugsweise durch Ritzen und Brechen, in einzelne Halbleiteranordnungen unterteilt wird. Auch wenn der beschriebene Transistor einen Teil einer integrierten Schaltung bildet, gilt, dass mehrere Schaltungen in derselben Halbleiterscheibe hergestellt werden können»
Es wird von einem einkristallinen Körper 1 aus p-leitendem Silizium mit einem spezifischen Widerstand von z.Bo etwa 2 bis 5—L »cm ausgegangen» An der Oberfläche 2 dieses Körpers wird eine elektrisch isolierende Schicht angebracht. Dazu wird der Körper 1 z.B. etwa 60 Minuten lang bei etwa 1100 C in feuchtem Sauerstoff erhitzt» Die Siliziumoxidschicht 3, die dabei gebildet wird, weist eine Dicke von etwa 0,5 /um auf» Erwünschtenfalls kann auf dieser Schicht 3 eine in der Figur nicht dargestellte Siliziumnitridschicht angebracht werden, die z.B. aus einer Atmosphäre, die NH„ und SiH„Cl enthält, bei etwa 800"C und unter herabgesetztem Druck nie-
30030/0780
BAD ORIGINAL
12,12.1979 rf PHN 9327
dex^ge schlagen wird. Eine geeignete Dicke für die auf diese oder eine andere an sich bekannte ¥eise anzubringende Siliziumnitridschicht ist z.B. etwa 0,1 /um.
Dann wird auf an sich bekannte
lieise z.B. durch die bekannten photolithographischen Ätztechniken in der Isolierschicht 3 eine öffnung 4 mit Abmessungen von z.B. 4/um χ 15/um angebracht. Z.B. wird die öffnung 4 durch Plasmaätzen angebracht. Damit können sowohl die etwa vorhandene Siliziumnitridschicht als auch die Siliziumoxidschicht örtlich entfernt werden.
Auf der Isolierschicht 3 und in
der öffnung 4 auf der Halbleiteroberfläche 2 wird nun eine Siliziumschicht 5 niedergeschlagen. Dies kann z.B. auf an sich bekannte Weise unter niedrigem Druck und bei einer Temperatur von etwa 65O0C erfolgen. Die undotierte Schicht 5 ist dann polykristallin. Die Dicke der Schicht 5 kann z.B. 0,4 bis 0,5/um bebragen.
Anschliessend wird durch Implantation und/oder Diffusion eine n-leitende Dotierung, z.B.
Phosphor, in der Schicht 5 und durch die Schicht 5 und die öffnung 4 hindurch in dem Halbleiterkörper 1 angebracht. Die Konzentration und die Erhitzungszeiten und/oder -temperaturen werden auf übliche Weise derart gewählt, dass nach den weiteren noch zu beschreibenden Wärmebehandlungen im
Körper 1 ein η-leitendes Gebiet 8 mit einer Eindringtiefe von z.B. etwa 2 bis 2,5/um erzeugt ist. Dieses Gebiet 8 bildet den pn-Ubergang 11 mit dem angrenzenden p-leitenden Teil des Körpers 1, wobei der Abstand zwischen diesem pnübergang und der Oberfläche 2 also 2 bis 2,5/um beträgt.
' '
Diese Dotierungsbehandlung kann
ohne Maske durchgeführt werden. Die Schicht 5 wird dann vollständig n-leitend. Auch kann das Anbringen der Dotierung auf die öffnung 4 und ihre direkte Umgebung, z.B. mit Hilfe einer (nicht dargestellten) Photolackmaske, beschränkt werden, wenn die Dotierung durch Ionenimplantation in die Schicht 5 implantiert wird.
030030/0780
BAD ORIGINAL
12.12.1979 ftf PHN 9327
Wenn die Wärmebehandlung, die
nach dem Anbringen der Dotierung stattfindet und bei der diese Dotierung tiefer in den Halbleiterkörper diffundiert, völlig oder teilweise in einer oxidierenden Atmosphäre durchgeführt wird, ist die Halbleiterschicht mit einer Oxidschicht überzogen. Diese (nicht dargestellte) Oxidschicht kann als Maskierungsschicht bei der folgenden Dotierungsbehandlung verwendet werden«,
Vor der nächstfolgenden Dotierungsbehandlung wird eine Photolackschicht 21 mit darin einer öffnung 22 angebracht (Figuren 3 und k)„ Diese Schicht 21 dient als Ätzmaske für die darunterliegende Oxidschicht und/oder als Maskierung während einer Implantationsbehandlung, bei der eine p-Typ Dotierung, die Z0B0 aus Borionen besteht, angebracht wird. Dieser Dotierungsstoff wird also örtlich in einem ersten Oberflächenteil 22a der Halbleiterschicht 5» der über der öffnung k liegt9 und in einem sich daran anschliessenden zweiten Oberflächenteil 22b der Halbleiterschicht 5 t der über der Isolierschicht liegt, angebracht, wobei der Oberflächenteil 22a kleiner als die öffnung 4 gewählt ist. Nach der Implantation wird die Photolackschicht 21 entfernt. Nun findet noch eine Wärmebehandlung statt, bei der die Borionen, erwünschtenfalls in einem oxidierenden Milieu, weiter in die Schicht und/oder in die Zone 8 eindiffundieren, so dass die erhaltene Oxidschicht nachher als Maskierungsschicht benutzt werden kann. Endgültig werden ein p-leitender Teil 23 der Schicht 5» der einen Basisanschlussleiter 14 (Fig. 1) enthält., und eine in der öffnung k unter diesem Teil 23 liegende Basiszone 7 erhalten. Der Basis-Kollektor-Ubergang 10 liegt z.B. etwa 1 /tun unter der Oberfläche 2. Innerhalb des Randes der öffnung h beträgt der Schichtwiderstand der Schicht 5 und der Zone 7 zusammen z.B. etwa 200 bis 300 O pro Quadrat. Der auf der Isolierschicht 3 liegende Teil des p-leitenden Teiles 23 weist dann z.B.
einen Schichtwiderstand von etwa 600 bis 800 J-- pro Quadrat auf.
030030/0780
12.12ο1979 yf PHN" 9327
Dann wird aufs neue eine Photo-
lackschiclit 23 (Figuren 5 und 6) mit darin zwei öffnungen 24 bzw. 25 angebracht. Diese Schicht 23 dient als Maskierung bei einer Implantation von Phosphorionen. Dabei wird örtlich in einem dritten Oberflächenteil 24a der Ilarbleiterschicht 5, der über der öffnung 4 liegt, und in einem sich daran anschliessenden vierten Oberflächenteil 24b der Halbleiterschicht 5t der über der Isolierschicht 3 liegt, der Dotierungsstoff Phosphor zum Erhalten des ersten Leistungstyps (des η-Typs) angebracht, wobei der dritte Oberflächenteil 24a kleiner als der erste Oberflächenteil 22a ist und völlig mit einem Teil dieses ersten Oberflächenteiles zusammenfällt, in dem vorher der Dotierungsstoff Bor zum Erhalten des zweiten Leitungstyp (des P-TyPs) angebracht wurde.
Vorzugsweise wird, wie im vorliegenden Beispiel, wenigstens während einer der beiden zuletzt genannten Behandlungen auch örtlich in einem fünften Oberflächenteil 25a der Halbleiterschicht 5» der über der öffnung 4 liegt, und in einem sich daran anschliessenden sechsten Oberflächenteil 25b der Halbleiterschicht 5, der über der Isolierschicht 3 liegt, der betreffende Dotierungsstoff angebracht, wobei die beiden über der öffnung 4 liegenden Oberflächenteile 24a und 25a völlig voneinander getrennt sind.
Im vorliegenden Beispiel werden
der fünfte und der sechste Oberflächenteil 25a bzw. 25b zugleich mit dem dritten und dem vierten Oberflächenteil 24a bzw. 24b einer Dotierungsbehandlung unterworfen, bei der von dem dritten Oberflächenteil 24a und dem fünften Oberflächenteil 25a nur der dritte Oberflächenteil 24a völlig mit einem Teil des ersten Oberflächenteiles 22a zusammenfällt.
Nach der Implantation wird die Photolackschicht 23 entfernt und erfolgt noch eine Wärmebehandlung. Die dieser Implantationsbehandlung, unterworfenen Teile der polykristallinen Siliziumschicht 5 sind hochdotiert und weisen einen Schichtwiderstand von etwa
030030/0780
BAD ORIGINAL
12.12.1979 >3 PHN 9327
10 -T^- pro Quadrat auf. Zugleich wird an der Stelle, an der sich, die öffnungen h und 2k überlappen, unter der Siliziumschicht 5 eine innerhalb der Basiszone 7 liegende η-leitende Emitterzone 6 erhalten (Figo 6 ) „ Der Emitter-Basis-pn-Übergang 9 liegt z.B. etwa 0,5 bis O9 7/um unter der Halbleiteroberfläche 2. Ebenso wird an der Stelle, an der sich die öffnungen k und 25 überlappen, unter der Siliziumschicht 5 die η-leitende Kontaktzone 16
erhalten. Der Teil Z6 der Siliziumschicht 5 hat sowohl 10
unter der Maskierungsschicht 21 als auch unter der Maskierungsschicht 23 gelegene Dieser Teil 26 ist nur bei der ersten Dotierungsbehandlung zum Erhalten der Kollektorzone 8 dotiert und besteht also aus n-leitendem
Silizium. Der Teil 26 weist eine verhältnismässig niedrige 15
η-Typ Dotierungskonzentration auf„
Auch der verbleibende Teil der
Siliziumschicht 5 ist hochohmig n—leitend oder, wenn auch bei der ersten Dotierungsbehandlung eine Maskierung verwendet ist, undotiert. Dieses Material ist derart schlecht
leitend, dass, wenn es nicht entfernt wird, die verhältnismässig hoch dotierten Teile 13 s 1 ^- und 15 oft bereits in genügendem Masse elektrisch gegeneinander isoliert sind. Nötigenfalls kann jedoch diese elektrische Isolierung dadurch verbessert werden, dass die über-
schüssigen Teile der Siliziumschicht unter Verwendung
einer nichtkritischen Maske weggeätzt oder in Oxid umgewandelt werden, so dass nur der in Figo 1 mit den Linien 27 angegebene T-förmige Teil intakt bleibt„ Übrigens ist in Fig. 1 auch schematisch die Lage der öff-30
nungen 22, Zh und 25 in den Maskierungsschichten 21 und 23 angegeben.
Im Rahmen der vorliegenden
hrf i iidurifj ist es von Bedeutung, dass es üblich ist, ;>/·. r;i.rJ<; vor jofJr.-r Do 1; Lorungsbehandlung die freiliegende
h\j<-.[ ΓI ;"olj<; do.·) Körpern 1 zu reinigen, wobei Z0B0 uner-ν/Ππ'ίΟι l.<: :;piir<m von Siliziumoxid entfernt werden, Bei <] i i-.r.'-in ;;<jf/:n:um lan Tauchätzen in eine Flüssigkeit, in der
030030/0780
12.12.1979 **C PHN 9327
A!
sich Siliziumoxid löst, würden die Ränder der öffnung 4 leicht angeätzt werden, wenn nicht die öffnung 4 und die Siliziumoxidschicht 3 völlig mit der Polysiliziumschicht 5 bedeckt wären. Da bei Anwendung der vorliegenden Erfins dung eine derartige Anätzung völlig vermieden wird, können ohne Bedenken auch sehr untiefe Basis- und Emitterzonen verwendet werden.
Wenn die Schicht 5 auf an sich
bekannte Weise bei einer höheren Temperatur derart angebracht wird, dass der innerhalb des Randes der öffnung 4 liegende Teil einkristallin epitaktisch auf dem Körper 1 anwächst, kann z.B. die Emitterzone auch mit einer derart geringen Tiefe angebracht werden, dass sich der Emitter-Basis-Ubergang 9 völlig in der Schicht 5 erstreckt. Bei einer Abwandlung der beschiebenen Ausführungsform wird, nachdem die Isolierschicht 3 mit der öffnung 4 angebracht worden ist, zunächst durch Implantation und/oder Diffusion eine η-Typ Dotierung in dem Halbleiterkörper 1 angebracht. Diese Dotierungsbehand-
2Q lung dient zum Erhalten des η-leitenden G-ebietes 8. Dann wird, nachdem die Oberfläche nötigenfalls gereinigt worden ist, die Siliziumschicht 5 angebracht. Die weiteren Dotierungsbehandlungen können dann auf die bereits beschriebene Weise durchgeführt werden.
Die angegebene Verwechselung der Reihenordnung, in der die erste Dotierungsbehandlung und das Niederschlagen der Halbleiterschicht 5 durchgeführt werden, weist u.a. den Vorteil auf, dass die Teile der Schicht 5f die bei den Dotierungsbehandlungen für die Basiszone und die Emitterzone maskiert werden, undotiert bleiben können, ohne dass dazu, wie oben beschrieben wurde, eine zusätzliche Maskierungsschicht benötigt wird.
Die Tatsache, dass bei dieser Verwechselung der Reihenordnung der Rand der öffnung 4 erst nach der ersten Dotierungsbehändlung abgedeckt und geschützt wird, ist oft unbedenklich. Die Eindringtiefe des Gebietes 8 ist meistens verhältnismässig gross und jedenfalls grosser als die der Basiszone 7 und der Emitter-
030030/0780
BAD ORIGINAL '
12.1:1,. 1979 4& PHN 9327
zone 6. Dadurch, liegt der pn-übergang 11 an der Oberfläche 2 in einem verhältnismässig grossen Abstand von dem Rande der öffnung 4. Meistens ist daher eine kleine Verschiebung des Randes der öffnung nach der ersten Dotierungsbehandlung zum Erhalten der dritten Zone 8 noch zulässig.
Die Isolierschicht 3 kann auch
völlig oder teilweise durch ein Oxidmuster ersetzt werden, das über einen Teil seiner Dicke oder über seine ganze Dicke in den Halbleiterkörper versenkt ist. In der Halbleitertechnik sind verschiedene Verfahren bekannt, mit denen derartige versenkte Oxidmuster erhalten werden können. Fig. 7 zeigt schematisch und nicht massstäblich einen Querschnitt durch eine Abwandlung des Transistors nach dem ersten Beispiels, bei der ein derartiges versenktes Oxidmuster 35 verwendet wird« In dieser Figur sind entsprechende Teile mit den gleichen Bezugsziffern wie in Fig. 2 bezeichnet. Das Oxidmuster 35 ist durch örtliche Oxidation des Körpers 1 erhalten, wobei an der Stelle der öffnung h eine gegen Oxidation maskierende Schicht aus z.B. Siliziumnitrid verwendet wurde„ Unter dem Oxidmuster 35 kann erwünschtenfalls ein Kanalunterbrecher verwendet werden, der auf bekannte Weise angebracht werden kann.
Im vorliegenden Beispiel liegen die Basiszone 7 und die Kollektorkontaktzone 16 an der Oberfläche 2 aneinander an, gleich wie die über diesen Zonen liegenden Teile Ik bzw« 15 der Halbleiterschicht, die über das Oxidmuster 35 und in der öffnung angebracht ist. Dadurch können die Abmessungen des Transistors kleiner als im ersten Beispiel sein. Der Gebrauch des Oxidmusters 35 ermöglicht es weiter, dass die Abmessungen des Transistors kleiner als im ersten Beispiel werden können.
In diesem Zusammenhang sei
bemerkt, dass eines der bekannten Probleme bei der Anwendung durch selektive Oxidation erhaltener wenigstens über einen Teil seiner Dicke in den Halbleiterkörper
030030/0780
BAD ORSQINAL
12.12.1979 ^ /^ PHN 9327
versenkter Oxidschichten ist, dass derartige Oxidschichten 35 am Rande der öffnung h sehr dünn sein können, wodurch sich ein derartiger Rand bei späteren
Ätz- oder Reinigungsbehandlungen besonders leicht ver-5
schiebt. In der Praxis muss darum bisher oft ein angemessener Abstand zwischen der Emitterzone 6 und dem Rande der Öffnung k berücksichtigt werden, wodurch die Transistoren mehr Raum beanspruchen, und/oder müssen zusätzliche
Verfahrensschritte eingeführt werden, um Probleme, wie 10
das Auftreten von Kurzschlüssen, zu vermeiden. Bei Anwendung der vorliegenden Erfindung ergeben sich diese Probleme nicht oder weniger schnell, während man mit einem verliältnismässig einfachen Herstellungsverfahren mit
verhältnismässig wenig kritischen Verfahrensschritten 15
auskommen kann.
Die dotierten Teile 13, 14 und
15 der Halbleiterschicht sowie die weiteren Teile dieser Halbleiterschicht, die noch vorhanden sind, sind mit
einer Isolierschicht 37 aus z.B. Siliziumoxid und/oder 20
Siliziumnitrid überzogen. Auf dieser Schicht 37 kann ein Muster von Leiterbahnen 38 aus z.B. Aluminium angebracht sein, wobei die Bahnen 38» wo nötig, über öffnungen in der Isolierschicht 37 mit dotierten Teilen, wie dem Teil
13 der Halbleiterschicht, verbunden sein können. Bei 25
Anwendung des beschriebenen Transistors in integrierten
Schaltungen sind also zwei Pegel leitender Verbindungen zwischen den Schaltungselementen vorhanden. Auf dem ersten Pegel bestehen die leitenden Verbindungen aus Bahnen dotierten Halbleitermaterials. Dabei muss, wenn das auf der 30
Isolierschicht 3 zwischen diesen Bahnen liegende polykristalline Halbleitermaterial nicht entfernt oder in Oxid umgewandelt wird, die verhältnismässig grosse laterale Diffusion namentlich der Phosphordotierung in dieses polykristalline Material berücksichtigt werden. Innerhalb der öffnung 4 ist die laterale Diffusion in die Halbleiterschicht 5 oft wesentlich kleiner als ausserhalb dieser
030030/0780
BAD ORIGINAL·
30010*2
Τ2.12.1979 ^f PHN 9327
Öffnung« Bei Versuchens die im Rahmen der vorliegenden Erfindung durchgeführt wurden, hat sich ergeben, dass die Emitter- und Kollektoranschlussleiter 13 bzw0 14 innerhalb der öffnung k in überraschend geringer Entfernung voneinander liegen können;, ohne dass unerwünschte Verbindungen gebildet werden» Es stellte sich heraus, dass diese Entfernung wesentlich geringer sein durfte als sich auf Grund der aus der Literatur bekannten Diffusionsgeschwindigkeit in polykristallinen Schichten erwarten liesse, Dies ermöglicht es, Schaltungselemente mit zusätzlich kleinen Abmessungen und daran angepassten elektrischen Anschlüssen herzustellen.
Zn Schaltungen, wie bestimmten
Speichern und verschiedenen logischen Schaltungen, kann
die Tatsache ausgenutzt werden, dass in die Halbleiter— bahnen einfach sogenannte Polydioden aufgenommen werden können, die als Schaltungselemente in derartigen Schaltungen dienen können« Für diese Polydioden ist kein zusätzlicher Raum an der Oberfläche erforderlich. Sie können in auf der Isolierschicht 5 j 35 liegenden Teilen der polykristallinen Halbleiterbahnen angebracht sein.
In den beschriebenen Transistoren
setzen sich der Emitter-Basis-Ubergang 9 und der Basis-Kollektor-Übergang 10 von dem kristallinen Körper 1 bis
in die darauf angebrachte polykristalline Ilalbleiterschicht fort. Zu jedem dieser beiden pn—Übergänge des Transistors liegt also eine Polydiode parallele Dies kann einen nachteiligen Einfluss auf die Eigenschaften des Transistors ausüben, aber u.a„ infolge der verhält-
nismassig kleinen Oberfläche dieser Polydioden ist dieser nachteilige Einfluss meistens gering und für viele Anwendungen zulässig» Ausserdem können, indem die Halbleiter schicht unter geeignet gewählten Bedingungen angebracht wird, wobei uoao die Korngrösse und die Dicke eine Rolle spielen, die nachteiligen Einflüsse der Polydioden beschränkt werden«, Je nachdem die Lebensdauer der freien Ladungsträger in der polykristallinen Halbleiterschicht
030030/078Ö
BAD. .ORIGINAL.
12.12.1979 J^ PHN 9327
grosser ist, entsprechen die Eigenschaften der Polydioden besser denen der anschliessenden pn-Ubergänge im einkristallinen Material. Dabei kann innerhalb der öffnung 4, abhängig von den Anwachsbedingungen und der Dicke der Schicht, die einkristalline Struktur an der in dieser öffnung freigelegten Halbleiteroberfläche 2 einen günstigen Einfluss ausüben. Weiter werden während der zu den Dotierungsbehaiidlungen gehörigen Wärmebehandlungen Kristallisationseffekte auftreten können, die einen günstigen Einfluss auf die Eigenschaften der in der öffnung liegenden Polydioden ausüben.
Es ist einleuchtend, dass die
vorliegende Erfindung nicht auf die beschriebenen Ausführungsbeispiele beschränkt ist, sondern dass für den Fachmann im Rahmen der Erfindung viele Abwandlungen möglich sind. So können andere Halbleitermaterialien, wie
III V
Germanium oder A B -Verbindungen, verwendet werden.
Dies gilt sowohl für den einkristallinen Halbleiterkörper als auch für die auf der Isolierschicht und in der öffnung angebrachte Halbleiterschichte Weiter können andere geometrische Formen angewandt werden. Die Emitterzone 6 kann sich z.B. als ein Streifen in der öffnung h erstrecken, wobei zu beiden Seiten des Streifens die Basiszone 7 bis zu der Oberfläche der Halbleiterschicht reicht. Auch können andere Dotierungstechniken, wie Diffusion aus der Gasphase oder aus einer dotierten Isolierschicht als Quelle, statt der beschriebenen Implantation Anwendung finden.
Der Halbleiterkörper 1 kann aus einem verhältnismässig stark dotierten Halbleitersubstrat bestehen, auf dem eine weniger stark dotierte Oberflächenschicht angebracht ist; auch kann dieser Körper aus einem isolierenden Substrat, wie Saphir, bestehen, auf dem eine epitaktische Halbleiterschicht liegt. Im letzteren Falle können sich die Kollektorzone 8 und/oder das Oxidationsmuster 35 auch völlig durch die epitaktische Halbleiterschicht hindurch bis auf dem isolierenden Substrat erstrecken.
030030/0780
BAD ORIGINAL ^
3 00 i 0,2
12.12*1979 JH PHN 9327
Weiter können in den beschriebenen Beispielen die Leitungstypen verwechselt werden. Auch können andere Schaltungselemente als Transistoren mit drei oder mehr Anschlüssen in der öffnung angebracht werden. ¥enn z.B. im ersten Beispiel die öffnung 25 nicht in der Maskierungsschicht 23 5 sondern in der Maskierungsschicht 21 angebracht wird, wird statt der nleitenden Zone 16 eine zweite p-=leitende Zone erhalten,, Dadurch wird ein lateraler Vierschichtentransistor (npnp) oder, je nach der Betriebsart, ein npn-Transistor erhalten, der mit einem komplementären pnp-Transistor versehen ist, um z.B. der Basiszone 7 Strom zuzuführen,.
Die beschriebenen Halbleiterschaltungselemente können in Verbindung mit ähnlichen und/ oder anderen Schaltungselementen einen Teil einer integrierten Schaltung bilden,, Darin können die Transistoren nach dem ersten und dem zweiten Beispiel auch umgekehrt, mit der Zone 6 als Kollektor und die Zone 8 als Emitter, angewandt werden.
Schliesslich sei noch bemerkt, dass der Ausdruck "polykristallines Halbleitermaterial" hier in weitestem Sinne als "nichtkristallines Halbleitermaterial" aufzufassen ist und also Z0B0 auch
amorphes Halbleitermaterial umfasste 25
03003 0/0780

Claims (1)

  1. 300103:
    12.12.1979 ^ PHN 9327
    PATENTANSPRUECHEι
    1 * Halbleiteranordnung mit
    einem Halbleitersubstrat, bei der an einer Oberfläche des Substrats eine elektrisch isolierende Schicht mit
    mindestens einer öffnung vorhanden ist, und bei der sich 5
    auf der Isolierschicht und in der öffnung eine Halbleiterschicht erstreckt j die den innerhalb der öffnung liegenden Teil der Oberfläche des Substrats völlig bedeckt, wobei diese Anordnung ein Halbleiterschaltungselement mit einer ersten Halbleiterzone von einem ersten Leitungstyp, einer daran grenzenden zweiten Halbleiterzone von einem zweiten Leitungstyp und einer an die zweite Zone grenzenden dritten Halbleiterzone vom ersten Leitungstyp enthält, bei der der Raum, innerhalb dessen die Halbleiterzonen des Schaltungselements miteinander zusammenarbeiten könneng in
    seitlicher Richtung durch den Rand der öffnung in der Isolierschicht bestimmt ists und bei der, von der Oberfläche der Halbleiterschicht her gesehen, die erste Zone auf der zweiten und die zweite Zone auf der dritten Zone liegt j bei der ein erster Teil der Halbleiterschicht, der
    auf der Isolierschicht liegt 9 vom ersten Leitungstyp ist, bis zu der öffnung reicht und sich als Anschlussleiter einem innerhalb des Randes der öffnung liegenden Teil der ersten Zone anschliessts und bei der ein zweiter Teil der
    Halbleiterschicht j, der auf der Isolierschicht liegt, vom ·
    zweiten Leitungstyp ists bis zu der öffnung reicht und sich als Anschlussleiter einem innerhalb des Randes der öffnung liegenden Teil der zweiten Zone anschliesst, dadurch gekennzeichnet 9 dass die auf der dritten Zone
    liegende zweite Zone innerhalb des Randes der öffnung 30
    einen Teil der dritten Zone freilässt und ein dritter Teil der Halbleiterschicht einen dritten Anschlussleiter bildet, der bis zu der öffnung reicht und sich neben der zweiten
    BAD ORIGINAL--,.
    12.12.1979 2 PHN 9327
    Zone einem innerhalb des Randes der öffnung liegenden Teil einer weiteren Halbleiterzone anschliesst.
    2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, dass die dritte Halbleiterzone im Halbleiterkörper die zweite Zone umgibt und mit einem angrenzenden Teil des Halbleiterkörpers einen pn-Ubergang bildet, der das Halbleiterschaltungselement von dem übrigen Teil des Halbleiterkörpers trennt«.
    3. Halbleiteranordnung nach
    Anspruch 2, dadurch gekennzeichnet, dass der pn-Ubergang zwischen der dritten HaIbleiterzone und dem angrenzenden Teil des Halbleiterkörpers bis zu der Oberfläche reicht, wobei der an der Oberfläche liegende Rand dieses pn-Ubergangs durch den Rand der öffnung in der Isolierschicht bestimmt ist.
    4. Halbleiteranordnung nach Anspruch 2 oder 3? dadurch gekennzeichnet, dass das Halbleiterschaltungselement ein gegen den angrenzenden Teil des Halbleiterkörpers isolierter Bipolartransistor ist.
    5« Halbleiteranordnung nach einem
    der vorstehenden Anspruches dadurch gekennzeichnet, dass die elektrisch isolierende Schicht eine durch selektive Oxidation erhaltene, wenigstens über einen Teil seiner Dicke in den Halbleiterkörper versenkte Oxidschicht ist.
    6. Verfahren zur Herstellung einer
    Halbleiteranordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass ein Halbleiterkörper an einer Oberfläche mit einer elektrisch isolierenden Schicht mit mindestens einer öffnung versehen wird, und dass auf der Isolierschicht und auf der Halbleiteroberfläche innerhalb der öffnung eine Halbleiterschicht niedergeschlagen wird, während eine erste Dotierungsbehandlung durchgeführt wird, bei der örtlich in einem ersten Oberflächenteil der Halbleiterschicht, der über der öffnung liegt, und in einem sich daran anschliessenden zweiten Oberflächenteil der Halbleiterschicht, der über der Isolierschicht liegt,
    030030/0780
    12.12.1979 3 PHN 9327
    ein Dotierungsstoff zum Erhalten des zweiten Leitungstyps angebracht wird, wobei der erste Oberflächenteil kleiner als der ganze über der öffnung liegende Oberflächenteil der Halbleiterschicht gewählt wird, und wobei eine zweite Dotierungsbehandlung durchgeführt wird, bei der örtlich in einem dritten Oberflächenteil der Halbleiterschicht9 der über der Öffnung liegt, und in einem sich daran anschliessenden vierten Oberflächenteil der Halbleiter·= schicht, der über der Isolierschicht liegt, ein Dotierungsstoff zum Erhalten des ersten Leitungstyps angebracht wird;, wobei der dritte Oberflächenteil kleiner als der erste Oberflächenteil ist und vollständig mit einem Teil dieses ersten Oberflächenteiles zusammenfällt,, 7 · Verfahren nach Anspruch 6,
    dadurch gekennzeichnet, dass wenigstens während einer der beiden Dotierungsbehandlungen auch örtlich in einem fünften Oberflächenteil der Halbleiterschicht, der über der öffnung liegt, und in einem sich daran anschliessenden sechsten Oberflächenteil der Halbleiterschicht, der über der Isolier= schicht liegt, der betreffende Dotierungsstoff angebracht wird, wobei die beiden über der öffnung liegenden Ober= flächenteile, in denen derselbe Dotierungsstoff angebracht wird, völlig voneinander getrennt sind.
    8. Verfahren nach Anspruch 7 ? dadurch gekennzeichnet, dass während der zweiten Dotierung sbehandlung in dem fünften und dem sechsten Oberflächenteil derselbe Dotierungsstoff wie in dem dritten und dem vierten Oberflächenteil angebracht wird, wobei von dem dritten und dem fünften Oberflächenteil nur der dritte völlig mit einem Teil des ersten Oberflächenteiles zusammenfällt .
    9. Verfahren nach Anspruch 7 oder 8, dadurch gekennzeichnet, dass mit*Hilfe des in dem fünften und dem sechsten Oberflächenteil angebrachten Dotierungsstoffes der dritte Teil der Halbleiterzone, der den dritten Anschlussleiter bildet, erhalten wird.
    10. Verfahren nach einem der vor-
    030030/0780
    12.12.1979 h PHN 9327
    stehenden Ansprüche 6 bis 9j dadurch gekennzeichnet, dass mit Hilfe des in dem ersten und dem zweiten Oberflächenteil angebrachten Dotierungsstoffes der zweite Teil der Halbleiterschicht und die zweite Zone erhalten werden, wobei der Dotierungsstoff innerhalb der Öffnung durch die Halbleiterschicht hindurch und bis in den daran grenzenden Halbleiterkörper eindiffundiert wird.
    11. Verfahren nach einem der vorstehenden Ansprüche 6 bis 10, dadurch gekennzeichnet, dass mit Hilfe des in dem dritten und dem vierten Oberflächenteil angebrachten Dotierungsstoffes der erste Teil der Halbleiterschicht und die erste Zone erhalten werden.
    030030/0780
    BAD
DE19803001032 1979-01-15 1980-01-12 Halbleiteranordnung und verfahren zu deren herstellung Withdrawn DE3001032A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL7900280A NL7900280A (nl) 1979-01-15 1979-01-15 Halfgeleiderinrichting en werkwijze ter vervaardiging daarvan.

Publications (1)

Publication Number Publication Date
DE3001032A1 true DE3001032A1 (de) 1980-07-24

Family

ID=19832451

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19803001032 Withdrawn DE3001032A1 (de) 1979-01-15 1980-01-12 Halbleiteranordnung und verfahren zu deren herstellung

Country Status (6)

Country Link
US (1) US4430793A (de)
JP (1) JPS5596653A (de)
DE (1) DE3001032A1 (de)
FR (1) FR2446540A1 (de)
GB (1) GB2040568B (de)
NL (1) NL7900280A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0046257A1 (de) * 1980-08-20 1982-02-24 Kabushiki Kaisha Toshiba Halbleiterbauelement

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5734359A (en) * 1980-08-08 1982-02-24 Toshiba Corp Semiconductor device and manufacture thereof
DE3274035D1 (en) * 1981-04-30 1986-12-04 Toshiba Kk Semiconductor device having a plurality of element units operable in parallel
JPS5866359A (ja) * 1981-09-28 1983-04-20 Fujitsu Ltd 半導体装置の製造方法
NL8105920A (nl) * 1981-12-31 1983-07-18 Philips Nv Halfgeleiderinrichting en werkwijze voor het vervaardigen van een dergelijke halfgeleiderinrichting.
JPS58202525A (ja) * 1982-05-21 1983-11-25 Toshiba Corp 半導体装置の製造方法
US4712125A (en) * 1982-08-06 1987-12-08 International Business Machines Corporation Structure for contacting a narrow width PN junction region
US4905075A (en) * 1986-05-05 1990-02-27 General Electric Company Hermetic semiconductor enclosure
US5067002A (en) * 1987-01-30 1991-11-19 Motorola, Inc. Integrated circuit structures having polycrystalline electrode contacts
US4837176A (en) * 1987-01-30 1989-06-06 Motorola Inc. Integrated circuit structures having polycrystalline electrode contacts and process
US4772566A (en) * 1987-07-01 1988-09-20 Motorola Inc. Single tub transistor means and method
US5254495A (en) * 1993-05-07 1993-10-19 United Microelectronics Corporation Salicide recessed local oxidation of silicon
DE19832329A1 (de) 1997-07-31 1999-02-04 Siemens Ag Verfahren zur Strukturierung von Halbleitern mit hoher Präzision, guter Homogenität und Reproduzierbarkeit

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2749607A1 (de) * 1976-11-19 1978-05-24 Philips Nv Halbleiteranordnung und verfahren zu deren herstellung

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3611067A (en) * 1970-04-20 1971-10-05 Fairchild Camera Instr Co Complementary npn/pnp structure for monolithic integrated circuits
US4074304A (en) * 1974-10-04 1978-02-14 Nippon Electric Company, Ltd. Semiconductor device having a miniature junction area and process for fabricating same
JPS52119186A (en) * 1976-03-31 1977-10-06 Nec Corp Manufacture of semiconductor
JPS5338992A (en) * 1976-09-22 1978-04-10 Hitachi Ltd Manufacture of semiconductor device
GB2010580B (en) * 1977-11-14 1982-06-30 Tokyo Shibaura Electric Co Method for manufacturing a semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2749607A1 (de) * 1976-11-19 1978-05-24 Philips Nv Halbleiteranordnung und verfahren zu deren herstellung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0046257A1 (de) * 1980-08-20 1982-02-24 Kabushiki Kaisha Toshiba Halbleiterbauelement

Also Published As

Publication number Publication date
FR2446540B1 (de) 1985-05-17
GB2040568A (en) 1980-08-28
FR2446540A1 (fr) 1980-08-08
US4430793A (en) 1984-02-14
GB2040568B (en) 1983-03-02
NL7900280A (nl) 1980-07-17
JPS5596653A (en) 1980-07-23

Similar Documents

Publication Publication Date Title
DE2745857C2 (de)
EP0036634B1 (de) Verfahren zur Herstellung einer bipolaren Transistorstruktur
EP0032550B1 (de) Verfahren zur Herstellung einer bipolaren, vertikalen PNP-Transistorstruktur
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
EP0007923B1 (de) Verfahren zur Herstellung eines doppeltdiffundierten, lateralen Transistors und eines mit diesem integrierten komplementären vertikalen Transistors
EP0001586B1 (de) Integrierte Halbleiteranordnung mit vertikalen NPN- und PNP-Strukturen und Verfahren zur Herstellung
DE2545892A1 (de) Kombiniertes verfahren zur herstellung oxyd-isolierter vertikaler bipolartransistoren und komplementaerer oxyd-isolierter lateraler bipolartransistoren
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
EP0071665B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Festkörperschaltung mit mindestens einem bipolaren Planartransistor
DE1926884A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE19744860A1 (de) Komplementäre Bipolartransistoren und Verfahren zur Herstellung derselben
DE3001032A1 (de) Halbleiteranordnung und verfahren zu deren herstellung
DE2729973A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE1950069A1 (de) Verfahren zur Herstellung von Halbleitervorrichtungen
DE2361319C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1764570C3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE2109352C2 (de) Verfahren zum Herstellen eines lateralen bipolaren Halbleiter-Bauelements
DE2155816A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit mindestens einem Feldeffekttransistor mit isolierter Torelektrode, und durch dieses Verfahren hergestellte Halbleiteranordnung
DE3423776C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2507038C3 (de) Inverser Planartransistor und Verfahren zu seiner Herstellung
DE2320420A1 (de) Verfahren zur herstellung eines leitfaehigen verbindungsmusters auf halbleiterschaltungen sowie nach dem verfahren hergestellte anordnungen
DE2600375C3 (de) Halbleiteranordnung mit mindestens zwei komplementären Transistoren und Verfahren zu ihrer Herstellung
DE2527076A1 (de) Integriertes schaltungsbauteil
DE2510951C3 (de) Verfahren zur Herstellung einer monolithisch integrierten Halbleiterschaltung
DE2120832C3 (de) Verfahren zum Herstellen eines monolithischen, einen integrierten Schaltkreis bildenden Bauteils mit einem Halbleiterkörper

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: H01L 29/40

8126 Change of the secondary classification

Free format text: H01L 29/72 H01L 29/74 H01L 23/48

8139 Disposal/non-payment of the annual fee