DE1950069A1 - Verfahren zur Herstellung von Halbleitervorrichtungen - Google Patents

Verfahren zur Herstellung von Halbleitervorrichtungen

Info

Publication number
DE1950069A1
DE1950069A1 DE19691950069 DE1950069A DE1950069A1 DE 1950069 A1 DE1950069 A1 DE 1950069A1 DE 19691950069 DE19691950069 DE 19691950069 DE 1950069 A DE1950069 A DE 1950069A DE 1950069 A1 DE1950069 A1 DE 1950069A1
Authority
DE
Germany
Prior art keywords
substrate
layer
impurities
impurity
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19691950069
Other languages
English (en)
Other versions
DE1950069B2 (de
Inventor
Hideharu Egawa
Saburo Fukasaku
Yamichi Ohmura
Kazuo Yada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE1950069A1 publication Critical patent/DE1950069A1/de
Publication of DE1950069B2 publication Critical patent/DE1950069B2/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/92—Controlling diffusion profile by oxidation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Bipolar Transistors (AREA)

Description

Dr. F. Zurnsteln sen. - Dh E. Assmann Dr. R. Koenigsberger - Dlpl.-Phys. R. Holzbauer - Dr. F. Zumsteln Jun.
PATENTANVVÄLXE TELEFON) OAMMEL-NR. 220341
TELEX 829979
TELEGRAMME: ZUMPAT POSTSCHECKKONTO: MONOHEN SlISO
BANKKONTO) BANKHAUS H. AUFHÄUSER
8 MDNOHEN 2, "BRÄUHAU38TRA83E 4/III
Case 44 396-3
Tokyo Shibaura Electric Co., Ltd., Kawasaki-shi/Japan Verfahren zur Herstellung von Halbleitervorrichtungen
Die Erfindung betrifft ein Verfahren zur Herstellung von Halbleitervorrichtungen und insbesondere ein Verfahren zur Herstellung von Halbleitervorrichtungen, die durch Ionen-Implantationsverfahren gebildete Übergänge aufweisen.
Als Verfahren zur Ausbildung einer unabhängigen Schicht in einem Halbleitersubstrat zur Erzeugung eines dazwischenliegenden Übergangs, beispielsweise eines PN-Übergangs, eines PP+-Übergangs, eines NN+-Übergangs oder eines IP- oder IN-Übergangs wurde das sogenannte Ionen-Implantattionsverfahren vorgeschlagen. Gemäß diesem Verfahren werden bestimmte Verunreinigungen oder Störstellen im Form beschleunigter Ionen in ein Halbleitersubstrat eingetrieben.oder eingesetzt bzw. ein- ■ geimpft, und das Substrat wird während oder nach dem Ionen-Implantationsvorgang wärmebehandelt, um die Verunreinigungen zu aktivieren, die in Form von Ionen eingetrieben wurden. Durch Wärmebehandlung wird auch die gestörte Kristallstruktur in der Oberschicht des Halbleitersubstrat», die durch die eingetriebenen Ionen verursacht wurde, wieder geordnet. Da Verunreinigungen oder Störstellen nach diesem Verfahren zwangsweise in das Substrat eingeimpft werden, kann irgendeines vieler bekannter Materialien als Substrat oder zur Erzeugung der Stör-
009817/1392
stellen verwendet werden. Das Verfahren ergibt scharfe Übergänge, so daß es für viele Anwendungen in großem Umfang benutzt wird,. Mit diesem Verfahren ist es jedoch nur möglich, relativ flach liegende Übergänge in dem Substrat auszubilden. Wird nach diesem Verfahren beispielsweise ein PN-Übergang erzeugt, so liegt die Tiefe des Übergangs meistens nur bei 2 Mikron. Aus diesem Grund war die Anwendung von durch Ionenimplantation hergestellten Halbleitervorrichtungen auf spezielle Fälle beschränkt.
Es ist der Fachwelt natürlich bekannt, die Tiefe des Übergangs durch Erhöhung der Beschleunigungsspannung der Ionen zu vergrößern. Dieses Verfahren ist jedoch nicht vorteilhaft, da eine Hochspannungsbeschleunigungsvorrichtung benötigt wird.
Ziel der Erfindung ist es, ein Verfahren zur Ausbildung tiefer Übergänge in einem Substrat unter Anwendung der Ionenimplantation anzugeben, ohne daß irgendeine Hochspannungsbe— schleunigungsvorrichtung erforderlich ist.
Die Erfindung gibt nun ein Verfahren zur Herstellung einer Halbleitervorrichtung mit tiefem Übergang an, bei dem keine Hochspannungsbeschleunigungsvorrichtung verwendet wird und bei dem Ionen einer Aktivatorverunreinigung in ein' Halbleitersubstrat durch das lonen-Implantationsverfahren eingeimpft werden, worauf das Substrat einer Wärmebehandlung in einem Temperaturbereich von 900 bis 13000C unterzogen und mindestens während einer Periode der Wärmebehandlung einer oxydierenden Atmosphäre ausgesetzt wird, um einen Oxydfilm auf dem Teil aufzubringen, an dem die Einimpfung der Verunreinigung erfolgte, und um die eingeimpfte, Verunreinigung- in tief ere, Bereiche des Substrats einzuäiffupdieren.
Die Erfindung wird nachfolgend in Einzelheiten anhand der Zeichnungen beispielsweise erläutert.
009817/1392
Fig; IA und IB zeigen Querschnittsdarstellungen einer Halbleitervorrichtung, anhand derer die aufeinanderfο1-' genden erfindungsgemäßen Verfahrensstufen gezeigt sind, wobei Pig. IA die Herstellung einer durch das Ionen-Implantationsverfahren in einem Halbleitersubstrat ausgebildeten eingeimpften Schicht veranschaulicht und Fig. IB ein Halbleitersubstrat nach der Wärmebehandlung zeigt;
Fig. 2 zeigt in einer Kurve das Verhältnis «wischen der Verteilung der Verunreinigungskonzentration und der Dicke des Oxydfilms, wobei auf der Abszisse die Tiefe von der Substratoberfläche aus und auf der Ordinate die Verunreinigungskonzentration in logarithmischer Darstellung aufgetragen sind;
Fig. 3A bis 3F zeigen Kurven, um verschiedene Arten der .Verteilung der Verunreinigungskonzentration zu verdeutlichen, wobei die einander entsprechenden Ordinaten in gleicher Weise wie in Fig. 2 bezeichnet sind;
Fig. 4A, 4B und 4C zeigen in Querschnittsdarstellung aufeinanderfolgende Stufen der erfindungsgemäßen Herstellung eines Transistors, wobei Fig. 4A die Verfahrensstufe zur Herstellung einer Basisschicht in einem Halbleitersubstrat, Fig. 4B die Stufe zur Ausbildung einer eingeimpften Schicht in ^er Basisschicht durch das Ionen-Implantationsverfahren und Fig. 4C das Substrat nach der Wärmebehandlung zeigt;
Fig. 5A bis 5C zeigen den Fig. 4A bis 4C ähnliche Querschnittsdarstellungen zur Erläuterung der aufeinanderfolgenden erfindungsgemäßen Herstellungsstufen für eine Diode;
Fig. 6A bis 6D zeigen erfindungsgemäße aufeinanderfolgende Herstellungsstufen für einen Transistor, wobei Fig. 6A ein mit einer Basisschicht versehenes Halbleitersubstrat, Fig. 6B eine Stufe zur Ausbildung einer
0098 17/1392
ersten durch das Ionen-Implantationsverfahren ausgebildeten eingeimpften Schicht, Fig. 6C die Stufe -, zur Herstellung einer zweiten Impfschicht und Fig. 6D den Transistor nach der Wärmebehandlung zeigt und
I '
Fig. 7A bis 7D schließlich zeigen den Fig* 6A bis 6D ähnliche Querschnitte, die aufeinanderfolgende abgewandelte erfindungsgemäße Stufen zur Herstellung eines Transistors zeigen. .
Der Grundgedanke der Erfindung wird nun zunächst anhand der Fig. IA und IB in Verbindung mit den Fig,'/3A bis 3F erläutert, Ein Halbleitersubstrat 10 eines Leitfähigkeitstyps ist vorbereitet, und Störstellen oder Verunreinigungsschichten 12 sind im oberen Bereich des Substrats durch Ionen-Implantation ausgebildet, wobei Ionen einer Aktivatorverunreinigung selektiv durch eine Maske 11 in die Oberschicht eingetrieben oder eingeimpft werden, wie Fig, IA veranschaulicht. Je nach der Konzentrationsverteilung der mit Verunreinigung geimpften Schicht, die von den Bedingungen der Implantation, wie etwa der lonenbeschleunigungsspannung, der Intensität des Ionenstroms, der Verunreinigungsmenge sowie der Art der Verunreinigung und des Substrats abhängt, erfolgt eine Wärmebehandlung in einem Temoeraturbereich von 900 bis 13OO°C, wobei das Substrat mindestens während einer Periode der Wärmebehandlung einer oxydierenden Atmosphäre ausgesetzt wird, wobei sich auf der Störstellenschicht 12 Oxydfilme 13 ausbilden und die eingeimpften Störstellen zu tieferen Schichten hin diffundieren, so daß ein tiefer liegender Übergang 14 entsteht, wie Fig. IB zeigt.
Eine typische Verteilung der Störstellenkonzentration der so ausgebildeten Verunreinigüngsschicht zeigt Fig. 2, bei der auf der Abszisse die Tiefe von der Oberfläche des Halbleitersubstrats aus und auf der Ordinate die Störstellenkonzentration aufgetragen sind. Die Verteilung der StÖrstellenkonzentration bemißt sich nach Faktoren, wie der Implantationsbe-
009817/1392
dingungen, der Temperatur und Zeit bei der Wärmebehandlung und der Dicke der durch die oxydierende^ Atmosphäre erzeugten Oxydschicht. Insbesondere die Tiefe des Übergangs kann durch die Dicke der Oxydschicht reguliert werden. Gelangt die Oxydschicht beispielsweise bl,s zu einer durch die Linie a in Fig. 2 angedeuteten Tiefe, so liegt die Verunreinigungsschicht tatsächlich in einem unter dieser Tiefe liegenden Abschnitt.. Soll die wirksame Verunreinigungsschicht eine geringere Tiefe
die aufweisen, so wird die Oxydschicht auf/den Linien b,c oder d entsprechende Tiefe eingestellt. Auf diese Weise läßt sich gemäß der Erfindung die Verteilung der Störstellenkonzentration als auch die Tiefe des Übergangs einregulieren. Beispiele für eine solche Verteilung sind in den Fig. 3A-bis 3F gegeben, in denen auf der Ordinate die Verunreinigungskonzentration und auf der Abszisse die Tiefe von der Substratoberfläche aus aufgetragen sind. "
Gemäß der Erfindung ist es auf dieseWeise möglich, in ein Halbleitersubstrat durch Ionen-Implantation eingeimpfte Aktivatorverunreinigungen in tiefere Bereiche des Substrats einzudiffundieren, wobei die Ausbildung scharfer Übergänge im Substrat einregulierbar ist, während die durch die eingeimpfte Verunreinigung erzeugte StörStellenverteilung erhaltenpleibt.
Als Halbleitersubstrat im Rahmen der Erfindung können Silicium-, Germanium-, Galliumarsenid-, Galliumphosphid- und Indium-Antimon-Verbindungs-Halbleiter verwendet werden. Der Ausdruck "aktive Verunreinigung" bzw. "Aktivatorverunreinigung" soll hier jede Verunreinigung einschließen, die einen Leitfähigkeitstyp in dem Halbleitersubstrat erzeugen kann, und schließt gewöhnliche bekannte Verunreinigungen, beispielsweise Elemente der Gruppe III und V des periodischen Systems für Silicium oder Germanium ein. Der hier verwendete Ausdruck "Übergang" schließt PI-, NI-, P+P- und N+N-Übergänge zusatz- ' lieh zu PN-Übergängen ein. ■w.
009617/13*2.-.-'
Der oben angegebene Temperaturbereich der Wärmebehandlung von 900 bis 130O0C wird so abgegrenzt, da Temperaturen unter 900°C keine Oxydschicht in der Verunreinigungsschicht und keine ausreichende Diffusion der Störstellen ergeben,während Temperaturen über 13000C zur Zerstörung des Halbleitersubstrats führen können.
Die vorerwähnte in oxydierender Atmosphäre während wenigstens einer Periode des Wärmebehandlungsprozesses durchgeführte Wärmebehandlung bedeutet, daß alle Stufen der Wärmebehandlung des Halbleitersubstrats in einer oxydierenden Atmosphäre durchgeführt werden, oder es kann nur der anfängliche Verfahrensschritt in oxydierender Atmosphäre durchgeführt werden, während bei der (den) nachfolgenden Stufe(n) eine nicht-oxydierende Atmosphäre vorgesehen ist oder umgekehrt.
Zur wirksamen Steuerung der Diffusion oder des Verdampfens der eingeimpften Verunreinigungen wird die Ausbildung eines Oxydfilms in der anfänglichen Stufe der Wärmebehandlung bevorzugt. In jedem Fall sollte der schließlich ausgebildete Oxydfilm so beschaffen sein, daß er in der Lage ist, als Oberflächenschutzfilm zu wirken. Diese Bedingungen können geeignet ausgewählt werden, je nach gewünschter Dicke des herzustellenden Oxydfilms. Als für das Ionen-Implantationsverfahren zu verwendende Maske kann ein Film aus Molybdän oder Siliciumnitrid zusätzlich zu einem Siliciumdioxydfilm verwendet werden.
Da die durch den Ionen-Omplantationsprozeß erzeugte zerstörte Schicht durch eine bei der Wärmebehandlung entstandene SiOp-Schicht eingenommen wird, ist es nicht erforderlich, die* zerstörte Schicht in einer nachfolgenden Verfahrensstufe zu entfernen. Diese SiOp-Schicht kann auch in anderen Stufen des Verfahrens verwendet.werden, beispielsweise als Maske, durch deren ausgesparten Teil selektiv eine Elektrode herausgezogen oder herausgeführt wird. Da es nicht erforderlich ist, sich
009817/1392
um die Entstehung der erwähnten zerstörten Schicht zu kümmern, können Störstellen in hoher Konzentration eingeimpft werden.
Beispiel 1
Als erste Ausführungsform der Erfindung wird nachfolgend ein Verfahren zur Herstellung eines NPN-Transistors unter Bezug auf die Fig. 4A bis 4C beschrieben. .
Bor wird in ein N-leitendes Siliciumsubstrat 20 mit einem Widerstand von 5·Λαη durch ein bekanntes selektives Diffusionsverfahren eindiffundiert, um eine P-leitende Basisschicht
18 3 mit einer Konzentration von 5 · 10 /cm zu bilden. Ein Teil eines Siliciumdioxydfilms 22, der sich auf der oberen Oberfläche des Substrats bei der Diffusion ausbildete, wird/Photoätzung entfernt (Fig. 4A). Dann wir.d Phosphor in Form von Ionen unter Anlegen einer Beschleunigungsspannung von 10 kV in die Basisschicht 21 durch den entfernten Abschnitt des Films 22 eingetrieben oder eingeimpft, um eine N-leitende
15 3 *
Schicht 23 mit einer Konzentration von 1 · 10 /cm zu bilden (Fig. 4B). Dann wird das Substrat 20 in einer Argongasatmosphäre, die 20 Mol-% trockenen Sauerstoffs enthält, auf eine Temperatur von 1050°C gebracht und während 10 Minuten belassen, um einen Siliciumdioxydfilm 24 auf der N-leitenden, durch Implantation von Phosphorionen erzeugten Schicht 23 auszubilden und um die Verunreinigung einzudiffundieren, daß eine N-leitender Emitterschicht 25 entsteht (Fig\ 4C). Damit ergibt sich in beträchtlicher Tiefe von der oberen Oberfläche des Substrats aus ein PN-Übergang 26. An das so erhaltene NPN-Transistorelement werden Elektroden nach einem bekannten Verfahren angebracht. Der Meßwert des Stromverstärkungsfaktors des soweit beschriebenen Transistors beträgt 50.
Dazu im Gegensatz weist ein nach bekannten Verfahren hergestellter NPN-Transistor, bei dem ein Substrat mit einer N-leitenden Schicht durch dieselbe Phosphorimplantationstechnik versehen und das bei 300 bis 800°C in Argonatmosphäre in 20 Minuten wärmebehandelt wird, nur einen Stromverstärkungsfaktor
009817/1392
von 4 bis 7 auf.
Beispiel 2· . ^ "_
Ein N-leitendes Siliciumsubstrat mit einem spezifischen Widerstand von 1 JfZ-cm wird' vorbereitet, und Bor wird in das Substrat durch ein selektives Diffusionsverfahren eindiffundiert, um eine P-leitende Basisschicht mit einer Konzentra-
17 3
tion von 1 · - IQ /cm zu erzeugen. Dann werden unter Verwendung einer Siliciumdioxydmaske bei einer Beschleunigungsspannung von 20 kV Antimönionen in die Basisschicht eindiffundiert, um eine N-leitende Emitterschicht mit einer Konzentration von
14 3
1 · 10 /era zu erzeugen. Obgleich ein solches Verfahren der Ionen-Implantation nicht immer erforderlich ist, kann auch die sogenannte heiße Ionen-Implantation angewendet werden, bei der das Substrat auf eine Temperatur von 300 bis 9000C während der Ionenr-Implantationsstuf e erwärmt wird. Dann wird das Substrat in einer Argonatmosphäre mit einem Gehalt von 20 Mol-% trockenen Sauerstoffs bei einer_Temperatur von 105O0C während 5 Minuten wärmebehandelt. Der Atmosphäre wird. Wasser zugesetzt, um eine feuchte Sauerstoff-Argongas-Atmosphäre zu erzeugen, und das Substrat wird in dieser letztgenannten Atmosphäre während 3 Minuten weiter wärmebehandelt, um einen Siliciumdioxydfilm und eine darunterliegende N-leitende Emitterschicht in gleicher Weise wie im vorhergehenden Beispiel auszubilden.
Der so hergestellte NPN-Transistor weist einen. Stromverstärkungsfaktor von 40 auf und ist für Anwendungsbereiche im Hochfrequenzband bei 2 GHz geeignet.
Im Gegensatz dazu weist ein nach bekannten Verfahren hergestellter NPN-Transistor, bei dem Antimon durch Ionen-Implantation in die Basisschicht eingeimpft wird und das Substrat anschließend im Vakuum bei einer Temperatur von 7000C während 20 Minuten wärmebehandelt wird, einen Stromverstärkungsfaktor von nur 0,1 auf. Bei diesem bekannten Verfahren ist es außerdem schwierig, die Emitterelektrode wegen der geringen Dicke der Emitter-
009817/1392
schicht in befriedigendem Maße zu befestigen.
Beispiel 3
Unter Bezug auf die Fig. 5A bis 5C wird nachfolgend ein erfindungsgemäßes Verfahren zur Herstellung einer Diode beschrieben«
Ein N-leitendes Siliciumsubstrat 30 mit einem Widerstand von 0,5 .-Ώ-·cm wird vorbereitet, und ein Siliciumdioxydfilm 31 _wird auf der Oberfläche ausgebildet. Durch Photoätzung wird ein Teil des Films 31 entfernt, um einen Abschnitt des Substrats 30 freizulegen (Fig. 5A). In den freigelegten Abschnitt des Substrats 30 werden Aluminiumionen unter Anwendung einer Beschleunigungsspannung von 20 JcV eingeimpft, um eine P-leitende implantierte Schicht 32 mit einer Dicke von etwa 2 Mikron zu erzeugen (Fig. 5B). Das Substrat wird dann in einer Argongasatmosphäre mit einem Gehalt von 10 Mol-% trockenen Sauerstoffs bei einer Temperatur von 11000C 10 Minuten wärmebehahdelt, um eine- Siliciumdioxydschicht über der P-leitenden Schicht auszubilden und um das Aluminium einzudiffundieren, um die Tiefe der P-leitenden Schicht 32 zu vergrößern (Fig. 5C). .
Die Tiefe des zwischen dem Substrat 30 und der P-leitenden Schicht 32 erzeugten PN-Ubergangs 34 beträgt 7 Mikron.
Beispiel 4
Mit Bezug auf die Fig. 6A bis 6D wird ein N+-leitendes moriokristallines Siliciumsubstrat 40 vorbereitet^und eine N-leitende Schicht 41 mit einem Widerstand von 1 .O-.cm wird auf der Substratoberflache durch ein bekanntes Epitaxial-Wachstumsverfahren erzeugt. Durch Diffusion ader durch bekannte Ionen-Implantation wird im Oberflächenabschnitt der N-leitenden Schicht 41 eine P-leitende Basisschich't 42 ausgebildet; ,Dann wird die.obere Oberfläche der Basisschicht42 mit einer Siliciumdioxydschicht .43 abgedeckt (Fig. 6ä)v Die Silicium-' dioxydschient kann auch durch einen Metallfilm,etwa einen
009817/t392
Moiybdanfilrn* ersetzt sein. Ein geeigneter Photolackt beispielsweise der unter dem Namen KPR bekannte Lack, wird dann auf die obere Oberfläche des Films 43 aufgebracht, und ein ringförmiger Abschnitt oder zwei Streifenabschnitte des Films 43 werden durch Photoätzung entfernt, um einen Teil oder Teile der Oberfläche der Basisschicht 42 freizulegen. Dann werden Bdriohen in die Basisschicht 42 durch dieseCn) freigelegte(n) Abschnitt(e) bei Raumtemperatur durch Ionen-Implantation eingeimpft, um einen P+-IeItenden Ring oder eine Implantationsschicht 44 oder zwei Streifenschichten auszubilden (Fig.68). Ionenimplantation erfolgte bei einer lonenkon-
15 2
ζentration von 1 * 10 /cm und einer Beschleunigungsspannung von-30 kV. Dann wird die Si1ieiumidoxydschicht 43 von der Basisschicht 42 vollständig entfernt, und es wird ein neuer Siliciutndioxydfilm 45 auf die Basisschicht 42 und die implantierte Schicht 44 aufgebracht. Ein Teil des Films 45 an einer von der Schicht 44 umgebenen Stelle wird nach dem oben beschriebenen Verfahren entfernt, um einen Teil der Basisschicht 42 freizulegen. In diesen freigelegten Abschnitt wird dann bei Raumtemperatur Arsen nach dem bekannten Ionen-Implantationsverfahren eingeimpft, um eine N-leitende implantierte Schicht 46 auszubilden (Fig. 6C). Die Implanta/tionsbedingungen sind wie folgt: Die Konzentration an Arsen liegt bei
15 2
1 · 10 /cm , und die Beschleunigungsspannung beträgt 30 kV.
Das Substrat wird dann erwärmt, um die in den Schichten 44 und 46 enthaltenen Störstellen einzudiffundieren, um eine P leitende Schicht 47 mit tiefliegendem PN-Übergang und eine Emitterschicht 49 mit einem Emitter-Basis-tibergang auszubilden (Fig. 6D)* Mit der Schicht 4 7 wird eine nicht gezeigte Basiselektrode verbunden. Die Wärmebehandlung erfolgt in zwei Stufen; in der ersten Stufe erfolgt eine Wärmebehandlung -in einer Argonatmosphäre bei einer Temperatur von 1100°C während etwa 10 Minuten, .während die;zweite Stufe der 'Wärmebehandlung in einer Argonatmosphäre mit:' einem Gehalt von 5,'% trockenem Sauerstoff bei einer Temperatur von 1150DC während etwa 60 Minuten vorgenommen wird» Da der Diffusionskoeffizient
009817/1392
von Bor größer ist als der von Arsen, diffundiert die Bor enthaltende implantierte.Schicht 44, wie aus Fig. 6D ersichtlich ist, tiefer ein als die Arsen enthaltende implantierte Schicht 46 bei gleichen Wärmebehandlungsbedingungen, wodurch sich ein aufgepfropfter Basisaufbau ergibt. Durch die Wärmebehandlung wird auf der Oberfläche der Emitterschicht ein Siliciumdioxydfilm 48 gebildet. Dieser Film wird anschließend vollständig oder teilweise entfernt. An der Schicht 49 wird anschließend eine Emitterelektrode nach1 einem bekannten Verfahren und eine nicht gezeigte Basiselektrode mit dem oberen Abschnitt der P+-leitenden Schicht 47 verbunden, die durch Entfernung des darüberliegenden Oxydfilms freigelegt wird, um so einen Transistor zu erhalten.
Während nach der oben beschriebenen Ausführungsform der Erfindung zunächst Borionen und dann Arsenionen eingeimpft Wurden, kann die Aufeinanderfolge des Implantationsvorgangs auch umgekehrt werden.
Das oben beschriebene Beispiel der Erfindung weist folgende Vorteile auf:
1. Es ist möglich, die Weite bzw. Breite der Basisschicht schmal auszuführen, dadurch läßt sich der Widerstand des der Basisschicht zugeordneten Abschnitts unmittelbar unter dem Emitter verändern.
2. Die Basis- und Emitterschicht können gleichzeitig bei einer Wärmebehandlung ausgebildet werden. Zusätzlich zu diesen Vorteilen weist der Transistor mit aufgepfropfter Basis folgende Vorteile auf:
3. Es ist möglich, die wirksame Kapazität pro Flächeneinheit zu vermindern.
4. Es ist möglich, den Schichtwiderstand des äußeren Basisbereichs zu erniedrigen.
5. Der Elektrodenkontakt-oder-übergangswiderstand im Emitter- und Basiskontaktbereich kannvernindert werden.
009817/1392
Aus diesen Gründen lassen sich nach dem erfindungsgemäßen Ver-. fahren Transistoren mit verbesserten Hochfrequenzeigenschäften: herstellen»
Beispiel 5 , .
Es wird auf die Fig. 7 A bis 7D Bezug genommen α Ein N+-leiten·- ■■-/ des Siliciumsubstrat 50 wird vorbereitet, und eine N-leitende.-.,-Kollektorschicht 51 wird auf der oberen Oberfläche des Sub- , strats durch epitaxiales Wachstum erzeugt· Dann wird auf die Kollektorschicht 51 ein Siliciumdioxydfilm 52 ineiner auf hoher Temperatur stehenden oxydierenden Atmosphäre durch ein Oxydationswachstumsverfahren aufgebracht (Pig. 7A). Dazu al·-* .,-. ternativ kann auch ein Siliciumnitridfilm (Si3N^) verwendet werden, der durch pyrolytische Zersetzung einer Mischung aus Silanen und Ammoniak bei niedrigen Temperaturen aufgebracht ; wird. Ein Teil dieses Films wird dann entfernt, um einen Abschnitt der N-leitenden Kollektorschicht 51 freizulegen. Ionen einer N-Verunreinigung, z.B. Arsen und Phosphor, werden dann in den freigelegten Bereich unter Anlegen einer Beschleunigungsspannung von 30 kV eingeimpft, um eine erste Impfschicht 53 auszubilden (Fig. 7B). Der durch Entfernung eines Abschnitts des Siliciumdioxydfilms 52 freigelegte Bereich des Substrats wird vergrößert, und eine P-Verunreinigung, z.B. Bor und Gallium, wird in das Substrat in dem vergrößerten Bereich eingeimpft, um eine zweite Impf- oder Implantationsschicht 54 herzustellen, die die erste Impfschicht 53 umgibt (Fig. 7C). Schließlich wird das Substrat 50 in einer oxydierenden Atmosphäre bei einer Temperatur von 11000C während 15 Minuten wärmebehandelt, um die in der ersten und zweiten Schicht 53 und 54 enthaltenen Verunreinigungen einzudiffundieren f um eine Emitterschicht 55 und eine Basisschicht 56 auszubilden^(Fig. 7D). Die N-leitende Verunreinigung, die für die Emitterschicht verwendet wird, sollte einen kleineren Diffusionskoeffizienten aufweisen als die P-leitende Verunreinigung für die Basisschicht. In ähnlicher Weise wie bei den vorhergehenden Ausführungsbeispielen wird ein Siliciumdioxyd-
00 9817/1392
film 57 über die Emitterschicht 55 und die Basisschicht 56 gelegt· » .
Obgleich beim obigen Ausführungsbeispiel für die Basisschicht eine P-leitende Verunreinigung und für die Emitterschicht eine W-leitende Verunreinigung verwendet wird, ist es für den Fachmann offensichtlich, daß der Leitfähigkeitstyp der jeweiligen Verunreinigung umgekehrt werden muß, wenn die Basisschicht P-leitend ist. Weiterhin ist klar, daß die Reihenfolge der Herstellung der Impfschicht für die Emitterschicht (zuerst eingeimpfte Schicht) und der Impfschicht, die die Basisschicht bildet (zweite eingeimpfte Schicht) umgekehrt werden kann.
Gemäß der Erfindung ist die Wärmebehandlung in einem Temperaturbereich von 900 bis 13OO°C unmittelbar nach der Ionen-Implantation vorgesehen. Das Halbleitersubstrat kann jedoch auch in einem gewöhnlichen Prozeß wärmebehandelt werden, d.h. bei einer Temperatur von 300 bis 8000C.
009817/ 1392

Claims (4)

  1. Patentansprüche
    IJ Verfahrerj zur Herstellung einer Halbleitervorrichtung, bei dem in einem Halbleitersubstrat durch Einimpfen von Ionen einer Aktivatorverunreinigung und Wärmebehandlung des Substrats mindestens eine Implantattionsschicht ausgebildet wird, dadurch gekennzeichnet, daß die Wärmebehandlung in einem Temperaturbereich von 900 bis 130O0C erfolgt, wobei das Substrat während wenigstens einer Periode des Wärmebehandlungsprozesses einer oxydierenden Atmosphäre ausgeserzt wird, so daß die die Schicht bildenden Verunreinigungen bzw. Störstellen An das Substrat eindiffundieren und eine Oxydschicht auf der Implantationsschicht gebildet wird. -
  2. 2. Verfahren nach Anspruch 1, dadurch, gekennzeichnet, daß das Einimpfen der Aktivatorverunreinigung erfolgt, solange das Substrat auf eine Temperatur von 300 bis 9000C erwärmt ist.
  3. 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet r daß zur Ausbildung mehrerer unterschiedlicher Implantationsschichten in dem Substrat Störstellen bzw. Verunreinigungen verschiedenen Leitfähigkeitstyps in das Substrat eingeimpft werden.
  4. 4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß der Implantationsprozeß in zwei Stufen durchgeführt wird, wobei zur Ausbildung einer ersten Implantationsschicht in der ersten Stufe erste Störstellen in einen ausgewählten Bereich der Oberfläche des Halbleitersubstrats eines Leitfähigkeitstyps eingeimpft werden und zur Ausbildung einer zweiten Implantationsschicht in der zweiten Stufe zweite Störstellen in die Oberfläche des Substrats so eingeimpft werden, daß die erste und zweite Schicht mindestens teilweise überlappt sind, daß die ersten und zweiten Störstellen verschiedene Leitfähigkeitsart und verschiedene Diffusionsgeschwxndigkeit im Substrat aufweisen, daß die, Wärmebehandlung des die beiden er-
    009817/1392
    ■^■-■: - "·ώ " - 15 - ,
    sten und zweiten Schichten aufweisenden Substrats in einem Temperaturbereich von 900 bis 13OO°C erfolgt, wobe;L eine Störstellenart mit gegenüber dem Halbleitersubstrat entgegengesetzter Leitfähigkeit zur Bildung einer Basisschicht in tiefer liegende Bereiche des Substrats und die ändere Störstellenart vom gleichen Leitfähigkeitstyp wie das Substrat zur Bildung einer Emitterschicht in weniger tiefe Bereiche des Substrats eindiffundiert werden. .
    5· Verfahren nach Anspruch 1, dadurch gekennzeichnet,, daß das Substrat unmittelbar nach der Ionenimplanta<tion auf eine Temperatur im Bereich von 300 bis 800°C erwärmt wird.
    009817/1392
    ·■ ι
    , ■£■;
    L e e r s e ; t e
DE1950069A 1968-10-04 1969-10-03 Verfahren zum Herstellung einer Halbleiteranordnung Ceased DE1950069B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP43071852A JPS4915377B1 (de) 1968-10-04 1968-10-04

Publications (2)

Publication Number Publication Date
DE1950069A1 true DE1950069A1 (de) 1970-04-23
DE1950069B2 DE1950069B2 (de) 1981-10-08

Family

ID=13472467

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1950069A Ceased DE1950069B2 (de) 1968-10-04 1969-10-03 Verfahren zum Herstellung einer Halbleiteranordnung

Country Status (6)

Country Link
US (1) US3745070A (de)
JP (1) JPS4915377B1 (de)
DE (1) DE1950069B2 (de)
FR (1) FR2023314A1 (de)
GB (1) GB1239684A (de)
NL (1) NL6914952A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3118785A1 (de) * 1981-05-12 1982-12-02 Siemens AG, 1000 Berlin und 8000 München Verfahren und vorrichtung zum dotieren von halbleitermaterial
US4818711A (en) * 1987-08-28 1989-04-04 Intel Corporation High quality oxide on an ion implanted polysilicon surface

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3895965A (en) * 1971-05-24 1975-07-22 Bell Telephone Labor Inc Method of forming buried layers by ion implantation
FR2209217B1 (de) * 1972-11-10 1977-12-16 Lignes Telegraph Telephon
US3852119A (en) * 1972-11-14 1974-12-03 Texas Instruments Inc Metal-insulator-semiconductor structures having reduced junction capacitance and method of fabrication
US3966501A (en) * 1973-03-23 1976-06-29 Mitsubishi Denki Kabushiki Kaisha Process of producing semiconductor devices
US3959025A (en) * 1974-05-01 1976-05-25 Rca Corporation Method of making an insulated gate field effect transistor
DE2507613C3 (de) * 1975-02-21 1979-07-05 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung eines invers betriebenen Transistors
US4038106A (en) * 1975-04-30 1977-07-26 Rca Corporation Four-layer trapatt diode and method for making same
US4055443A (en) * 1975-06-19 1977-10-25 Jury Stepanovich Akimov Method for producing semiconductor matrix of light-emitting elements utilizing ion implantation and diffusion heating
US4055444A (en) * 1976-01-12 1977-10-25 Texas Instruments Incorporated Method of making N-channel MOS integrated circuits
US4092209A (en) * 1976-12-30 1978-05-30 Rca Corp. Silicon implanted and bombarded with phosphorus ions
US4168990A (en) * 1977-04-04 1979-09-25 International Rectifier Corporation Hot implantation at 1100°-1300° C. for forming non-gaussian impurity profile
US4218267A (en) * 1979-04-23 1980-08-19 Rockwell International Corporation Microelectronic fabrication method minimizing threshold voltage variation
JPS6065528A (ja) * 1983-09-21 1985-04-15 Hitachi Ltd ｐｎ接合形成法
EP1192504B1 (de) 1999-07-01 2011-03-16 E Ink Corporation Elektrophoretisches medium versehen mit abstandselementen
US7893435B2 (en) 2000-04-18 2011-02-22 E Ink Corporation Flexible electronic circuits and displays including a backplane comprising a patterned metal foil having a plurality of apertures extending therethrough
AU2001253575A1 (en) 2000-04-18 2001-10-30 E-Ink Corporation Process for fabricating thin film transistors

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1150454B (de) * 1960-11-14 1963-06-20 Licentia Gmbh Verfahren zum Herstellen von pn-UEbergaengen in Siliziumscheiben
US3158505A (en) * 1962-07-23 1964-11-24 Fairchild Camera Instr Co Method of placing thick oxide coatings on silicon and article
US3293084A (en) * 1963-01-18 1966-12-20 North American Aviation Inc Method of treating semiconductor bodies by ion bombardment
US3388009A (en) * 1965-06-23 1968-06-11 Ion Physics Corp Method of forming a p-n junction by an ionic beam
US3390019A (en) * 1964-12-24 1968-06-25 Sprague Electric Co Method of making a semiconductor by ionic bombardment

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1150454B (de) * 1960-11-14 1963-06-20 Licentia Gmbh Verfahren zum Herstellen von pn-UEbergaengen in Siliziumscheiben
US3158505A (en) * 1962-07-23 1964-11-24 Fairchild Camera Instr Co Method of placing thick oxide coatings on silicon and article
US3293084A (en) * 1963-01-18 1966-12-20 North American Aviation Inc Method of treating semiconductor bodies by ion bombardment
US3390019A (en) * 1964-12-24 1968-06-25 Sprague Electric Co Method of making a semiconductor by ionic bombardment
US3388009A (en) * 1965-06-23 1968-06-11 Ion Physics Corp Method of forming a p-n junction by an ionic beam
US3388009B1 (de) * 1965-06-23 1986-07-29

Non-Patent Citations (8)

* Cited by examiner, † Cited by third party
Title
dto. September 1966, S. 48-52 *
IEEE Transactions on Electron Devices, Vol. ED-13, No. 12, 1966, S. 246 *
J. Appl. Phys., Vol. 35, No. 9, 1964, S. 2695-2701 *
J. Electrochemical Society, Sept. 1957, S. 547-552 *
Scientia Electrica, Bd. 9, Nr. 2, 1963, S. 67-90 *
SCP and Solid State Technology, Januar 1966, S. 19-23 *
Solid-State Electronics, Vol. 7, Nr. 6, 1964, S. 487 *
Warner/Fordemwalt, "Integrates Circuits", 1965, McGraw Hill, S. 289-296 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3118785A1 (de) * 1981-05-12 1982-12-02 Siemens AG, 1000 Berlin und 8000 München Verfahren und vorrichtung zum dotieren von halbleitermaterial
US4818711A (en) * 1987-08-28 1989-04-04 Intel Corporation High quality oxide on an ion implanted polysilicon surface

Also Published As

Publication number Publication date
US3745070A (en) 1973-07-10
GB1239684A (de) 1971-07-21
NL6914952A (de) 1970-04-07
JPS4915377B1 (de) 1974-04-15
DE1950069B2 (de) 1981-10-08
FR2023314A1 (de) 1970-08-21

Similar Documents

Publication Publication Date Title
EP0032550B1 (de) Verfahren zur Herstellung einer bipolaren, vertikalen PNP-Transistorstruktur
DE3881799T2 (de) Verfahren zur Herstellung von CMOS-Bauelementen.
DE69025647T2 (de) Verfahren zur Herstellung von komplementären NPN/PNP hoher Spannung
EP0018520B1 (de) Verfahren zur vollständigen Ausheilung von Gitterdefekten in durch Ionenimplantation von Phosphor erzeugten N-leitenden Zonen einer Siliciumhalbleitervorrichtung und zugehörige Siliciumhalbleitervorrichtung
DE1950069A1 (de) Verfahren zur Herstellung von Halbleitervorrichtungen
DE2823967C2 (de)
EP0071665B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Festkörperschaltung mit mindestens einem bipolaren Planartransistor
DE2618965A1 (de) Bipolares halbleiterbauelement
CH623959A5 (de)
CH615781A5 (de)
DE1926884A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2951504C2 (de) Verfahren zum Herstellen einer integrierten Schaltungsanordnung mit einem einen inneren und einen äußeren Basisbereich aufweisenden bipolaren Transistor
DE2030403B2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE2124764A1 (de) Verfahren zur Herstellung einer Halb leiteranordnung
DE2617293C3 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE2365056A1 (de) Verfahren zur herstellung von halbleitereinrichtungen unter oertlicher oxidation einer silicium-oberflaeche
DE19615324A1 (de) Verfahren zum Herstellen eines vertikalen bipolaren Transistors
DE2718449A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung
DE1803024A1 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1514018A1 (de) Verfahren zur Verbesserung der Betriebseigenschaften von Halbleiterbauelementen
DE3001032A1 (de) Halbleiteranordnung und verfahren zu deren herstellung
DE2560576C2 (de) Verfahren zum Herstellen einer integrierten Injektions-Schaltungsanordnung
DE2033419A1 (de) Verfahren zum Herstellen von komplemen taren gitterisoherten Feldeffekttransis toren
DE2316095A1 (de) Verfahren zur herstellung integrierter schaltungen mit komplementaer-kanal-feldeffekttransistoren
DE1964837A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung und insbesondere lichtemittierender Halbleiterdioden

Legal Events

Date Code Title Description
8263 Opposition against grant of a patent
8235 Patent refused