DE2507613C3 - Verfahren zur Herstellung eines invers betriebenen Transistors - Google Patents

Verfahren zur Herstellung eines invers betriebenen Transistors

Info

Publication number
DE2507613C3
DE2507613C3 DE2507613A DE2507613A DE2507613C3 DE 2507613 C3 DE2507613 C3 DE 2507613C3 DE 2507613 A DE2507613 A DE 2507613A DE 2507613 A DE2507613 A DE 2507613A DE 2507613 C3 DE2507613 C3 DE 2507613C3
Authority
DE
Germany
Prior art keywords
zone
base
base zone
doping
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2507613A
Other languages
English (en)
Other versions
DE2507613A1 (de
DE2507613B2 (de
Inventor
Juergen Dipl.-Ing. Dr. 8022 Gruenwald Graul
Helmuth Dipl.- Phys. Dr. 8012 Ottobrunn Murrmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2507613A priority Critical patent/DE2507613C3/de
Priority to GB45193/75A priority patent/GB1521526A/en
Priority to CA242,413A priority patent/CA1061010A/en
Priority to US05/654,616 priority patent/US4045251A/en
Priority to FR7603863A priority patent/FR2301922A1/fr
Priority to IT20352/76A priority patent/IT1055371B/it
Priority to JP51017835A priority patent/JPS6132825B2/ja
Publication of DE2507613A1 publication Critical patent/DE2507613A1/de
Publication of DE2507613B2 publication Critical patent/DE2507613B2/de
Application granted granted Critical
Publication of DE2507613C3 publication Critical patent/DE2507613C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/21—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically active species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/40—Vertical BJTs
    • H10D10/461—Inverted vertical BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/177—Base regions of bipolar transistors, e.g. BJTs or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors

Landscapes

  • Bipolar Transistors (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung eines invers betriebenen Transistors in einem Halbleiterkörper, von dessen Oberfläche aus zuerst die Kollektorzone, dann die Basiszone und schließlich die Emitterzone angeordnet sind.
Bekanntlich diffundieren bei einem Transistor die von der Emitterzone injizierten Ladungsträger durch die Basiszone zur Kollektorzone. Dieser Diffusionsvorgang kann durch ein internes elektrisches Feld in der Basiszone, das sogenannte »Driftfeld«, beschleunigt werden. Das Driftfeld E beruht auf einem Dotierungsgradienten in der Basiszone und ist nach Richtung und Größe gegeben durch:
N0 dx
für eine η-dotierte Basiszone, und durch: E = -C
ff λ dx
für eine D-doticrte Basiszone.
Dabei bedeuten;
Np = Dichte der Donatoren, Na = Dichte der Akzeptoren, CC= Konstanten > 0,
wobei JVo und Na > π (Dichte der Minoritätsladungsträger bei Eigenleitung) sind. Die Größe der Driftgeschwindigkeit eines Minori tätsladungsträgers ist proportional zur Höhe der Feldstärke, Die Beschleunigung erfolgt beim Elektron entgegen der Feldrichtung, bei einem positiven Loch in Feldrichtung. Aus der DE-OS 2433 839 ist ein Herstellungsverfahren eines Transistors bekannt, des-
n sen Basiszone durch Ionenimplantation derart hergestellt wird, daß ein an den Emitterbereich angrenzender Teil der Basiszone vom Inneren des Halbleiterkörpers zu dessen Oberfläche hin einen negativen Konzentrationsgradienten besitzt (vgL die F ί g. 1D mit Beschrei- bung).
Bei Transistoren, die nach der herkömmlichen Planartechnik hergestellt sind, entstehen daher auf Grund der verwendeten Diffusionsverfahren in der Basiszone Dotierungsgradienten, deren Driftfeld inji zierte Minoritätsladungsträger vom Oberflächenbe reich des Halbleiterkörpers in das Innere des Halbleiterkörpers treibt Bei einem normal betriebenen Transistor werden also die injizierten Minoritätsladungsträger von der Emitterzone zur Kollektorzone beschleunigt
jo Dagegen bewirkt bei einem invers betriebenen Transistor das Driftfeld eine Abbremsung der diffundierenden Minoritätsladungsträger, da die injizierten Minoritätsladungsträger vom Inneren des Halbleiterkörpers zu dessen Oberfläche diffundieren sollen. Die Folge
J5 hiervon sind erhöhte Basislaufzeiten und damit gegebenenfalls verringerte Schaltgeschwindigkeiten.
Es ist daher Aufgabe der Erfindung, ein Verfahren zur Herstellung eines invers betriebenen Transistors anzugeben, dessen Dotierungsgradiert in der Basiszone so verläuft, daß die Basislaufzeit verringert wird.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß die Basiszone durch Ionenimplantation mit einem Dotierungsprofil erzeugt wird, das vom Inneren des Halbleiterkörpers zu dessen Oberfläche hin in der Basiszone einen negativen Konzentrationsgradienten besitzt so daß die von der Emitterzone in die Basiszone injizierten Minoritätsladungsträger infolge eines inneren Driftfeldes in der Basiszone zur Kollektorzone beschleunigt werden.
so Bekanntlich folgt die Dotierungskonzentration implantierter Ionen im wesentlichen einer Gauß-Verteilung, wobei die Streuung mit höherer Eindringtiefe, also entsprechend einer höheren Implantationsenergie, zunimmt Durch Wahl geeigneter Implantationspara meter, wie einerseits Energie und Dosis der implantier ten Ionen und wie andererseits Aufbringen zusätzlicher Schichten, beispielsweise Oxid- oder Nitridschichten, auf der Oberfläche des Halbleiterkörpers vor der Implantation, lassen sich also Dotierungsprofile in der Basiszone erzeugen, die vom Innern des Halbleiterkörpers zu dessen Oberfläche hin einen negativen Konzentrationsgradienten besitzen, was zu einem Driftfeld mit den gewünschten Eigenschaften führt. Die Ionen können gemäß weiteren Ausbildungen der Erfindung in die Basiszone in einem Schritt oder mehreren Schritten implantiert werden.
Andere weitere Ausgestaltungen der Erfindung sind in den restlichen Unteransprüchen gekennzeichnet.
Das erfindungsgemlße Verfahren eignet sich beispielsweise zur Herstellung von npn- oder pnp-Transistoren.
Ausföbrungsbeispiele der Erfindungen sind in den Zeichnungen dargestellt und werden im folgenden näher erläutert Es zeigt
Fig. 1 das Dotierungsprofil eines herkömmlichen invers betriebenen Transistors,
Fig.2 das Dotierungsprofil eines nach dem erfindungsgemäßen Verfahren hergestellten invers betriebenen Transistors,
F i g. 3 das Dotierungsprofil eines anderen, nach dem erfindungsgemäßen Verfahren hergestellten invers betriebenen Transistors und
Fig.4 das Dotierungsprofil eines nach dem erfindungsgemäßen Verfahren mit drei Implantationsschritten hergestellten invers betriebenen Transistors.
In den Figuren sind auf der Abszisse die Eindringtiefe d (μίτι) und auf der Ordinate der Logarithmus der Dotierungskonzentration D(cm3) aufgetragen.
In der F i g. I sind dargestellt das Diffusionsprofil 1 der η+-dotierten Kollektorzone, das Dotierungsprofil 2 der p-dotierten Basiszone, die beim Stand der Technik durch Diffusion hergestellt wird, das Diffusionsprofil 3 der η+-dotierten Emitterzone und das sich daraus ergebende Gesamtprofil. Zur besseren Übersichtlichkeit sind dabei die Diffusionsprofile in Strichlinien dargestellt Mit wachsender Eindringtiefe ergeben sich also eine Kollektorzone 11, eine Basiszone 12 und eine Emitterzone 13.
In der Basiszone 12 entsteht auf Grund der mit wachsender Eindringtiefe insgesamt abfallenden Dotierungskonzentration ein Driftfeld E (durch einen Pfeil dargestellt), das die von der Emitterzone 13 zur Kollektorzone 11 diffundierenden Ladungsträger abbremst
Wenn dagegen die Basiszone nicht durch Diffusion, sondern durch Implantation hergestellt wird, so ergibt sich ein Verlauf der Diffusions- bzw. Implantationsprofile sowie des Gesamtprofils, wie dieser in der F i g. 2
gezeigt ist Bei diesem Transistor wird die Basiszone \2 durch ein implantiertes Dotierungsprofi! 22 (durch Strichlinie dargestellt) gebildet, das die beka?mte Gauß-Verteilung besitzt For das Gesamtprofil ergibt sich jedoch in der Basiszone 12 ein Verlauf, der zu einem Driftfeld E führt, das die Minoritätsladungsträger von der n+-dotierten Emitterzone 13 zur Kollektorzone 1ί treibt
In den F i g, 3 und 4 sind die Dotierungsprofile in der Basiszone von zwei invers betriebenen Transistoren dargestellt Als Dotierungsmaterial für die Basiszone ist jeweils Bor vorgesehen. In der Fig.3 hat die Kollektorzone eine Eindringtiefe von ungefähr 0,4 μια Die Basisweite beträgt etwa 03 μ-m. Das Maximum der Dotierungskonzentration der implantierten Borionen beträgt ungefähr 2- 10|7/cm3 bei einer Eindringtiefe von etwa 0,7 μπι. Hierzu ist eine Implantationsenergie von etwa 300 keV erforderlich.
In der F i g. 4 ist der Verlauf der Dotierungskonzentration in der Basiszone für einen invers betriebenen Transistor mit einer extrem flacaen Eindringtiefe der Kollektorzone dargestellt Hier liegt der Basisbereich zwischen 0,05 und 0,5 μπι, wobei das Maximum der Dotierungskonzentration der Basiszone eine vrrringerte Eindringtiefe besitzt und lO'Vcm3 beträgt Um eine ausreichende Dotierungskonzentration in dem an die Kollektorzone angrenzenden Bereich der Basiszone zu gewährleisten und um trotzdem das gewünschte Driftfeld zu erzeugen, ist hier die Basiszone mit mindestens drei Implantationen bei unterschiedlichen Energien hergestellt Diese Energien betragen beispielsweise 50 keV (Strichlinien-Kurve 15), 100 keV (Strichlinien-Kurve 16) und 200 keV (Strichlinien-Kurve 17), die zusammen das Implantationsprofi! der Basiszone 12 bilden.
In beiden Fällen (F i g. 3 und 4) ergibt sich ein Driftfeld E, das die aus der Emitterzone injizierten Ladungsträger zur Kollektorzone beschleunigt und so zu einer verringerten Basislaufzeit und damit zu einer größeren Schaltgeschwindigkeit führt
Hierzu 1 Blatt Zeichnungen

Claims (5)

Patentansprüche;
1. Verfahren zur Herstellung eines invers betriebenen Transistors in einem Halbleiterkörper, von dessen Oberfläche aus zuerst die Kollektorzone dann die Basiszone und schließlich die Emitterzone angeordnet sind, dadurch gekennzeichnet, daß die Basiszone (12) durch Ionenimplantation mit einem Dotierungsprofil (22) erzeugt wird, das vom Inneren des Halbleiterkörpers zu dessen Oberfläche hin in der Basiszone (12) einen negativen Konzentrationsgradienten besitzt, so daß die von der Emitterzone (13) in die Basiszone (12) injizierten Minoritätsladungsträger infolge eines inneren Driftfeldes in der Basiszone (12) zur Kollektorzone (U) beschleunigt werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Ionenimplantation der Basiszone (12) in einem Schritt durchgeführt wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß zur Dotierung der Basiszone (12) mit einer Dotierungskonzentration von etwa 2· 10"/cm3 in der Nähe der Emitterzone (13) bei einem Basisbereich zwischen 0,7 μπι und 0,4 μπι eine Implantationsenergie von etwa 300 keV gewählt wird.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Ionenimplantation der Basiszone (12) in mehreren Schritten (15, 16, 17) durchgeführt wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß zur Dotierung der Basiszone (12) mit einer Dotierungskonzentration von etwa 10l7/cm3 in der Nähe der Emitterzone (.3) bei einem Basisbereich zwischen 0,5 μπι und 0,05 μπι Implantationsenergien von 200 keV (17), 100 keV (16) und 50 keV (15) gewählt werden.
DE2507613A 1975-02-21 1975-02-21 Verfahren zur Herstellung eines invers betriebenen Transistors Expired DE2507613C3 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE2507613A DE2507613C3 (de) 1975-02-21 1975-02-21 Verfahren zur Herstellung eines invers betriebenen Transistors
GB45193/75A GB1521526A (en) 1975-02-21 1975-10-31 Production of inversely operating transistors
CA242,413A CA1061010A (en) 1975-02-21 1975-12-23 Process for the production of an inversely operating transistor
US05/654,616 US4045251A (en) 1975-02-21 1976-02-02 Process for producing an inversely operated transistor
FR7603863A FR2301922A1 (fr) 1975-02-21 1976-02-12 Procede pour fabriquer un transistor commande en inverse
IT20352/76A IT1055371B (it) 1975-02-21 1976-02-20 Procedimento di un transistore con funzionamento inverso
JP51017835A JPS6132825B2 (de) 1975-02-21 1976-02-20

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2507613A DE2507613C3 (de) 1975-02-21 1975-02-21 Verfahren zur Herstellung eines invers betriebenen Transistors

Publications (3)

Publication Number Publication Date
DE2507613A1 DE2507613A1 (de) 1976-09-02
DE2507613B2 DE2507613B2 (de) 1978-10-19
DE2507613C3 true DE2507613C3 (de) 1979-07-05

Family

ID=5939504

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2507613A Expired DE2507613C3 (de) 1975-02-21 1975-02-21 Verfahren zur Herstellung eines invers betriebenen Transistors

Country Status (7)

Country Link
US (1) US4045251A (de)
JP (1) JPS6132825B2 (de)
CA (1) CA1061010A (de)
DE (1) DE2507613C3 (de)
FR (1) FR2301922A1 (de)
GB (1) GB1521526A (de)
IT (1) IT1055371B (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4178190A (en) * 1975-06-30 1979-12-11 Rca Corporation Method of making a bipolar transistor with high-low emitter impurity concentration
US4167425A (en) * 1975-09-19 1979-09-11 Siemens Aktiengesellschaft Method for producing lateral bipolar transistor by ion-implantation and controlled temperature treatment
DE2554426C3 (de) * 1975-12-03 1979-06-21 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Erzeugung einer lokal hohen inversen Stromverstärkung bei einem Planartransistor sowie nach diesem Verfahren hergestellter invers betriebener Transistor
JPS53118982A (en) * 1977-03-28 1978-10-17 Seiko Instr & Electronics Ltd Electrostatic induction transistor logic element
US4111720A (en) * 1977-03-31 1978-09-05 International Business Machines Corporation Method for forming a non-epitaxial bipolar integrated circuit
US4144098A (en) * 1977-04-28 1979-03-13 Hughes Aircraft Company P+ Buried layer for I2 L isolation by ion implantation
US4149906A (en) * 1977-04-29 1979-04-17 International Business Machines Corporation Process for fabrication of merged transistor logic (MTL) cells
CA1116309A (en) * 1977-11-30 1982-01-12 David L. Bergeron Structure and process for optimizing the characteristics of i.sup.2l devices
US4151009A (en) * 1978-01-13 1979-04-24 Bell Telephone Laboratories, Incorporated Fabrication of high speed transistors by compensation implant near collector-base junction
US4258379A (en) * 1978-09-25 1981-03-24 Hitachi, Ltd. IIL With in and outdiffused emitter pocket
DE2912535C2 (de) * 1979-03-29 1983-04-07 Siemens AG, 1000 Berlin und 8000 München Verfahren zur Herstellung eines MIS-Feldeffekt-Transistors mit einstellbarer, extrem kurzer Kanallänge
US4391651A (en) * 1981-10-15 1983-07-05 The United States Of America As Represented By The Secretary Of The Navy Method of forming a hyperabrupt interface in a GaAs substrate
US4507848A (en) * 1982-11-22 1985-04-02 Fairchild Camera & Instrument Corporation Control of substrate injection in lateral bipolar transistors
DE3618166A1 (de) * 1986-05-30 1987-12-03 Telefunken Electronic Gmbh Lateraltransistor
JPH01135068A (ja) * 1987-11-20 1989-05-26 Nec Corp トランジスタ
US4996164A (en) * 1989-03-02 1991-02-26 International Business Machines Corporation Method for forming lateral PNP transistor
US5045911A (en) * 1989-03-02 1991-09-03 International Business Machines Corporation Lateral PNP transistor and method for forming same
JP2626289B2 (ja) * 1990-03-27 1997-07-02 松下電器産業株式会社 半導体装置の製造方法
CN112992664B (zh) * 2021-02-26 2023-06-02 西安微电子技术研究所 一种基于离子注入的高厄利电压npn晶体管制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3383567A (en) * 1965-09-15 1968-05-14 Ion Physics Corp Solid state translating device comprising irradiation implanted conductivity ions
JPS4915377B1 (de) * 1968-10-04 1974-04-15
JPS4833779A (de) * 1971-09-02 1973-05-12
US3756862A (en) * 1971-12-21 1973-09-04 Ibm Proton enhanced diffusion methods
US3856578A (en) * 1972-03-13 1974-12-24 Bell Telephone Labor Inc Bipolar transistors and method of manufacture
JPS4924361A (de) * 1972-06-27 1974-03-04
JPS4951879A (de) * 1972-09-20 1974-05-20
JPS5415397B2 (de) * 1974-12-27 1979-06-14
JPS5183481A (de) * 1975-01-20 1976-07-22 Tokyo Shibaura Electric Co

Also Published As

Publication number Publication date
CA1061010A (en) 1979-08-21
DE2507613A1 (de) 1976-09-02
GB1521526A (en) 1978-08-16
IT1055371B (it) 1981-12-21
JPS51108785A (de) 1976-09-27
JPS6132825B2 (de) 1986-07-29
DE2507613B2 (de) 1978-10-19
FR2301922A1 (fr) 1976-09-17
FR2301922B1 (de) 1982-04-23
US4045251A (en) 1977-08-30

Similar Documents

Publication Publication Date Title
DE2507613C3 (de) Verfahren zur Herstellung eines invers betriebenen Transistors
EP0176778B1 (de) Verfahren zum Herstellen eines pn-Übergangs mit hoher Durchbruchsspannung
DE2650511C2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE2716123C2 (de) Integrierte Injektions-Halbleiterschaltung
DE2812740A1 (de) Verfahren zum herstellen einer vertikalen, bipolaren integrierten schaltung
DE1564129A1 (de) Feldeffekttransistor
DE2500728A1 (de) Verfahren zur verbesserung der dotierung eines halbleitermaterials
DE2357376A1 (de) Mesa-thyristor und verfahren zum herstellen von mesa-thyristoren
DE1948921A1 (de) Halbleiterbauelement,insbesondere monolithischer integrierter Schaltkreis und Verfahren zu seiner Herstellung
EP0262356A2 (de) Verfahren zur Herstellung eines pn-Übergangs hoher Spannungsfestigkeit
DE3340143A1 (de) Vergrabene durchbruchdiode in einer integrierten schaltung und verfahren zur herstellung derselben
DE2006729C3 (de) Verfahren zur Herstellung einer Halbleiterdiode
DE3022122C2 (de)
EP0303046A1 (de) Gate-Turn-Off-Thyristor
DE2301384C3 (de) Verfahren zur Herstellung eines Dotierungsbereichs in einer Schicht aus Halbleitermaterial
DE3147535A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE69016660T2 (de) Münzprüfvorrichtung.
DE2142391A1 (de) Halbleiteranordnung und Verfahren zur Herstellung derselben
DE69014018T2 (de) Halbleiteranordnung-Wannenoberfläche mit einer gleichmässigen Dotierung und Verfahren zur Herstellung.
DE69330986T2 (de) Verfahren zur Bildung implantierter Gebiete mit einem reduzierten Channeling-Risiko in Halbleitern
DE3028185A1 (de) Verfahren zur erzeugung einer stoerstellenschicht
DE3005627A1 (de) Verfahren zum herstellen einer mehrstufen-mesa
EP0153902A2 (de) Halbleiter-Leistungsbauelement, insbesondere Thyristor und Gridistor, sowie Verfahren zu dessen Herstellung
DE1589453A1 (de) Halbleiteranordnung
DE2851186A1 (de) Transistor vom mesatyp und verfahren zur herstellung dieses transistors

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee