DE3147535A1 - Verfahren zum herstellen einer halbleitervorrichtung - Google Patents

Verfahren zum herstellen einer halbleitervorrichtung

Info

Publication number
DE3147535A1
DE3147535A1 DE19813147535 DE3147535A DE3147535A1 DE 3147535 A1 DE3147535 A1 DE 3147535A1 DE 19813147535 DE19813147535 DE 19813147535 DE 3147535 A DE3147535 A DE 3147535A DE 3147535 A1 DE3147535 A1 DE 3147535A1
Authority
DE
Germany
Prior art keywords
layer
dopant
silicon
thin
diffusion coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19813147535
Other languages
English (en)
Other versions
DE3147535C2 (de
Inventor
Takashi Kamakura Kanagawa Ajima
Yutaka Yokosuka Kanagawa Koshino
Jiro Yokohama Kanagawa Ohshima
Toshio Yokosuka Kanagawa Yonezawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE3147535A1 publication Critical patent/DE3147535A1/de
Application granted granted Critical
Publication of DE3147535C2 publication Critical patent/DE3147535C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Formation Of Insulating Films (AREA)
  • Thyristors (AREA)
  • Recrystallisation Techniques (AREA)

Description

ILUMBÄCH · WESER · BERGEN · KRAMER
PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN
Patentconsult Radeckestraße 43 8000 München 60 Telefon (089)883603/883604 Telex 05-212313 Telegramme Patentconsult Patentconsult Sonn.:-merger Straße 43 6200Wiesbaden Telefon (06121) 562943/561998 Telex 04-186237 Telegramme Patentconsull
VERFAHREN ZUM HERSTELLEN EINER HALBLEITERVORRICHTUNG
Die Erfindung bezieht sich auf ein Verfahren gemäß dem Oberbegriff des Anspruchs 1.
Herkömmliehe Haibleitervorrichtungen mit einem pn-übergang lassen sich nach einem anhand von Fig. 1 veranschaulichten Verfahren herstellen. Wie hieraus hervorgeht, wird ein Schiffchen mit einer Anzahl von darauf befestigten, n-leitenden Halbleitersubstraten 1 in eine Diffusionskammer 3 eingesetzt. In der Diffusionskammer 3 befindet sich ferner eine Gallium- oder Gallium-Germanium-Diffusionquelle 4, damit in der geschlossenen Kammer 3 eine abgekapselte Diffusion unter Bildung einer Gallium-dotierten, p-leitenden Zone in jedem Halbleitersubstrat 1 erfolgt.
Bei diesem Herstellungsverfahren für die Halbleitervorrichtung muß die in das Halbleitersubstrat 1 diffundierte (GaI 1 i urrO-Dot i erstof fmenge aufgrund des Gewichtes der Diffusionsquelle ^ gesteuert werden. Bei dieser Steuerung ist es jedoch schwierig, p-Zonen mit gewünschtem Schichtwiderstand und Übergangstiefe zu erzielen. Ferner treten von einer Charge zur anderen Charge der Diffusionskammer 3 Eigenschaftsänderungen der p-Zonen auf. Ein weiteres, in der japanischen Patentschrift 763 613 vorgeschlagenes Verfahren geht dahin, eine Dotierungszone dadurch zu bilden, daß mittels der Ionenimplantationsmethode ein Dotierstoff in das Halbleitersubstrat
München: R. Kramer Dipl.-Ing. . W. Weser Dipl.-Phys. Dr. rer. nat. · E. Hoffmann Dipl.-Ing. Wiesbaden: P. G. Blumbach Dipl.-Ing. · P. Bergen Prof. Dr.jur. Dipl.-Ing., Pat.-Ass., Pat.-Anw.bis 1979 - G. Zwirner Dipl.-Ing. Dip!.-W.-Ing.
implantiert wird, und zwar nicht in einem geschlossenen Behandlungsraum, sondern in einer offenatmosphärischen Umgebung. Falls bei diesem Verfahren als Dotierstoff Gallium vorgesehen wird, diffundieren jedoch die implantierten Galliumionen auf die Außenseite des Halbleitersubstrates und einer darauf aufgebrachten Schutzschicht, so daß sich die Herstellung der gewünschten Dotierungszqne als schwierig darstellt.
Die Aufgabe der Erfindung besteht darin, ein Verfahren zum Herstellen einer Halbleitervorrichtung zu schaffen, bei welchem sich eine Dotierungszone mit gewünschtem Schichtwiderstand und gewünschter Übergangstiefe bei ausgezeichneter Reproduzierbarkeit und Steuerbarkeit in einem Halbleiter— substrat herstellen läßt.
Diese Aufgabe wird erfindungsgemäß durch die kennzeichnenden Merkmale des Anspruchs 1 gelöst.
Vorteilhafte Ausgestaltungen und Weiterbildungen des Vet— fahrens nach Anspruch 1 ergeben sich aus den Unteransprüchen.
Die Erfindung wird anhand der Zeichnungen näher erläutert. Es zeigt:
Fig. 1 eine schematische Darstellung eines herkömmlichen Verfahrens zum Herstellen einer Halbleitervorrichtung;
Fign. 2A Querschnitte durch die bei den einzelnen Schritten IS des erfindungsgemäßen Verfahrens hergestellten Körper, und
Fig. 3 eine graphische Darstellung zur Veranschaulichung der statistischen Verteilung der Träger 1ebensdauer in der Dotierungszone.
3H7535
Ein Ausführungsbeispiel des erfindungsgemäßen Verfahrens soll nunmehr anhand der Fign. 2A bis 2C erläutert werden.
Wie aus Flg. 2A hervorgeht, wird auf der gesamten Oberfläche eines η-leitenden Silizium-Halbleitersubstrates 10 mit einem Planindex von 0,1,1) und einem Schichtwiderstand von 50 Ohm · cm mittels thermischer Oxidation eine erste Dünnschicht 11 aus Siliziumdioxid in einer Dicke von etwa 1,5 [Jm aufgebracht. Anschließend wird auf der gesamten Ober— fläche der ersten Dünnschicht 11 eine zweite Dünnschicht 12 aus Siliziumnitrid in einer Dicke von etwa 300 Angström aufgebracht. Anstelle von Siliziumdioxid lassen sich für die erste Dünnschicht 11 auch Si1iζiumoxiηitrid oder polykristallines Silizium verwenden. Weiterhin kann anstelle von Siliziumnitrid als Material für die zweite Dünnschicht 12 auch Aluminiumoxid, Siliziumkarbid oder Si1iζiumoxiηitrid vorgesehen werden. Die zweite Dünnschicht 12 dient zur Vet— hinderung einer "Ausdiffusion" des Dotierstoffes, welcher im anschließenden Verfahrensschritt mittels Ionenimplantation implantiert wird. Die Dicke der zweiten Dünnschicht 12 liegt vorzugsweise bei 50 Angström oder derüber.
Im nächsten Verfahrensschritt wird, wie aus Fig. 2B hervor— geht, ein Dotierstoff, wie beispielsweise Gallium, über die zweite Dünnschicht 12 in die erste Dünnschicht 11 mittels Ionenimplantation bei einer Beschleunigungsspannung von 50 keV
1 4
und einer Dosis von 5 · 10 Ionen/cm2 eingebracht. Unter dieser Ionenimplatantionsbedingung sind mehr als 99 % der Galliumionen in der ersten Dünnschicht 11 und/oder der zweiten Dünnschicht 12 vorhanden, wenn man hierfür die sogenannte LSS-Theorie zugrunde legt. Gemäß dieser Theorie bestimmt sich die Verteilung der in einen Gegenstand zu implantierenden Impl ant i erungs ionen aufgrund des Leitungstyps des implantierten Elementes, der Beschleunigungsspannung für die Ionenimplan-
tation und der Art des für die Implantierung vorgesehenen Gegenstandes.
In einem weiteren Verfahrensschritt wird, wie anhand von Fig. 2C veranschaulicht ist, der gesamte, bis dahin hergestelle Körper beispielsweise in einer Stickstoffatmosphäre bei 1200 C getempert, um eine Diffusion der implantierten Galliumionen aus der ersten Dünnschicht 11 in das Halbleitersubstrat 10 zu erzielen. Auf diese Weise läßt sich eine Halbleitervorrichtung 14 herstellen, deren p-leitende Dotierungszone 13 einen Schichtwiderstand von etwa 80 Ohm/cm2 und eine Übergangstiefe von etwa 30 Um im Halbleitersubstrat 10 aufwei st.
Bei dem vorstehend betrachteten Ausführungsbeispiel werdenals Dotierstoffe für die ionenimplantation Gallium-Ionen verwendet. Anstelle von Gallium-Ionen lassen sich ebensogut auch Aluminium-Ionen verwenden.
Die erste Dünnschicht 11 besitzt nach ihrer Ausbildung auf der Oberfläche des Halbleitersubstrates 10 einen Diffusionskoeffizienten, welcher größer als der Diffusionskoeffizient des Substrates 10 ist. Die auf der ersten Dünnschicht 11 aufgebrachte zweite Dünnschicht 12 besitzt einen Diffusionskoeffizienten, welcher kleiner als der Diffusionskoeffizient der ersten Dünnschicht 11 in der erwähnten Größenordnung ist. Infolge dieser Festlegung der Diffusionskoeffizienten läßt sich bei der Ionenimplantation des gewünschten Dotierstoffes in das Halbleitersubstrat 10 über die Dünnschichten 11 und 12 das Ausdiffundieren der implantierten Ionen speziell in der zweiten Dünnschicht 12 verhindern, mit dem Ergebnis, daß die implantierten Ionen in die erste Dünnschicht 11 oder das Halbleitersubstrat 10 diffundiert werden. Da ferner der diffundierte Dotierstoff in der ersten Dünnschicht 11 oder
dem Halbleitersubstrat 10 infolge der Temperung auf eine vorbestimmte Tiefe diffundiert wird, läßt sich die Dotierungszone 13 mit einer vorbestimmten Übergangstiefe auch einfache Weise ausbilden. Zusätzlich hierzu kann die Dosis der zu implantierenden Ionen genau festgelegt werden, wobei die Ober— fläche der zweiten Dünnschicht 12 nicht einer Atmosphäre ausgesetzt wird, welche den Dotierstoff in hohen Konzentrationen wie bei dem herkömmlichen Verfahren enthält. Infolge dessen läßt sich die Dotierstoffkonzentrat ion an der Oberfläche der zweiten Dünnschicht 12 nach der Temperung auf einem extrem niedrigen Wert halten. Damit läßt sich auch die Bildung von Gitterfehlstellen in der Dotierungszone 13 vet— meiden, mit dem weiteren Erfolg, daß die Träger 1ebensdauer in der Dotierungszone 13 erhöht und die Eigenschaften und Zuverlässigkeit der gesamten Halbleitervorrichtung verbessert werden.
Im Ergebnis läßt sich die Dotierungszone 13 in dem Halbleitersubstrat 10 auf einfache Weise mit dem gewünschten Schichtwiderstand und der gewünschten Übergangstiefe bei guter Reproduzierbarkeit und Steuerbarkeit herstellen.
Der dargelegte technische Fortschritt läßt sich beispielhaft daran aufzeigen, daß die Träger lebensdauer bei einem Halbleitersubstrat 10 mit einer erfindungsgemäß hergestellten Dotierungszone und die Trägerlebensdauer eines Halbleiter— substrates mit einer nach einem herkömmlichen, in Fig. 1 dar— gestellten Verfahren hergestel 1 ten Dotierungszone miteinander verglichen werden. Die dabei gewonnenen Ergebnisse sind in dem Diagramm nach Fig. 3 veranschaulicht. Wie hieraus hervorgeht, repräsentiert das Symbol CO die Trägerlebensdauerverteilung bei einer nach dem erfindungsgemäßen Verfahren.hergestel1 ten Dotierungszone, wohingegen das Symbol ClO die Trägerlebensdauerverteilung in einer nach dem herkömmlichen Verfahren
hergestellten Dotierungszone repräsentiert. Der Schichtwiderstand der erfindungsgemäß hergestellten Dotierungszone 13 betrug 150 Ohm/cm2, während die Übergangstiefe ^O (im betrug.

Claims (3)

  1. PATENTANSPRÜCHE
    Verfahren zum Herstellen einer Halbleitervorrichtung, gekennzeichnet durch folgende Verfahrensschritte:
    a) Auf der gesamten Oberfläche eines Halbleitersubstrates (10) eines ersten Leitungstyps wird eine erste Dünnschicht (11) ausgebildet, deren Diffusionskoeffizient größer als der Diffusionskoeffizient des Halbleitersubstrates (10) ist;
    b) auf der gesamten Oberfläche der ersten Dünnschicht (11) wird eine zweite Dünnschicht (12) ausgebildet, deren Diffusionskoeffizient kleiner als der Diffusionskoeffizient der ersten Dünnschicht (11) ist;
    c) durch die zweite Dünnschicht (12) wird mittels Ionenimplantation ein Dotierstoff in die erste Dünnschicht (11) unter Bildung einer Dotierungszone eingebracht, wobei der Dotierstoff einen gegenüber dem Substrat (10) entgegengesetzten Leitungstyp besitzt, und
    d) der so gebildete Körper wird getempert, derart, daß die Tiefe des pn-Übergangs der Dotierungszone einen vorbestimmten Wert erreicht.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die erste Dünnschicht C1O aus einer S Π izi umd iox idschicht, einer Si1iziumoxinitridschicht und einer polykristallinen Siliziumschicht besteht und daß die zweite Dünnschicht C12) aus einer eine Siliziumnitridschicht, eine Aluminiumoxidschicht, eine Siliziumkarbidschicht und eine Si1iziumoxinitridschicht umfassende Schichtengruppe ausgewählt ist.
  3. 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß als Dotierstoff Gallium oder Aluminium vorgesehen ist.
DE19813147535 1980-12-04 1981-12-01 Verfahren zum herstellen einer halbleitervorrichtung Granted DE3147535A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55171304A JPS5795625A (en) 1980-12-04 1980-12-04 Manufacture of semiconductor device

Publications (2)

Publication Number Publication Date
DE3147535A1 true DE3147535A1 (de) 1982-08-05
DE3147535C2 DE3147535C2 (de) 1988-07-28

Family

ID=15920793

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813147535 Granted DE3147535A1 (de) 1980-12-04 1981-12-01 Verfahren zum herstellen einer halbleitervorrichtung

Country Status (3)

Country Link
US (1) US4426234A (de)
JP (1) JPS5795625A (de)
DE (1) DE3147535A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4804634A (en) * 1981-04-24 1989-02-14 National Semiconductor Corporation Integrated circuit lateral transistor structure
JPS58125823A (ja) * 1982-01-22 1983-07-27 Hitachi Ltd 半導体装置の製造方法
JPS5935425A (ja) * 1982-08-23 1984-02-27 Toshiba Corp 半導体装置の製造方法
JPS6215864A (ja) * 1985-07-15 1987-01-24 Hitachi Ltd 太陽電池の製造方法
JPS6393153A (ja) * 1986-10-07 1988-04-23 Toshiba Corp 半導体装置の製造方法
JPS63144517A (ja) * 1986-12-09 1988-06-16 Nec Corp 半導体装置の製造方法
JPS6427458A (en) * 1987-07-22 1989-01-30 Cubic Eng Kk Healthy drink
US6352940B1 (en) * 1998-06-26 2002-03-05 Intel Corporation Semiconductor passivation deposition process for interfacial adhesion

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS513613A (en) * 1974-06-05 1976-01-13 Idn Invention Dev Novelties Teepukasetsutooyobi sonoruijibutsunotameno horudaa
JPS5272162A (en) * 1975-12-12 1977-06-16 Toshiba Corp Production of semiconductor device
JPS55128828A (en) * 1979-03-28 1980-10-06 Matsushita Electronics Corp Manufacture of semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS513613A (en) * 1974-06-05 1976-01-13 Idn Invention Dev Novelties Teepukasetsutooyobi sonoruijibutsunotameno horudaa
JPS5272162A (en) * 1975-12-12 1977-06-16 Toshiba Corp Production of semiconductor device
JPS55128828A (en) * 1979-03-28 1980-10-06 Matsushita Electronics Corp Manufacture of semiconductor device

Non-Patent Citations (7)

* Cited by examiner, † Cited by third party
Title
JP 52-72162 A in: Patents Abstr of Japan
JP 55-128 828 A in: Patents Abstr. of Japan, Bd. 4, Nr. 185, 1980, E-38
Patents Abstr of Japan & JP 52-072162 A *
Patents Abstr. of Japan, Bd. 4, Nr. 185, 1980, E-38 & JP 55-128 828 A *
US-Z.: J. Appl. Phys., Bd. 48, Nr. 5, 1977, S. 1815-1821 *
US-Z.: Solid-State Electronics, Bd. 18, Nr. 12-D, 1975, S. 1085-1088 *
US-Z.: Solid-State Eletronics, Bd. 20, Nr. 3-D, 1977, S. 213-217 *

Also Published As

Publication number Publication date
JPS5795625A (en) 1982-06-14
JPS6227727B2 (de) 1987-06-16
DE3147535C2 (de) 1988-07-28
US4426234A (en) 1984-01-17

Similar Documents

Publication Publication Date Title
DE2745857C2 (de)
DE2423846C2 (de) Verfahren zur Herstellung eines Transistors
DE2729171C2 (de) Verfahren zur Herstellung einer integrierten Schaltung
DE2422195A1 (de) Verfahren zur vermeidung von grenzschichtzustaenden bei der herstellung von halbleiteranordnungen
EP0032550A1 (de) Verfahren zur Herstellung einer bipolaren, vertikalen PNP-Transistorstruktur
DE2933849A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE2615754C2 (de)
DE3312720C2 (de)
DE2636214A1 (de) Feldeffekttransistor und verfahren zu seiner herstellung
DE2404184A1 (de) Mis-halbleitervorrichtung und verfahren zu deren herstellung
DE2951504C2 (de) Verfahren zum Herstellen einer integrierten Schaltungsanordnung mit einem einen inneren und einen äußeren Basisbereich aufweisenden bipolaren Transistor
DE2133184A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE1764847B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2030403B2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE1950069A1 (de) Verfahren zur Herstellung von Halbleitervorrichtungen
DE2453279C3 (de) Halbleiteranordnung
DE2502547A1 (de) Halbleiterkoerper mit bipolartransistor und verfahren zu dessen herstellung
DE3147535A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE2611559C3 (de) Verfahren zur Herstellung von Halbleiterstrukturen
DE3124283A1 (de) Halbleiteranordnung und verfahren zu dessen herstellung
DE3427293A1 (de) Vertikale mosfet-einrichtung
DE1814747C2 (de) Verfahren zum Herstellen von Feldefekttransistoren
DE3039009C2 (de) Sperrschicht-Feldeffekttransistor
DE2904480B2 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrem Herstellen
DE69025784T2 (de) Nichtflüchtige Speicher-Halbleiteranordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 21/265

8126 Change of the secondary classification

Ipc: ENTFAELLT

8127 New person/name/address of the applicant

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP

D2 Grant after examination
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Free format text: BLUMBACH, KRAMER & PARTNER, 81245 MUENCHEN

8339 Ceased/non-payment of the annual fee