DE2404184A1 - Mis-halbleitervorrichtung und verfahren zu deren herstellung - Google Patents

Mis-halbleitervorrichtung und verfahren zu deren herstellung

Info

Publication number
DE2404184A1
DE2404184A1 DE2404184A DE2404184A DE2404184A1 DE 2404184 A1 DE2404184 A1 DE 2404184A1 DE 2404184 A DE2404184 A DE 2404184A DE 2404184 A DE2404184 A DE 2404184A DE 2404184 A1 DE2404184 A1 DE 2404184A1
Authority
DE
Germany
Prior art keywords
substrate
area
region
source
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE2404184A
Other languages
English (en)
Inventor
Hiroto Kawagoe
Takashi Sakamoto
Nobuhiro Tsuji
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE2404184A1 publication Critical patent/DE2404184A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/053—Field effect transistors fets

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Description

MIS-Halbleitervorrichtung und Verfahren zu deren Herstellung
(Priorität5 7. Februar 1973, Japan, Kr. 14 670)
Die Erfindung betrifft eine Halbleitervorrichtung mit Metallisolator-Halbleiter (MIS) -Aufbau, und ein Verfahren zu deren
Herstellung.
Halbleitervorrichtungen wie Feldeffekttransistoren und integrierte Schaltungen mit MIS-Aufbau werden bisher nach verschiedenen Verfahren hergestellt. Die bekannten Verfahren führen jedoch zu Halbleitervorrichtungen, die hinsichtlich ihrer Arbeitsspannung unbefriedigend sind.
MIS-Halbleitervorrichtungen werden im allgemeien folgendermaßen
hergestellt. Im Falle eines p-leitenden Kanals wird ein n-leitenaes Substrat beispielsweise aus Silizium verwendet. In ausgewählte Teile der Oberfläche des Substrats wird eine p-leitende Verunreinigung diffundiert, so daß sich ein p-leitender Sourcebereich und ein p-leitender Drainbereich ergibt. Auf der Substratoberfläche zwischen dem Source- und Drainbereich wird auf einem Isolierfilm ein
Gateanschluß ausgebildet.
409832/0820
Zur Ei'hö'hung der Arbeitsspannung der MIS-Halbleitervorrichtung worden der Source-- und der Drainbereich ρ -leitend, d. h. mit hoher Verunreinigu «^konzentration ausgeführt. Die Erhöhung der Arbeitsspannung der KIS-Halbleitervorrichtung ergibt sich dadurch, daß im Betrieb derselben an den Oberflächen der Source« und Drainbereiche keine Inversionsschicht entsteht.
Eo ist jedoch schwierig, die Arbeitsspannung lediglich durch die hohe Verunreinigungskonzentration des Source- und Drainbereichs zu erhöhen.
Der Gateanschluß erstreckt sich im allgemeinen über einen Teil des Gatebereichs. Wird an den zwischen dem Drainbereich und dein Substrat gebildeten pn-übergang in Sperrichtung eine Vorspannung angelegt, so wirkt die Gateelektrode als Elektrode zur Beschleunigung oder Begünstigung des Oberflächondurchbruchs, so dai?> die Breite des verarmenden Bereichs oder die Raumladungsschicht von den; pn-übergang klein wird und an der Drain-Verbindungsfläche unter den Gateanschluß begrenzt wird. Die Durchbruchspannung wird daher an der Substratoberfläche abgesenkt, so daß auch die G-rena-Arbeitsspannung dtr Halbleitervorrichtung verringert wird.
Der Erfindung liegt daher die Aufgabe zugrunde, eine einfach aufgebaute MIS-Halbleitervorrichtung mit hoher Arbeitsspannung zu schaffen, sowie ein einfaches Verfahren zu deren Herstellung anzugeben.
Das erfindungsgemäße Verfahren, bei dem auf der Oberfläche eines Substrats eines ersten Leitfähigkeitstyps ein Isolierfilm ausgebildet wird, bei dem Teile des Isolierfilms entfernt und ein Source- und ein Drainbereich gebildet werden, zeichnet sich dadurch aus, daß zunächst auf dem Teil des Substrats, auf dem der Drainbereich oder der Sourcebereich ausgebildet werden soll, ein Bereich des zweiten Leitfähigkeitstyps mit verhältnismäßig geringer Verunreinigungskonzentration gebildet wird, daß der Drain- oder Source-
409832/0820
bereich mit hoher Verunreinigungekonzentration in einem Teil des Bereichs mit niedriger Verunreinigungskorizentration ausgebildet wird, und daß der Gateanschluß so ausgebildet ist, daß er die Kante des Bereichs mit niedriger Verunreinigungskonzentration bedeckt jedoch in einem Abstand vom Drain- oder Sourcebereich angeordnet ist.
Vorzugsweise wird auf der Hauptfläche des Halbleitersubstrats ein Drainbereich des entgegengestzten Leitfähigkeitstyps mit geringer Verunreinigungskonzentration ausgebildet. Der Bereich mit geringer Verunreinigungskonzentration wird teilweise mit einem Bereich des entgegengesetzten Leitfähigkeitstyps mit hoher Verunreinigungskonzentration versehen. Gleichzeitig mit der Ausbildung des Bereichs mit hoher Verunreinigungskonzentration wird im Substrat ein Sourccbereich des entgegengesetzten Leitfähigkeitstyps mit hoher Verunreinigungskonzentration ausgebildet. Darauf wird eine isolierte Gateelektrode hergestellt, die den Sourcebereich und den Drainbereich mit geringer Verunreinigungskonzentration überdeckt, jedoch von dem Bereich hoher Verunreinigungskonzentration im Drainbereich in einem Abstand angeordnet ist, so daß der Verarmungs- oder Raumladungsbereich tief in den Drainbereich reicht.
Die Erfindung wird im folgenden anhand bevorzugter Ausführungsbeispjele näher erläutert. Bs zeigen:
Fig. 1a Querschnitte eines ersten Ausführungsbeispiels der Halbleitervorrichtung während dessen Herstellung; Querschnittes eines zweiten Ausführungsbeispiels bei dessen Herstellung;
Querschnitte zum Vergleich der Breiten der Verarmungsschichten in einer erfindungsgemäßen und einer bekannten MIS-Halbleitervorrichtung; und
Fig. 4 einen Querschnitt mit der Darstellung des letzten Herstellungsschritts eines dritten Ausführungsbeispiels der erfindungsgemäßen Halbleitervorrichtung.
ORIGINAL INSPECTED
409832/0820
bis 13
Fig.
bis		 2a
Fig.
und		 3a
3b
Ausführungsbeispiel I
Fig. 1a bis Ij zeigen die Anwendung der Erfindung auf eine MOS-Halbleitervorrichtung mit einem Aluminiumgate.
a) Es wird ein η-leitendes Siliziumsubstrat 1 mit einer Verunreini-
1R 1 Pi "2I
gungskonzentration von 1 χ 10 ? bis 1 χ 10 Atomen/cm und einer
Stärke von etwa 300/U hergestellt. Die Oberfläche des Substrats wird oxidiert, so daß sich ein Oxid-(SiO?)-Film 2 mit einer Stärke von 2 000 bis 3 000 1 bildet.
b) auf den Oxidfilm 2 wird selektiv eine Lichtwiderstandsschicht aufgebracht. Unter Verwendung dieser Lichtwiderstandsschicht als Maske wird der Oxidfilm 2 teilweise weggeätzt, so daß Teile der Oberfläche des Substrats 1 freiliegen.
c) Durch die freiliegenden Teile der Oberfläche des Substrats 1 wird eine η-leitende Verunreinigung, beispielsweise Phosphor diffundiert, so daß sich Schichten 3 mi't verhältnismäßig niedriger Verunreinigungskonzentration von 2x10 bis 6 χ 10 Atomen/cnr ergeben, deren Verunreinigungskonzentration jedoch höher ist als die des Substrats. Diese Schichten dienen zur elektrischen Stabilisierung des Substrats. Die Tiefe jeder Schicht beträgt etwa 5,5/U.
d) Der zwischen den beiden Schichten 3 befindliche und während der Diffusion dicker gewordene Oxidfilm 2 wird teilweise entfernt und es wird auf der freiliegenden Substratoberfläche ein dünnerer Oxidfilm aus SiO2 gebildet (Pig. 1d). Die Stärke des Oxidfilms 2' beträgt etwa 1 000 £.
e) Zur Ausbildung eines Source- und eines Drainbereichs während späterer Arbeitsschritte werden Teile des dünnen Oxidfilms 2' durch Fotoätzung entfernt. Auf diese Weise ergeben sich Öffnungen 4 und 5 (Fig. 1e), durch die der Source- und der Drainbereich diffundiert werden.
409832/082 0
f) Auf die gesamte Oberfläche des Oxidfilms 2 wird einschließlich der Öffnung 4,jedoch mit Ausnahme der Öffnung 5 ein Lichtwiderstandsfilm 6 aufgebracht, der den Durchtritt von Ionen verhindert. Der Film 6 ist etwa 1/U stark.
In die freiligende Oberfläche des Substrats 1 wird nach dem Ionen-Implantationsverfahren eine p-leitende Verunreinigung, beispielsweise Bor implantiert. Unter Berücksichtigung der Diffusionstiefe beträgt die Bienge der implantierten. Verunreinigungsionen etwa 1,5 x 10 D Atome/cm . In Fig. 1f ist die p-leitende dotierte Schicht mit 7 bezeichnet.
g) Der Lichtwiderstandsfilm 6 auf dem Oxidfilm 2 wird entfernt. Darauf wird die p-leitende Verunreinigung aus der p-leitenden dotierten Schicht 7 ins Innere des Substrats 1 diffundiert, so daß sich ein p-leitender Drainbereich 8 mit einer Tiefe von 5 bis 10/U und einer Breite Wd. von etwa 50/U ergibt. Die Oberflächen-Verunreinigungskonzentration des p-leitenden Drainbereichs ist niedrig. Sie beträgt etwa 1 χ 10 bis 1 χ 10 Atome/cm·'.
h) Zum Freilegen der Öffnungen 4 und 5 wird die gesamte Oberfläche der Oxidfilme einem Ätzmittel ausgesetzt, so daß der dünne, während des Arbeitsschritts (g) hergestellte Oxidfilm entfernt wird. Bei der Ätzung braucht nicht besonders ein Lichtwiderstandsmate— rial verwendet zu werden. In die freiliegenden Oberflächenteile des Substrats 1 wird eine p-leitende Verunreinigungskonzentration wie Bor flach eindiffundiert, und zwar auf eine Verunreinigungskonzentration von 10 ·* bis 10 At omen/cm . So bildet sich in dem der Öffnung 4 entsprechenden Teil des Substrats ein ρ -leitender oder p-leitender Bereich 9 mit hoher Verunreinigungskonzentration, während im p-leitenden Drainbereich 8 mit niedriger Konzentration ein ρ -leitender Drainbereich oder p-leitender Bereich 10 mit hoher Verunreinigungskonzentration gebildet wird. Die Tiefe und die Breite Wd2 des Drainbereichs 10 betragen etwa 1,5 bzw. 40 /U. Der Abstand d zwischen den Kanten der Bereiche 10 und 8 beträgt
•409832/0820" original inspected
— (Ό —
2 L ο 4 ι 8 L
etwa 8/U. Die Kanallänge dp beträgt etwa 6/
i) Der Teil des Oxidfilms 2, an dem der Gateanschluß ausgeführt werden soll, wird entfernt (gestrichelte Linien in i'ig. 1i). Auf der freiliegenden Oberfläche wird ein dünner Gate-Oxidfilm 11 (SiOp) durch Oxidation der freiliegenden Fläche gebildet, dessen Stärke etwa 1 000 bis 2 000 £ beträgt.
j) Zur Ausbildung von Kontaktlöchern werden die Oxidfilme auf dem Sourcebereich 9 und dem Drainbereich 10 partiell entfernt. Auf die gesamten Oberflächen des Oxidfilns und der Löcher wird durch Vakuum- oder Blektronenstrahlverdampfung Aluminium aufgedampft. Die aufgedampfte Aluminiumschicht wird dann selektiv weggeätzt, so daß sich leitende Schichten 12 und ein Gateanschluß 16 bilden. Zum Schutz der leitfähigen Schichten 12 wird dann auf diesen und den Oxidfilmen eine Phosphorsilikat-Glasschicht 13 ausgebildet. Beim MOS-Feldeffekttransistor beträgt der Abstand d. des Gateanschlusses 16 vom stark dotierten Drainbereich 10 5 bis 6/U. Mit anderen Worten, der Gateanschluß 16 überlappt die Kante des leicht dotierten Drainbereichs 8 nur um 2 bis 3/u.
Ausführungsbeispiel II
Fig. 2a bis 2h zeigen ein Ausführungsbeispiel, bei dem die Erfindung an einer MOS-Halbleitervorrichtung mit einem Siliziumgate angewandt ist.
Die Herstellung dieser Halbleitervorrichtung läuft folgendermaßen ab:
a) Es wird ein η-leitendes Siliziumsubstrat 1 mit einer Verunreinigungskonzentration von 6x10 bis 1x10 Atome/cnr hergestellt. Durch, thermische Oxidation der Siliziumoberfläche wird ein Siliziumoxidfilm 2 mit einer Stärke von 1 ,3 bis 1 , 5/U. in der Oberfläche hergestellt.
409832/082 0
b) Ein Teil des Oxidfilms 2 wird entfernt, so daß das Substrat 1 teilweise freiliegt. In die freiliegende Teilfläche des Substrats wird durch Ionenimplantation eine p-leitende Verunreinigung, z.B. Bor implantiert. Die Verunreinigungskonzentration des implantier-
1 P ?
ten Oberflächenbereichs beträgt etwa 5x10 Atome/cm . Das Substrat 1 wird danach einer YJärmebehandlung unterzogen, bei der die Verunreinigung in das Substrat diffundiert. Hierbei bildet sich ein p-leitender Drainbereich 8 mit einer Tiefe von 8 bis 10/U und einer berhältnismäßig geringen Konzentration von etwa 1 χ 10 Atome/cm .
c) Der verunreinigte Oxidfilm auf dem Substrat 1 wird gemäß 3Tig. 2b an einem Teil entfernt, an dem der Source- und der Drainbereich ausgebildet werden sollen.
d) Die freiliegende Substratoberfläche wird oxidiert, wobei sich ein Gate-Oxidfilm 11 aus Siliziumoxid bildet. Die Stärke des Gate-Oxidfilms 11 beträgt etwa 1 000 bis 2 000 S.
e) Auf den Oxidfilmen 2 und 11 wird durch Dampfabscheidung eine polykristalline Siliziumschicht 14 mit einer Stärke von 4 000 bis 5 000 2. gebildet.
f) Die polykristalline Siliziumschicht H wird dann partiell entfernt, so daß der Teil zur Ausbildung eines Silizium-Gateanschlusses freibleibt. Ferner werden Teile des Gate-Oxidfilms 11 entfernt, so daß sich Öffnungen 4 und 5 bilden und die Oberflächenteile auf dem Substrat 1 zur Ausbildung der Source- und Drainbereiche freigemacht werden. Zwischen der Öffnung 5 im p-leitenden Drainbereich 8 und dem Siliziuin-Gateanschluß 14 besteht ein Abstand. In den freiliegenden Teil des Substrats 1 und den p-leitenden Drainbereich 8 mit niedriger Verunreinigungskonzentration wird eine p-leitende Verunreinigung, z. B. Bor eindiffundiert, so daß sich ein ρ -
Sourcebereich 9 und ein ρ -Drainbereich 10 bilden. Die ρ -leitenden Bereiche 9 und 10 haben eine Verunreinigungskonzentration-
409832/082 0 original inspected
24QA184
von 10 9 bis 10 Atome/cm' und eine Stärke von 0,7 bis 1 ,0 ,u. Die Verunreinigung wird auch in die Siliziumschicht 14 eindiffundiert, so daß sie p-leitend wird.
g) Auf der gesamten Oberfläche der Oxidfilme, der Siliziumschicht 11 sowie der Öffnungen 4 und 5 wird eine erste Phosphorsilikat-Glasschicht 13 ausgebildet.
h) In der Glasschicht 13 werden oberhalb der ρ -leitenden Bereiche 9 und 10 Öffnungen ausgebildet. Auf die Glasschicht 11 und die Öffnungen wird Aluminium aufgedampft. Die so gebildete Aluminiumschicht wird selektiv entfernt, so daß leitende Schichten 12 entstehen. Darauf wird auf der gesamten Oberfläche der Glasschicht 13 und der leitenden Schichten 12 eine zweite Phosphorsilikat-Glasschicht 15 ausgebildet.
Die Vorteile des erfindungsgemäßen Verfahrens und der erfindungsgemäßen Halbleitervorrichtung werden anhand der Fig. 3a und 3b näher erläutert» Diese Figuren zeigen die Breite W. einer Verarmungsschicht, die von einem an den niedrig konzentrierten Bereich
8 anliegenden pn-übergang sich bei der erfindungsgemäßen Vorrichtung {Fig. 3a) zum niedrig konzentrierten Bereich 8 erstreckt und die Breite Wp einer Verarmungsschicht, die sich bei einer bekannten Vorrichtung von einem pn-übergang erstreckt (Fig. 3b). Da bei der erfindungsgemäßen Vorrichtung die Verunreinigungskonzentration im p-leitenden Bereich 8 gering ist, kann sich die Verarmungsschicht tief in den p-leitenden Bereich 8 erstrecken, so daß die KoJE^entration des elektrischen Feldes auch dann keinen großen Einfluß ausübt, wenn sich der Bereich mit dem Gateanschluß 16 Überlappt . Im Gegensatz dazu ist bei der bekannten Halbleitervorrichtung die Verunreinigungskonzentration im p-leitenden Bereich 9 groß, so daß sich die Verarmungsschicht auch bei hoher Konzentration des elektrischen Feldes nicht tief in den p-leitenden Bereich
9 erstrecken kann. Demzufolge wird bei der erfindungsgemäßen MIS-Halbleitervorrichtung die Breite W. der Verarmungsschicht an der
409832/0820
pn-tibergangsflache unter dem Gateanschluß 16 größer als die Breite Wp der Verarmungsschicht bei der bekannten MIS-HaIbleitervorrichtung. Damit kann die Arbeitsspannung bei der erfindungsgemäßen MIS-Halbleitervorrichtung , deren pn-übergang eine niedrige Konzentration aufweist, gegenüber der bekannten Halbleitervorrichtung erhöht werden. Beispielsweise kann die Arbeitsspannung von 30 V bei der bekannten Vorrichtung auf 80 bis 100 V bei der erfindungsgemäßen Vorrichtung erhöht werden.
Da die Kante des Gateanschlusses 16 auf dem dünnen Gate-Isolationsfilm im Verarmungsbereich liegt, in dem sich das Potential langsam ändert, wird ein statischer Durchbruch des Gateisolators auch bei hoher Arbeitsspannung vermieden.
Die Erfindung ist auch anwendbar bei Halbleitervorrichtungen mit η-leitendem Kanal. Dabei ist das Siliziumsubstrat 1 p-leitend und der Drainbereich besteht aus einem η-leitenden niedrig konzentrierten Bereich, der partiell in einem η -leitenden Bereich hoher Konzentration ausgebildet ist. Der Sourcebereich ist η leitend.
Bei den Ausführungsbeispielen wird der Drainbereich derart ausgebildet, daß zunächst der p-leitende niedrig konzentrierte Bereich 8 und danach der p-leitende hoch konzentrierte Bereich 10 auf einem Teil des Bereichs 8 hergestellt wird. Alternativ kann gemäß Fig. 4 vorgegangen werden. Gleichzeitig mit der Ausbildung des pleitenden niedrig konzentrierten Drainbereichs 8 wird ein p-leitender niedrig konzentrierter Sourcebereich 17 ausgebildet. Darauf wird auf einem Teil des Bereichs 17 der p-leitende hoch konzentrierte Bereich 9 hergestellt. Auf diese Weise wird der Sourcebereich fertiggestellt. Auch hierbei erhält man eine MIS-HaIbleitervorrichtung mit hoher Arbeitsspannung.
409832/0820
Der Source- und der Drainbereich können auch ausschließlich durch Diffusion ohne gleichzeitige Anwendung der Ionenimplantation hergestellt werden.
Das erfindungsgeciäße Verfahren kann bei allen Arten von MIS-HaIbleitervorrichtungen angewandt werden.
Pat entansprüche
409832/0820

Claims (4)

  1. PATENTANSPRÜCHE
    Feldeffekttransistor mit isoliertem Gate, mit einem Halbleitersubstrat, einem in einer Hauptfläche des Substrats ausgebildeten Source- und Drainbereich, einem isolierten Gateanschluß, der auf einem Isolierfilm ausgebildet ist, der die Hauptfläche des Substrats bedeckt und den Source- und Drainbereich überbrückt, dadurch gekennzeichnet , daß der Source- und/oder Drainbereich einen ersten Bereich (8) verhältnismäßig geringer Verunreinigungskonzentration und einen zweiten Bereich (10) verhältnismäßig hoher Verunreinigungskonzentration enthält, der im ersten Bereich ausgebildet ist und vom gleichen Leitfähigkeitstyp ist wie der erste, und daß der isolierte G-ateanschluß (11) so angeordnet ist, daß er die Kante des ersten Bereichs, jedoch nicht die des zweiten Bereichs bedeckt.
  2. 2. Feldeffekttransistor nach Anspruch 1 , dadurch gekennzeichnet , daß der Gateanschluß (11) so angeordnet ist, daß seine Kante innerhalb eines Abstandes liegt, in dem sich ein Verarmungs- oder Raumladungsionenbereich von einem pn-übergang zwischen dem ersten Bereich und dem Substrat bei hoher Arbeitsspannung des Transistors erstreckt.
  3. 3. Verfahren zur Herstellung des Transistors nach Anspruch 1 oder 2, dadurch gekennzeichnet , daß der erste Bereich durch selektive Ablagerung der Verunreinigung auf einem Teil des Substrats durch Ionenimplantation und
    4098 3 2/0820
    durch Diffusion der abgelagerten Verunreinigung ins Substrat hergestellt wird, und daß der zweite Bereich, in den ersten Bereich eindiffundiert wird.
  4. 4. Verfahren zur Herstellung des Transistors nach Anspruch 1, dadurch, gekennzeichnet , daß ein erstes und ein zweites Loch gleichzeitig in einem Isolierfilm hergestellt werden, daß eine Verunreinigung durch eine der Öffnungen eindiffundiert wird, so daß der erste Bereich entsteht, und daß darauf eine andere Verunreinigung durch die erste und zweite Öffnung eindiffundiert wird, so daß die Bereiche verhältnismäßig hoher Verunreinigungskonzentration entstehen, von denen der eine im ersten Bereich und der andere im Substrat in einem Abstand vom ersten Bereich hergestellt wird.
    409832/0820
    Leerseite
DE2404184A 1973-02-07 1974-01-29 Mis-halbleitervorrichtung und verfahren zu deren herstellung Pending DE2404184A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP48014670A JPS49105490A (de) 1973-02-07 1973-02-07

Publications (1)

Publication Number Publication Date
DE2404184A1 true DE2404184A1 (de) 1974-08-08

Family

ID=11867634

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2404184A Pending DE2404184A1 (de) 1973-02-07 1974-01-29 Mis-halbleitervorrichtung und verfahren zu deren herstellung

Country Status (7)

Country Link
US (1) US3909306A (de)
JP (1) JPS49105490A (de)
DE (1) DE2404184A1 (de)
FR (1) FR2216676B1 (de)
GB (1) GB1451096A (de)
IT (1) IT1006852B (de)
NL (1) NL7401705A (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2545871A1 (de) * 1974-12-06 1976-06-10 Ibm Feldeffekttransistor mit verbesserter stabilitaet des schwellwertes
DE2636214A1 (de) * 1975-09-22 1977-03-31 Ibm Feldeffekttransistor und verfahren zu seiner herstellung
DE2915024A1 (de) * 1978-04-19 1979-10-25 Rca Corp Halbleiterbauelement

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51137384A (en) * 1975-05-23 1976-11-27 Nippon Telegr & Teleph Corp <Ntt> Semi conductor device manufacturing method
US4056825A (en) * 1975-06-30 1977-11-01 International Business Machines Corporation FET device with reduced gate overlap capacitance of source/drain and method of manufacture
JPS52124166U (de) * 1976-03-16 1977-09-21
JPS52115665A (en) * 1976-03-25 1977-09-28 Oki Electric Ind Co Ltd Semiconductor device and its production
JPS5368581A (en) * 1976-12-01 1978-06-19 Hitachi Ltd Semiconductor device
JPS5417678A (en) * 1977-07-08 1979-02-09 Nippon Telegr & Teleph Corp <Ntt> Insulated-gate type semiconductoa device
JPS5418283A (en) * 1977-07-12 1979-02-10 Agency Of Ind Science & Technol Manufacture of double diffusion type insulating gate fet
JPS54124688A (en) * 1978-03-20 1979-09-27 Nec Corp Insulating gate field effect transistor
JPS559477A (en) * 1978-07-06 1980-01-23 Nec Corp Method of making semiconductor device
JPS5552271A (en) * 1978-10-11 1980-04-16 Nec Corp Insulated gate type field effect semiconductor
JPS5552272A (en) * 1978-10-13 1980-04-16 Seiko Epson Corp High withstanding voltage dsa mos transistor
US4235011A (en) * 1979-03-28 1980-11-25 Honeywell Inc. Semiconductor apparatus
DE2940954A1 (de) * 1979-10-09 1981-04-23 Nixdorf Computer Ag, 4790 Paderborn Verfahren zur herstellung von hochspannungs-mos-transistoren enthaltenden mos-integrierten schaltkreisen sowie schaltungsanordnung zum schalten von leistungsstromkreisen unter verwendung derartiger hochspannungs-mos-transistoren
JPS5715459A (en) * 1980-07-01 1982-01-26 Fujitsu Ltd Semiconductor integrated circuit
JPS58106871A (ja) * 1981-12-18 1983-06-25 Nec Corp 半導体装置
US4528480A (en) * 1981-12-28 1985-07-09 Nippon Telegraph & Telephone AC Drive type electroluminescent display device
JPS5957477A (ja) * 1982-09-27 1984-04-03 Fujitsu Ltd 半導体装置
JPS60186673U (ja) * 1984-05-18 1985-12-11 三菱重工業株式会社 回転軸系接地装置
ATE109593T1 (de) * 1986-02-04 1994-08-15 Canon Kk Photoelektrisches umwandlungselement und verfahren zu seiner herstellung.
US5086008A (en) * 1988-02-29 1992-02-04 Sgs-Thomson Microelectronics S.R.L. Process for obtaining high-voltage N channel transistors particularly for EEPROM memories with CMOS technology
DE4020076A1 (de) * 1990-06-23 1992-01-09 El Mos Elektronik In Mos Techn Verfahren zur herstellung eines pmos-transistors sowie pmos-transistor
US5550069A (en) * 1990-06-23 1996-08-27 El Mos Electronik In Mos Technologie Gmbh Method for producing a PMOS transistor
US7994036B2 (en) * 2008-07-01 2011-08-09 Panasonic Corporation Semiconductor device and fabrication method for the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1053442A (de) * 1964-05-18
FR1483688A (fr) * 1965-06-18 1967-06-02 Philips Nv Transistor à effet de champ
GB1165575A (en) * 1966-01-03 1969-10-01 Texas Instruments Inc Semiconductor Device Stabilization.
US3404450A (en) * 1966-01-26 1968-10-08 Westinghouse Electric Corp Method of fabricating an integrated circuit structure including unipolar transistor and bipolar transistor portions
GB1261723A (en) * 1968-03-11 1972-01-26 Associated Semiconductor Mft Improvements in and relating to semiconductor devices
US3663872A (en) * 1969-01-22 1972-05-16 Nippon Electric Co Integrated circuit lateral transistor
NL96608C (de) * 1969-10-03
US3600647A (en) * 1970-03-02 1971-08-17 Gen Electric Field-effect transistor with reduced drain-to-substrate capacitance
US3667009A (en) * 1970-12-28 1972-05-30 Motorola Inc Complementary metal oxide semiconductor gate protection diode

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2545871A1 (de) * 1974-12-06 1976-06-10 Ibm Feldeffekttransistor mit verbesserter stabilitaet des schwellwertes
DE2636214A1 (de) * 1975-09-22 1977-03-31 Ibm Feldeffekttransistor und verfahren zu seiner herstellung
DE2915024A1 (de) * 1978-04-19 1979-10-25 Rca Corp Halbleiterbauelement

Also Published As

Publication number Publication date
FR2216676B1 (de) 1977-09-16
GB1451096A (en) 1976-09-29
JPS49105490A (de) 1974-10-05
NL7401705A (de) 1974-08-09
IT1006852B (it) 1976-10-20
FR2216676A1 (de) 1974-08-30
US3909306A (en) 1975-09-30

Similar Documents

Publication Publication Date Title
DE2404184A1 (de) Mis-halbleitervorrichtung und verfahren zu deren herstellung
DE69224453T2 (de) Verfahren zur Herstellung von einem LDD-MOSFET
DE69015666T2 (de) MOSFET-Transistor mit nicht-gleichmässiger Schwellspannung im Kanalbereich.
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE68913444T2 (de) Dünnfilm-SOI-MOSFET und Verfahren zur Herstellung.
DE3012363C2 (de) Verfahren zur Bildung der Kanalbereiche und der Wannen von Halbleiterbauelementen
DE3852444T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit isoliertem Gatter.
DE2718894C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE3932621A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE2726003A1 (de) Verfahren zur herstellung von mis- bauelementen mit versetztem gate
DE4208537C2 (de) MOS-FET-Struktur und Verfahren zu deren Herstellung
DE3709708C2 (de) Halbleitervorrichtung sowie Verfahren zur Herstellung eines Feldeffekttransistors
DE2728167A1 (de) Verfahren zur vorbereitung eines siliziumsubstrats fuer die herstellung von mos-bauelementen
DE2933849A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE2703877A1 (de) Mis-feldeffekttransistor mit kurzer kanallaenge
DE19517002C2 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
EP0038994A2 (de) Kontakt für MIS-Halbleiterbauelement und Verfahren zu seiner Herstellung
DE4101130C2 (de) MOS-Feldeffekttransistor und Verfahren zu dessen Herstellung
DE3324332A1 (de) Verfahren zur herstellung von cmos-transistoren auf einem siliziumsubstrat
DE2807138A1 (de) Verfahren zum herstellen eines halbleiterbauelements
DE2160462A1 (de) Halbleiteranordnung und verfahren zur herstellung dieser halbleiteranordnung.
DE2621165A1 (de) Verfahren zum herstellen eines metallkontaktes
DE69105621T2 (de) Herstellungsverfahren eines Kanals in MOS-Halbleiteranordnung.
DE3124283A1 (de) Halbleiteranordnung und verfahren zu dessen herstellung
DE4112044A1 (de) Halbleitereinrichtung mit wenigstens zwei feldeffekttransistoren und herstellungsverfahren fuer diese

Legal Events

Date Code Title Description
OHJ Non-payment of the annual fee