JPS5957477A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS5957477A
JPS5957477A JP57167920A JP16792082A JPS5957477A JP S5957477 A JPS5957477 A JP S5957477A JP 57167920 A JP57167920 A JP 57167920A JP 16792082 A JP16792082 A JP 16792082A JP S5957477 A JPS5957477 A JP S5957477A
Authority
JP
Japan
Prior art keywords
source region
substrate
short
electrode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57167920A
Other languages
English (en)
Inventor
Takehide Shirato
猛英 白土
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57167920A priority Critical patent/JPS5957477A/ja
Priority to EP83304814A priority patent/EP0104754B1/en
Priority to DE8383304814T priority patent/DE3365293D1/de
Publication of JPS5957477A publication Critical patent/JPS5957477A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１）う′Ｃ明の技術分！ｌ！、！ 本発明は半ＩＪＩ体装置、￥ｆ　シ＜は旧Ｓ形電界効果
トランジスタにおいζ、抽ｔ１μ電位を示す配線が設り
られることのない装置に関する。
（２）技術の背景 ＋＋＋ｉ’ｉ理ｊＩｓ　４’ｒ’ｉ回路、マイク＋１プ
し１センサー等には種々の７（；子を結ぶ配線体が設Ｌ
Ｊられている。
？１′目図には従来技術によるｉｆ＜積回路の１例が概
ｌ”ｉｉ乎ｉ１＋律シ１で示され、同図において、１は
６ビノト’Ａ’？ｊｌ−岨テ′イジタル／アブ・に１グ
」ンバータ、２はアドレスレコーダ、３は１３ヒソトオ
イｊ度ディジタル／アリ・ｌ′Ｊグカウンタ、Ａは基１
ｊｉ電位を示す配ｌｉｔ　（ｆｉｉ池線）、５はパット
を示ず。
基ｉＦ　Ｎ位をとる配４６１は第２図の旧へ形電界効↓
１１、トランジスタの構成的断面図に力くされ、同図に
おいて、〔３はＩレイン領域、７はソース領域、１（は
ゲート電極、３３は接地わバを示ず。なお第２１′；！
１以下に１−９いて、既に図示し〕こ部分と同し１３分
は同一・将−号をイ」し′Ｃ示ず。
第３図は第１図の集積回路の一部をボし、同図におい“
ζ、９はアルミニウム（八β）配線、１０は多結晶シリ
コン（ポリシリコン）で作られノこケート′１１１極お
よび配線、１１は電極」ンククト窓、■２はソース・ｌ
−レイン拡ｆｌＴ、１．Ｍを示す。
（３）従来技術と問題点 上記した集４１１１回路の集、１１１Ｊ度は、多くの場
合諸々の素子を結ぶ配線体によって決定される。そのう
ちで４）、接地線は第１図およびｔｆ５３図にボされる
如くかなりの面村ｌを占めるだりでなく、柴■［“ｆｌ
ｉｌ路のし・イアウドを（：ｒ賞１１なものにする。
（４）発明の目的 本発明は上記ｆ７Ｌ：、！ｌｅの問題点に↓１．３の、
ｌｉ源線、各４・１百１ｆ”・口］ＩＩ、人力）・１１
］、出力線、接地線等の各種配Ｓ・ｊｌ！の・）も、か
なりの面積を占める基準電位を示ず配わ１（を設りるこ
とのない、場なわぢそれを省略した集積１度の商められ
）こ集積回路を提供することを１−１的とする。
（５）発明の構成 そしてこのＬｉ的し１１本発明によれば、ＭＩＳ形電界
効果１−レンジスタにおい’乙’、ダミ形の半導体ノ、
（体内に形成された反対導電形ソース領域には夕１部・
＼の引出前ｒｉｉｌを設りるごとなく、該ソース領域の
１９を合の一部が短絡され、それによって該領域は前記
″１１専休基体の電位に保持されていることを特徴とす
る半ＦＪＩ体装置を提（Ｊ転することによゲ（達成され
る。］、１お、１記２１シ専体括体とは半導体基板その
ものだりＣなく、旧Ｓトランジスタを作り込んだウェル
領１代をも潜：味する。
（０）発明の実施例 以下本発明実施例を図面によってｐ’ｆｉ！１ｉする。
第４図に本発明にがかる半シ、７体装置ずなわｂ旧Ｓ形
電界９ＪＪ果ｌ−ランジスタの要部がｉＪｉ面図でボさ
れ、同図において、２１はＩ〕形ンリ　１ンノ、（板、
２２はフィールド酸化１模、２３はゲーＩ・酸化膜、２
４はＩＳレイン領域、２５はソース領域、２６はゲー１
−１２７は八βのドレイン電トす３配線、２））はケー
ト配線、２１（はソース電極、３０はｌレイン電極配＊
Ｉｉ！　２’／の１に配設され）こ　（力々力・才１．
）こ）ポリシリ−１ン１１う論、３１は１）りＩ縁１１
う°Ｊ、３２は薄い酸化膜を示す。
図ボの半導体装置におい′Ｃは、ソース？１ｉｌＸｊｊ
　２ｇから基準電位を示す配線をとらない（省１１１ｉ
する）ごとをＪ１°ｒ徴とする。その目的を実現するた
めに、ソース領Ｊ！３ｉ２５と語根２１のバルクとを、
ｌｎ図的に短絡させる。しかしζ、かかる短絡は、ソー
ス電極２９の一部にはポリシリＪ１ン・を９’＋シくこ
となく、占（（投に直接接１ｔ１；する如くにｌで電極
２９を形成し、しかる後に４８０’Ｃ程度の熱処理を施
すごとによ−１，て達成される。かかる熱処理によっ゛
（、ソースｆｉＱ　代２５内に八ｐがもぐり込み、その
Ａ１．は図に多くのり、υ絡１１１Ｍ１４で小」°如く
にソース領域２５を突き抜し」て、基ｌＪｌバルクに達
する。ごのよ・）な処理を行なった後に、基１１１Ｘ電
位がグランＩＳであれば、第５図の模式１１′月りｉ　
ｉｌ＋ｉ　ｌ岡にボされる如く、栽（及２１の黒面（１
１１シｌ１ｌＩＩ索ｒの形成された面の反対側）から接
地ｌ￥Ｊｉビ）；）によっ（１）Ｊ池する。
ｔ１５Ｇ図と第７図は本発明にかかる半導体装置を用い
る集積１１月、＋３とその一部の、第１図と第３図に対
応′４°る１′・面図である。
第（５図からＪ！門す′１１されうる如く、接地線７が
省１＋”ｌｔされたたりでかなりの回路形成表面が節減
される。なお第６図におい゛（、最外側の点線は従来の
１１１１１１′８形成表面０）外廓ヲ示’Ｊ−４、発明
の他の実施例においては、基（１’Ｓ　ｆＩｉ位をＩ〕
ったすべての拡ｌｉｋ　１丁・１（第７図の拡ｆｉｋ　
ＩＡ２５）につい′Ｃ引出配わにを設りるごとなく、第
５図に示す如く載板の裏側から接地する。かかる実施例
においては、バソ１−５（第１図、Σ（Ｓ２図、第６図
）を設りる必要がなくなり、かなりのＪＪ）１２表面面
ｒ１１１が節減される。
Ａ−発明の更に他の実施例においてＧ、１、第８（図の
４Ｃ）式的１４ノｒ面図に７１にされる如＜、ノ占！（
ｆ！電位をちっ）、１広１）々）−１の・）し、クラン
ドを−・部組、占（（及力・らとり、また他の−ｔ（１
３は１］Ｃ来通りチソゾ上面の配置１？からとる。
上記実施例のいずれの形態をとるかは、！ｐ　４１−１
７回路の設計の問題であって、その都ＩＩ！′適宜選定
するが、いずれの形態をとってもノ、（板表面の而ｆｌ
Ｉは６′１「実に節減され、またこれら実力１！！例が
ずべて１１１「許請求の範囲に含まれることはいうまで
もない。
（７）発明の効果 以上、Ｈｌ、細に説明したよ・）に、本発明の半導体装
置を用いるときは、ｉＨ１来の集に１″（ｌｉ’ｊｌ路
においてかなりの面積を占白した１妾地わ；ｌをＷｉ　
１ｌｆｔするごとがｉｊＪ能となり、４１Ｓ＋１’１回
ｉ／８の年積爪を商めるに効果大である。なお、本願の
発明Ｈは、本発明の単１゜ワ体装置は７１　ｄｌＩｔ電
流の少ないに　−ＩＩ　（ｌ　Ｓでｐ形〕占（ｋを使用
するいわゆる逆Ｃ−ＭＯ５においＣ竹にイ弓Ｉ）である
ことを１１１ｆ認した。
【図面の簡単な説明】
！ｌ目図はｔｊｔ木の集４１′月！旧洛の構成を示ず４
１））式的甲面図、第２し４１はｆｊ（：土の半導体装
１１へ１の模式的［υｉ　ｉ’ｆｉｉ図、第；３図はＬ
（３１図のｊｌｓ　、１．’ｆ回路の一部の平面図、第
４図はＡ、発明にがかる半導体装置の要部の［υｉ面図
、第５１ス１（、ｊ第４図の装置の模式的…［面図、第
６図と第７図とは本発明の半導体装置を用いる第１図と
第３１′１．Ｉに類似の４つ）式的平面図と平１Ｔｒｉ
図、第８図は本発明の１応用例の模式的断面図である。 ２■−シリ」ン基板、２２−・・フィールド酸化膜、２
３−ゲート酸化１ｊ東、２４−トレイン領域、２Ｆ）−
ソース領域、２（ｉ−ケート電極、２７−１−レイン化
（・ｉハ配線、２８−　ゲート１１ｉ極配線、２９−ソ
ース電）ＩｒＡ、３０−ポリシリコン）１う）、３１−
絶縁ｌ模、；３２−薄いＣｔｔ化ｊ挽、３；（−接地線
、３４　　短絡部 弔１図 第２図 ）　　　　） ７ 第３図 第４図 １％５図 ′＃Ｓ６図 第７図 ２へ８図 ３３

Claims (1)

    【特許請求の範囲】
  1. ＩＩ　Ｉ　Ｓ形電界シＪ！１．！：ｌ・ランジスタにお
    い°ζ、−導電形の半導体基体内に形成された反対導電
    形ソース領域に１１外部への引出配線を設りることなく
    、該ソース領域の）宴会の−＋　ｉ’ｉｌｉが短絡され
    、それによっ“Ｃ該領域は前記半導体基体の電位に保持
    されていることをＪ待機とする半導体装置。
JP57167920A 1982-09-27 1982-09-27 半導体装置 Pending JPS5957477A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP57167920A JPS5957477A (ja) 1982-09-27 1982-09-27 半導体装置
EP83304814A EP0104754B1 (en) 1982-09-27 1983-08-19 Metal insulator semiconductor device with source region connected to a reference voltage
DE8383304814T DE3365293D1 (en) 1982-09-27 1983-08-19 Metal insulator semiconductor device with source region connected to a reference voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57167920A JPS5957477A (ja) 1982-09-27 1982-09-27 半導体装置

Publications (1)

Publication Number Publication Date
JPS5957477A true JPS5957477A (ja) 1984-04-03

Family

ID=15858501

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57167920A Pending JPS5957477A (ja) 1982-09-27 1982-09-27 半導体装置

Country Status (3)

Country Link
EP (1) EP0104754B1 (ja)
JP (1) JPS5957477A (ja)
DE (1) DE3365293D1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2570880A1 (fr) * 1984-09-27 1986-03-28 Rca Corp Procede de fabrication d'un transistor a effet de champ a grille isolee et transistor ainsi obtenu
US5140392A (en) * 1990-03-05 1992-08-18 Fujitsu Limited High voltage mos transistor and production method thereof, and semiconductor device having high voltage mos transistor and production method thereof
US5234853A (en) * 1990-03-05 1993-08-10 Fujitsu Limited Method of producing a high voltage MOS transistor
US5895766A (en) 1995-09-20 1999-04-20 Micron Technology, Inc. Method of forming a field effect transistor
JP2000349096A (ja) * 1999-06-01 2000-12-15 Matsushita Electric Ind Co Ltd 化合物電界効果トランジスタおよびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3649843A (en) * 1969-06-26 1972-03-14 Texas Instruments Inc Mos bipolar push-pull output buffer
JPS49105490A (ja) * 1973-02-07 1974-10-05
JPS543480A (en) * 1977-06-09 1979-01-11 Fujitsu Ltd Manufacture of semiconductor device
NL7904200A (nl) * 1979-05-29 1980-12-02 Philips Nv Lagenveldeffecttransistor.
JPS56134757A (en) * 1980-03-26 1981-10-21 Nec Corp Complementary type mos semiconductor device and its manufacture

Also Published As

Publication number Publication date
EP0104754B1 (en) 1986-08-13
DE3365293D1 (en) 1986-09-18
EP0104754A1 (en) 1984-04-04

Similar Documents

Publication Publication Date Title
JPS647508B2 (ja)
JPS60192359A (ja) 半導体メモリ装置
JPH0786513A (ja) 電源配線
JPS5949710B2 (ja) 集積回路のコンデンサ
JPH0132660B2 (ja)
JPS5957477A (ja) 半導体装置
US6121645A (en) Noise-reducing circuit
JPS62245661A (ja) 半導体記憶装置
JPH0328831B2 (ja)
JPH0828432B2 (ja) 半導体集積回路装置
JPS6021553A (ja) 三次元集積回路
JP2840239B2 (ja) マスタースライス型半導体装置
JPS6236395B2 (ja)
JPS5943828B2 (ja) Ｍｏｓ形集積回路の製造方法
JPS58119648A (ja) 半導体集積回路装置
JPS63160241A (ja) スタンダ−ドセル方式の半導体集積回路
JPS6223152A (ja) 半導体集積回路装置
JPS61170068A (ja) Ｍｏｓトランジスタ
JPH037964Y2 (ja)
JPH1168058A (ja) 半導体記憶装置
JPS6350850Y2 (ja)
JPS60128655A (ja) 半導体装置
JPS632152B2 (ja)
JPH01243542A (ja) 半導体集積回路装置
JPS6221072Y2 (ja)