JPS62245661A - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JPS62245661A JPS62245661A JP61088283A JP8828386A JPS62245661A JP S62245661 A JPS62245661 A JP S62245661A JP 61088283 A JP61088283 A JP 61088283A JP 8828386 A JP8828386 A JP 8828386A JP S62245661 A JPS62245661 A JP S62245661A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- layer
- ground wiring
- diffusion layer
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 238000009792 diffusion process Methods 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 239000000470 constituent Substances 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 25
- 238000000034 method Methods 0.000 abstract description 2
- 230000005540 biological transmission Effects 0.000 abstract 1
- 238000005259 measurement Methods 0.000 abstract 1
- 229920005591 polysilicon Polymers 0.000 description 23
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/15—Static random access memory [SRAM] devices comprising a resistor load element
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/903—FET configuration adapted for use as static memory cell
- Y10S257/904—FET configuration adapted for use as static memory cell with passive components,, e.g. polysilicon resistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体記憶装置係り、特に、2つの転送MOS
トランジスタと2つの駆動MOSトランジスタを基本構
成素子とするメモリセルの多数個を同一半導体基板上に
形成してなる半導体記憶装置に関するもので、メモリセ
ルの面積縮小化を図ったものである。
トランジスタと2つの駆動MOSトランジスタを基本構
成素子とするメモリセルの多数個を同一半導体基板上に
形成してなる半導体記憶装置に関するもので、メモリセ
ルの面積縮小化を図ったものである。
従来より、MOSトランジスタ(以下MO8Tと略す)
で構成されるスタティック型のランダムアクセスメモリ
(以下SRAMと略す)のメモリセルとして、特開昭5
7−117181で記載された2つのMO8Tと2つの
駆動MO8Tおよび2つの高抵抗ポリシリコンより成る
ものが知られている。
で構成されるスタティック型のランダムアクセスメモリ
(以下SRAMと略す)のメモリセルとして、特開昭5
7−117181で記載された2つのMO8Tと2つの
駆動MO8Tおよび2つの高抵抗ポリシリコンより成る
ものが知られている。
第8図にSRAMメモリセルの回路を示す。図において
、1〜4はnチャネルMO8Tで、1.2が転送MO8
T、3.4が駆動MO8Tである。
、1〜4はnチャネルMO8Tで、1.2が転送MO8
T、3.4が駆動MO8Tである。
5.6は駆動MO8Tのソース端子で所定電位(例えば
接地電位)に固定されている。10.11はデータ線、
9はワード線、7.8は電流供給用の負荷抵抗で、節点
(ノード)81.82に蓄えられた情報を、電源電位v
ccから電流を供給することによって保持する。負荷抵
抗7.8は、一般に高抵抗のポリシリコン層で形成され
る。このメモリセルへの情報の書込み、あるいは読出し
は、ワード線9を低レベルから高レベル電位にすること
によってデータ線10.11を介して行なわれる。この
メモリセルが多数、同一半導体基板上に形成されてSR
AMを構成している。
接地電位)に固定されている。10.11はデータ線、
9はワード線、7.8は電流供給用の負荷抵抗で、節点
(ノード)81.82に蓄えられた情報を、電源電位v
ccから電流を供給することによって保持する。負荷抵
抗7.8は、一般に高抵抗のポリシリコン層で形成され
る。このメモリセルへの情報の書込み、あるいは読出し
は、ワード線9を低レベルから高レベル電位にすること
によってデータ線10.11を介して行なわれる。この
メモリセルが多数、同一半導体基板上に形成されてSR
AMを構成している。
第9図は従来のSRAMメモリセルのレイアウトを示す
図である。同図では高抵抗ポリシリコン層は書かれてい
ない。また、一つのメモリセルと、その周辺のセルの一
部が含まれている。18A、19Aが駆動MO8Tのゲ
ート電極、12が転送MO8Tのゲート、13〜16が
データ線拡散層である。26は駆動MO8Tのソースと
なる拡散層であるが、これはまた隣接したセルの駆動M
O8TIBB、19D、19E、18E、18F、19
Gのソース拡散層ともなっている。ソース拡散層26は
接地されており、各駆動MO8Tのソースに接地電位を
与えている。この場合、ゲート電極18A、+9Aと、
図示下方に隣接する駆動MO8Tのゲート電極19E、
18Eとの間に拡散層26を形成するための領域を必要
とする。
図である。同図では高抵抗ポリシリコン層は書かれてい
ない。また、一つのメモリセルと、その周辺のセルの一
部が含まれている。18A、19Aが駆動MO8Tのゲ
ート電極、12が転送MO8Tのゲート、13〜16が
データ線拡散層である。26は駆動MO8Tのソースと
なる拡散層であるが、これはまた隣接したセルの駆動M
O8TIBB、19D、19E、18E、18F、19
Gのソース拡散層ともなっている。ソース拡散層26は
接地されており、各駆動MO8Tのソースに接地電位を
与えている。この場合、ゲート電極18A、+9Aと、
図示下方に隣接する駆動MO8Tのゲート電極19E、
18Eとの間に拡散層26を形成するための領域を必要
とする。
なお、第9図において、21〜25はノード、27〜3
1はそれぞれ接続部である。第9図の要部の断面図を第
10図に示した。
1はそれぞれ接続部である。第9図の要部の断面図を第
10図に示した。
上記従来技術は、拡散層を接地配線として使用しており
、そのための領域を必要とし、結果として、セル面積が
大きくなってしまうという問題があった。一方、転送M
O8Tが導通状態の際に、データ拡散層13.14.1
5.16から転送MO8Tおよび駆動MO8Tを通して
ソース拡散層26に電流が流れる。この際、拡散層26
はシート抵抗が大きいことから、かなり大きな電圧降下
を伴なう。そのため、メモリセルの数個光りに1本の割
合でアルミニウム(Aa)配線により接地電位を取る必
要があり、このAfl配線のためにSRAMメモリチッ
プ全体の面積が大きくなってしまうという問題があった
。
、そのための領域を必要とし、結果として、セル面積が
大きくなってしまうという問題があった。一方、転送M
O8Tが導通状態の際に、データ拡散層13.14.1
5.16から転送MO8Tおよび駆動MO8Tを通して
ソース拡散層26に電流が流れる。この際、拡散層26
はシート抵抗が大きいことから、かなり大きな電圧降下
を伴なう。そのため、メモリセルの数個光りに1本の割
合でアルミニウム(Aa)配線により接地電位を取る必
要があり、このAfl配線のためにSRAMメモリチッ
プ全体の面積が大きくなってしまうという問題があった
。
本発明の目的は、従来技術での上記した問題を解決し、
SRAMセルおよびS RA Mメモリチップの面積を
縮小化し、これにより高密度集積化を可能とする半導体
記憶装置を提供することにある。
SRAMセルおよびS RA Mメモリチップの面積を
縮小化し、これにより高密度集積化を可能とする半導体
記憶装置を提供することにある。
上記目的は、各駆動MO8Tのソースとなる拡散層を、
転送MO8Tおよび駆動MO8Tのゲートを形成する導
電層とは別個の導電層に接続し、この別個の導電層によ
り接地配線を形成する構造とすることにより、達成され
る。
転送MO8Tおよび駆動MO8Tのゲートを形成する導
電層とは別個の導電層に接続し、この別個の導電層によ
り接地配線を形成する構造とすることにより、達成され
る。
上記ソース拡散層と上記接地配線導電層との接続構造と
しては、(1)ソース拡散層と接地配線導電層とをコン
タクトホールを介して接続する、(2)ソース拡散層上
にその一部を覆い、かつソース拡散層と電気的に接触す
る第2の導電層を形成し、この第2の導電層と接地配線
導電層とをコンタクトホールを介して接続する、(3)
上記第2の導電層そのものを接地配線導電層として使用
する、などの構造が考えられる。
しては、(1)ソース拡散層と接地配線導電層とをコン
タクトホールを介して接続する、(2)ソース拡散層上
にその一部を覆い、かつソース拡散層と電気的に接触す
る第2の導電層を形成し、この第2の導電層と接地配線
導電層とをコンタクトホールを介して接続する、(3)
上記第2の導電層そのものを接地配線導電層として使用
する、などの構造が考えられる。
以下、本発明の実施例を図面により説明する。
第1の実施例のレイアウトを第1図に、その要部断面図
を第2図に示す、これは、ソース拡散層と接地配線導電
層とをコンタクトホールを介して接続した例で、第9図
従来例の場合と同じ部品には同じ符号を用いている。図
において、31はゲート電極18A、18B、190.
19Eの共通ソース拡散層であり、32はゲート電極1
9A、19G、18E、18Fの共通ソース拡散層であ
る。この共通ソース拡散層の部分を除いては第9図従来
例と同様なレイアウトとなっている。これらのソース拡
散層31.32はそれぞれコンタクトホール33.34
を介して新たに設けられたポリシリコン層35と接線し
ており、このポリシリコン層35により接地配線を行う
。本実施例では、ソース拡散層31.32にコンタクト
ホール33.34を取るためにゲート電極18A、18
B、19D、19E、19A、19G、18E、18F
は途中で折り曲げた構造をしている。本実施例によれば
、第9図従来構造で示したような拡散層26をゲート電
極18A、18Bとゲート電極19E、19Dとの間に
設ける必要がないため、ゲート電極18A、18Bとゲ
ート電極19E、19Dとの間隔を加工寸法限界までせ
まくすることができる。また、ポリシリコン層35に用
いたシリコン系の導電層と、同じ層を用いてメモリセル
内の他の配線、例えばメインワード線としての配線62
として使用することもできる利点がある。本実施例によ
れば、メモリセル面積を10%以上縮小できる効果があ
る。
を第2図に示す、これは、ソース拡散層と接地配線導電
層とをコンタクトホールを介して接続した例で、第9図
従来例の場合と同じ部品には同じ符号を用いている。図
において、31はゲート電極18A、18B、190.
19Eの共通ソース拡散層であり、32はゲート電極1
9A、19G、18E、18Fの共通ソース拡散層であ
る。この共通ソース拡散層の部分を除いては第9図従来
例と同様なレイアウトとなっている。これらのソース拡
散層31.32はそれぞれコンタクトホール33.34
を介して新たに設けられたポリシリコン層35と接線し
ており、このポリシリコン層35により接地配線を行う
。本実施例では、ソース拡散層31.32にコンタクト
ホール33.34を取るためにゲート電極18A、18
B、19D、19E、19A、19G、18E、18F
は途中で折り曲げた構造をしている。本実施例によれば
、第9図従来構造で示したような拡散層26をゲート電
極18A、18Bとゲート電極19E、19Dとの間に
設ける必要がないため、ゲート電極18A、18Bとゲ
ート電極19E、19Dとの間隔を加工寸法限界までせ
まくすることができる。また、ポリシリコン層35に用
いたシリコン系の導電層と、同じ層を用いてメモリセル
内の他の配線、例えばメインワード線としての配線62
として使用することもできる利点がある。本実施例によ
れば、メモリセル面積を10%以上縮小できる効果があ
る。
第2の実施例のレイアウトを第3図に、その要部断面図
を第4図に示す。これは、駆動MO8Tのソース拡散層
と接地配線導電層との接続を、ソース拡散層上にその一
部を覆うように、かつ電気的に接触して形成される第2
の導電層と接地配線導電層とをコンタクトホール髪介し
て接続することにより、行う例である。図において、3
6はゲート電極18A、18B、+9D、19Eの共通
ソース拡散層であり、37はゲート電極19A、19G
、18E、18Fの共通ソース拡散層である。38.3
9はそれぞれの拡散層36.37の上に新たに設けられ
たポリシリコン層である。本実施例では、ポリシリコン
層38.39をコンタクトホール40,4]を介してポ
リシリコン層42に接続し、このポリシリコン層42に
より接地配線を行う。本実施例においても、第9図従来
例で示した拡散層26を使用する必要がないため、ゲー
ト電極18A、18Bとゲート電極19E、19Dとの
間隔をせまくすることができる。さらに、第1図実施例
の場合と異なり、ゲート電極を折り曲げるレイアウトと
しなくても良く、MO8Tの特性上好ましいレイアウト
となる利点がある。
を第4図に示す。これは、駆動MO8Tのソース拡散層
と接地配線導電層との接続を、ソース拡散層上にその一
部を覆うように、かつ電気的に接触して形成される第2
の導電層と接地配線導電層とをコンタクトホール髪介し
て接続することにより、行う例である。図において、3
6はゲート電極18A、18B、+9D、19Eの共通
ソース拡散層であり、37はゲート電極19A、19G
、18E、18Fの共通ソース拡散層である。38.3
9はそれぞれの拡散層36.37の上に新たに設けられ
たポリシリコン層である。本実施例では、ポリシリコン
層38.39をコンタクトホール40,4]を介してポ
リシリコン層42に接続し、このポリシリコン層42に
より接地配線を行う。本実施例においても、第9図従来
例で示した拡散層26を使用する必要がないため、ゲー
ト電極18A、18Bとゲート電極19E、19Dとの
間隔をせまくすることができる。さらに、第1図実施例
の場合と異なり、ゲート電極を折り曲げるレイアウトと
しなくても良く、MO8Tの特性上好ましいレイアウト
となる利点がある。
また、接地配線用のポリシリコン層42と同じ層を用い
て、メモリセル内の他の配線例えばメインワード線の配
線63として使用することもできる利点がある。
て、メモリセル内の他の配線例えばメインワード線の配
線63として使用することもできる利点がある。
第4同断面図において、ゲート電極18A、IIIBは
それぞれ絶縁層46.49に覆われている。また、拡散
層36にはポリシリコン層38が設けられている。
それぞれ絶縁層46.49に覆われている。また、拡散
層36にはポリシリコン層38が設けられている。
絶縁膜44には40の部分にコンタクトホールがあり、
このコンタクトホール40を介してポリシリコン層42
がポリシリコン層38と接続し、ポリシリコン層42に
より接地配線を行うものである。本実施例によれば、コ
ンタクトホール40を設けたことにより、ゲート電極1
8A、18B相互間にコンタクトホールのための余裕を
取る必要がなく、ゲート電極18A、18B間の間隔を
せばめることができる。したがって第3図に示すように
ゲート電極同志が接近したレイアウトを取ることができ
るため、メモリセルの面積の縮小化に対して効果がある
。この第2の実施例によれば、第1図、第2図で示した
第1の実施例による10%と合わせて全体で約20%の
面積縮小化が可能である。
このコンタクトホール40を介してポリシリコン層42
がポリシリコン層38と接続し、ポリシリコン層42に
より接地配線を行うものである。本実施例によれば、コ
ンタクトホール40を設けたことにより、ゲート電極1
8A、18B相互間にコンタクトホールのための余裕を
取る必要がなく、ゲート電極18A、18B間の間隔を
せばめることができる。したがって第3図に示すように
ゲート電極同志が接近したレイアウトを取ることができ
るため、メモリセルの面積の縮小化に対して効果がある
。この第2の実施例によれば、第1図、第2図で示した
第1の実施例による10%と合わせて全体で約20%の
面積縮小化が可能である。
第3の実施例のレイアウトを第5図に、その要部断面図
を第6図に示す。これは、共通ソース拡散層−ヒにその
一部を覆うように、かつ電気的に接触して形成される導
電層そのものを接地配線導電層として使用する例である
。図において、58はゲート電極18B、18Aの、5
9はゲート電極19A、19Gの、60はゲート電極1
9D、19Eの、61はゲート電極18E、18Fのそ
れぞれ共通ソース拡散層である。本実施例では、共通ソ
ース拡散層58.59、60.61上に、少なくともそ
の一部を覆うように、かつ、電気的に接触するポリシリ
コン層57を積層し、このポリシリコン層57を接地配
線として使用するものである。本実施例の利点は、第1
図、第2図に示した第1の実施例、および第3図、第4
図に示した第2の実施例と異なり、コンタクトホールを
使わず、またポリシリコン層も一層でよいことから、よ
り簡単なプロセスで実施例構造を製作できるところにあ
る。
を第6図に示す。これは、共通ソース拡散層−ヒにその
一部を覆うように、かつ電気的に接触して形成される導
電層そのものを接地配線導電層として使用する例である
。図において、58はゲート電極18B、18Aの、5
9はゲート電極19A、19Gの、60はゲート電極1
9D、19Eの、61はゲート電極18E、18Fのそ
れぞれ共通ソース拡散層である。本実施例では、共通ソ
ース拡散層58.59、60.61上に、少なくともそ
の一部を覆うように、かつ、電気的に接触するポリシリ
コン層57を積層し、このポリシリコン層57を接地配
線として使用するものである。本実施例の利点は、第1
図、第2図に示した第1の実施例、および第3図、第4
図に示した第2の実施例と異なり、コンタクトホールを
使わず、またポリシリコン層も一層でよいことから、よ
り簡単なプロセスで実施例構造を製作できるところにあ
る。
また、前記2つの実施例と同様、接地配線用のポリシリ
コン層57と同じ層を用いて、メモリセル内の他の配線
例えばメインワード線の配線64を行うこともできる。
コン層57と同じ層を用いて、メモリセル内の他の配線
例えばメインワード線の配線64を行うこともできる。
これまで述べてきた第1−1第2、第3の実施例では、
接地電位を与える配線層としてポリシリコン層35.4
2.57を使用すると説明したが、これは、ポリシリコ
ンとシリサイドの積層構造あるいはシリサイド層あるい
はタングステンなどの純金属層など、ポリシリコンより
シート抵抗の小さい層を使用できることはいうまでもな
い。しかも、従来構造では、メモリセルのデータ線から
流れ込んでくる電流による電圧降下を小さくするために
、一定間隔ごとに拡散層26(第9図)を耐層により接
地電位に接続していたが、上記のように低シート抵抗材
料を接地配線層に使うことにより従来構造でのAa層を
減らすことができ、メモリチップ全体として見た場合の
面積を縮小できる効果がある。
接地電位を与える配線層としてポリシリコン層35.4
2.57を使用すると説明したが、これは、ポリシリコ
ンとシリサイドの積層構造あるいはシリサイド層あるい
はタングステンなどの純金属層など、ポリシリコンより
シート抵抗の小さい層を使用できることはいうまでもな
い。しかも、従来構造では、メモリセルのデータ線から
流れ込んでくる電流による電圧降下を小さくするために
、一定間隔ごとに拡散層26(第9図)を耐層により接
地電位に接続していたが、上記のように低シート抵抗材
料を接地配線層に使うことにより従来構造でのAa層を
減らすことができ、メモリチップ全体として見た場合の
面積を縮小できる効果がある。
次に、本発明による記憶装置の製造工程を、第2の実施
例(第3図、第4図)セルの場合を例に採って、第7図
(a)、(b)、(Q)、(d)、(、)、(f)によ
り工程順に説明する。第7図(a)において、100は
半導体基板であり、その上に5jO2膜101を熱酸化
により形成し、その後、シリコン系導電層102、絶縁
膜103を順に形成する。
例(第3図、第4図)セルの場合を例に採って、第7図
(a)、(b)、(Q)、(d)、(、)、(f)によ
り工程順に説明する。第7図(a)において、100は
半導体基板であり、その上に5jO2膜101を熱酸化
により形成し、その後、シリコン系導電層102、絶縁
膜103を順に形成する。
次に第7図(b)において、101a、102 a、1
03a ; 101b 、102b、103b;・・・
・・・等の構造を選択エツチングし、これをマスクとし
てイオン注入を行い、拡散層104a、104b、10
4cを形成する。
03a ; 101b 、102b、103b;・・・
・・・等の構造を選択エツチングし、これをマスクとし
てイオン注入を行い、拡散層104a、104b、10
4cを形成する。
次の第7図(c)において、105a、105b、10
6a、106bなる絶縁物を形成し、これをマスクとし
てイオン注入を行って拡散層107.108.109を
形成する。次に第7図(d)において、多結晶シリコン
を堆積し選択的にエツチングすることにより導電層11
0を形成する。次に第7図(e)に示すように絶縁膜1
11a、111bを設はコンタクトホールを開ける。最
後に第7図(f)に示すように、Al系の導電層112
を作ることにより第2の実施例セルの構造が得られる。
6a、106bなる絶縁物を形成し、これをマスクとし
てイオン注入を行って拡散層107.108.109を
形成する。次に第7図(d)において、多結晶シリコン
を堆積し選択的にエツチングすることにより導電層11
0を形成する。次に第7図(e)に示すように絶縁膜1
11a、111bを設はコンタクトホールを開ける。最
後に第7図(f)に示すように、Al系の導電層112
を作ることにより第2の実施例セルの構造が得られる。
この第2の実施例セルによれば、前述したように、コン
タクトホールを設ける構造であることから、ゲート電極
102 a、102bの距離を大きくする必要がない。
タクトホールを設ける構造であることから、ゲート電極
102 a、102bの距離を大きくする必要がない。
本発明によれば、接地配線として拡散層を使う必要がな
いので、メモリセルの面積を約10%縮小することがで
き、また、従来構造では一定間隔ごとに設けなければな
らなかった八塁による接地配線の数を減らすことが可能
となったことにより、メモリチップの面積をさらに5%
縮小することができる。さらに、接地配線としてシート
抵抗の小さいシリサイド層を使用すれば、データ線から
転送MOSトランジスタおよび駆動MOSトランジスタ
を通して拡散層に流れる電流による電圧降下の影響を、
従来の拡散層を使用した場合の1/1o程度にすること
ができる。
いので、メモリセルの面積を約10%縮小することがで
き、また、従来構造では一定間隔ごとに設けなければな
らなかった八塁による接地配線の数を減らすことが可能
となったことにより、メモリチップの面積をさらに5%
縮小することができる。さらに、接地配線としてシート
抵抗の小さいシリサイド層を使用すれば、データ線から
転送MOSトランジスタおよび駆動MOSトランジスタ
を通して拡散層に流れる電流による電圧降下の影響を、
従来の拡散層を使用した場合の1/1o程度にすること
ができる。
第1図は本発明の第1の実施例のレイアウト図、第2図
はその要部の断面図、第3図は本発明の第2の実施例の
レイアウト図、第4図はその要部の断面図、第5図は本
発明の第3の実施例のレイアウト図、第6図はその要部
の断面図、第7図は本発明の上記第2の実施例について
その製造工程を(a)、(b)、(c)、(d)、(e
)、(f)の順に説明する図、第8図は従来の一般のS
RAMの回路図、第9図は従来のSRAMメモリセルの
レイアウト図、第10図はその要部の断面図である。 〈符号の説明〉 1.2・・・転送MO8T 3.4・・・駆動MO8
T10.11.113.114・・・データ線18A、
18B、18E、18F、19A、19D、19E。 19G・・・ゲート電極 13.14.15.16.26.31.32.36.3
7.58.59.60.61・・・拡散層
はその要部の断面図、第3図は本発明の第2の実施例の
レイアウト図、第4図はその要部の断面図、第5図は本
発明の第3の実施例のレイアウト図、第6図はその要部
の断面図、第7図は本発明の上記第2の実施例について
その製造工程を(a)、(b)、(c)、(d)、(e
)、(f)の順に説明する図、第8図は従来の一般のS
RAMの回路図、第9図は従来のSRAMメモリセルの
レイアウト図、第10図はその要部の断面図である。 〈符号の説明〉 1.2・・・転送MO8T 3.4・・・駆動MO8
T10.11.113.114・・・データ線18A、
18B、18E、18F、19A、19D、19E。 19G・・・ゲート電極 13.14.15.16.26.31.32.36.3
7.58.59.60.61・・・拡散層
Claims (1)
- 【特許請求の範囲】 1、2つの転送MOSトランジスタと2つの駆動MOS
トランジスタを基本構成素子とするメモリセルの多数個
を同一半導体基板上に形成してなる半導体記憶装置にお
いて、2つの駆動MOSトランジスタのソースとなる拡
散層が、上記転送MOSトランジスタおよび駆動MOS
トランジスタのゲートを形成するシリコン系導電層とは
別個のシリコン系導電層に接続され、この別個の導電層
により接地配線が形成されていることを特徴とする半導
体記憶装置。 2、前記2つの駆動MOSトランジスタのソースとなる
拡散層と前記接地配線を形成する導電層とがコンタクト
ホールを介して接続されていることを特徴とする特許請
求の範囲第1項記載の半導体記憶装置。 3、前記2つの駆動MOSトランジスタのソースとなる
拡散層と前記接地配線を形成する導電層との接続が、上
記ソース拡散層と電気的に接触し、かつ少なくともその
一部を覆うように形成される第2の導電層と上記接地配
線導電層とをコンタクトホールを介して接続することに
より、行なわれていることを特徴とする特許請求の範囲
第1項記載の半導体記憶装置。 4、前記接地配線を形成する導電層が、前記2つの駆動
MOSトランジスタのソースとなる拡散層と電気的に接
触し、かつ少なくともその一部を覆うように形成される
導電層であることを特徴とする特許請求の範囲第1項記
載の半導体記憶装置。 5、前記接地配線を形成する導電層は、前記メモリセル
のワード線を駆動する配線に使用する導電材と同一の導
電材が使用されることを特徴とする特許請求の範囲第1
項記載の半導体記憶装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61088283A JP2523488B2 (ja) | 1986-04-18 | 1986-04-18 | 半導体記憶装置 |
KR1019870003628A KR950009896B1 (ko) | 1986-04-18 | 1987-04-16 | 반도체 기억 장치 |
US07/039,291 US4797717A (en) | 1986-04-18 | 1987-04-17 | Semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61088283A JP2523488B2 (ja) | 1986-04-18 | 1986-04-18 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62245661A true JPS62245661A (ja) | 1987-10-26 |
JP2523488B2 JP2523488B2 (ja) | 1996-08-07 |
Family
ID=13938574
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61088283A Expired - Lifetime JP2523488B2 (ja) | 1986-04-18 | 1986-04-18 | 半導体記憶装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US4797717A (ja) |
JP (1) | JP2523488B2 (ja) |
KR (1) | KR950009896B1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5596212A (en) * | 1992-09-04 | 1997-01-21 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device and a manufacturing method of the same |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5243208A (en) * | 1987-05-27 | 1993-09-07 | Hitachi, Ltd. | Semiconductor integrated circuit device having a gate array with a ram and by-pass signal lines which interconnect a logic section and I/O unit circuit of the gate array |
JPS63293966A (ja) * | 1987-05-27 | 1988-11-30 | Hitachi Ltd | 半導体集積回路装置 |
US4997783A (en) * | 1987-07-02 | 1991-03-05 | Integrated Device Technology, Inc. | Static ram cell with trench pull-down transistors and buried-layer ground plate |
US4876215A (en) * | 1987-07-02 | 1989-10-24 | Integrated Device Technology, Inc. | Method of making a static ram cell with trench pull-down transistors and buried-layer ground plate |
US4987090A (en) * | 1987-07-02 | 1991-01-22 | Integrated Device Technology, Inc. | Static ram cell with trench pull-down transistors and buried-layer ground plate |
JPH0714013B2 (ja) * | 1989-02-02 | 1995-02-15 | 株式会社東芝 | 半導体装置 |
US5410173A (en) * | 1991-01-28 | 1995-04-25 | Kikushima; Ken'ichi | Semiconductor integrated circuit device |
EP0550177B1 (en) * | 1991-12-30 | 2002-04-10 | AT&T Corp. | Static RAM memory integrated circuit with balanced resistance |
US5330930A (en) * | 1992-12-31 | 1994-07-19 | Chartered Semiconductor Manufacturing Pte Ltd. | Formation of vertical polysilicon resistor having a nitride sidewall for small static RAM cell |
US5435888A (en) * | 1993-12-06 | 1995-07-25 | Sgs-Thomson Microelectronics, Inc. | Enhanced planarization technique for an integrated circuit |
US5395785A (en) * | 1993-12-17 | 1995-03-07 | Sgs-Thomson Microelectronics, Inc. | SRAM cell fabrication with interlevel dielectric planarization |
US5366918A (en) * | 1994-02-07 | 1994-11-22 | United Microelectronics Corporation | Method for fabricating a split polysilicon SRAM cell |
US5559052A (en) * | 1994-12-29 | 1996-09-24 | Lucent Technologies Inc. | Integrated circuit fabrication with interlevel dielectric |
US5870330A (en) * | 1996-12-27 | 1999-02-09 | Stmicroelectronics, Inc. | Method of making and structure of SRAM storage cell with N channel thin film transistor load devices |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61222254A (ja) * | 1985-03-28 | 1986-10-02 | Toshiba Corp | 半導体記憶装置 |
JPS61276254A (ja) * | 1985-05-30 | 1986-12-06 | Nec Corp | Mos型半導体集積回路装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4209716A (en) * | 1977-05-31 | 1980-06-24 | Texas Instruments Incorporated | Semiconductor integrated circuit with implanted resistor element in second-level polycrystalline silicon layer |
DE2947311C2 (de) * | 1978-11-24 | 1982-04-01 | Hitachi, Ltd., Tokyo | Integrierte Halbleiterschaltung |
US4453175A (en) * | 1979-09-19 | 1984-06-05 | Tokyo Shibaura Denki Kabushiki Kaisha | MOS Static RAM layout with polysilicon resistors over FET gates |
DE3163340D1 (en) * | 1980-01-29 | 1984-06-07 | Nec Corp | Semiconductor device |
JPS6046545B2 (ja) * | 1980-05-16 | 1985-10-16 | 日本電気株式会社 | 相補型mos記憶回路装置 |
EP0087979B1 (en) * | 1982-03-03 | 1989-09-06 | Fujitsu Limited | A semiconductor memory device |
JPS5916370A (ja) * | 1982-07-19 | 1984-01-27 | Toshiba Corp | 半導体記憶装置 |
-
1986
- 1986-04-18 JP JP61088283A patent/JP2523488B2/ja not_active Expired - Lifetime
-
1987
- 1987-04-16 KR KR1019870003628A patent/KR950009896B1/ko not_active IP Right Cessation
- 1987-04-17 US US07/039,291 patent/US4797717A/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61222254A (ja) * | 1985-03-28 | 1986-10-02 | Toshiba Corp | 半導体記憶装置 |
JPS61276254A (ja) * | 1985-05-30 | 1986-12-06 | Nec Corp | Mos型半導体集積回路装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5596212A (en) * | 1992-09-04 | 1997-01-21 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device and a manufacturing method of the same |
Also Published As
Publication number | Publication date |
---|---|
JP2523488B2 (ja) | 1996-08-07 |
KR870010545A (ko) | 1987-11-30 |
KR950009896B1 (ko) | 1995-09-01 |
US4797717A (en) | 1989-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62245661A (ja) | 半導体記憶装置 | |
JPS62162354A (ja) | 半導体装置 | |
JPH0746702B2 (ja) | 半導体記憶装置 | |
US4574465A (en) | Differing field oxide thicknesses in dynamic memory device | |
US4131906A (en) | Dynamic random access memory using MOS FETs and method for manufacturing same | |
EP0102178B1 (en) | Semiconductor memory device | |
EP0302659B1 (en) | Semiconductor memory device and process for producing same | |
US5801421A (en) | Staggered contact placement on CMOS chip | |
US5254870A (en) | Static random access memory having memory cells with electric field shielding for cell load resistances | |
EP0365690B1 (en) | Semiconductor device and semiconductor memory device | |
EP0436323A2 (en) | Semiconductor memories | |
JPS60250665A (ja) | 半導体記憶装置 | |
JPH0321103B2 (ja) | ||
JP2606836B2 (ja) | 半導体記憶装置 | |
JP2800206B2 (ja) | 半導体記憶装置 | |
JPH02106966A (ja) | 半導体記憶装置 | |
JP2003017593A (ja) | 半導体記憶装置 | |
KR940008101A (ko) | 반도체기억장치 및 그 제조방법 | |
JP2973752B2 (ja) | 半導体記憶回路装置 | |
JP2876673B2 (ja) | 半導体メモリ | |
JPH049388B2 (ja) | ||
JPS62291056A (ja) | 半導体装置 | |
JPH0575055A (ja) | ダイナミツクram | |
JPH0321104B2 (ja) | ||
JPH0337868B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |