JPS62291056A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 （産業上の利用分野〕 本発明は、第１及び第２の電気的接続部同士を接続して
いる抵抗素子が半導体基板−１−の」電層に形成されて
いる半導体装置に関するものである。

〔発明の概要〕

本発明は、上記の様な半導体装置において、第２の電気
的接続部から離間する様に第１の導電層を第１の電気的
接続部から延ばし、第１の導電層のうちで第１の電気的
接続部に比較して第２の電気的接続部から更に離間して
いる部分と第２の電気的接続部との間に延びる様に第２
の導電層を第１の導電層と多層構造と成し、抵抗素子を
第２の導電層に形成することによって、集積度が高くて
も抵抗素子の抵抗値の制御が容易な様にしたものである
。

〔従来の技術〕

第４図は高抵抗多結晶Ｓｉ負荷型ＭＯ３−ＳＲＡＭのメ
モリセルを示しており、第５図及び第６図はその−従来
例を示し７ている。

この−従来例では、データ保持用のトランジスタ１１．
１２及びデータ転送用のトランジスタ１３．１４のソー
ス・ドレイン領域となっている不純物拡散領域１５２〜
１５ｅが、半導体基板１６中に形成されている。

半導体基板１６上の絶縁膜１７上には、トランジスタ１
１−１４のゲート電極１１ａ−１４ａが、多結晶Ｓｉ層
によって形成されている。但しゲート電極１３ａ、１４
ａは、ワード線１８の一部である。また電源線１９も、
ゲート電極１１ａ〜１４ａの形成と同時に多結晶Ｓｔ層
によって形成されている。

トランジスタ】１．１３によって共用されている不純物
拡散領域１５ｂ及びトランジスタ１２のゲート電極１２
ａと電源線１９とは、抵抗２１によって接続されており
、またトランジスタ１２．１４によっ゛ζ共用されてい
る不純物拡散領域１５ｄ及びトランジスタ１１のゲート
電極１１ａと電源線１９とは、抵抗２２によって接続さ
れている。

抵抗２１．２２は、層間絶縁膜２：３１−の多結晶Ｓ１
層２４に形成されており、不純物拡散領域１５ｂ、１５
ｄ、デー１〜電極１１ａ、＋２ａ及び電源綿１９とはコ
ンタクト窓２５〜２７を介して接続されている。

但し、多結晶Ｓｉ層２４のうちでコンタクト窓２５〜２
７の近傍部分は、不純物のイオン注入によって低抵抗部
３１〜３３とされている。従って、高抵抗部である抵抗
２１の長さは第５図及び第６図に示す様に７！１であり
、また抵抗２２の長さは第６図に示す様に７！２である
。

多結晶３４層２４等は更に層間絶縁膜（図示せず）によ
って覆われており、この層間絶縁膜上にへ１製の接地線
３４及びデータ線３５．３６が形成されている。

トランジスタ１１．１２によって共用されている不純物
拡散領域１５Ｃは、」二記の層間絶縁膜等を貫通してい
るコンタクＩ・窓３７を介して、接地線３４に接続され
ている。またトランジスタ１３．１４の不純物拡散領域
１５ａ、１５ｅは、１−記の層間絶縁膜等を貫通してい
るコンタクト窓３８．３９を介して、夫々データ線３５
．３６に接続されている。

つまりこの−従来例では、ゲート電極１１ａ、１２ａ、
ワーＩ″線１８及び電源線１９が第１層目の多結晶Ｓｉ
層によって形成されており、抵抗２１．２２は第２層目
の多結晶Ｓｉ層２４に形成されている。

なお、第５図ではデータ線３５が省略されており、第６
図では層間絶縁膜２３が省略されている。

〔発明が解決しようとする問題点〕

ところでコンタクト窓２５は、所定のマージンｍ以下に
までゲート電極１３ａへ接近させることができない。こ
のために、抵抗２１の長さ１１は比較的短い。

一方、低抵抗部３１．３３の形成後における熱処理工程
では、イオン注入した不純物がこれらの低抵抗部３１．
３３から抵抗２１へ向かって拡散する。

従って、抵抗２１の長さ７！１が短いと、この拡散の影
響が大きく、抵抗２１の抵抗値の制御が容易でない。そ
してこの様な問題点は、ＳＲＡＭの集積度を高める程、
顕著になる。また抵抗２２の長さ７！２が制約されるこ
とも、同様である。更に、この様な問題点は、高抵抗多
結晶Ｓｉ負萄型Ｓ　ＲＡＭ以外の半導体装置にも起こり
得る 〔問題点を解決するための手段〕 本発明による半導体装置は、第２の電気的接続部１９か
ら離間する様に第１の電気的接続部２５．２６から延び
ている第１の導電層４１．４２と、この第１の導電層４
１．４２のうちで前記第１の電気的接続部２５．２６に
比較して前記第２の電気的接続部１９から更に離間して
いる部分と前記第２の電気的接続部１９との間に延びる
様に前記第１の導電層４１．４２と多層構造を成してお
り且つ抵抗素子２１．２２が形成されている第２の導電
層４４とを夫々具備している。

〔作用〕 本発明による半導体装置では、第１の導電層４１．４２
をその半導体装置の他の領域１３ａ、１４ａ上等へ延ば
す様にすれば、第１及び第２の電気的接続部２５．２６
及び１９同士が単一の導電層２４によって直接に接続さ
れている場合に比較して、半導体装置の平面的な面積を
増大させることなく抵抗素子２１．２２を長くすること
ができる。

〔実施例〕

以下、高抵抗多結晶Ｓｉ負荷型ＭＯ３−３ＲＡＭのメモ
リセルに適用した本発明の一実施例を、第１図〜第３図
を参照してから説明する。なお、上述の一従来例と同一
の構成部分には同一の符号を付して、その説明を省略す
る。

本実施例では、コンタクト窓２５を介して不純物拡散領
域１５ｂに接続されている低抵抗部４１と、コンタクト
窓２６を介して不純物拡散領域１５ｄに接続されている
低抵抗部４２とのみが、第２層目の多結晶Ｓｉ層によっ
て形成されている。

本実施例においてもコンタクト窓２５は所定のマージン
ｍ以下にまでゲート電極１３ａへ接近させることができ
ないが、低抵抗部４１は層間絶縁膜２３上をゲート電極
１３ａ上にまで延びている。

また低抵抗部４２も、層間絶縁膜２３」二をケート電極
１４ａ上にまで延びている。

低抵抗部４１．４２等は層間絶縁膜４３によって覆われ
ており、第３層目の多結晶Ｓｉ層４４が層間絶縁膜４３
上に形成されている。多結晶Ｓｉ層４４のうちでワード
線１８とは反対側の部分は、低抵抗の電源線１９となっ
ている。

多結晶Ｓｉ層４４ば、ゲート電極１３ａ、１４ａ近傍の
コンタクト窓４５．４６を介して、夫々低抵抗部４１．
４２に接続されている。また多結晶Ｓ１層４４のうちで
コンタクト窓４５．４６の近傍が、夫々低抵抗部４７．
４８となっている。そしてこれらの低抵抗部４７．４８
と電線線１９との間が、高抵抗の抵抗２１．２２となっ
ている。

ところでコンタクト窓４５．４６ば、ゲート電極１３ａ
、１４ａとの間に眉間絶縁膜２３が形成されているので
、マージンｍに制約されることなく、平面的に見た場合
にゲート電極１３ａ、１４ａに近接していたり、或いは
ゲート電極１３ａ。

１４ａに重なっていてもよい。

従って本実施例における抵抗２１．２２の長さり、　、
Ｌ２は、既述の一従来例とメモリセルの大きさが同じで
も、この−従来例における抵抗２１．２２の長さＩｌ、
　、　Ａ’２よりも長い。

このために、低抵抗部４６．４７からの不純物拡散によ
る影響が少なく、抵抗２１．２２の抵抗値の制御が容易
である。この結果、製造歩留りが向上し、また後工程の
熱処理を最適に行うことができてリーク電流も低減する
。

しかも長さＬｌ、Ｌ２が長い抵抗２１．２２は高抵抗で
あるので、本実施例によるＳＲＡＭは、スタンバイ電流
による消費電力が少ない。

なお、本実施例においては第３層目の多結晶Ｓｉ層４４
のみで電源線１９を形成したが、ゲート電極１　］、　
ａ、１２ａ及びワード綿Ｉ８を形成した第１層目の多結
晶Ｓｉ層に重ねて第３層目の多結晶Ｓｔ層４４を形成し
、適当な接続を行うことによって、これら２層の多結晶
Ｓｉ層から成る電源線１９を形成してもよい。この様に
すれば、第３層目の多結晶Ｓｉ層４４のみの電源線１９
よりも更に低抵抗の電源線１９を形成することができる
。

なお、ゲート電極１１ａ、１２ａ及びワード線１８を形
成している第１層目の多結晶Ｓｉ層や、低抵抗部４１．
４２を形成している第２層目の多結晶Ｓｔ層には、第３
層目の多結晶Ｓｉ層４４における抵抗２１．２２の様な
高抵抗部が形成されない。

従って、第１及び第２層目の多結晶Ｓｉ層の替わりに、
ポリサイド層やシリサイド層を用いてもよい。

また、上述の実施例は本発明を高抵抗多結晶Ｓｉ負荷型
ＭＯ３−３ＲＡＭのメモリセルに適用したものであるが
、抵抗素子が形成されている他の半導体装置にも本発明
を適用することができる。

〔発明の効果〕

本発明による半導体装置では、平面的な面積を増大させ
ることなく抵抗素子を長くすることができるので、集積
度が高くても抵抗素子の抵抗値の制御が容易である。

【図面の簡単な説明】

第１図〜第３図は本発明の一実施例を示しており、第１
図は第３図のＩ−１線における断面図、第２図は第３図
のｎ−ｎ線における断面図、第３図は平面図である。 第４図は本発明を適用し得る抵抗負荷型ＭＯ３−３ＲＡ
Ｍのメモリセルの回路図である。 第５図及び第６図は本発明の一従来例を示しており、第
５図は第６図の■−■線における断面図で第１図に対応
する図、第６図は第３図に対応する平面図である。 なお図面に用いた符号において、 １９−−−−−−−−−−電源線 ２１　、　２２−−一抵抗 ２５　、　２６−−−　コンタクト窓 ４１　、　４２−−−−低抵抗部 ４、４−−−＝−−−多結晶Ｓｉ層 である。

Claims (1)

1. 【特許請求の範囲】 第１及び第２の電気的接続部同士を接続している抵抗素
   子が半導体基板上の導電層に形成されている半導体装置
   において、 前記第２の電気的接続部から離間する様に前記第１の電
   気的接続部から延びている第１の導電層と、 この第１の導電層のうちで前記第１の電気的接続部に比
   較して前記第２の電気的接続部から更に離間している部
   分と前記第２の電気的接続部との間に延びる様に前記第
   １の導電層と多層構造を成しており且つ前記抵抗素子が
   形成されている第２の導電層とを夫々具備する半導体装
   置。