DE19517002C2

DE19517002C2 - Halbleitervorrichtung und Verfahren zur Herstellung derselben

Info

Publication number: DE19517002C2
Application number: DE19517002A
Authority: DE
Inventors: Hidekazu Oda; Shuichi Ueno; Takehisa Yamaguchi
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1994-06-22
Filing date: 1995-05-09
Publication date: 2001-09-13
Anticipated expiration: 2015-05-10
Also published as: FR2735908A1; JP3015253B2; DE19517002A1; JPH088428A; FR2735908B1; US5557129A

Description

Die vorliegende Erfindung bezieht sich auf eine Halbleitervor richtung und auf ein Verfahren zur Herstellung derselben.

Insbesondere bezieht sie sich auf eine Halbleitervorrichtung mit einem Feldeffekttransistor und ein Verfahren zur Herstel lung derselben.

In den vergangenen Jahren sind Halbleitervorrichtungen, die typischerweise einen SRAM (Statischer Speicher mit wahlfreiem Zugriff) und/oder einen DRAM (Dynamischer Speicher mit wahl freiem Zugriff) aufweisen, hochgradig integriert worden, so daß sie eine Struktur aufweisen, bei der jeder Chip viele Elemente (Bauelemente) aufweist. Unter diesen Elementen sind eine Mehr zahl der Transistoren Feldeffekttransistoren, die MOSFETs (Me tall-Oxid-Halbleiter-Feldeffekttransistor) genannt werden.

Die MOSFETs können in zwei Typen unterteilt werden, die unter schiedliche elektrische Polaritäten aufweisen, d. h. einen nMOS FET (negativer MOSFET), bei dem Elektronen durch einen Kanalbe reich fließen, und einen pMOSFET (positiver MOSFET), bei dem Löcher fließen. Die nMOSFETs und pMOSFETs werden zu verschiede nen Arten von Schaltungen kombiniert bzw. für diese verwendet.

Die Strukturen solcher Transistoren können grob in einen Ober flächenkanal-Typ und einen begrabener-Kanal-Typ klassifiziert werden. Im allgemeinen werden in einer CMOS-Struktur, die aus einem nMOSFET und einem pMOSFET auf demselben Substrat besteht, der nMOSFET vom Oberflächenkanal-Typ und der pMOSFET vom begra benen-Kanal-Typ gemeinhin verwendet, da es notwendig ist, das selbe Gateelektrodenmaterial für den nMOSFET und den pMOSFET zu verwenden. Die Strukturen des nMOSFET und des pMOSFET werden im folgenden erläutert.

Fig. 40 ist eine schematische Schnittansicht, die eine Struktur eines nMOSFET zeigt, der in Physics of VLSI Devices, ISBN 4-621-03094-9, 1986, S. 83 bis 87 offenbart ist. Wie in Fig. 40 gezeigt ist, weist ein Si liziumsubstrat 501 an seiner Oberfläche einen Bor-Diffusions bereich 503 vom p-Typ auf. Ein Paar von n-Typ Source/Drain-Be reichen 507 ist an der Oberfläche des Bor-Diffusionsbereiches 503 mit einem vorbestimmten Abstand zwischen sich ausgebildet. Eine Gateelektrode 511 ist auf einem Bereich, der zwischen dem Paar von Source/Drain-Bereichen 507 angeordnet ist, mit einer Gateisolierschicht 509 dazwischen ausgebildet.

Das Paar von bzw. die gepaarten n-Typ Source/Drain-Bereiche 507, die Gateisolierschicht 509 und die Gateelektrode 511 bil den einen nMOSFET 520 vom Oberflächenkanaltyp.

Die Seitenwände der Gateelektrode 511 sind mit Seitenwandiso lierschichten (Abstandshalter) 513 bedeckt.

Fig. 41 ist eine Schnittansicht, die schematisch die Struktur eines pMOSFET zeigt, der in Physics of VLSI Devices, ISBN 4-621-03094-9, 1986, S. 166 bis 173 offenbart ist. Wie in Fig. 41 gezeigt ist, weist ein Si liziumsubstrat 601 an seiner Oberfläche einen Phosphor-Diffu sionsbereich 603 vom n-Typ auf. Ein Paar von p-Typ Source/ Drain-Bereichen 607 ist an der Oberfläche des Phosphor-Diffu sionsbereiches 603 mit einem vorbestimmten Abstand zwischen sich ausgebildet. Eine Gateelektrode 611 ist auf einem Bereich, der zwischen dem Paar von Source/Drain-Bereichen 607 angeordnet ist, mit einer Gateisolierschicht 609 dazwischen ausgebildet. Ein p-Typ begrabener Kanalbereich 615 ist an bzw. in der Ober fläche des Phosphor-Diffusionsbereiches 603, die zwischen dem Paar von Source/Drain-Bereichen 607 angeordnet ist, ausgebil det.

Das Paar von p-Typ Source/Drain-Bereichen 607, die Gateisolier schicht 609, die Gateelektrode 611 und der p-Typ begrabene Ka nalbereich 615 bilden einen pMOSFET 620 vom begrabenen-Kanal- Typ.

Die Seitenwände der Gateelektrode 611 sind mit Seitenwandiso lierschichten (Abstandshalter) 613 bedeckt.

Ein Verfahren zur Herstellung des in Fig. 40 gezeigten nMOSFET wird im folgenden beschrieben.

Die Fig. 42 bis 46 sind schematische Schnittansichten, die den Verfahrensablauf der Herstellung des nMOSFET entsprechend der Reihenfolge der Verfahrensschritte zeigen. Wie in Fig. 42 ge zeigt ist, wird gewöhnliches LOCOS (Lokale Oxidation von Sili zium) zur Ausbildung von Trennoxidschichten 521 auf dem Silizi umsubstrat 501 ausgeführt. Bei diesem Schritt werden Trennim plantationsbereiche 523 unter den Trennoxidschichten 521 ausge bildet. Danach wird eine Unterlageoxidschicht 531 mit einer vorbestimmten Dicke zum Bedecken der gesamten Oberfläche ausge bildet.

Wie in Fig. 43 gezeigt ist, wird Bor (B) in die gesamte Ober fläche implantiert. Dann wird eine Wärmebehandlung zur Aktivie rung und Diffusion des implantierten Bors ausgeführt, so daß ein Bor-Diffusionsbereich 503 an der Oberfläche des Silizium substrates 501 ausgebildet wird. Danach wird die Unterlageoxid schicht 531 zum Beispiel durch Ätzen entfernt.

Dadurch wird der Bor-Diffusionsbereich 503 freigelegt, wie in Fig. 44 gezeigt ist.

Wie in Fig. 45 gezeigt ist, wird eine thermische Oxidation be wirkt, so daß eine Siliziumoxidschicht 509a als die Gateiso lierschicht an der gesamten Oberfläche ausgebildet wird.

Wie in Fig. 46 gezeigt ist, wird eine gemusterte Gateelektrode 511 an der Oberfläche der Gateisolierschicht 509a ausgebildet. Unter Verwendung der Gateelektrode 511 als Maske wird eine Io nenimplantation oder ähnliches ausgeführt, damit an der Ober fläche gepaarte bzw. ein Paar von n-Typ Source/Drain-Bereichen 507 ausgebildet wird, die um einen vorbestimmten Abstand von einander getrennt sind. Dann werden Seitenwand-Abstandshalter (im folgenden Seitenwandisolierschichten genannt) 513 zum Be decken der Seitenwände der Gateelektrode 511 ausgebildet.

a) Sowie Transistoren in einem höheren Maß miniaturisiert wer den, steigt die Konzentration des Dotierstoffes im allgemeinen entsprechend einer Bemessungsregel. Dementsprechend steigt die Dotierstoffkonzentration in dem Kanalbereich in dem in Fig. 40 gezeigten MOSFET 520, und derart wird die Inversion der Ober fläche des Kanalbereiches unterdrückt. Das resultiert in einem Anstieg der Schwellspannung des MOSFET 520 vom Oberflächenka naltyp.
b) Falls die Dotierstoffkonzentration in dem Kanalbereich in dem MOSFET 520 ansteigt, werden Ladungsträger, die sich in dem Kanal bewegen, in einem höheren Maß gestreut. Darum sinkt die Beweglichkeit der Minoritätsladungsträger in dem Kanal ab, so daß eine Verbesserung der Treiberfähigkeit des Transistors nicht erwartet werden kann.
c) Bei dem pMOSFET 620 vom begrabenen-Kanal-Typ, der in Fig. 41 gezeigt ist, weist der begrabene Kanalbereich 615 vom p-Typ dieselbe Polarität wie die Source/Drain-Bereiche 607 auf und bildet die Verbindung zwischen dem Paar von p-Typ Source/Drain- Bereichen 607. Durch Steuerung der angelegten Gatespannung kann der Grad der Verarmung in dem begrabenen Kanalbereich 615 zur Modulation des durch den Kanal fließenden Stromes geändert wer den.
Jedoch ist die Breite der Verarmungsschicht, die durch das elektrische Feld des Gates gebildet wird, von der Substratober fläche her kleiner als 50 nm. Desweiteren erstreckt sich die Verarmungsschicht an dem p-n-Übergang zwischen dem begrabenen Kanalbereich 615 und dem Phosphor-Diffusionsbereich 603 nur über ungefähr 50 nm oder weniger in Richtung des begrabenen Ka nalbereiches 615. Darum muß die Tiefe des begrabenen Kanalbe reiches 615 kleiner als ungefähr 100 nm sein, damit der gesamte begrabene Kanalbereich 615 durch die Gatespannung verarmt wird.
Im allgemeinen wird der begrabene Kanalbereich 615 vom p-Typ durch Implantation von Bor ausgebildet. Da Bor eine kleine Mas se und einen großen Diffusions-Koeffizienten hat, ist es schwierig, einen schmalen begrabenen Diffusionsbereich auszu bilden, und dessen Tiefe von der Substratoberfläche her über steigt 100 nm aufgrund einer Wärmebehandlung in einem späteren Schritt (Herstellungsschritt). Wenn die Tiefe des begrabenen Kanalbereiches 615 von der Substratoberfläche her 100 nm über steigt, wird ein nicht-verarmter-Bereich in dem begrabenen Ka nalbereich 615 selbst dann ausgebildet, wenn eine Spannung an die Gateelektrode 611 angelegt wird. In diesem Fall wird ein Strom, der nicht durch die Gateelektrode 611 gesteuert werden kann, d. h. ein sogenannter Durchgriffsstrom erzeugt.
d) In dem pMOSFET 620 werden die Source/Drain-Bereiche 607 durch Implantation von Bor ausgebildet. Wie bereits beschrieben wurde, weist Bor eine starke Tendenz zur Diffusion auf. Darum ist es schwierig, die Diffusion von Bor aus den Source/Drain- Bereichen 607 in Richtung des Kanalbereiches zu unterdrücken. Dementsprechend sinkt die effektive Kanallänge, wodurch es schwierig wird, die Transistorstruktur zu miniaturisieren.

Aus den obigen Gründen (a) bis (d) ist es schwierig, den bzw. die beschriebenen MOSFETs zu miniaturisieren.

Es ist Aufgabe der vorliegenden Erfindung, eine Halbleitervor richtung mit einem FET, die ohne Schwierigkeit miniaturisiert werden kann, und ein Verfahren zu deren Herstellung anzugeben.

Diese Aufgabe wird gelöst durch eine Halbleitervorrichtung nach Anspruch 1 oder 2 und ein Verfahren nach Anspruch 7 oder 8.

Weiterbildungen der Erfindung sind in den Unteransprüchen ange geben.

Die Erfindung ermöglicht eine Transistorstruktur, die ohne Schwierigkeit miniaturisiert werden kann.

Die Erfindung verbessert die Treiberfähigkeit eines Transis tors, wobei die Miniaturisierung der Transistorstruktur ermög licht wird.

Die Erfindung erlaubt es, die Erzeugung eines Durchgriffs- bzw. Durchbruchstroms während des Betriebs eines Transistors selbst in dem Fall zu unterdrücken, in dem die Transistorstruktur mi niaturisiert ist.

Entsprechend einer Ausführungsform der Erfindung weist eine Halbleitervorrichtung mit einem Feldeffekttransistor ein Halb leitersubstrat, ein Paar Source/Drain-Bereichen, eine Gateelek trode und einen Bereich mit eingebrachtem Stickstoff auf. Das Halbleitersubstrat ist vom ersten Leitungstyp und weist eine Hauptoberfläche auf. Das Paar von Source/Drain-Bereichen ist vom zweiten Leitungstyp und an der Oberfläche des Halbleiter substrates mit einem vorbestimmten Abstand zwischen sich ausge bildet. Die Gateelektrode liegt einem Bereich gegenüber, der zwischen dem Paar von Source/Drain-Bereichen angeordnet ist, und sie ist auf der Hauptoberfläche des Halbleitersubstrates mit einer dazwischen angeordneten Gateisolierschicht ausgebil det. Der Bereich mit eingebrachtem Stickstoff ist in einem Be reich des Halbleitersubstrates ausgebildet, der zwischen dem Paar von Source/Drain-Bereichen angeordnet ist, Stickstoff ent hält, und eine Konzentrationsspitze des Stickstoffes aufweist. Die Konzentrationsspitze des Stickstoffes erstreckt sich von der Hauptoberfläche des Halbleitersubstrates bis zu einer Posi tion in einer Tiefe, die 50 nm (500 Å) nicht übersteigt.

Entsprechend einer anderen Ausführungsform der Erfindung weist eine Halbleitervorrichtung mit einem Feldeffekttransistor ein Halbleitersubstrat, ein Paar von Source/Drain-Bereichen, einer Gateelektrode und einen Bereich mit eingebrachtem Stickstoff auf. Das Halbleitersubstrat ist vom ersten Leitungstyp und weist eine Hauptoberfläche auf. Das Paar von Source/Drain-Be reichen ist vom zweiten Leitungstyp und an der Hauptoberfläche des Halbleitersubstrates mit einem vorbestimmten Abstand zwi schen sich ausgebildet. Die Gateelektrode liegt einem Bereich gegenüber, der zwischen dem Paar Source/Drain-Bereichen ange ordnet ist, und sie ist über der Hauptoberfläche des Halblei tersubstrates mit einer dazwischen angeordneten Gateisolier schicht ausgebildet. Der Bereich mit eingebrachtem Stickstoff ist in einem Bereich des Halbleitersubstrates ausgebildet, der zwischen dem Paar von Source/Drain-Bereichen angeordnet ist, Stickstoff enthält und eine Spitzenkonzentration des Stickstof fes aufweist. Die Spitzenkonzentration des Stickstoffes ist an der Hauptoberfläche des Halbleitersubstrates angeordnet.

Bei der Halbleitervorrichtung der ersteren der obigen Ausfüh rungsformen der Erfindung weist der Bereich mit eingebrachten. Stickstoff die Spitzenkonzentration des Stickstoffes derart auf, daß sie sich von der Hauptoberfläche des Halbleitersub strates bis in eine Tiefe, die 50 nm (500 Å) nicht überschreite, erstreckt. Bei der Halbleitervorrichtung entsprechend der letz teren der oben beschriebenen Ausführungsformen weist der Be reich mit eingebrachtem Stickstoff eine Konzentrationsspitze des Stickstoffes auf, die an der Hauptoberfläche des Halblei tersubstrates angeordnet ist. Derart ist bei den Halbleitervor richtungen entsprechend der beiden Ausführungsformen der Be reich mit eingebrachtem Stickstoff in dem Kanalbereich des Feldeffekttransistors angeordnet. Der Stickstoff kann zur Un terdrückung der Diffusion von Bor dienen, genauer gesagt, der Stickstoff dient zur Unterdrückung der Diffusion von Bor. Darum wird das Bor außerhalb des Kanalbereiches daran gehindert, in den Kanalbereich zu diffundieren, so daß ein Anstieg der Schwellspannung des Transistors bei einem nMOSFET unterdrückt wird und die Treiberfähigkeit des Transistors verbessert werden kann. Währenddessen werden bei einem pMOSFET die Source/Drain- Bereiche, die durch Implantation von Bor ausgebildet sind, dar an gehindert, sich in den Kanalbereich zu erstrecken, so daß eine lange bzw. große effektive Kanallänge gesichert bzw. bei behalten werden kann. Da das Bor in dem Kanalbereich daran ge hindert wird, in einen Bereich außerhalb des Kanalbereiches zu diffundieren, kann der begrabene Kanalbereich in dem pMOSFET vom begrabenen-Kanal-Typ daran gehindert werden, sich unnöti gerweise tief von der Substratoberfläche wegzuerstrecken, und so wird die Erzeugung eines Durchbruchsstromes unterdrückt. Aus den obigen Gründen kann die Transistorstruktur ohne Schwierig keiten miniaturisiert werden.

Bei einer Halbleitervorrichtung nach einer bevorzugten Ausfüh rungsform der Erfindung weist das Halbleitersubstrat einen p-Typ Bereich, der darin eingebrachtes Bor enthält, auf, und das Paar von Source/Drain-Bereichen weist den n-Typ als Lei tungstyp auf.

Bei der Halbleitervorrichtung der obigen Ausführungsform neigt das in das Halbleitersubstrat eingebrachte Bor dazu, zum Bei spiel aufgrund einer Wärmebehandlung in einem späteren Herstel lungsschritt in Richtung des Kanalbereiches zu diffundieren. Da jedoch der Kanalbereich den Bereich mit eingebrachtem Stick stoff aufweist, wird die Diffusion von Bor in den Kanalbereich verhindert. Darum kann die Bor-Konzentration in dem Kanalbe reich niedrig gehalten werden, so daß in dem Kanalbereich leicht eine Inversionsschicht ausgebildet werden kann. Darum kann die Schwellspannung des Transistors niedriger eingestellt werden.

Da die Bor-Konzentration in dem Kanalbereich niedrig sein kann bzw. ist, kann die Streuung der durch den Kanal fließenden Elektronen an dem Dotierstoff in einem bemerkenswerten Ausmaß unterdrückt werden. Das verbessert die Stromtreiberfähigkeit des Transistors.

Des weiteren ist es möglich, die Bor-Konzentration in einer Po sition, die tiefer als der Kanalbereich von der Substratober fläche entfernt ist, zu erhöhen, während die niedrige Bor-Ko nzentration in dem Kanalbereich beibehalten wird. Darum kann ein Durchbruch bzw. ein Durchgriff in einem tieferen Abschnitt des Substrates verhindert werden, und die Durchgreif-Durch bruchsspannung kann verbessert werden.

Nach einer weiteren bevorzugten Ausführungsform weist die Halb leitervorrichtung weiter einen begrabenen Kanalbereich vom n- Typ auf, der in einem Bereich des Halbleitersubstrates ausge bildet ist, der zwischen dem Paar von Source/Drain-Bereichen angeordnet ist. Ein p-n-Übergang, der zwischen dem n-Typ begra benen Kanalbereich und dem p-Typ Bereich in dem Halbleitersub strat, der darin eingebrachtes Bor aufweist, ausgebildet ist, ist in dem Bereich mit eingebrachtem Stickstoff angeordnet.

Bei der Halbleitervorrichtung nach der obigen Ausführungsform neigt das Bor in dem Substrat dazu, von einer tieferen Position in dem Substrat in Richtung des begrabenen Kanalbereiches zum Beispiel aufgrund einer Wärmebehandlung in einem späteren Her stellungsschritt zu diffundieren. Jedoch kann die Diffusion des Bors, das in das Substrat eingebracht ist, in Richtung des Ka nalbereiches aufgrund des Vorsehens des Bereiches mit dem ein gebrachten Stickstoff in dem Kanalbereich verhindert werden. Darum kann in der Umgebung des p-n-Übergangs, der durch das in das Substrat eingebrachte Bor und den begrabenen Kanalbereich gebildet wird, ein großer Konzentrationsgradient in den begra benen Kanalbereich beibehalten werden. Darum kann ein großes Potential in der Richtung der Tiefe in dem begrabenen Bereich gesichert werden, und ein breiter Kanalbereich kann gesichert werden. Dadurch kann die Treiberfähigkeit des Transistors ver bessert werden.

Weiterhin ist es möglich, die Bor-Konzentration in einer Posi tion, die tiefer als der Kanalbereich von der Substratoberflä che entfernt ist, zu erhöhen, während die Diffusion des in das Substrat eingebrachten Bors in Richtung des Kanalbereiches ver hindert wird. Darum kann das Durchgreifen in einem tieferen Abschnitt des Substrates verhindert werden, und die Durch griffs-Durchbruchsspannung kann verbessert werden.

Bei einer Halbleitervorrichtung nach einer abermals weiteren bevorzugten Ausführungsform weist das Halbleitersubstrat einen n-Typ Bereich auf, und das Paar von Source/Drain-Bereichen weist einen p-Typ Bereich, der darin eingebrachtes Bor auf weist, auf.

Bei der Halbleitervorrichtung nach der obigen Ausführungsform neigt das in die Source/Drain-Bereiche eingebrachte Bor dazu, zum Beispiel aufgrund einer Wärmebehandlung in einem späteren Herstellungsschritt in Richtung des Kanalbereiches zu diffun dieren. Da jedoch der Kanalbereich mit den Bereich mit einge brachtem Stickstoff vorgesehen ist, wird die Diffusion des Bors aus den Source/Drain-Bereichen in den Kanalbereich verhindert. Darum wird eine Ausdehnung der Source/Drain-Bereiche in Rich tung des Kanalbereiches verhindert, so daß eine große effektive Kanallänge gesichert werden kann.

Die Halbleitervorrichtung nach einer abermals weiteren bevor zugten Ausführungsform weist einen begrabenen Kanalbereich vorm p-Typ auf, der durch Einbringen von Bor in die Hauptoberfläche des Halbleitersubstrates zwischen dem Paar von Source/Drain- Bereichen angeordnet ausgebildet wird. Ein p-n-Übergang, der durch den begrabenen Kanalbereich vom p-Typ und den n-Typ Be reich in dem Halbleitersubstrat gebildet wird, ist in dem Be reich mit eingebrachtem Stickstoff ausgebildet.

Bei der Halbleitervorrichtung nach der obigen Ausführungsform neigt das Bor in dem begrabenen Kanalbereich dazu, von einem Abschnitt nahe der Substratoberfläche in Richtung eines tiefe ren Abschnittes zum Beispiel aufgrund einer Wärmebehandlung in einem späteren Herstellungsschritt zu diffundieren. Da jedoch der Kanalbereich mit dem Bereich mit eingebrachtem Stickstoff vorgesehen ist, wird das Bor in dem Kanalbereich daran gehin dert, in den tieferen Abschnitt des Substrates zu diffundieren. Darum kann der begrabene Kanalbereich schmal gehalten werden, und der begrabene Kanalbereich kann insgesamt durch die Gate spannung zur Ausbildung einer Verarmungsschicht gesteuert werden, so daß die Erzeugung eines Durchgriffsstromes unterdrückt wird.

Ein Verfahren zur Herstellung einer Halbleitervorrichtung mit einem Feldeffekttransistor nach einer Ausführungsform der Er findung weist die folgenden Schritte auf.

Zuerst wird ein Paar von Source/Drain-Bereichen eines zweiten Leitungstyps an bzw. in einer Hauptoberfläche eines Halbleiter substrates des ersten Leitungstyps ausgebildet, wobei das Paar von Source/Drain-Bereichen einen vorbestimmten Abstand zwischen sich aufweist. Eine Gateelektrode wird einem Bereich, der zwi schen dem Paar von Source/Drain-Bereichen angeordnet ist, ge genüberliegend auf der Hauptoberfläche des Halbleitersubstrates mit einer dazwischen angeordneten Gateisolierschicht ausgebil det. Ein Bereich mit eingebrachtem Stickstoff mit einer Spit zenkonzentration des Stickstoffes, die sich zu einer Position in einer Tiefe, die 50 nm (500 Å) von der Oberfläche des Halblei tersubstrates her nicht überschreitet, erstreckt, wird in einem Bereich des Halbleitersubstrates, der zwischen dem Paar von Source/Drain-Bereichen angeordnet ist, ausgebildet.

Mit dem obigen Verfahren zur Herstellung kann die Halbleiter vorrichtung entsprechend der zuvor erwähnten Ausführungsformen mit den dazu beschriebenen Wirkungen hergestellt werden.

Ein Verfahren zur Herstellung einer Halbleitervorrichtung mit einem Feldeffekttransistor entsprechend einer anderen Ausfüh rungsform der Erfindung weist die folgenden Schritte auf. Zu erst wird ein Paar von Source/Drain-Bereichen eines zweiten Leitungstyps an bzw. in einer Hauptoberfläche eines Halbleiter substrates vom ersten Leitungstyp ausgebildet, wobei das Paar von Source/Drain-Bereichen einen vorbestimmten Abstand zwischen sich aufweist. Eine Gateelektrode wird einem Bereich, der zwi schen dem Paar von Source/Drain-Bereichen angeordnet ist, ge genüberliegend auf der Hauptoberfläche des Halbleitersubstrates mit einer dazwischen angeordneten Gateisolierschicht ausgebil det. Ein Bereich mit eingebrachtem Stickstoff mit einer Spitzenkonzentration des Stickstoffes, die an der Hauptoberfläche des Halbleitersubstrates angeordnet ist, wird in einem Bereich des Halbleitersubstrates, der zwischen dem Paar von Source/ Drain-Bereichen angeordnet ist, ausgebildet.

Mit dem obigen Herstellungsverfahren kann die Halbleitervor richtung entsprechend der anderen obigen Ausführungsformen mit den dazu beschriebenen Wirkungen hergestellt werden.

Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der Figuren.

Von den Figuren zeigen:

Fig. 1 eine Schnittansicht, die schematisch eine Struk tur einer Halbleitervorrichtung nach einer er sten Ausführungsform der Erfindung zeigt;

Fig. 2 eine Dotierstoffkonzentration, die den Positio nen entlang der Linie A₁-A₁ in Fig. 1 entspricht;

Fig. 3 bis 8 schematische Schnittansichten, die die Schritte in einem Herstellungsverfahren zur Herstellung der Halbleitervorrichtung der ersten Ausführung sform in der Reihenfolge der Herstellungsschrit te zeigen;

Fig. 9 eine Dotierstoffkonzentration entsprechend den Positionen entlang der Linie A₁-A₁ in Fig. 1 bei einer zweiten Ausführungsform der Erfindung;

Fig. 10 eine Schnittansicht, die schematisch eine Struk tur einer Halbleitervorrichtung einer dritten Ausführungsform zeigt;

Fig. 11 eine Dotierstoffkonzentration, die Positionen entlang der Linie A₃-A₃ in Fig. 10 entspricht;

Fig. 12 bis 17 schematische Schnittansichten, die Schritte in einem Herstellungsverfahren der Halbleitervor richtung der dritten Ausführungsform in der Rei henfolge der Herstellungsschritte zeigen;

Fig. 18 eine Beziehung zwischen einer Substrattiefe und einem Potential in einer Struktur, die einen Be reich mit eingebrachtem (implantiertem) Stick stoff aufweist und einer solchen, die denselben nicht aufweist;

Fig. 19 eine Dotierstoffkonzentration, die Positionen entlang der Linie A₃-A₃ in Fig. 10 bei einer vierten Ausführungsform entspricht;

Fig. 20 eine Schnittansicht, die schematisch eine Struk tur einer Halbleitervorrichtung nach einer fünf ten Ausführungsform zeigt;

Fig. 21 eine Dotierstoffkonzentration, die Positionen entlang der Linie A₅-A₅ in Fig. 20 entspricht;

Fig. 22 eine Bor-Konzentration, die Positionen entlang der Linie B₅-B₅ in Fig. 20 entspricht;

Fig. 23 bis 28 schematische Schnittansichten, die Herstellungs schritte zur Herstellung der Halbleitervorrich tung entsprechend der fünften Ausführungsform in der Reihenfolge der Herstellungsschritte zeigen;

Fig. 29 eine Dotierstoffkonzentration, die Positionen entlang der Linie A₅-A₅ in Fig. 20 bei einer sechsten Ausführungsform entspricht;

Fig. 30 eine Schnittansicht, die schematisch eine Struk tur einer Halbleitervorrichtung einer siebten Ausführungsform zeigt;

Fig. 31 eine Dotierstoffkonzentration, die Positionen entlang der Linie A₇-A₇ in Fig. 30 entspricht;

Fig. 32 eine Bor-Konzentration, die Positionen entlang der Linie B₇-B₇ in Fig. 30 entspricht;

Fig. 33 bis 38 schematische Schnittansichten, die Herstellungs schritte zur Herstellung der Halbleitervorrich tung der siebten Ausführungsform in der Reihen folge der Herstellungsschritte zeigen;

Fig. 39 eine Bor-Konzentration, die Positionen entlang der Linie A₇-A₇ in Fig. 30 bei einer achten Aus führungsform entspricht;

Fig. 40 eine Schnittansicht, die schematisch eine Struk tur eines nMOSFET vom Oberflächenkanaltyp zeigt;

Fig. 41 eine Schnittansicht, die schematisch eine Struk tur eines pMOSFET vom begrabenen-Kanal-Typ zeigt;

Fig. 42 bis 46 schematische Schnittansichten, die Schritte in einem Herstellungsverfahren der Halbleitervor richtung in der Reihenfolge der Herstellungs schritte zeigen.

Im folgenden werden Ausführungsformen der Erfindung unter Be zugnahme auf die Figuren beschrieben.

Ausführungsform 1

Wie in den Fig. 1 und 2 gezeigt ist, weist ein Siliziumsubstrat 1 an seiner Oberfläche einen Bor-Diffusionsbereich 3 auf. Ein Paar von n-Typ Source/Drain-Bereichen 7 ist an bzw. in einer Oberfläche des Bor-Diffusionsbereiches 3 ausgebildet, wobei die beiden Source/Drain-Bereiche 7 einen vorbestimmten Abstand von einander aufweisen. Eine Gateelektrode 11 ist an bzw. über ei nen Bereich, der zwischen dem Paar von n-Typ Source/Drain-Be reichen 7 angeordnet ist, mit einer Gateisolierschicht 9 dazwi schen ausgebildet.

Das Paar von n-Typ Source/Drain-Bereichen 7, die Gateisolier schicht 9 und die Gateelektrode 11 bilden einen nMOSFET 20.

Ein Bereich 5 mit implantiertem Stickstoff (im folgenden Stick stoff-Implantationsbereich genannt) ist an bzw. in einer Ober fläche des Bor-Diffusionsbereiches 3, die zwischen dem Paar von Source/Drain-Bereichen 7 angeordnet ist, ausgebildet. Seiten wände der Gateelektrode 11 sind mit Seitenwand-Abstandshaltern (Seitenwand-Isolierschichten) 13 bedeckt.

Wie insbesondere in Fig. 2 gezeigt ist, weist die Bor-Konzen tration des Bor-Diffusionsbereiches 3 eine Spitzenkonzentration (abwechselnd lang und kurz gestrichelte Linie P_B1-P_B1) in einer Position D_B1 in einer Tiefe zwischen 250 nm (2500 Å) und 350 nm (3500 Å) von der Oberfläche des Siliziumsubstrates 1 auf. Die Bor-Konzentration C_B1 in der Spitzenposition ist niedriger als 1 × 10¹⁸ cm^-3.

Die Stickstoffkonzentration im Stickstoffimplantationsbereich 5 weist eine Spitzenkonzentration (abwechseln lang und kurz ge strichelte Linie P_N1-P_N1) in einer Position D_N1 in einer Tiefe von der Oberfläche des Halbleitersubstrates 1, die 50 nm (500 Å) nicht übersteigt, auf. Die Stickstoff-Konzentration C_N1 in der Spitzenposition ist nicht niedriger als 1 × 10¹⁸ cm³.

Die Source/Drain-Bereiche 7 von n-Typ werden durch Implantation von Arsen oder Phosphor ausgebildet und die Konzentration des Dotierstoffes (Arsen oder Phosphor) liegt zwischen 1 × 10²⁰ bis 1 × 10²¹ cm^-3. Die Diffusionstiefe D_S/D1 der n-Typ Source/Drain-Be reiche 7 liegt im Bereich von 0,15 µm bis 0,3 µm. Die Gateelek trode 11 ist aus einer polykristallinen Siliziumschicht ausge bildet, die mit Dotierstoff dotiert ist (wird im folgenden als "dotierte polykristalline Siliziumschicht" bezeichnet);

Ein Verfahren zur Herstellung der Halbleitervorrichtung der er sten Ausführungsform wird nun im folgenden beschrieben.

Wie in Fig. 3 gezeigt ist, werden Elementtrennoxidschichten 21 an der Oberfläche des Siliziumsubstrates 1 durch das gewöhnli che LOCOS-Verfahren ausgebildet. Zur selben Zeit der Ausbildung der Elementtrennoxidschichten 21 werden Trennimplantationsbe reiche 23 unter den Trennoxidschichten 21 ausgebildet. Danach wird eine Unterlageoxidschicht 31 mit einer Dicke von 30 nm (300 Å) auf der gesamten Oberfläche zum Beispiel durch das CVD- Verfahren ausgebildet.

Wie in Fig. 4 gezeigt ist, werden Borionen (B⁺) zur Steuerung der Schwellspannung des Kanalbereiches in die gesamte Oberflä che ionenimplantiert. Diese Ionenimplantation wird mit einer Implantationsenergie von 50 keV und einer Dosis von 2 × 10¹² bis 8 × 10¹² cm^-2 durchgeführt. Danach wird eine vorbestimmte Wärmebe handlung zur Diffusion und Aktivierung der in das Siliziumsub strat 1 implantierten Borionen ausgeführt. Dieses bildet an bzw. in der Oberfläche des Siliziumsubstrates 1 einen Bor-Dif fusionsbereich 3 mit einer Bor-Konzentrationsspitze in einer Position in einer Tiefe von der Oberfläche des Siliziumsubstra tes 1 von 250 nm-350 nm (2500-3500 Å) und mit einer Bor-Konzen tration von 5 × 10¹⁶ bis 1 × 10¹⁸ cm^-3 in der Spitzenposition aus.

Wie in Fig. 5 gezeigt ist, wird Stickstoff (N) in die gesamte Oberfläche mit einer Implantationsenergie von nicht mehr als 23 keV und einer Dosis von 5 × 10¹¹ bis 1 × 10¹³ cm^-2 implantiert. Die ses bildet an bzw. in der Oberfläche des Siliziumsubstrates 1 den Stickstoffimplantationsbereich 5 mit der Spitzenkonzentra tion in der Position in einer Tiefe von der Oberfläche des Si liziumsubstrates 1 von nicht mehr als 50 nm (500 Å) und der Stickstoffkonzentration von nicht weniger als 1 × 10¹⁸ cm^-3 in der Spitzenposition (Position der Spitzenkonzentration). Dann wird die Unterlageoxidschicht (Dämpfungsoxidschicht) 31 geätzt und entfernt.

Wie in Fig. 6 gezeigt ist, legt dieses Ätzen die Oberfläche des Siliziumsubstrates 1 frei.

Wie in Fig. 7 gezeigt ist, wird eine Siliziumoxidschicht 9a, die die Gateoxidschicht bilden wird, auf der gesamten Oberflä che zum Beispiel durch thermische Oxidation ausgebildet.

Wie in Fig. 8 gezeigt ist, wird eine gemusterte Gateelektrode 11 auf der Oberfläche der Siliziumoxidschicht 9a, die die Ga teisolierschicht bildet, ausgebildet. Unter Verwendung dieser Gateelektrode und anderer als Maske wird eine Ionenimplantation von n-Typ Dotierstoff wie Arsen oder Phosphor ausgeführt. Die ses bildet an bzw. in der Oberfläche des Siliziumsubstrates 1 n-Typ Source/Drain-Bereiche 7 mit der Dotierstoffkonzentration von 1 × 10²⁰ bis 1 × 10²¹ cm^-3 und der Diffusionstiefe von der Oberflä che des Siliziumsubstrates 1 von 0,15 µm bis 0,3 µm.

Auf diese Art und Weise bilden das Paar von Source/Drain-Berei chen 7, die Gateisolierschicht 9 und die Gateelektrode 11 den nMOSFET 20.

Danach werden Seitenwand-Abstandshalter 13, die die Seitenwände der Gateelektrode 11 bedecken, ausgebildet.

Bei der Halbleitervorrichtung dieser Ausführungsform ist, wie in den Fig. 1 und 2 gezeigt ist, der Stickstoff-Implantations bereich 5 derart ausgebildet, daß seine Stickstoffkonzentra tionsspitze in einer Tiefe von 50 nm (500 Å) von der Oberfläche des Siliziumsubstrates 1 angeordnet ist. Daher ist der Stick stoff-Implantationsbereich 5 derart ausgebildet, daß er an bzw. in dem Kanalbereich des MOSFET 20 angeordnet ist. Dieser Stick stoff kann zur Unterdrückung der Diffusion von Bor dienen. Die ses verhindert die Diffusion von Bor aus dem Bor-Diffusionsbereich 3 in Richtung des Kanalbereiches, die zum Beispiel durch eine Wärmebehandlung in einem späteren Schritt (Herstellungs schritt) verursacht werden kann. Dementsprechend kann, wie ins besondere in Fig. 2 gezeigt ist, die Bor-Konzentration in dem Kanalbereich niedrig sein bzw. gehalten werden. Darum kann in dem Kanalbereich leicht eine invertierte Schicht ausgebildet und die Schwellspannung des MOSFET 20 niedrig eingestellt wer den. Darum kann, selbst falls die Dotierstoffkonzentrationen in den entsprechenden Bereichen entsprechend der proportionalen Reduzierungsregel aufgrund der Miniaturisierung abnehmen, die niedrige Schwellspannung beibehalten werden, so daß der MOSFET 20 dieser Ausführungsform für die Miniaturisierung geeignet ist.

Da die Bor-Konzentration in dem Kanalbereich niedrig sein kann, wird die Streuung an Dotierstoff der durch den Kanal fließenden Elektronen in einem bemerkenswerten Ausmaß unterdrückt. Darum ist die Stromtreiberfähigkeit des Transistors verbessert. Auch aus diesem Grund ist der MOSFET 20 dieser Ausführungsform für die Miniaturisierung geeignet.

Des weiteren ist es möglich, eine hohe Bor-Konzentration in einer Tiefe von der Oberfläche des Siliziumsubstrates 1, die tiefer als diejenige des Kanalbereiches ist, beizubehalten, während an dem Kanalbereich eine niedrige Bor-Konzentration beibehalten wird. Darum kann der Durchgriff in einer tieferen Position in dem Substrat verhindert werden, und daher kann die Durchgriffs-Durchbruchsspannung verbessert werden. Auch aus diesem Grund ist der MOSFET 20 dieser Ausführungsform für die Miniaturisierung geeignet.

Ausführungsform 2

Eine Halbleitervorrichtung einer zweiten Ausführungsform der Erfindung unterscheidet sich von der in den Fig. 1 und 2 ge zeigten ersten Ausführungsform in der Struktur des Stickstoff implantationsbereiches 5.

Wie in den Fig. 1 und 9 gezeigt ist, weist die zweite Ausfüh rungsform einen Stickstoffimplantationsbereich 5 auf, bei dem die Stickstoffkonzentrationsspitze in einer Tiefenposition D_N2 auf bzw. an der Oberfläche des Siliziumsubstrates 1 angeordnet ist. Die Dotierstoffkonzentration an dieser Konzentrationsspit ze ist nicht niedriger als 1 × 10¹⁸ cm^-3.

Die Dotierstoffkonzentrationen in anderen Bereichen inklusive des Bor-Diffusionsbereiches 3 sind im wesentlichen dieselben wie diejenigen bei der ersten Ausführungsform und daher werden diese im folgenden nicht beschrieben.

Das Verfahren zur Herstellung der Halbleitervorrichtung dieser Ausführungsform unterscheidet sich von dem in den Fig. 3 bis 8 gezeigten Verfahren zur Herstellung der ersten Ausführungsform durch die Bedingungen zur Ausbildung des Stickstoffimplanta tionsbereiches.

Genauer gesagt wird, wie in Fig. 5 gezeigt ist, Stickstoff mit einer Implantationsenergie von 14 keV und einer Dosis von 5 × 10¹¹ bis 1 × 10¹³ cm^-2 implantiert. Dadurch wird der Stickstoffimplanta tionsbereich 5 auf bzw. an der Oberfläche des Siliziumsubstra tes 1 derart ausgebildet, daß seine Stickstoffspitzenkonzentra tion an der Oberfläche des Siliziumsubstrates 1 angeordnet ist.

Die Unterlageoxidschicht 31 weist eine Schichtdicke von 30 nm (300 Å) auf.

Das übrige Herstellungsverfahren ist im wesentlichen dasselbe wie bei der ersten Ausführungsform und wird daher im folgenden nicht beschrieben.

Bei der Halbleitervorrichtung dieser zweiten Ausführungsform weist der Stickstoffimplantationsbereich 5 die Stickstoffkon zentrationsspitze an der Oberfläche des Siliziumsubstrates 1 angeordnet auf. Daher ist der Stickstoffimplantationsbereich 5 an dem Kanalbereich des MOSFET 20 angeordnet. Vergleichbar zu der ersten Ausführungsform kann der Stickstoffimplantationsbereich 5 daher die Diffusion von Bor in den Kanalbereich ver hindern und die Bor-Konzentration an bzw. in dem Kanalbereich kann niedrig sein. Dementsprechend kann der Kanalbereich leicht eine invertierte Schicht ausbilden und die Schwellspannung des Transistors kann niedrig eingestellt werden. Als ein Ergebnis kann, selbst falls die Dotierstoffkonzentrationen in den ent sprechenden Bereichen entsprechend der Bemessungsregel aufgrund der Miniaturisierung abnehmen, die niedrige Schwellspannung beibehalten werden, so daß das der MOSFET 20 dieser Ausfüh rungsform für die Miniaturisierung geeignet ist.

Da die Bor-Konzentration an bzw. in dem Kanalbereich niedrig sein kann, wird die Streuung an Dotierstoff von durch den Kanal fließenden Elektronen in einen bemerkenswerten Ausmaß unter drückt. Darum ist die Stromtreiberfähigkeit des Transistors verbessert. Auch aus diesem Grund ist der MOSFET 20 dieser Aus führungsform für die Miniaturisierung geeignet ist.

Des weiteren ist es möglich, eine hohe Bor-Konzentration in einer Position, die tiefer von der Oberfläche des Siliziumsub strates 1 liegt als der Kanalbereich, beizubehalten, während die niedrige Bor-Konzentration an bzw. in dem Kanalbereich bei behalten wird. Darum kann der Durchgriff in einer tiefen Posi tion in dem Substrat verhindert werden und daher kann die Durchgriffs-Durchbruchsspannung verbessert werden. Auch aus diesem Grund ist der MOSFET 20 dieser Ausführungsform für die Miniaturisierung geeignet ist.

Ausführungsform 3

Wie in den Fig. 10 und 11 gezeigt ist, ist ein Bor-Diffusions bereich 3 an bzw. in der Oberfläche eines Siliziumsubstrates 1 ausgebildet. Ein Paar n-Typ Source/Drain-Bereichen 7 ist an bzw. in der Oberfläche des Bor-Diffusionsbereiches 3 ausgebil det, wobei die beiden Source/Drain-Bereiche 7 einen vorbestimm ten Abstand voneinander aufweisen. Ein n-Typ begrabener Kanal bereich 115 ist an bzw. in der Oberfläche des Siliziumsubstra tes 1 in einem Bereich, der zwischen dem Paar von n-Typ Source/Drain-Bereichen 7 angeordnet ist, ausgebildet. Die Gateelek trode 11 ist auf dem zwischen dem Paar von n-Typ Source/Drain- Bereichen 7 angeordneten Bereich mit einer Gateisolierschicht 9 dazwischen ausgebildet.

Das Paar von n-Typ Source/Drain-Bereichen 7, die Gateisolier schicht, die Gateelektrode 11 und der begrabene Kanalbereich 115 bilden einen nMOSFET 120.

Ein Stickstoffimplantationsbereich 105, der den begrabenen Ka nalbereich 115 bedeckt, ist an bzw. in der Oberfläche des Sili ziumsubstrates 1 in dem Bereich, der zwischen dem Paar von n- Typ Source/Drain-Bereichen 7 angeordnet ist, ausgebildet. Die Seitenwände der Gateelektrode 11 sind mit Seitenwand-Abstands haltern (Seitenwandisolierschichten) 13 bedeckt.

Wie insbesondere in Fig. 11 gezeigt ist, weist der Stickstoff implantationsbereich 105 eine Stickstoffspitzenkonzentration (abwechselnd lang und kurz gestrichelte Linie P_N3-P_N3) in einer Position D_N3 in einer Tiefe von der Oberfläche des Halbleiter substrates 1, die 50 nm (500 Å) nicht überschreitet, auf. Die Stickstoffkonzentration C_N3 in der Spitzenposition ist nicht niedriger als 1 × 10¹⁸ cm^-3.

Der begrabene Kanalbereich 115 weist eine Arsenspitzenkonzen tration (abwechselnd lang und kurz gestrichelte Linie P_AS3-P_AS3) in einer Position D_AS3 in einer Tiefe von der Oberfläche des Halbleitersubstrates 1 von 10 nm bis 15 nm (100 Å bis 150 Å) auf. Die Arsenkonzentration C_AS3 in der Spitzenkonzentrationsposition ist nicht höher als 1 × 10¹⁸ cm^-3.

Der Bor-Diffusionsbereich 3 weist eine Bor-Spitzenkonzentration (abwechselnd lang und kurz gestrichelte Linie P_B3-P_B3) in einer Position D_B3 in einer Tiefe von der Oberfläche des Halbleiter substrates 1 von 250 nm-300 nm (2500 Å-3000 Å) auf. Die Bor- Konzentration C_B3 in der Spitzenkonzentrationsposition liegt im Bereich von 5 × 10¹⁶ bis 1 × 10¹⁸ cm^-3.

Ein p-n-Übergang, der durch den n-Typ begrabenen Kanalbereich 115 und den p-Typ Bor-Diffusionsbereich 3 gebildet wird, ist in einer Position D_P-N3 in einer Tiefe von der Oberfläche des Halb leitersubstrates 1 von 25 nm bis 30 nm (250 bis 350 Å) angeordnet.

Ein Verfahren zur Herstellung der Halbleitervorrichtung der dritten Ausführungsform wird nun im folgenden beschrieben.

Wie in Fig. 12 gezeigt ist, werden Elementtrennoxidschichten 21 an der Oberfläche des Siliziumsubstrates 1 durch das herkömm liche LOCOS-Verfahren ausgebildet. Zur selben Zeit wie die Aus bildung der Elementtrennoxidschichten 21 werden Trennimplanta tionsbereiche 23, die in Kontakt mit den unteren Oberflächen der Elementtrennoxidschichten 21 sind, ausgebildet. Danach wer den zur Ausbildung einer Unterlageoxidschicht 31 mit einer Dic ke von 30 nm (300 Å) auf der gesamten Oberfläche das CVD-Verfah ren oder ähnliches ausgeführt.

Wie in Fig. 13 gezeigt ist, werden Borionen in die gesamte Oberfläche mit einer Implantationsenergie von 50 keV und einer Dosis von 5 × 10¹² bis 8 × 10¹² cm^-2 ionenimplantiert. Der Verfahrens ablauf inklusive dieser Ionenimplantation bildet einen Bor-Dif fusionsbereich 3 mit der Borspitzenkonzentration in einer Posi tion in einer Tiefe von der Oberfläche des Siliziumsubstrates 1 von 250 nm bis 300 nm (2500 bis 30005 Å) und einer Bor-Konzentra tion in der Spitzenposition von nicht mehr als 1 × 10¹⁸ cm^-3 aus. Danach wird Arsen ionenimplantiert. Dieses bildet den begrabe nen Kanalbereich 115 mit der Arsenspitzenkonzentration in der Position in einer Tiefe von der Oberfläche des Siliziumsubstra tes 1 von 10 nm bis 15 nm (100 bis 150 Å) und der Arsenkonzentra tion in der Spitzenposition von nicht mehr als 1 × 10¹⁸ cm^-3 aus.

Wie in Fig. 14 gezeigt ist, wird Stickstoff mit einer Implanta tionsenergie von nicht mehr als 23 keV und einer Dosis von 5 × 10¹¹ bis 1 × 10¹³ cm^-2 ionenimplantiert. Diese Implantation bildet den Stickstoffimplantationsbereich 105 mit der Stickstoffkonzentra tionsspitze in einer Position in einer Tiefe von der Oberfläche des Siliziumsubstrates 1 von nicht mehr als 50 nm (500 Å) und einer Stickstoffkonzentration in der Spitzenposition von nicht weniger als 1 × 10¹⁸ cm^-3 aus. Der Stickstoffimplantationsbereich 105 wird zum Bedecken des begrabenen Kanalbereiches 115 ausge bildet. Dann wird die Unterlageoxidschicht 31 geätzt und ent fernt.

Wie in Fig. 15 gezeigt ist, legt dieses Ätzen die Oberfläche des Siliziumsubstrates 1 frei.

Wie in Fig. 16 gezeigt ist, wird eine Siliziumoxidschicht 9a, die die Gateisolierschicht bilden wird, auf der gesamten Ober fläche zum Beispiel durch thermische Oxidation ausgebildet. Danach werden Schritte, die ähnlich bzw. gleich den in Verbin dung mit der ersten Ausführungsform beschriebenen Schritten sind, zur Ausbildung des Paares von n-Typ Source/Drain-Berei chen 7, der Gateisolierschicht 9, der Gateelektrode 11 und der Seitenwand-Abstandshalter 13 ausgeführt, wie in Fig. 17 gezeigt ist. Das Paar von n-Typ Source/Drain-Bereichen 7, die Gateiso lierschicht 9, die Gateelektrode 11 und der begrabene Kanalbe reich 115 bilden den nMOSFET 120 vom begrabenen Kanaltyp.

Bei der Halbleitervorrichtung dieser Ausführungsform ist, wie in den Fig. 10 und 11 gezeigt ist, der Stickstoffimplantations bereich 105 zum Bedecken bzw. Abdecken des begrabenen Kanalbe reiches 115 (gegenüber dem Bor-Diffusionsbereich 3) ausgebil det. Dieser Stickstoff kann zum Unterdrücken der Diffusion von Bor dienen. Dieser Stickstoffimplantationsbereich 105 verhin dert die Diffusion von Bor aus dem Bor-Diffusionsbereich 3 in Richtung des begrabenen Kanalbereiches 115. Dementsprechend wird ein großer Konzentrationsgradient von Arsen in dem begra benen Kanalbereich 115 in der Umgebung des p-n-Übergangs, der durch den n-Typ begrabenen Kanalbereich 115 und den p-Typ Bor- Diffusionsbereich 3 gebildet wird, beibehalten. Genauer gesagt bildet, wie in Fig. 11 gezeigt ist, die Verteilung der Arsen konzentration in der Umgebung des p-n-Übergangs zwischen dem begrabenen Kanalbereich 115 und dem Bor-Diffusionsbereich 3 keinen schmalen Konzentrationsgradienten, wie er durch die ge strichelte Linie angedeutet ist, sondern einen großen Konzentrationsgradienten, wie er durch die durchgezogene Linie darge stellt ist. Darum kann das Potential in der Tiefenrichtung an dem begrabenen Kanalbereich größer als bei der Struktur, die nicht mit dem Stickstoffimplantationsbereich vorgesehen ist, sein, wie in Fig. 18 gezeigt ist. Dementsprechend kann der breite Kanalbereich gesichert bzw. beibehalten werden und daher kann die Treiberfähigkeit des MOSFET 120 verbessert werden. Aus diesem Grund ist der MOSFET 120 dieser Ausführungsform zur Mi niaturisierung geeignet.

Des weiteren ist es möglich, eine hohe Bor-Konzentration in einer Position von der Oberfläche des Siliziumsubstrates 1, die tiefer als der Kanalbereich 115 ist, beizubehalten, während die Diffusion von Bor aus dem Bor-Diffusionsbereich 3 in Richtung des begrabenen Kanalbereiches 115 verhindert wird. Darum kann ein Durchgriff in einer tiefen Position in dem Substrat verhin dert werden und daher kann die Durchgriffs-Durchbruchsspannung verbessert werden. Auch aus diesem Grund ist der MOSFET 120 dieser Ausführungsform zur Miniaturisierung bzw. für die Minia turisierung geeignet.

Ausführungsform 4

Eine Halbleitervorrichtung einer vierten Ausführungsform der Erfindung unterscheidet sich von der dritten Ausführungsform durch die Struktur des Stickstoffimplantationsbereiches.

Wie in den Fig. 10 und 19 gezeigt ist, weist der Stickstoffim plantationsbereich 115 eine Spitze der Stickstoffkonzentration, die an der Oberfläche des Siliziumsubstrates 1 angeordnet ist, auf und die Stickstoffkonzentration ist an dieser Konzentra tionsspitze nicht weniger als 1 × 10¹⁸ cm^-3. Die anderen Strukturen sind im wesentlichen dieselben wie diejenigen bei der dritten Ausführungsform und daher werden sie im folgenden nicht be schrieben.

Das Verfahren zur Herstellung der Halbleitervorrichtung der vierten Ausführungsform unterscheidet sich von dem Herstellungsverfahren der dritten Ausführungsform in den Bedingungen zur Ausbildung des Stickstoffimplantationsbereiches. Genauer gesagt wird, wie in Fig. 14 gezeigt ist, Stickstoff mit einer Implantationsenergie 14 keV und einer Dosis von 5 × 10¹¹ bis 1 × 10¹³ cm^-2 implantiert. Dadurch wird ein Stickstoffimplanta tionsbereich 105, der eine Spitze der Stickstoffkonzentration, die an der Oberfläche des Siliziumsubstrates 1 angeordnet ist, und eine Stickstoffkonzentration in dieser Konzentrationsspitze von nicht weniger als 1 × 10¹⁸ cm^-3 aufweist, zum Bedecken bzw. Abdecken des begrabenen Kanalbereiches 115 ausgebildet.

Eine Unterlageoxidschicht 130 in dem Schritt der Stickstoffim plantation weist eine Schichtdicke von 30 nm (300 Å) auf.

Das übrige Herstellungsverfahren ist im wesentlichen dasselbe wie bei der dritten Ausführungsform und wird daher im folgenden nicht beschrieben.

Bei der Halbleitervorrichtung dieser Ausführungsform ist der Stickstoffimplantationsbereich 105 zum Bedecken des begrabenen Kanalbereiches 115 vergleichbar zu der dritten Ausführungsform ausgebildet. Dieser Stickstoffimplantationsbereich verhindert die Diffusion von Bor in bzw. aus dem Bor-Diffusionsbereich 3 in Richtung des begrabenen Kanalbereiches 115. Dementsprechend wird der große Konzentrationsgradient in dem begrabenen Kanal bereich an der Umgebung des p-n-Übergangs, der durch den Bor- Diffusionsbereich 3 und den n-Typ begrabenen Kanalbereich 115 gebildet wird, beibehalten bzw. aufrechterhalten. Dadurch kann das Potential in der Tiefenrichtung an dem begrabenen Kanalbe reich groß sein, so daß der breite Kanalbereich gesichert wer den kann. Dementsprechend kann die Treiberfähigkeit des Transi stors verbessert werden. Aus diesem Grund ist der MOSFET dieser Ausführungsform zur Miniaturisierung geeignet.

Des weiteren ist es möglich, eine hohe Bor-Konzentration in einer Position, die von der Oberfläche des Siliziumsubstrates 1 tiefer als der begrabene Kanalbereich 115 liegt, beizubehalten, während die Diffusion von Bor in bzw. aus dem Bor-Diffusionsbereich 3 in Richtung des begrabenen Kanalbereiches 115 verhin dert wird. Dadurch kann der Durchgriff in einer tieferen Posi tion in dem Siliziumsubstrat 1 verhindert werden und deswegen kann die Durchgriffs-Durchbruchsspannung verbessert werden. Auch aus diesem Grund ist der MOSFET dieser Ausführungsform zur Miniaturisierung geeignet.

Ausführungsform 5

Wie in den Fig. 20, 21 und 22 gezeigt ist, ist ein n-Typ Do tierstoffdiffusionsbereich 203, der mit n-Typ Dotierstoff wie Phosphor oder Arsen dotiert ist, an bzw. in der Oberfläche ei nes Siliziumsubstrates 201 ausgebildet. Ein Paar von p-Typ Source/Drain-Bereichen 207 ist an bzw. in der Oberfläche des n-Typ Dotierstoffdiffusionsbereiches 203 ausgebildet, wobei die beiden Source/Drain-Bereiche 207 einen vorbestimmten Abstand zwischen sich aufweisen. Das Paar von p-Typ Source/Drain-Berei chen 207 ist mit Bor dotiert. Eine Gateelektrode 211 ist an bzw. auf einem Bereich, der zwischen dem Paar von p-Typ Sour ce/Drain-Bereichen 207 angeordnet ist, mit einer Gateisolier schicht 209 dazwischen ausgebildet.

Das Paar von p-Typ Source/Drain-Bereichen 207, die Gateisolier schicht 209 und die Gateelektrode 211 bilden einen pMOSFET 220 vom Oberflächenkanaltyp.

Ein Stickstoffimplantationsbereich 205 ist an bzw. in der Ober fläche des Siliziumsubstrates 201 zwischen dem Paar von p-Typ Source/Drain-Bereichen 207 ausgebildet. Seitenwände der Gate elektrode 211 sind mit Seitenwand-Abstandshaltern (Seitenwand- Isolierschichten) 213 bedeckt.

Wie insbesondere in Fig. 21 gezeigt ist, weist der Stickstoff implantationsbereich 205 eine Stickstoffkonzentrationsspitze (abwechselnd lang und kurz gestrichelte Linie P_N5-P_N5) in einer Position D_N5 in einer Tiefe von der Oberfläche des Halbleiter substrates 201, die 50 nm (500 Å) nicht überschreitet, auf. Der Stickstoffimplantationsbereich 205 weist eine Stickstoffkonzentration C_N5 von nicht weniger als 1 × 10¹⁸ cm^-3 in der Spitzenposi tion auf.

Der n-Typ Dotierstoffdiffusionsbereich 203 weist eine n-Typ Do tierstoffspitzenkonzentration auf (abwechselnd lang und kurz gestrichelte Linie P_AS5-P_AS5) in einer Position D_AS5 in einer Tie fe von der Oberfläche des Siliziumsubstrates 201 von 250 nm bis 350 nm (2500 bis 3500 Å) auf. Außerdem weist der n-Typ Dotier stoffdiffusionsbereich 203 eine n-Typ Dotierstoffkonzentration C_AS5 in der Spitzenposition von 5 × 10¹⁶ bis 1 × 10¹⁸ cm^-3 auf.

Wie insbesondere in Fig. 22 gezeigt ist, sind die p-Typ Source/ Drain-Bereiche 207 mit Bor mit einer Konzentration 1 × 10²⁰ bis 1 × 10²¹ cm^-3 dotiert. Ein Bereich nahe der Oberfläche des Silizi umsubstrates 201, der zwischen dem Paar von p-Typ Source/Drain- Bereichen 207 angeordnet ist, bildet den Kanalbereich.

Ein Verfahren zur Herstellung der Halbleitervorrichtung der fünften Ausführungsform wird nun im folgenden beschrieben.

Wie in Fig. 23 gezeigt ist, werden Elementtrennoxidschichten 221 an der Oberfläche des Siliziumsubstrates 201 durch das her kömmliche LOCOS-Verfahren ausgebildet. Zur selben Zeit wie die Ausbildung der Elementtrennoxidschichten 221 werden Trennim plantationsbereiche 223 unter den Trennoxidschichten 221 ausge bildet. Danach werden das CVD-Verfahren oder ähnliches zur Aus bildung einer Unterlageoxidschicht 231 mit einer Dicke von 30 nm (300 Å) auf der gesamten Oberfläche verwendet.

Wie in Fig. 24 gezeigt ist, wird n-Typ Dotierstoff wie Phosphor oder Arsen bei vorbestimmten Bedingungen ionenimplantiert. Zum Beispiel werden Phosphorionen (P⁺) mit einer Implantationsener gie von 180 keV und einer Dosis von 2 × 10¹² bis 8 × 10¹² cm^-2 implan tiert. Dieses bildet den n-Typ Dotierstoffdiffusionsbereich 203 mit der Dotierstoffkonzentrationsspitze in der Position in ei ner Tiefe von der Oberfläche des Siliziumsubstrates 201 von 250 nm-350 nm (2500 Å-3500 Å) und einer n-Typ Dotierstoffkonzentration von 5 × 10¹⁶ bis 1 × 10¹⁸ cm^-3 in der Position der Konzentrations spitze aus.

Wie in Fig. 25 gezeigt ist, wird Stickstoff mit einer Implanta tionsenergie von nicht mehr als 23 keV und einer Dosis von 5 × 10¹¹ bis 1 × 10¹³ cm^-2 implantiert. Diese Implantation bildet den Stick stoffimplantationsbereich 205 mit der Stickstoffkonzentrations spitze in der Position mit einer Tiefe von der Oberfläche des Siliziumsubstrates 201 von nicht mehr als 50 nm (500 Å) und der Stickstoffkonzentration von nicht weniger als 1 × 10¹⁸ cm^-3 an der Position der Spitze aus. Danach wird die Unterlageoxidschicht 231 geätzt und entfernt.

Wie in Fig. 26 gezeigt ist, legt dieses Ätzen die Oberfläche des Siliziumsubstrates 201 frei.

Wie in Fig. 27 gezeigt ist, wird eine Siliziumoxidschicht 209a, die die Gateisolierschicht bilden wird, auf der gesamten Ober fläche zum Beispiel durch thermische Oxidation ausgebildet.

Wie in Fig. 28 gezeigt ist, wird eine gemusterte Gateelektrode 211 auf der Oberfläche der Gateisolierschicht 209 ausgebildet. Unter Verwendung dieser Gateelektrode 211 als Maske werden Bo rionen implantiert. Diese Implantation von Bor bildet die p-Typ Source/Drain-Bereiche 207 in einer Tiefe von der Oberfläche des Siliziumsubstrates 201 von 0,15 µm bis 0,3 µn aus. Das Paar von Source/Drain-Bereichen 207, die Gateisolierschicht 209 und die Gateelektrode 211 bilden den pMOSFET 220 vom Oberflächenkanal typ.

Danach werden Seitenwand-Abstandshalter (Seitenwandisolier schichten) 213, die die Seitenwände der Gateelektrode 211 be decken, ausgebildet.

Bei der Halbleitervorrichtung dieser Ausführungsform weist der Stickstoffimplantationsbereich 205 die Stickstoffkonzentra tionsspitze auf, die in einer Position in einer Tiefe von der Oberfläche des Siliziumsubstrates 201, die 50 nm (500 Å) nicht übersteigt, angeordnet ist, auf. Derart ist der Stickstoffim plantationsbereich 205 an dem Kanalbereich des MOSFET 220 aus gebildet. Dieses verhindert die Diffusion von Bor in bzw. aus dem Paar von p-Typ Source/Drain-Bereichen 207, die zum Beispiel durch eine Wärmebehandlung in einem späteren Schritt verursacht werden könnte. Dementsprechend wird, wie insbesondere in Fig. 22 gezeigt ist, die Ausdehnung der p-Typ Source/Drain-Bereiche 207 in Richtung des Kanalbereiches verhindert und die echte Kanallänge (wirksame Kanallänge) kann lang bzw. groß sein. Dar um ist der MOSFET 220 dieser Ausführungsform zur Miniaturisie rung geeignet.

Ausführungsform 6

Eine Halbleitervorrichtung einer sechsten Ausführungsform der Erfindung unterscheidet sich von der fünften Ausführungsform in der Struktur des Stickstoffimplantationsbereiches.

Wie in den Fig. 20 und 29 gezeigt ist, weist der Stickstoffim plantationsbereich 205 eine Spitze der Stickstoffkonzentration auf, die an der Oberfläche des Siliziumsubstrates 201 angeord net ist. Außerdem weist der Stickstoffimplantationsbereich 205 eine Stickstoffkonzentration von nicht weniger als 1 × 10¹⁸ cm^-3 an der Konzentrationsspitze auf.

Die übrigen Strukturen sind im wesentlichen dieselben wie die jenigen der fünften Ausführungsform. Sie werden daher im fol genden nicht beschrieben.

Das Verfahren zur Herstellung der Halbleitervorrichtung der sechsten Ausführungsform unterscheidet sich von dem Verfahren zur Herstellung der fünften Ausführungsform durch die Stick stoffimplantationsbedingungen zur Ausbildung des Stickstoffim plantationsbereiches.

Wie in Fig. 25 gezeigt ist, wird Stickstoff mit einer Implanta tionsenergie von 14 keV und einer Dosis von 5 × 10¹¹ bis 1 × 10¹³ cm^-2 implantiert. Dadurch wird der Stickstoffimplantationsbereich 205 mit einer Spitze der Stickstoffkonzentration, die an der Oberfläche des Siliziumsubstrates 201 angeordnet ist, und einer Stickstoffkonzentration von nicht weniger als 1 × 10¹⁸ cm^-3 an der Konzentrationsspitze ausgebildet.

Die Unterlageoxidschicht (Dämpfungsoxidschicht) 231 in dem Schritt der Stickstoffimplantation weist eine Schichtdicke von 30 nm (300 Å) auf.

Das übrige Herstellungsverfahren ist im wesentlichen dasselbe wie bei der fünften Ausführungsform und wird daher im folgenden nicht beschrieben.

Bei der Halbleitervorrichtung dieser Ausführungsform ist der Stickstoffimplantationsbereich 205 derart ausgebildet, daß die Spitze der Stickstoffkonzentration an der Oberfläche des Sili ziumsubstrates 201 angeordnet ist. Dadurch ist der Stickstoff implantationsbereich 205 an bzw. in dem Kanalbereich des pMOS FET 220 angeordnet. Vergleichbar bzw. genauso wie bei der fünf ten Ausführungsform verhindert dieses die Diffusion von Bor in bzw. aus dem Paar von p-Typ Source/Drain-Bereichen 207 in Rich tung des Kanalbereiches, die zum Beispiel durch eine Wärmebe handlung in einem späteren Schritt verursacht werden könnte. Dementsprechend wird die Ausdehnung der p-Typ Source/Drain-Be reiche 207 in Richtung des Kanalbereiches verhindert und die echte Kanallänge kann lang sein bzw. erhalten werden. Darum ist der MOSFET dieser Ausführungsform zur Miniaturisierung geeig net.

Ausführungsform 7

Wie in den Fig. 30, 31 und 32 gezeigt ist, ist ein n-Typ Do tierstoffdiffusionsbereich 203, der mit n-Typ Dotierstoff wie Phosphor oder Arsen dotiert ist, an bzw. in der Oberfläche ei nes Siliziumsubstrates 201 ausgebildet. Ein Paar von p-Typ Source/Drain-Bereichen 207 ist an bzw. in der Oberfläche des n-Typ Dotierstoffdiffusionsbereiches 203 ausgebildet, wobei die beiden Source/Drain-Bereiche 207 einen vorbestimmten Abstand voneinander aufweisen. Das Paar von p-Typ Source/Drain-Berei chen 207 ist durch Implantieren von Bor ausgebildet. Ein p-Typ begrabener Kanalbereich 315 ist an bzw. in der Oberfläche des Siliziumsubstrates 201 in einem Bereich, der zwischen dem Paar von p-Typ Source/Drain-Bereichen 207 angeordnet ist, ausgebil det. Eine Gateelektrode 211 ist an bzw. auf dem Bereich, der zwischen dem Paar von p-Typ Source/Drain-Bereichen 207 angeord net ist, mit einer Gateisolierschicht 209 dazwischen ausgebil det. Das Paar von p-Typ Source/Drain-Bereichen 207, die Gatei solierschicht 209 und die Gateelektrode 211 bilden einen pMOS FET 320 vom begrabenen Kanaltyp.

Ein Stickstoffimplantationsbereich 305 ist an bzw. in der Ober fläche des Siliziumsubstrates 201 in einem Bereich, der zwi schen dem Paar von p-Typ Source/Drain-Bereichen 207 angeordnet ist, ausgebildet. Der Stickstoffimplantationsbereich 305 be deckt einen begrabenen Kanalbereich 315 (gegenüber dem Diffu sionsbereich 203). Seitenwände der Gateelektrode 211 sind mit Seitenwand-Abstandshaltern 213 bedeckt.

Wie insbesondere in Fig. 31 gezeigt ist, weist der Stickstoff implantationsbereich 305 eine Spitze der Stickstoffkonzentra tion (abwechselnd lang und kurz gestrichelte Linie P_N7-P_N7) in einer Position D_N7 in einer Tiefe von der Oberfläche des Halb leitersubstrates 201, die 50 nm (500 Å) nicht überschreitet, auf, und die Stickstoffkonzentration ist in der Konzentrationsspitze nicht geringer als 1 × 10¹⁸ cm^-3.

Der begrabene Kanalbereich 315 weist eine Spitze der Bor-Kon zentration (abwechselnd lang und kurz gestrichelte Linie P_B7- P_B7) in einer Position D_B7 in einer Tiefe von der Oberfläche des Halbleitersubstrates 201 von 10 nm bis 15 nm (100 bis 150 Å) auf, die Bor-Konzentration in der Konzentrationsspitze ist nicht ge ringer als 1 × 10¹⁸ cm^-3.

Der n-Typ Dotierstoffdiffusionsbereich 203 weist eine Konzen trationsspitze (abwechselnd lang und kurz gestrichelte Linie P_P7-P_P7) von n-Typ Dotierstoff (zum Beispiel Phosphor) in einer Position D_P7 in einer Tiefe von der Oberfläche des Siliziumsub strates 201 von 250 nm bis 300 nm (2500 bis 3000 Å) auf, und die n-Typ Dotierstoffkonzentration beträgt in der Konzentrations spitze 5 × 10¹⁶ bis 1 × 10¹⁸ cm^-3.

Ein p-n-Übergang, der durch den begrabenen Kanalbereich 315 und den n-Typ Dotierstoffdiffusionsbereich 203 gebildet wird, ist in einer Position in einer Tiefe von der Oberfläche des Silizi umsubstrates 201 von 25 nm bis 35 nm (250 bis 350 Å) ausgebildet.

Wie insbesondere in Fig. 32 gezeigt ist, weist das Paar von p- Typ Source/Drain-Bereichen 207 eine Bor-Konzentration von 1 × 10²⁰ bis 1 × 10²¹ cm^-3 auf. Der begrabene Kanalbereich 315 weist eine Bor-Konzentration von 1 × 10¹⁸ cm^-3 auf, wie zuvor beschrieben wur de.

Ein Verfahren zur Herstellung der Halbleitervorrichtung der siebten Ausführungsform wird im folgenden beschrieben.

Wie in Fig. 33 gezeigt ist, werden Elementtrennoxidschichten 221 an bzw. auf der Oberfläche des Siliziumsubstrates 201 durch das herkömmliche LOCOS-Verfahren ausgebildet. Zur selben Zeit wie die Ausbildung der Elementtrennoxidschichten 221 werden Trennimplantationsbereiche 223 unter den Trennoxidschichten 221 ausgebildet. Danach wird zur Ausbildung einer Unterlageoxid schicht (Dämpfungsoxidschicht) 231 mit einer Dicke von 30 nm (300 Å) auf der gesamten Oberfläche das CVD-Verfahren oder ähn liches ausgeführt.

Wie in Fig. 34 gezeigt ist, wird n-Typ Dotierstoff bei vorbe stimmten Bedingungen ionenimplantiert. Zum Beispiel werden Phosphorionen mit einer Implantationsenergie von 180 keV und einer Dosis von 2 × 10¹² bis 8 × 10¹² cm^-2 ionenimplantiert. Dieses bildet den n-Typ Dotierstoffdiffusionsbereich 203 mit der Do tierstoffkonzentrationsspitze in der Position in einer Tiefe von der Oberfläche des Siliziumsubstrates 201 von 250 nm bis 300 nm (2500 Å bis 3000 Å) und der n-Typ Dotierstoffkonzentration von 1 × 10¹⁸ cm^-3 an der Konzentrationsspitze aus. Danach werden Borionen bei vorbestimmten Bedingungen implantiert. Dieses bildet den begrabenen Kanalbereich 315 mit der Spitze der Bor- Konzentration in der Position in einer Tiefe von der Oberfläche des Siliziumsubstrates 201 von 10 nm bis 15 nm (100 bis 150 Å) und der Bor-Konzentration von nicht mehr als 1 × 10¹⁸ cm^-3 in der Konzentrationsspitze aus.

Wie in Fig. 35 gezeigt ist, wird Stickstoff mit einer Implanta tionsenergie von nicht mehr als 23 keV und einer Dosis von 5 × 10¹¹ bis 1 × 10¹³ cm^-2 implantiert. Diese Implantation bildet den Stick stoffimplantationsbereich 305 mit der Stickstoffkonzentrations pitze in der Position in einer Tiefe von der Oberfläche des Si liziumsubstrates 201, die 50 nm (500 Å) nicht überschreitet, und der Konzentration von nicht weniger als 1 × 10¹⁸ cm^-3 in der Kon zentrationsspitze aus. Der Stickstoffimplantationsbereich 305 bedeckt den begrabenen Kanalbereich 315. Danach wird die Unter lageoxidschicht 231 geätzt und entfernt.

Wie in Fig. 36 gezeigt ist, legt dieses Ätzen die Oberfläche des Siliziumsubstrates 201 frei.

Wie in Fig. 37 gezeigt ist, wird eine Siliziumoxidschicht 209a, die die Gateisolierschicht bilden wird, auf der gesamten Ober fläche zum Beispiel durch thermische Oxidation ausgebildet.

Danach werden Schritte vergleichbar zu denjenigen bei der fünf ten Ausführungsform zur Ausbildung des Paares von p-Typ Sour ce/Drain-Bereichen 207, der Gateisolierschicht 209 und der Ga teelektrode 211 ausgeführt. Das Paar von p-Typ Source/Drain- Bereichen 207, die Gateisolierschicht 209, die Gateelektrode 211 und der begrabene Kanalbereich 315 bilden den pMOSFET 320 vom begrabenen-Kanal-Typ.

Die Seitenwand-Abstandshalter 213, die die Seitenwände der Ga teelektrode 211 bedecken, werden ausgebildet.

Bei der Halbleitervorrichtung dieser Ausführungsform deckt der Stickstoffimplantationsbereich 305 den begrabenen Kanalbereich 315 (gegenüber dem Diffusionsbereich 203) ab. Dieses verhindert die Diffusion von Bor in bzw. aus dem Paar von p-Typ Source/ Drain-Bereichen 207 in Richtung des Kanalbereiches. Dementspre chend kann die Ausdehnung der p-Typ Source/Drain-Bereiche 207 in Richtung des Kanalbereiches verhindert werden und die echte Kanallänge (wirksame Kanallänge) wird bzw. bleibt groß. Aus diesem Grund ist der MOSFET 320 dieser Ausführungsform zur Mi niaturisierung geeignet.

Der Stickstoffimplantationsbereich 305 bedeckt den begrabenen Kanalbereich 315. Dieses verhindert die Diffusion von Bor in bzw. aus dem begrabenen Kanalbereich, die zum Beispiel durch eine Wärmebehandlung in einem späteren Schritt verursacht wer den könnte, von einem schmalen Abschnitt in Richtung eines tie fer gelegenen Abschnittes in dem Substrat. Darum kann eine schmale Diffusionstiefe in dem begrabenen Kanalbereich beibe halten werden und der begrabene Kanalbereich 315 kann insgesamt durch Anlegen einer Spannung an die Gateelektrode 211 verarmt werden. Dementsprechend wird die Erzeugung eines Durchgriffs stroms unterdrückt. Auch aus diesem Grund ist der pMOSFET 320 dieser Ausführungsform zur Miniaturisierung geeignet.

Ausführungsform 8

Eine Halbleitervorrichtung nach einer achten Ausführungsform der Erfindung unterscheidet sich von der siebten Ausführungs form durch die Struktur des Stickstoffimplantationsbereiches.

Wie in den Fig. 30 und 39 gezeigt ist, weist der Stickstoffim plantationsbereich 305 eine Spitze der Stickstoffkonzentration, die an bzw. in der Oberfläche des Siliziumsubstrates 201 ange ordnet ist, und eine Stickstoffkonzentration C_N8 von nicht weni ger als 1 × 10¹⁸ cm^-3 in der Konzentrationsspitze auf. Die übrigen Strukturen sind im wesentlichen dieselben wie bei der siebten Ausführungsform und werden daher im folgenden nicht beschrie ben.

Das Verfahren zur Herstellung der Halbleitervorrichtung der achten Ausführungsform unterscheidet sich von dem Verfahren zur Herstellung der siebten Ausführungsform in den Stickstoffim plantationsbedingungen zur Ausbildung des Stickstoffimplanta tionsbereiches.

Wie in Fig. 35 gezeigt ist, wird Stickstoff mit einer Implanta tionsenergie von 14 keV und einer Dosis von 5 × 10¹¹ bis 1 × 10¹³ cm^-3 implantiert. Dadurch wird der Stickstoffimplantationsbereich 305 mit einer Spitze der Stickstoffkonzentration, die an der Oberfläche des Siliziumsubstrates 201 angeordnet ist, und einer Stickstoffkonzentration von nicht weniger als 1 × 10¹⁸ cm^-3 in die ser Konzentrationsspitze zum Bedecken des begrabenen Kanalbe reiches 315 ausgebildet.

Eine Unterlageoxidschicht 231 bei diesem Schritt der Stick stoffimplantation weist eine Schichtdicke von 30 nm (300 Å) auf.

Das übrige Herstellungsverfahren ist im wesentlichen dasselbe wie bei der siebten Ausführungsform und wird daher im folgenden nicht beschrieben.

Bei der Halbleitervorrichtung dieser Ausführungsform ist der Stickstoffimplantationsbereich 305 zum Bedecken des begrabenen Kanalbereiches 315 ausgebildet. Vergleichbar zu der fünften Ausführungsform verhindert dieses die Diffusion von Bor in bzw. aus den p-Typ Source/Drain-Bereichen 207 in Richtung des Kanal bereiches, die zum Beispiel durch eine Wärmebehandlung in einem späteren Schritt verursacht werden könnte. Dementsprechend wird die Ausdehnung der p-Typ Source/Drain-Bereiche 207 in Richtung des Kanalbereiches verhindert und die echte Kanallänge (wirksa me Kanallänge) kann lang bzw. groß sein. Aus diesem Grund ist der pMOSFET dieser Ausführungsform zur Miniaturisierung geeig net.

Der Stickstoffimplantationsbereich 305 bedeckt den begrabenen Kanalbereich 315. Dieser Stickstoffimplantationsbereich 305 verhindert die Diffusion von Bor in dem begrabenen Kanalbereich 315, die zum Beispiel durch eine Wärmebehandlung in einem spä teren Schritt verursacht werden kann, von einem schmalen Ab schnitt in Richtung eines tieferen Abschnittes in dem Substrat 201. Darum kann die Diffusionstiefe des begrabenen Kanalberei ches 315 schmal sein und der begrabene Kanalbereich 315 kann insgesamt durch Anlegen einer Spannung an die Gateelektrode 211 verarmt werden. Dementsprechend wird die Erzeugung eines Durch griffsstromes unterdrückt. Auch aus diesem Grund ist der pMOS FET dieser Ausführungsform zur Miniaturisierung geeignet.

Bei der ersten bis achten Ausführungsform sind die Bedingungen für die Stickstoffimplantation zur Ausbildung des Stickstoffim plantationsbereiches nicht auf die bereits beschriebenen be schränkt. Zum Beispiel kann anstatt der zuvor erwähnten Bedin gungen für das Implantieren von Stickstoff, die zusammen mit der Unterlageoxidschicht (Dämpfungsschicht) mit einer Schicht dicke von 30 nm (300 Å) verwendet werden, die Schichtdicke der Unterlageoxidschicht willkürlich bzw. frei wählbar geändert werden, und die Silizium- bzw. Stickstoffimplantationsbedingun gen können entsprechend der geänderten Schichtdicke geändert werden. Zum Beispiel sind in der folgenden Tabelle für Stick stoff in Silizium und Siliziumoxidschicht der Projektionsbe reich Rp und die Dispersion ΔRp dargestellt.

Tabelle 1

Entsprechend der obigen Tabelle ist klar, daß die Bedingungen für die Stickstoffimplantation zur Ausbildung des Stickstoff implantationsbereiches lediglich so auszuwählen sind, daß der Stickstoffimplantationsbereich die Spitze der Stickstoffkonzen tration in einer Position in einer Tiefe von der Substratober fläche von 50 nm (500 Å) oder weniger oder an der Substratober fläche aufweist.

In einer Mehrzahl der Strukturen, die zu der ersten bis achten Ausführungsform oben beschrieben wurden, wird eine Silizium oxidschicht als die Gateisolierschicht des Transistors verwen det. Jedoch ist die Erfindung nicht darauf beschränkt und es kann eine andere Isolierschicht verwendet werden.

Bei den Halbleitervorrichtungen nach einigen Ausführungsformen der Erfindung ist der Bereich mit dem eingebrachten Stickstoff (Stickstoffimplantationsbereich) an bzw. in dem Kanalbereich des Feldeffekttransistors angeordnet. Dieser Stickstoff dient zur Unterdrückung der Diffusion von Bor. Darum ist es möglich, das Bor an der Diffusion von einem Bereich außerhalb des Kanal bereiches in den Kanalbereich zu hindern, so daß eine Transi storstruktur, die zur Miniaturisierung geeignet ist, erhalten werden kann.

Bei der Halbleitervorrichtung nach einer bevorzugten Ausfüh rungsform der Erfindung verhindert der Bereich mit dem einge brachten Stickstoff die Diffusion von Bor, das in das Halblei tersubstrat eingebracht worden ist, in Richtung des Kanalberei ches, die zum Beispiel durch eine Wärmebehandlung in einem spä teren Schritt verursacht werden kann. Darum kann die Bor-Kon zentration in dem Kanalbereich niedrig sein, so daß die Schwellspannung des Transistors niedriger eingestellt werden kann.

Da die Bor-Konzentration in dem Kanalbereich niedrig sein kann, kann die Streuung an Dotierstoff von durch den Kanalbereich fließenden Elektronen in einem bemerkenswerten Ausmaß unterdrückt werden, so daß die Stromtreiberfähigkeit des Transistors verbessert ist.

Des weiteren ist es möglich, die Bor-Konzentration in einer Position, die gegenüber der Substratoberfläche tiefer als der Kanalbereich liegt zu erhöhen, während die niedrige Bor-Konzen tration an bzw. in dem Kanalbereich beibehalten wird. Darum kann der Durchgriff in einem tiefen Abschnitt des Substrates verhindert werden und die Durchgriffs-Durchbruchsspannung kann verbessert werden.

Bei der Halbleitervorrichtung nach einer weiteren bevorzugten Ausführungsform wird diese Diffusion, obwohl das Bor in dem Substrat dazu neigt von einer tiefen Position in dem Substrat in Richtung des begrabenen Kanalbereiches zum Beispiel aufgrund einer Wärmebehandlung in einem späteren Schritt zu diffundie ren, durch den Bereich mit eingebrachtem Stickstoff verhindert. Darum kann in der Umgebung des p-n-Überganges, der durch das in das Substrat eingebrachte Bor und den begrabenen Kanalbereich gebildet wird, ein großer Konzentrationsgradient an dem begra benen Kanalbereich beibehalten werden. Darum kann ein breiter Kanalbereich gesichert werden und die Treiberfähigkeit des Transistors kann verbessert werden.

Des weiteren ist es möglich, die Bor-Konzentration in einer Po sition, die gegenüber der Substratoberfläche tiefer als der Kanalbereich liegt, zu erhöhen, während die Diffusion von in das Substrat eingebrachtem Bor in Richtung des Kanalbereiches verhindert wird. Darum kann der Durchgriff in einem tieferen Abschnitt des Substrates verhindert werden, und die Durch griffs-Durchbruchsspannung kann verbessert werden.

Bei der Halbleitervorrichtung nach einer abermals weiteren be vorzugten Ausführungsform wird diese Diffusion, obwohl das Bor in den Source/Drain-Bereichen zum Beispiel aufgrund einer Wär mebehandlung in einem späteren Schritt dazu neigt, in Richtung des Kanalbereiches zu diffundieren, durch den Bereich mit dem eingebrachten Stickstoff verhindert. Darum wird die Ausdehnung der Source/Drain-Bereiche in Richtung des Kanalbereiches ver hindert, so daß eine große echte bzw. effektive Kanallänge ge sichert werden kann.

Bei der Halbleitervorrichtung nach einer abermals weiteren be vorzugten Ausführungsform kann diese Diffusion, obwohl das Bor in dem begrabenen Kanalbereich zum Beispiel aufgrund einer Wär mebehandlung in einem späteren Schritt dazu neigt, von einem Bereich nahe der Substratoberfläche in Richtung eines tieferen Abschnittes zu diffundieren, durch den Bereich mit dem einge brachten Stickstoff verhindert werden. Darum kann die Diffu sionstiefe des begrabenen Kanalbereiches klein sein und der begrabene Kanalbereich kann insgesamt durch eine Gatespannung verarmt werden, so daß die Erzeugung eines Durchgriffsstromes unterdrückt wird.

Die Verfahren zur Herstellung der Halbleitervorrichtungen nach den oben beschriebenen Ausführungsformen ermöglichen die Her stellung der Halbleitervorrichtung mit den oben beschriebenen Wirkungen.

Claims

1. Halbleitervorrichtung, die einen Feldeffekttransistor auf weist, mit
einem Halbleitersubstrat (1, 3, 201, 203) eines ersten Lei tungstyps, das eine Hauptoberfläche aufweist,
einem Paar Source/Drain-Bereichen (7, 207) eines zweiten Lei tungstyps, die an der Oberfläche des Halbleitersubstrates mit einem vorbestimmten Abstand zwischen sich ausgebildet sind,
einer Gateelektrode (11, 211), die einem Bereich, der zwischen dem Paar von Source/Drain-Bereichen angeordnet ist, gegenüber liegend und auf der Hauptoberfläche des Halbleitersubstrates mit einer Gateisolierschicht (9, 209) dazwischen ausgebildet ist, und
einem Bereich mit eingebrachtem Stickstoff (5, 105, 205, 305), der an einem Bereich des Halbleitersubstrates, der zwischen dem Paar von Source/Drain-Bereichen angeordnet ist, ausgebildet ist, Stickstoff enthält, und eine Spitzenkonzentration des Stickstoffes aufweist,
wobei die Spitzenkonzentration des Stickstoffes in einer Tiefe von der Hauptoberfläche des Halbleitersubstrates, die 50 nm nicht überschreitet, angeordnet ist.

2. Halbleitervorrichtung, die einen Feldeffekttransistor auf weist, mit
einem Halbleitersubstrat (1, 3, 201, 203) eines ersten Lei tungstyps, das eine Hauptoberfläche aufweist,
einem Paar Source/Drain-Bereichen (7, 207) eines zweiten Lei tungstyps, die an der Oberfläche des Halbleitersubstrates mit einem vorbestimmten Abstand zwischen sich ausgebildet sind,
einer Gateelektrode (11, 211), die einem Bereich, der zwischen dem Paar von Source/Drain-Bereichen angeordnet ist, gegenüber liegend und auf der Hauptoberfläche des Halbleitersubstrates mit einer Gateisolierschicht (9, 209) dazwischen ausgebildet ist, und
einem Bereich mit eingebrachtem Stickstoff (5, 105, 205, 305), der an einem Bereich des Halbleitersubstrates, der zwischen dem Paar von Source/Drain-Bereichen angeordnet ist, ausgebildet ist, Stickstoff enthält, und eine Spitzenkonzentration des Stickstoffes aufweist,
wobei die Konzentrationsspitze des Stickstoffes an der Haupt oberfläche des Halbleitersubstrates angeordnet ist.

3. Halbleitervorrichtung nach Anspruch 1 oder 2, dadurch ge kennzeichnet,
daß das Halbleitersubstrat einen p-Typ Bereich (3) aufweist, der darin eingebrachtes Bor enthält, und
daß das Paar von Source/Drain-Bereichen (7) den n-Typ als Lei tungstyp aufweist.

4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, gekennzeichnet durch
einen begrabenen Kanalbereich (115) vom n-Typ, der in einem Be reich des Halbleitersubstrates (1, 3) ausgebildet ist, der zwi schen dem Paar von Source/Drain-Bereichen angeordnet ist,
wobei ein p-n-Übergang, der von dem begrabenen Kanalbereich vom n-Typ und dem Bereich (3) mit eingebrachtem Bor vom p-Typ ge bildet wird, innerhalb des Bereiches (105) mit eingebrachtem Stickstoff angeordnet ist.

5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet,
daß das Halbleitersubstrat einen n-Typ Bereich (203) aufweist, und
daß das Paar von Source/Drain-Bereichen (207) einen p-Typ Be reich aufweist, der darin eingebrachtes Bor aufweist.

6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, gekennzeichnet durch
einen begrabenen Kanalbereich (315) vom p-Typ, der durch Ein bringen von Bor in die zwischen dem Paar von Source/Drain-Be reichen (207) angeordnete Hauptoberfläche des Halbleitersub strates (201, 203) ausgebildet ist,
wobei ein p-n-Übergang, der durch den begrabenen Kanalbereich vom p-Typ und den n-Typ Bereich (203) in dem Halbleitersubstrat gebildet wird, innerhalb des Bereiches (305) mit eingebrachtem Stickstoff angeordnet ist.

7. Verfahren zur Herstellung einer Halbleitervorrichtung, die einen Feldeffekttransistor aufweist, mit den Schritten:
Ausbilden eines Paares von Source/Drain-Bereichen (7, 207) ei nes zweiten Leitungstyps an einer Hauptoberfläche eines Halb leitersubstrates (1, 3, 201, 203) eines ersten Leitungstyps mit einem vorbestimmten Abstand zwischen den Source/Drain-Bereich en,
Ausbilden einer Gateelektrode (11, 211) auf der Hauptoberfläche des Halbleitersubstrates gegenüberliegend zu einen Bereich, der zwischen dem Paar von Source/Drain-Bereichen angeordnet ist, mit einer Gateisolierschicht (9, 209) dazwischen, und
Ausbilden eines Bereiches (5, 105, 205, 305) mit eingebrachtem Stickstoff in einen Bereich des Halbleitersubstrates, der zwi schen dem Paar von Source/Drain-Bereichen angeordnet ist, wobei der Bereich mit eingebrachtem Stickstoff Stickstoff enthält und eine Spitzenkonzentration des Stickstoffes aufweist, die sich zu einer Position in einer Tiefe von der Hauptoberfläche des Halbleitersubstrates erstreckt, die 50 nm nicht überschreitet.

8. Verfahren zur Herstellung einer Halbleitervorrichtung, die einen Feldeffekttransistor aufweist, mit den Schritten:
Ausbilden eines Paares von Source/Drain-Bereichen (7, 207) ei nes zweiten Leitungstyps an einer Hauptoberfläche eines Halb leitersubstrates (1, 3, 201, 203) eines ersten Leitungstyps mit einem vorbestimmten Abstand zwischen den Source/Drain-Bereich en,
Ausbilden einer Gateelektrode (11, 211) gegenüberliegend zu einem Bereich, der zwischen dem Paar von Source/Drain-Bereichen angeordnet ist, auf der Hauptoberfläche des Halbleitersubstra tes mit einer Gateisolierschicht (9, 209) dazwischen, und
Ausbilden eines Bereiches (5, 105, 205, 305) mit eingebrachtem Stickstoff in einen Bereich des Halbleitersubstrates, der zwi schen dem Paar von Source/Drain-Bereichen angeordnet ist, wobei der Bereich mit eingebrachtem Stickstoff Stickstoff enthält und eine Spitzenkonzentration des Stickstoffes aufweist, die an der Hauptoberfläche des Halbleitersubstrates angeordnet ist.