JPH088428A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH088428A JPH088428A JP6140542A JP14054294A JPH088428A JP H088428 A JPH088428 A JP H088428A JP 6140542 A JP6140542 A JP 6140542A JP 14054294 A JP14054294 A JP 14054294A JP H088428 A JPH088428 A JP H088428A
- Authority
- JP
- Japan
- Prior art keywords
- region
- nitrogen
- boron
- pair
- drain regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 159
- 238000004519 manufacturing process Methods 0.000 title claims description 63
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 292
- 239000000758 substrate Substances 0.000 claims abstract description 153
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 151
- 229910052796 boron Inorganic materials 0.000 claims abstract description 130
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 121
- 230000005669 field effect Effects 0.000 claims description 13
- 238000009792 diffusion process Methods 0.000 abstract description 67
- 238000000034 method Methods 0.000 abstract description 44
- 238000010438 heat treatment Methods 0.000 abstract description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 69
- 238000002513 implantation Methods 0.000 description 69
- 229910052710 silicon Inorganic materials 0.000 description 69
- 239000010703 silicon Substances 0.000 description 69
- 239000012535 impurity Substances 0.000 description 57
- 238000010586 diagram Methods 0.000 description 19
- 238000002955 isolation Methods 0.000 description 19
- 229910052785 arsenic Inorganic materials 0.000 description 12
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 12
- 229910052698 phosphorus Inorganic materials 0.000 description 12
- 239000011574 phosphorus Substances 0.000 description 12
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 10
- 238000005530 etching Methods 0.000 description 9
- 150000002829 nitrogen Chemical class 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- -1 boron ions Chemical class 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 150000001638 boron Chemical class 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000003892 spreading Methods 0.000 description 4
- 239000000969 carrier Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000779 depleting effect Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen(.) Chemical compound [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 150000003017 phosphorus Chemical class 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
る。 【構成】 シリコン基板1の表面にボロン拡散領域3が
形成されている。ボロン拡散領域3の表面に1対のn型
ソース/ドレイン領域7が形成されている。この1対の
ソース/ドレイン領域7に挟まれる領域上にゲート絶縁
膜9を介在してゲート電極層11が形成されている。ま
た1対のn型ソース/ドレイン領域に挟まれるシリコン
基板1の表面には窒素注入領域5が形成されている。窒
素注入領域5は、シリコン基板1の表面から500Å以
下の深さ位置に窒素濃度ピークを有している。
Description
製造方法に関し、より特定的には、電界効果トランジス
タを有する半導体装置およびその製造方法に関するもの
である。
y )、DRAM(Dynamic Random Access Memory)に代
表される半導体装置では、近年、高集積化が進み、1チ
ップに多くの素子が搭載されている。これらの素子のう
ち、特にトランジスタとしては、その大部分がMOSF
ET(Metal Oxide Semicondactor Field Effect Trans
istor )と呼ばれる電界効果型トランジスタとなってい
る。
子が流れるnMOSFET(negativeMOSFET)と、正孔
が流れるpMOSFET(positiveMOSFET)があり、そ
れぞれ電気的な極性が異なる。これらのnMOSFET
とpMOSFETとの組合わせによって、様々な回路が
構成される。
面チャネル型と埋込チャネル型とがある。通常、同一基
板上にnMOSFETとpMOSFETとを形成する場
合、nMOSFETとpMOSFETとのゲート電極材
料を同じにする必要性から、nMOSFETでは表面チ
ャネル型が、pMOSFETでは埋込チャネル型が広く
使用されている。以下、従来のnMOSFETとpMO
SFETとの構造について説明する。
示す概略断面図である。図40を参照して、シリコン基
板501の表面に、p型のボロン拡散領域503が形成
されている。このボロン拡散領域503の表面には、1
対のn型ソース/ドレイン領域507が互いに所定の距
離を隔てて形成されている。この1対のソース/ドレイ
ン領域507に挟まれる領域上にゲート絶縁膜509を
介在してゲート電極層511が形成されている。
7と、ゲート絶縁膜509と、ゲート電極層511とに
より表面チャネル型のnMOSFET520が構成され
ている。
うに側壁絶縁層513が形成されている。
概略的に示す断面図である。図41を参照して、シリコ
ン基板601の表面には、n型のリン拡散領域603が
形成されている。このリン拡散領域603の表面には1
対のp型ソース/ドレイン領域607が互いに所定の距
離を隔てて形成されている。この1対のソース/ドレイ
ン領域に挟まれる領域上にゲート絶縁膜609を介在し
てゲート電極層611が形成されている。また1対のソ
ース/ドレイン領域607に挟まれるリン拡散領域60
3の表面にはp型の埋込チャネル領域615が形成され
ている。
7と、ゲート絶縁膜609と、ゲート電極層611と、
p型埋込チャネル領域615とにより埋込チャネル型の
pMOSFET620が構成されている。
うに側壁絶縁層613が形成されている。
の製造方法について説明する。図42〜図46は、従来
のnMOSFETの製造方法を工程順に示す概略断面図
である。まず図42を参照して、通常のLOCOS(Lo
cal Oxidation of Silicon)により素子分離酸化膜52
1がシリコン基板501の表面に形成される。またこの
際、同時に素子分離酸化膜521の下面に接するように
分離注入領域523が形成される。この後、表面全面を
覆うように所定の膜厚で下敷酸化膜531が形成され
る。
(B)が注入される。この後、熱処理が加えられること
により、注入されたボロンが活性化・拡散し、シリコン
基板501の表面にボロン拡散領域503が形成され
る。この後、下敷酸化膜531がエッチングなどにより
除去される。
散領域503の表面が露出する。図45を参照して、熱
酸化処理が施されることにより、表面全面にゲート絶縁
膜となるシリコン酸化膜509aが形成される。
の表面上にパターニングされたゲート電極層511が形
成される。このゲート電極層511をマスクとしてイオ
ン注入などを施すことにより、ボロン拡散領域503の
表面に、1対のn型ソース/ドレイン領域507が所定
の距離を隔てて形成される。この後、ゲート電極層51
1の側壁を覆う側壁絶縁層513が形成される。
から不純物の濃度が高くなる。これに伴って、図40に
示す表面チャネル型のMOSFET520では、チャネ
ル領域の不純物濃度が高くなり、チャネル領域の表面が
反転しにくくなる。従って、表面チャネル型のMOSF
ET520のしきい値が高くなってしまう。
T520においてチャネル領域の不純物濃度が高くなる
と、チャネル領域を移動するキャリアの不純物散乱が大
きくなる。このため、チャネルでの少数キャリアの移動
度が低下し、トランジスタの駆動能力の向上は実質的に
望めない。
pMOSFET620では、埋込チャネル領域615が
ソース/ドレイン領域607と同じ極性を持つp型で形
成され、1対のp型ソース/ドレイン領域607間を接
続している。そのため、ゲート電極611に電圧を印加
しない場合、ソース/ドレイン領域607間に電位差が
生じると埋込チャネル領域615に電流が流れてしま
う。それゆえ、埋込チャネル領域615内を空乏層化さ
せてソース/ドレイン領域607間の電流経路を断ち切
るため、ゲート電極611に電圧を印加する必要があ
る。またゲート電極611に印加する電圧を調整するこ
とで、埋込チャネル領域615内の空乏層化の度合いを
変えて、チャネルを流れる電流を変調することができ
る。
することで形成される空乏層の深さは、基板表面から約
50nm以下である。また埋込チャネル領域615とリ
ン拡散領域603とのp−n接合部における空乏層の埋
込チャネル領域615方向への広がりも約50nm以下
である。このため、埋込チャネル領域615全体をゲー
ト電圧によって空乏層化させるためには、埋込チャネル
領域615の基板表面からの深さを約100nm以下に
する必要がある。
一般にボロンの注入により形成される。このボロンは質
量が小さく、拡散係数が大きいため、浅い埋込拡散領域
の形成が困難で、後工程の熱処理によって容易にその基
板表面からの深さが100nmを超えてしまう。このよ
うに埋込チャネル領域615の基板表面からの深さが1
00nmを超えた場合には、ゲート電極611に電圧を
印加しても埋込チャネル領域615に空乏層化しない領
域が生じてしまう。このような場合には、ゲート電極6
11で制御できない電流、いわゆるパンチスルー電流が
生じてしまう。
ソース/ドレイン領域607はボロンの注入により形成
される。このボロンは、上述したように拡散しやすい。
このため、ソース/ドレイン領域607からチャネル領
域側へボロンが拡散することを抑制することが困難であ
る。このため、実質的なチャネル長が短くなり、トラン
ジスタ構造の微細化が困難となる。
FETでは、微細化が困難であるといった問題点があっ
た。
容易なトランジスタ構造を提供することである。
造が微細化されても、トランジスタのしきい値が高くな
ることを抑制することである。
スタ構造が微細化されても、トランジスタの駆動能力を
向上することである。
スタ構造が微細化されても、トランジスタの動作時にお
いて、パンチスルー電流の発生を抑制することである。
スタ構造が微細化されても、トランジスタにおいて実質
的なチャネル長を大きく確保することである。
装置は、電界効果トランジスタを有する半導体装置であ
って、半導体基板と、1対のソース/ドレイン領域と、
ゲート電極層と、窒素導入領域とを備えている。半導体
基板は、第1導電型であり、主表面を有している。1対
のソース/ドレイン領域は、第2導電型であり、半導体
基板の主表面に所定の距離を隔てて形成されている。ゲ
ート電極層は、1対のソース/ドレイン領域に挟まれる
領域と対向するように半導体基板の主表面上にゲート絶
縁膜を介在して形成されている。窒素導入領域は、1対
のソース/ドレイン領域に挟まれる領域に形成され、か
つ窒素を含み、その窒素の濃度ピークを有している。そ
の窒素の濃度ピークは、半導体基板の主表面から500
Å以下の深さ位置に延びている。
トランジスタを有する半導体装置であって、半導体基板
と、1対のソース/ドレイン領域と、ゲート電極層と、
窒素導入領域とを備えている。半導体基板は、第1導電
型であり、主表面を有している。1対のソース/ドレイ
ン領域は、第2導電型であり、半導体基板の主表面に所
定の距離を隔てて形成されている。ゲート電極層は、1
対のソース/ドレイン領域に挟まれる領域と対向するよ
うに半導体基板の主表面上にゲート絶縁膜を介在して形
成されている。窒素導入領域は、1対のソース/ドレイ
ン領域に挟まれる領域に形成され、かつ窒素を含み、そ
の窒素の濃度ピークを有している。その窒素の濃度ピー
クは、半導体基板の主表面に位置している。
半導体基板は、ボロンが導入されたp型の導電型を有
し、1対のソース/ドレイン領域は、n型の導電型を有
している。
ース/ドレイン領域に挟まれる半導体基板の主表面に形
成されたn型の埋込チャネル領域をさらに備えている。
n型の埋込チャネル領域と半導体基板内のボロンが導入
されたp型の領域とにより構成されるp−n接合部が、
窒素導入領域内に位置している。
半導体基板は、n型の導電型を有し、1対のソース/ド
レイン領域は、ボロンが導入されたp型の導電型を有し
ている。
ース/ドレイン領域に挟まれる半導体基板の主表面にボ
ロンが導入されて形成されたp型の埋込チャネル領域を
さらに備えている。p型の埋込チャネル領域と半導体基
板内のn型の領域とにより構成されるp−n接合部が、
窒素導入領域内に位置している。
は、電界効果トランジスタを有する半導体装置の製造方
法であって、以下の工程を備えている。
定の距離を隔てて第2導電型の1対のソース/ドレイン
領域が形成される。そして1対のソース/ドレイン領域
に挟まれる領域と対向するように半導体基板の主表面上
にゲート絶縁膜を介在してゲート電極層が形成される。
そして、窒素を含み、かつその窒素の濃度ピークが半導
体基板の主表面から500Å以下の深さ位置に延びるよ
うに窒素導入領域が1対のソース/ドレイン領域に挟ま
れる領域に形成される。
は、電界効果トランジスタを有する半導体装置の製造方
法であって、以下の工程を備えている。
定の距離を隔てて第2導電型の1対のソース/ドレイン
領域が形成される。そして1対のソース/ドレイン領域
に挟まれる領域と対向するように半導体基板の主表面上
にゲート絶縁膜を介在してゲート電極層が形成される。
そして窒素を含み、かつその窒素の濃度ピークが半導体
基板の主表面に位置するように窒素導入領域が1対のソ
ース/ドレイン領域に挟まれる領域に形成される。
入領域は、窒素の濃度ピークが半導体基板の主表面から
500Å以下の深さ位置に延びるように形成されてい
る。また、請求項2に記載の半導体装置において、窒素
導入領域は、窒素の濃度ピークが半導体基板の主表面に
位置するように形成されている。つまり、請求項1およ
び2に記載の半導体装置において、窒素導入領域は電界
効果トランジスタのチャネル領域に位置している。この
窒素は、ボロンの拡散を抑制する働きを有している。こ
のため、チャネル領域外からボロンがチャネル領域内へ
拡散することが防止され、nMOSFETでは、トラン
ジスタのしきい値電圧が高くなることが抑制され、また
トランジスタの駆動能力を向上させることもできる。一
方、pMOSFETでは、ボロンの注入により形成され
たソース/ドレイン領域のチャネル領域側への広がりを
防止できるため、実質的なチャネル長を大きく確保する
ことができる。チャネル領域内からチャネル領域外へボ
ロンが拡散することも防止されるため、埋込型のpMO
SFETでは、ボロンの注入により形成された埋込チャ
ネル領域は必要以上に基板表面から深く形成されること
は防止され、パンチスルー電流の発生も抑制される。以
上より、微細化の容易なトランジスタ構造が得られる。
基板に導入されたボロンが後工程の熱処理などによりチ
ャネル領域側へ拡散しようとする。ところが、チャネル
領域には窒素導入領域があるため、チャネル領域内への
ボロンの拡散は防止される。このため、チャネル領域で
はボロン濃度を低く維持できるため、チャネル領域は反
転層を形成しやすくなる。したがって、トランジスタの
しきい値電圧を低く設定することが可能となる。
持できるため、チャネルを流れる電子の不純物散乱も小
さくできる。したがって、トランジスタの電流駆動能力
が向上する。
維持したまま、基板表面からチャネル領域よりも深い位
置のボロン濃度を高くすることが可能となる。したがっ
て、基板深部で生じるパンチスルーを防止でき、パンチ
スルー耐圧の向上を図ることができる。
ボロンが後工程の熱処理などにより、基板深部から埋込
チャネル領域側へ拡散しようとする。ところが、チャネ
ル領域には、窒素導入領域があるため、この基板に導入
されたボロンのチャネル領域側への拡散は防止される。
このため、基板に導入されたボロンと埋込チャネル領域
とにより構成されるp−n接合部近傍において、埋込チ
ャネル領域の濃度勾配は大きいまま維持される。よっ
て、埋込チャネル領域における深さ方向のポテンシャル
は大きく確保でき、チャネル領域を広く確保できる。し
たがって、トランジスタの駆動能力を向上させることが
できる。
領域側への拡散を防止しつつ、基板表面からチャネル領
域よりも深い位置でのボロン濃度を高くすることができ
る。したがって、基板深部で生じるパンチスルーを防止
でき、パンチスルー耐圧の向上を図ることができる。
/ドレイン領域のボロンが後工程の熱処理によりチャネ
ル領域側へ拡散しようとする。ところが、チャネル領域
には、窒素注入領域があるため、ソース/ドレイン領域
のボロンがチャネル領域へ拡散することは防止される。
このため、ソース/ドレイン領域がチャネル領域側へ拡
がることは防止されるため、実質的なチャネル長を大き
く確保することができる。
ャネル領域のボロンが後工程の熱処理などにより、基板
表面側から深部側へと拡散しようとする。ところが、チ
ャネル領域には、窒素導入領域があるため、チャネル領
域のボロンが基板深部への拡散は防止される。このた
め、埋込チャネル領域は浅く形成することができ、埋込
チャネル領域全体をゲート電圧で空乏層化するよう制御
できるため、パンチスルー電流の発生は抑制される。
は、上記効果を有する請求項1に記載の半導体装置が得
られる。
は、上記効果を有する請求項2に記載の半導体装置が得
られる。
説明する。
成を概略的に示す断面図である。また図2は、図1のA
1 −A1 線に沿う位置に対応する不純物濃度を示す図で
ある。
の表面にはボロン拡散領域3が形成されている。このボ
ロン拡散領域3の表面には1対のn型ソース/ドレイン
領域7が所定の距離を隔てて形成されている。この1対
のn型ソース/ドレイン領域7に挟まれる領域上にゲー
ト絶縁膜9を介在してゲート電極層11が形成されてい
る。
と、ゲート絶縁膜9と、ゲート電極層11とによりnM
OSFET20が構成されている。
れるボロン拡散領域3の表面には窒素注入領域5が形成
されている。またゲート電極層11の側壁を覆うように
側壁絶縁層13が形成されている。
ボロン濃度は、半導体基板1の表面から2500Å以上
3000Å以下の深さ位置DB1に濃度ピーク(一点鎖線
PB1−PB1)を有している。またピーク位置でのボロン
濃度CB1は、1×1018cm -3未満である。
基板1の表面から500Å以下の深さ位置DN1にピーク
濃度(一点鎖線PN1−PN1)を有している。またそのピ
ーク位置における窒素濃度CN1は1×1018cm-3以上
である。
またはリンの注入により形成されており、その不純物
(砒素またはリン)濃度は1×1020〜1×1021cm
-3である。またこのn型ソース/ドレイン領域7の拡散
深さDS/D1は、0.15μm〜0.3μmである。また
ゲート電極層11は、不純物が導入された多結晶シリコ
ン層(以下、ドープト多結晶シリコン層と称する)によ
り形成されている。
体装置の製造方法について説明する。
ける半導体装置の製造方法を工程順に示す概略断面図で
ある。図3を参照して、シリコン基板1の表面に、通常
のLOCOS法を用いて素子分離酸化膜21が形成され
る。またこの素子分離酸化膜21の形成と同時に素子分
離酸化膜21の下面に接するように分離注入領域23が
形成される。この後、たとえばCVD法により300Å
の膜厚で下敷酸化膜31が表面全面に形成される。
制御のためにボロンイオン(B+ )が表面全面にイオン
注入される。このイオン注入は、注入エネルギ:50k
eV、ドーズ量:2×1012〜8×1012cm-2の条件
で行なわれる。この後、シリコン基板1に注入されたボ
ロンイオンを拡散・活性化させるために所定の熱処理が
施される。これにより、シリコン基板1の表面から25
00Å〜3500Åの深さ位置にボロン濃度ピークを有
し、そのピーク位置におけるボロン濃度が5×1016〜
1×1018cm-3であるボロン拡散領域3がシリコン基
板1の表面に形成される。
V以下、ドーズ量:5×1011〜1×1013cm-2の条
件で表面全面に窒素(N)が注入される。これにより、
窒素濃度ピークがシリコン基板1の表面から500Å以
下の深さ位置にあり、そのピーク位置での窒素濃度が1
×1018cm-3以上である窒素注入領域5がシリコン基
板1の表面に形成される。この後、下敷酸化膜31がエ
ッチング除去される。
シリコン基板1の表面が露出する。図7を参照して、た
とえば熱酸化処理などにより表面全面にゲート酸化膜と
なるシリコン酸化膜9aが形成される。
コン酸化膜9aの表面にパターニングされたゲート電極
層11が形成される。このゲート電極層などをマスクと
して砒素またはリンなどのn型の不純物がイオン注入さ
れる。これにより、シリコン基板1の表面に、1×10
20〜1×1021cm-3の不純物濃度を有し、その拡散深
さがシリコン基板1の表面から0.15〜0.3μmと
なるように、n型ソース/ドレイン領域7が形成され
る。
領域7と、ゲート絶縁膜9と、ゲート電極層11とによ
りnMOSFET20が構成される。
うに側壁絶縁層13が形成される。本実施例の半導体装
置では、図1および図2に示すように、窒素注入領域5
は、その窒素濃度ピークがシリコン基板1の表面から5
00Åの深さに位置するように形成されている。つま
り、この窒素注入領域5は、MOSFET20のチャネ
ル領域に位置するように形成されている。この窒素は、
ボロンの拡散を抑制する働きを有している。このため、
ボロン拡散領域3中のボロンが後工程の熱処理などによ
りチャネル領域側へ拡散することが防止される。それゆ
え、特に図2に示すようにチャネル領域ではボロン濃度
を低く維持できる。したがって、チャネル領域は反転層
を形成しやすくなり、MOSFET20のしきい値電圧
を低く設定することが可能となる。ゆえに、微細化によ
る比例縮小則に従って、各部の不純物濃度が低くなって
も、しきい値電圧を低く維持できるため、本実施例のM
OSFET20は微細化に適している。
維持できるため、チャネルを流れる電子の不純物散乱も
小さくなる。したがって、トランジスタの電流駆動能力
が向上する。この点においても、本実施例のMOSFE
T20は微細化に適している。
維持したまま、シリコン基板1の表面からチャネル領域
よりも深い位置のボロン濃度を高くすることが可能とな
る。したがって、基板深部で生じるパンチスルーを防止
でき、パンチスルー耐圧の向上を図ることもできる。こ
の点においても、本実施例のMOSFET20は微細化
に適している。
び図2で示した第1の実施例と比較して、窒素注入領域
5の構成が異なる。
図1のA1 −A1 線に沿う部分の位置に対応した不純物
濃度を示す図である。図1と図9とを参照して、本実施
例においては窒素注入領域5の窒素濃度ピークの深さ位
置DN2がシリコン基板1の表面に位置している。またこ
の濃度ピークにおける不純物濃度は1×1018cm-3以
上である。
不純物濃度は第1の実施例とほぼ同様であるためその説
明は省略する。
〜図8に示す第1の実施例の製造方法と比較して、窒素
注入領域の形成条件が異なる。
4keV、ドーズ量:5×1011〜1×1013cm-2の
条件で窒素が注入される。これにより、窒素濃度ピーク
がシリコン基板1の表面に位置するように窒素拡散領域
5がシリコン基板1の表面に形成される。
る。なお、これ以外の製造方法については、上述した第
1の実施例とほぼ同様であるためその説明を省略する。
散領域5は、その窒素濃度ピークがシリコン基板1の表
面に位置するように形成されている。つまり、窒素注入
領域5は、MOSFET20のチャネル領域に位置して
いる。このため第1の実施例と同様、この窒素拡散領域
5によりチャネル領域内へのボロンの拡散は防止され、
チャネル領域では、ボロン濃度を低く維持することがで
きる。それゆえ、チャネル領域は反転層を形成しやすく
なり、トランジスタのしきい値電圧を低く設定すること
が可能となる。したがって、微細化による比例縮小則に
従って各部の不純物濃度は高くなっても、しきい値電圧
を低く維持できるため本実施例のMOSFET20は微
細化に適している。
維持できるため、チャネル領域を流れる電子の不純物散
乱も小さくなる。したがって、トランジスタの電流駆動
能力は向上する。この点においても、本実施例のMOS
FET20は微細化に適している。
維持したまま、基板表面からチャネル領域よりも深い位
置のボロン濃度を高くすることが可能となる。したがっ
て、基板深部で生じるパンチスルーを防止でき、パンチ
スルー耐圧の向上を図ることもできる。この点において
も、本実施例のMOSFET20は微細化に適してい
る。
構成を概略的に示す断面図である。また図11は図10
のA2 −A2 線に沿う部分の位置に対応した不純物濃度
を示す図である。
板1の表面には、ボロン拡散領域3が形成されている。
このボロン拡散領域3の表面には、1対のn型ソース/
ドレイン領域7が所定の距離を隔てて形成されている。
この1対のn型ソース/ドレイン領域7に挟まれるシリ
コン基板1の表面にはn型の埋込チャネル領域115が
形成されている。また1対のn型ソース/ドレイン領域
7に挟まれる領域上にゲート絶縁膜9を介在してゲート
電極層11が形成されている。
絶縁膜9と、ゲート電極層11と、埋込チャネル領域1
15とにより埋込チャネル型のnMOSFET120が
構成されている。
挟まれるシリコン基板1の表面には埋込チャネル領域1
15を覆うように窒素拡散領域105が形成されてい
る。またゲート電極層11の側壁を覆うように側壁絶縁
層13が形成されている。
5は、シリコン基板1の表面から500Å以下の深さ位
置DN3に窒素濃度ピーク(一点鎖線PN3−PN3)を有し
ている。またそのピーク位置での窒素濃度CN3は1×1
018cm-3以上である。
1の表面から100Å〜150Åの深さ位置DAS3 に砒
素濃度ピーク(一点鎖線PAS3 −PAS3 )を有してい
る。またその濃度ピーク位置における砒素濃度CAS3 は
1×1018cm-3以下である。
ら2500〜3000Åの深さ位置DB3にボロン濃度ピ
ーク(一点鎖線PB3−PB3)を有している。またその濃
度ピーク位置におけるボロン濃度CB3は5×1016〜1
×1018cm-3である。
のボロン拡散領域3とにより構成されるp−n接合は、
シリコン基板1の表面から250〜350Åの深さ位置
DP- N3に位置している。
体装置の製造方法について説明する。
における半導体装置の製造方法を工程順に示す概略断面
図である。図12を参照して、シリコン基板1の表面に
通常のLOCOS法を用いて素子分離酸化膜21が形成
される。この素子分離酸化膜21の形成と同時に素子分
離酸化膜21の下面に接するように分離注入領域23が
形成される。この後、表面全面にたとえばCVD法によ
り300Åの膜厚で下敷酸化膜31が形成される。
ギ:50keV、ドーズ量:5×1012〜8×1012c
m-2の条件でボロンイオンが注入される。このイオン注
入などにより、シリコン基板1の表面から2500〜3
000Åの深さ位置にボロン濃度ピークを有し、かつそ
のピーク位置において1×1018cm-3以下のボロン濃
度を有するボロン拡散領域3が形成される。この後、砒
素がイオン注入法により注入される。これにより、シリ
コン基板1の表面から100〜150Åの深さ位置に砒
素ピーク濃度を有し、かつそのピーク位置において1×
1018cm-3以下の不純物濃度を有する埋込チャネル領
域115が形成される。
eV以下、ドーズ量:5×1011〜1×1013cm-2の
条件で窒素が注入される。この注入により、シリコン基
板1の表面から500Å以下の深さ位置に窒素濃度ピー
クを有し、そのピーク位置において1×1018cm-3以
上の窒素濃度を有する窒素拡散領域105が形成され
る。この窒素拡散領域105は埋込チャネル領域115
を覆うように形成される。この後、下敷酸化膜31がエ
ッチング除去される。
り、シリコン基板1の表面が露出する。
表面全面にゲート絶縁膜となるべきシリコン酸化膜9a
が形成される。この後、第1の実施例で説明したと同様
の後工程を経ることにより図17に示すように1対のn
型ソース/ドレイン領域7と、ゲート絶縁膜9と、ゲー
ト電極層11と、側壁絶縁層13とが形成される。1対
のn型ソース/ドレイン領域7と、ゲート絶縁膜9と、
ゲート電極層11と、埋込チャネル領域115とによ
り、埋込チャネル型のnMOSFET120が構成され
る。
図11に示すように窒素注入領域105が埋込チャネル
領域115を覆うように形成されている。この窒素は、
ボロンの拡散を防止する働きを有している。このため、
この窒素拡散領域105により、ボロン拡散領域3のボ
ロンが埋込チャネル領域115側へ拡散することは防止
される。それゆえ、n型の埋込チャネル領域115とp
型のボロン拡散領域3とにより構成されるp−n接合部
近傍において、埋込チャネル領域115の砒素の濃度勾
配は大きいまま維持される。つまり図11においては、
埋込チャネル領域115とボロン拡散領域3とのp−n
接合部近傍において、砒素濃度の分布は点線で示すよう
に濃度勾配が小さくならず、実線で示すように濃度勾配
は大きく維持される。よって、埋込チャネル領域におけ
る深さ方向のポテンシャルは図18に示すように窒素注
入領域がない場合より大きく確保できる。したがって、
チャネル領域を広く確保できるため、MOSFET12
0の駆動能力を向上させることができる。この点におい
て本実施例のMOSFET120は、微細化に適してい
る。
ャネル領域115側へ拡散することを防止しつつ、シリ
コン基板1の表面から埋込チャネル領域115よりも深
い位置でのボロン濃度を高くすることも可能である。し
たがって、基板深部で生じるパンチスルーを防止でき、
パンチスルー耐圧の向上を図ることができる。この点に
おいも、本実施例のMOSFET120は微細化に適し
ている。
実施例と比較して、窒素注入領域の構成が異なる。
て、図10のA3 −A3 線に沿う部分の位置に対応した
不純物濃度を示す図である。図10と図19とを参照し
て、窒素注入領域115は、窒素濃度ピークがシリコン
基板1の表面に位置するように、その濃度ピーク位置に
おいて1×1018cm-3以上の窒素濃度を有するように
形成されている。なお、これ以外の構成については第3
の実施例とほぼ同様であるためその説明は省略する。
装置の製造方法は第3の実施例と比較して、窒素注入領
域の形成条件が異なる。つまり図14において、窒素
が、注入エネルギ:14keV、ドーズ量:5×1011
〜1×1013cm-2の条件で注入される。このイオン注
入により、シリコン基板1の表面に窒素濃度ピークを有
し、かつその濃度ピーク位置において1×1018cm-3
以上の窒素濃度を有する窒素注入領域105が埋込チャ
ネル領域115を覆うように形成される。
31の膜厚は300Åである。なお、これ以外の本実施
例の製造方法については、第3の実施例の製造方法とほ
ぼ同様であるためその説明を省略する。
と同様、窒素注入領域105が埋込チャネル領域115
を覆うように形成されている。このため、この窒素注入
領域によりボロン拡散領域3のボロンが埋込チャネル領
域115側へ拡散することが防止される。このため、ボ
ロン拡散領域3と埋込チャネル領域115とにより構成
されるp−n接合部近傍において、埋込チャネル領域の
濃度勾配は大きいまま維持される。よって、埋込チャネ
ル領域における深さ方向のポテンシャルは大きく確保で
き、チャネル領域を広く確保できる。したがって、トラ
ンジスタの駆動能力を向上させることができる。この点
において、本実施例のMOSFETは微細化に適してい
る。
ャネル領域115側への拡散を防止しつつ、シリコン基
板1の表面から埋込チャネル領域115よりも深い位置
でのボロン濃度を高くすることができる。したがって、
シリコン基板1の深部で生じるパンチスルーを防止で
き、パンチスルー耐圧の向上を図ることができる。この
点においても、本実施例のMOSFETは微細化に適し
ている。
構成を概略的に示す断面図である。また図21は、図2
0のA5 −A5 線に沿う部分の位置に対応した不純物濃
度を示す図である。また図22は、図20のB5 −B5
線に沿う部分の位置に対応したボロン濃度を示す図であ
る。
リコン基板201の表面にはリンまたは砒素などのn型
の不純物が注入されたn型不純物拡散領域203が形成
されている。このn型不純物拡散領域203の表面に
は、1対のp型ソース/ドレイン領域207が所定の距
離を隔てて形成されている。この1対のp型ソース/ド
レイン領域207には、ボロンが導入されている。この
1対のp型ソース/ドレイン領域207に挟まれる領域
上にゲート絶縁膜209を介在してゲート電極層211
が形成されている。
と、ゲート絶縁膜209と、ゲート電極層211とによ
り表面チャネル型のpMOSFET220が構成されて
いる。
挟まれるシリコン基板201の表面には窒素注入領域2
05が形成されている。またゲート電極層211の側壁
を覆うように側壁絶縁層213が形成されている。
5では、その窒素濃度ピーク(一点鎖線PN5−PN5)が
シリコン基板201の表面から500Å以下の深さ位置
DN5に位置している。また、窒素注入領域205は、そ
の濃度ピークにおいて1×1018cm-3以上の窒素濃度
CN5を有している。
不純物の濃度ピーク(一点鎖線PAS 5 −PAS5 )がシリ
コン基板201の表面から2500〜3500Åの深さ
位置DAS5 に位置している。また、n型不純物拡散領域
203は、その濃度ピークにおいて5×1016〜1×1
018cm-3のn型不純物濃度CAS5 を有している。
イン領域207には、1×1020〜1×1021cm-3の
濃度でボロンが注入されている。またこの1対のp型ソ
ース/ドレイン領域に挟まれるシリコン基板201の表
面近傍の領域がチャネル領域となる。
体装置の製造方法について説明する。
における半導体装置の製造方法を工程順に示す概略断面
図である。まず図23を参照して、シリコン基板201
の表面上に通常のLOCOS法により素子分離酸化膜2
21が形成される。この素子分離酸化膜221の形成と
同時に、素子分離酸化膜221の下面に接する分離注入
領域223が形成される。この後、たとえばCVD法に
より300Åの膜厚で下敷酸化膜231が表面全面に形
成される。
n型不純物が所定の条件でイオン注入される。具体的に
は、たとえばリンイオン(P+ )が、注入エネルギ:5
0keV、ドーズ量:2×1012〜8×1012cm-2の
条件で注入される。これにより、シリコン基板201の
表面から2500〜3500Åの深さ位置にn型不純物
濃度ピークを有し、かつその不純物濃度ピークにおいて
5×1016〜1×10 18cm-3のn型不純物濃度を有す
るn型不純物拡散領域203が形成される。
eV以下、ドーズ量:5×1011〜1×1013cm-2の
条件で窒素が注入される。これにより、シリコン基板2
01の表面から500Å以下の深さ位置に窒素濃度ピー
クを有し、かつその濃度ピークにおいて1×1018cm
-3以上の窒素濃度を有する窒素注入領域205が形成さ
れる。この後、下敷酸化膜231がエッチング除去され
る。
り、シリコン基板201の表面が露出する。
ゲート絶縁膜となるシリコン酸化膜209aが表面全面
に形成される。
表面上にパターニングされたゲート電極層211が形成
される。このゲート電極層211をマスクとしてボロン
イオンが注入される。このボロンの注入により、シリコ
ン基板201の表面から0.15〜0.3μmの深さに
p型ソース/ドレイン領域207が形成される。1対の
p型ソース/ドレイン領域207と、ゲート絶縁膜20
9と、ゲート電極層211とにより表面チャネル型のp
MOSFET220が構成される。
側壁絶縁層213が形成される。本実施例の半導体装置
では、窒素注入領域205がシリコン基板201の表面
から500Å以下の深さ位置に窒素濃度ピークを有して
いる。つまり、窒素注入領域205はpMOSFET2
20のチャネル領域に形成されている。このため、1対
のp型ソース/ドレイン領域207のボロンが後工程の
熱処理などにより拡散してくることが防止される。よっ
て、図22に示すように、p型ソース/ドレイン領域2
07がチャネル領域側へ拡がることは防止され、実質的
なチャネル長(実効チャネル長)を大きく確保すること
ができる。従って、本実施例のMOSFET220は微
細化に適している。
5の実施例と比較して、窒素注入領域の構成が異なる。
て、図20のA5 −A5 線に沿う部分の位置に対応した
不純物濃度を示す図である。図20と図29とを参照し
て、本実施例では、窒素注入領域205では、その窒素
濃度ピークがシリコン基板201の表面に位置してい
る。また、窒素注入領域205は、その濃度ピークにお
いて1×1018cm-3以上の窒素濃度を有している。
施例とほぼ同様であるためその説明は省略する。
装置の製造方法は、第5の実施例と比較して、窒素注入
領域を形成するための窒素注入条件が異なる。
ギ:14keV、ドーズ量:5×10 11〜1×1013c
m-2の条件で注入される。これにより、シリコン基板2
01の表面に窒素濃度ピークを有し、その濃度ピークに
おいて1×1018cm-3以上の窒素濃度を有する窒素注
入領域205が形成される。
231の膜厚は300Åである。なお、これ以外の製造
方法については、第5の実施例とほぼ同様であるためそ
の説明は省略する。
205は、その窒素濃度ピークがシリコン基板201の
表面に位置するように形成されている。つまり、窒素注
入領域205はpMOSFET220のチャネル領域に
位置している。このため、第5の実施例と同様、p型ソ
ース/ドレイン領域207のボロンが後工程の熱処理な
どによりチャネル領域側へ拡散することが防止される。
このため、p型ソース/ドレイン領域207がチャネル
領域側へ拡がることは防止され、実質的なチャネル長を
大きく確保することができる。それゆえ、本実施例のM
OSFETは微細化に適している。
構成を概略的に示す断面図である。また図31は、図3
0のA7 −A7 線に沿う部分の位置に対応した不純物濃
度を示す図である。また図32は、図30のB7 −B7
線に沿う部分の位置に対応したボロン濃度を示す図であ
る。
リコン基板201の表面にリンまたは砒素などのn型不
純物よりなるn型不純物拡散領域203が形成されてい
る。このn型不純物拡散領域203の表面には、1対の
p型ソース/ドレイン領域207が所定の距離を隔てて
形成されている。この1対のp型ソース/ドレイン領域
207は、ボロン注入により形成されている。この1対
のp型ソース/ドレイン領域207に挟まれるシリコン
基板201の表面にはp型の埋込チャネル領域315が
形成されている。また1対のp型ソース/ドレイン領域
207に挟まれる領域上には、ゲート絶縁膜209を介
在しゲート電極層211が形成されている。この1対の
p型ソース/ドレイン領域207と、ゲート絶縁膜20
9と、ゲート電極層211と、埋込チャネル領域315
とにより、埋込チャネル型のpMOSFET320が構
成されている。
7に挟まれるシリコン基板201の表面には窒素注入領
域305が形成されている。この窒素注入領域305
は、埋込チャネル領域315を覆うように形成されてい
る。またゲート電極層211の側壁を覆うように側壁絶
縁層213が形成されている。
5は、その窒素濃度ピーク(一点鎖線PN7−PN7)がシ
リコン基板201の表面から500Å以下の深さ位置D
N7に位置するように、かつその濃度ピークにおいて1×
1018cm-3以上の窒素濃度を有するように形成されて
いる。
度ピーク(一点鎖線PB7−PB7)がシリコン基板201
の表面から100〜150Åの深さ位置DB7に位置する
ように、かつその濃度ピークにおいて1×1018cm-3
以下のボロン濃度を有するように形成されている。
型不純物(たとえばリン)濃度ピーク(一点鎖線PB7−
PB7)がシリコン基板201の表面から2500〜30
00Åの深さ位置DB7に位置するように、かつその濃度
ピークにおいて5×1016〜1×1018cm-3のn型不
純物濃度を有するように形成されている。
拡散領域203とにより構成されるp−n接合部は、シ
リコン基板201の表面から250〜350Åの深さ位
置となるように形成されている。
/ドレイン領域207におけるボロン濃度は1×1020
〜1×1021cm-3である。また埋込チャネル領域31
5におけるボロン濃度は上述したように1×1018cm
-3以下である。
体装置の製造方法について説明する。
おける半導体装置の製造方法を工程順に示す概略断面図
である。まず図33を参照して、シリコン基板201の
表面に通常のLOCOS法により素子分離酸化膜221
が形成される。この素子分離酸化膜221の形成と同時
に、素子分離酸化膜221の下面に接するように分離注
入領域223が形成される。この後、たとえばCVD法
により300Åの膜厚で下敷酸化膜231が表面全面に
形成される。
条件でイオン注入される。具体的には、たとえばリンイ
オンが、注入エネルギ:180keV、ドーズ量:2×
10 12〜8×1012cm-2の条件で注入される。これに
より、シリコン基板201の表面から2500〜300
0Åの深さ位置にn型不純物濃度ピークを有し、その濃
度ピークにおいて1×1018cm-3のn型不純物濃度を
有するn型不純物拡散領域203が形成される。次に所
定の条件でボロンイオンが注入される。これにより、シ
リコン基板201の表面から100〜150Åの深さ位
置にボロン濃度ピークを有し、かつその濃度ピークにお
いて1×1018cm-3以下のボロン濃度を有する埋込チ
ャネル領域315が形成される。
eV以下、ドーズ量:5×1011〜1×1013cm-2の
条件で窒素が注入される。これにより、シリコン基板2
01の表面から500Å以下の深さ位置に窒素濃度ピー
クを有し、かつその濃度ピークにおいて1×1018cm
-3以上の濃度を有する窒素注入領域305が形成され
る。この窒素注入領域305は埋込チャネル領域315
を覆うように形成される。この後、下敷酸化膜231が
エッチング除去される。
より、シリコン基板201の表面が露出する。
表面全面にゲート絶縁膜となるべきシリコン酸化膜21
0aが形成される。
を経ることにより、1対のp型ソース/ドレイン領域2
07と、ゲート絶縁膜209と、ゲート電極層211と
が形成される。1対のp型ソース/ドレイン領域207
と、ゲート絶縁膜209と、ゲート電極層211と、埋
込チャネル領域315とにより埋込チャネル型のpMO
SFET320が構成される。
に側壁絶縁層213が形成される。本実施例の半導体装
置では、窒素注入領域305が埋込チャネル領域315
を覆うように形成されている。このため、第5の実施例
と同様、p型ソース/ドレイン領域207のボロンがチ
ャネル領域側へ拡散することは防止される。それゆえ、
p型ソース/ドレイン領域207がチャネル領域側へ拡
がることは防止され、実質的なチャネル長(実効チャネ
ル長)を大きく確保することができる。この点におい
て、本実施例のpMOSFET320は微細化に適して
いる。
域315を覆うように形成されている。このため、埋込
チャネル領域のボロンが後工程の熱処理などにより、基
板表面側から基板深部側へと拡散することが防止され
る。それゆえ、埋込チャネル領域の拡散深さを浅く維持
することができ、この埋込チャネル領域315全体をゲ
ート電極211に印加する電圧によって空乏層化でき
る。よって、パンチスルー電流の発生は抑制される。こ
の点においても、本実施例のpMOSFET320は微
細化に適している。
の実施例と比較して、窒素注入領域の構成が異なる。
て、図30のA7 −A7 線に沿う部分の位置に対応した
不純物濃度を示す図である。図30と図39とを参照し
て、窒素注入領域305は、その窒素濃度ピークがシリ
コン基板201の表面に位置するように、かつその濃度
ピークにおいて1×1018cm-3以上の窒素濃度CN8を
有するように形成されている。これ以外の構成について
は、第7の実施例とほぼ同様であるためその説明は省略
する。
装置の製造方法は、第7の実施例と比較して、シリコン
注入領域を形成するための窒素注入条件が異なる。
は、注入エネルギ:14keV、ドーズ量:5×1011
〜1×1013cm-2の条件で注入される。これにより、
窒素濃度ピークがシリコン基板201の表面に位置し、
かつその濃度ピークにおいて1×1018cm-3以上の窒
素濃度を有する窒素注入領域305が埋込チャネル領域
315を覆うように形成される。
231の膜厚は300Åである。これ以外の製造方法に
ついては第7の実施例とほぼ同様であるためその説明を
省略する。
305は、埋込チャネル領域315を覆うように形成さ
れている。このため、第5の実施例と同様、p型ソース
/ドレイン領域207のボロンが後工程の熱処理などに
よりチャネル領域側へ拡散しようとすることが防止され
る。このため、p型ソース/ドレイン領域207がチャ
ネル領域側へ拡がることは防止されるため、実質的なチ
ャネル長(実効チャネル長)を大きく確保することがで
きる。この点について、本実施例のpMOSFETは微
細化に適している。
5を覆うように形成されている。このため、後工程の熱
処理などにより埋込チャネル領域315中のボロンがシ
リコン基板201の表面側から深部側へと拡散しようと
することが防止される。このため、埋込チャネル領域3
15の拡散深さを浅く維持することができ、埋込チャネ
ル領域315全体をゲート電極211に印加する電圧で
空乏層化できる。よってパンチスルー電流の発生は抑制
される。この点についても、本実施例のpMOSFET
は微細化に適している。
注入領域を形成するための窒素注入条件は上述のものに
限られない。たとえば、上述においては、下敷酸化膜の
膜厚が300Åの場合における窒素の注入条件について
説明したが、下敷酸化膜の膜厚を任意に変更し、これに
合わせてシリコン注入条件を変更してもよい。たとえ
ば、シリコンおよびシリコン酸化膜中での窒素の射影飛
程Rpと分散ΔRpは以下の表に示すようになってい
る。
窒素注入条件は、窒素注入領域が基板表面から500Å
以下の深さ位置もしくは基板表面に窒素濃度ピークを有
するように選ばれればよい。
ランジスタのゲート絶縁膜に主にシリコン酸化膜を用い
たものについて説明したが、これに限られるものではな
く、これ以外の絶縁膜が用いられてもよい。
おいては、窒素導入領域は電界効果トランジスタのチャ
ネル領域に位置している。この窒素はボロンの拡散を抑
制する働きを有している。このため、チャネル領域外か
らボロンがチャネル領域内へ拡散することが防止され、
微細化に適したトランジスタ構造が得られる。
基板に導入されたボロンが後工程の熱処理などによりチ
ャネル領域側へ拡散しようとすることが窒素導入領域に
より防止される。このため、チャネル領域ではボロン濃
度を低く維持できるため、トランジスタのしきい値電圧
を低く設定することが可能となる。
維持できるため、チャネルを流れる電子の不純物散乱も
小さくなり、トランジスタの電流駆動能力は向上する。
維持したまま基板表面からチャネル領域よりも深い位置
のボロン濃度を高くすることが可能となる。従って、基
板深部で生じるパンチスルーを防止でき、パンチスルー
耐圧の向上を図ることもできる。
ボロンが後工程の熱処理などにより、基板深部から埋込
チャネル領域側へ拡散しようとすることが窒素導入領域
により防止される。このため、基板に導入されたボロン
と埋込チャネル領域とにより構成されるp−n接合部近
傍において、埋込チャネル領域の濃度勾配が大きく維持
される。それゆえ、チャネル領域を広く確保でき、トラ
ンジスタの駆動能力を向上させることができる。
域側への拡散を防止しつつ、基板表面からチャネル領域
よりも深い位置でのボロン濃度を高くすることができ
る。このため、基板深部で生じるパンチスルーを防止で
き、パンチスルー耐圧の向上を図ることができる。
/ドレイン領域のボロンが後工程の熱処理などにより、
チャネル領域側へ拡散しようとすることが窒素導入領域
により防止される。このため、ソース/ドレイン領域が
チャネル領域側へ拡がることは防止され、実質的なチャ
ネル長を大きく確保することができる。
ャネル領域のボロンが後工程の熱処理などにより、基板
表面側から深部側へと拡散しようとすることが、窒素導
入領域により防止される。このため、埋込チャネル領域
の拡散深さを浅く維持できるため、埋込チャネル領域全
体をゲート電圧で空乏層化でき、パンチスルー電流の発
生を抑制することができる。
は、上記効果を有する請求項1に記載の半導体装置が得
られる。
は、上記効果を有する請求項2に記載の半導体装置が得
られる。
構成を概略的に示す断面図である。
した不純物濃度を示す図である。
製造方法の第1工程を示す概略断面図である。
製造方法の第2工程を示す概略断面図である。
製造方法の第3工程を示す概略断面図である。
製造方法の第4工程を示す概略断面図である。
製造方法の第5工程を示す概略断面図である。
製造方法の第6工程を示す概略断面図である。
−A1 線に沿う部分の位置に対応した不純物濃度を示す
図である。
体装置の構成を概略的に示す断面図である。
た不純物濃度を示す図である。
の製造方法の第1工程を示す概略断面図である。
の製造方法の第2工程を示す概略断面図である。
の製造方法の第3工程を示す概略断面図である。
の製造方法の第4工程を示す概略断面図である。
の製造方法の第5工程を示す概略断面図である。
の製造方法の第6工程を示す概略断面図である。
とにおける基板深さとポテンシャルとの関係を示す図で
ある。
A3 −A3 線に沿う部分の位置に対応した不純物濃度を
示す図である。
の構成を概略的に示す断面図である。
た不純物濃度を示す図である。
たボロン濃度を示す図である。
の製造方法の第1工程を示す概略断面図である。
の製造方法の第2工程を示す概略断面図である。
の製造方法の第3工程を示す概略断面図である。
の製造方法の第4工程を示す概略断面図である。
の製造方法の第5工程を示す概略断面図である。
の製造方法の第6工程を示す概略断面図である。
A5 −A5 線に沿う部分の位置に対応した不純物濃度を
示す図である。
の構成を概略的に示す断面図である。
た不純物濃度を示す図である。
たボロン濃度を示す図である。
の製造方法の第1工程を示す概略断面図である。
の製造方法の第2工程を示す概略断面図である。
の製造方法の第3工程を示す概略断面図である。
の製造方法の第4工程を示す概略断面図である。
の製造方法の第5工程を示す概略断面図である。
の製造方法の第6工程を示す概略断面図である。
A7 −A7 線に沿う部分の位置に対応した不純物濃度を
示す図である。
成を概略的に示す断面図である。
成を概略的に示す断面図である。
の第1工程を示す概略断面図である。
の第2工程を示す概略断面図である。
の第3工程を示す概略断面図である。
の第4工程を示す概略断面図である。
の第5工程を示す概略断面図である。
205 窒素注入領域、7,207 ソース/ドレイン
領域、9,209 ゲート絶縁膜、11,211 ゲー
ト電極層、20,220 MOSFET、203 n型
不純物拡散領域、115,315 埋込チャネル領域。
Claims (8)
- 【請求項1】 電界効果トランジスタを有する半導体装
置であって、 主表面を有する第1導電型の半導体基板と、 前記半導体基板の主表面に所定に距離を隔てて形成され
た、第2導電型の1対のソース/ドレイン領域と、 1対の前記ソース/ドレイン領域に挟まれる領域と対向
するように前記半導体基板の主表面上にゲート絶縁膜を
介在して形成されたゲート電極層と、 1対の前記ソース/ドレイン領域に挟まれる領域に形成
され、かつ窒素を含み、その窒素の濃度ピークを有する
窒素導入領域とを備え、 前記窒素の濃度ピークは、前記半導体基板の主表面から
500Å以下の深さ位置に延びている、半導体装置。 - 【請求項2】 電界効果トランジスタを有する半導体装
置であって、 主表面を有する第1導電型の半導体基板と、 前記半導体基板の主表面に所定の距離を隔てて形成され
た、第2導電型の1対のソース/ドレイン領域と、 1対の前記ソース/ドレイン領域に挟まれる領域と対向
するように前記半導体基板の主表面上にゲート絶縁膜を
介在して形成されたゲート電極層と、 1対の前記ソース/ドレイン領域に挟まれる領域に形成
され、かつ窒素を含み、その窒素の濃度ピークを有する
窒素導入領域とを備え、 前記窒素の濃度ピークは、前記半導体基板の主表面に位
置している、半導体装置。 - 【請求項3】 前記半導体基板は、ボロンが導入された
p型の導電型を有し、1対の前記ソース/ドレイン領域
はn型の導電型を有している、請求項1および2のいず
れかに記載の半導体装置。 - 【請求項4】 1対の前記ソース/ドレイン領域に挟ま
れる前記半導体基板の主表面に形成されたn型の埋込チ
ャネル領域をさらに備え、 前記n型の埋込チャネル領域と前記半導体基板内の前記
ボロンが導入されたp型の領域とにより構成されるp−
n接合部が、前記窒素導入領域内に位置する、請求項3
に記載の半導体装置。 - 【請求項5】 前記半導体基板は、n型の導電型を有
し、1対の前記ソース/ドレイン領域は、ボロンが導入
されたp型の導電型を有している、請求項1および2の
いずれかに記載の半導体装置。 - 【請求項6】 1対の前記ソース/ドレイン領域に挟ま
れる前記半導体基板の主表面にボロンが導入されて形成
されたp型の埋込チャネル領域をさらに備え、 前記p型の埋込チャネル領域と前記半導体基板内のn型
の領域とにより構成されるp−n接合部が、前記窒素導
入領域内に位置する、請求項5に記載の半導体装置。 - 【請求項7】 電界効果トランジスタを有する半導体装
置の製造方法であって、 第1導電型の半導体基板の主表面に所定の距離を隔てて
第2導電型の1対のソース/ドレイン領域を形成する工
程と、 1対の前記ソース/ドレイン領域に挟まれる領域と対向
するように前記半導体基板の主表面上にゲート絶縁膜を
介在してゲート電極層を形成する工程と、 窒素を含み、かつその窒素の濃度ピークが前記半導体基
板の主表面から500Å以下の深さ位置に延びるように
窒素導入領域を1対の前記ソース/ドレイン領域に挟ま
れる領域に形成する工程とを備えた、半導体装置の製造
方法。 - 【請求項8】 電界効果トランジスタを有する半導体装
置の製造方法であって、 第1導電型の半導体基板の主表面に所定の距離を隔てて
第2導電型の1対のソース/ドレイン領域を形成する工
程と、 1対の前記ソース/ドレイン領域に挟まれる領域と対向
するように前記半導体基板の主表面上にゲート絶縁膜を
介在してゲート電極層を形成する工程と、 窒素を含み、かつその窒素の濃度ピークが前記半導体基
板の主表面に位置するように窒素導入領域を1対の前記
ソース/ドレイン領域に挟まれる領域に形成する工程と
を備えた、半導体装置の製造方法。
Priority Applications (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06140542A JP3015253B2 (ja) | 1994-06-22 | 1994-06-22 | 半導体装置およびその製造方法 |
TW083106350A TW299476B (ja) | 1994-06-22 | 1994-07-13 | |
DE19517002A DE19517002C2 (de) | 1994-06-22 | 1995-05-09 | Halbleitervorrichtung und Verfahren zur Herstellung derselben |
US08/452,611 US5557129A (en) | 1994-06-22 | 1995-05-25 | Semiconductor MOSFET device having a shallow nitrogen implanted channel region |
KR1019950015082A KR100205194B1 (ko) | 1994-06-22 | 1995-06-08 | 반도체장치 및 그 제조방법 |
FR9507609A FR2735908B1 (fr) | 1994-06-22 | 1995-06-23 | Dispositif a semiconducteurs comportant un transistor a effet de champ et son procede de fabrication |
US08/940,400 US6153910A (en) | 1994-06-22 | 1997-10-01 | Semiconductor device with nitrogen implanted channel region |
KR1019980053229A KR100211634B1 (en) | 1994-06-22 | 1998-12-05 | Semiconductor device and method of manufacturing the same |
US09/694,003 US6380036B1 (en) | 1994-06-22 | 2000-10-23 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06140542A JP3015253B2 (ja) | 1994-06-22 | 1994-06-22 | 半導体装置およびその製造方法 |
FR9507609A FR2735908B1 (fr) | 1994-06-22 | 1995-06-23 | Dispositif a semiconducteurs comportant un transistor a effet de champ et son procede de fabrication |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH088428A true JPH088428A (ja) | 1996-01-12 |
JP3015253B2 JP3015253B2 (ja) | 2000-03-06 |
Family
ID=26232054
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP06140542A Expired - Lifetime JP3015253B2 (ja) | 1994-06-22 | 1994-06-22 | 半導体装置およびその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5557129A (ja) |
JP (1) | JP3015253B2 (ja) |
DE (1) | DE19517002C2 (ja) |
FR (1) | FR2735908B1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100471510B1 (ko) * | 2001-01-09 | 2005-03-08 | 미쓰비시덴키 가부시키가이샤 | 비휘발성 반도체 기억 장치 |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW299476B (ja) | 1994-06-22 | 1997-03-01 | Mitsubishi Electric Corp | |
JPH1079506A (ja) * | 1996-02-07 | 1998-03-24 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
TW328147B (en) * | 1996-05-07 | 1998-03-11 | Lucent Technologies Inc | Semiconductor device fabrication |
JPH09306904A (ja) * | 1996-05-20 | 1997-11-28 | Mitsubishi Electric Corp | 半導体装置 |
JPH10261588A (ja) * | 1997-03-19 | 1998-09-29 | Mitsubishi Electric Corp | 半導体装置 |
FR2762138B1 (fr) * | 1997-04-11 | 1999-07-02 | Sgs Thomson Microelectronics | Transistor mos a fort gradient de dopage sous sa grille |
US6306763B1 (en) * | 1997-07-18 | 2001-10-23 | Advanced Micro Devices, Inc. | Enhanced salicidation technique |
US6323520B1 (en) * | 1998-07-31 | 2001-11-27 | Vlsi Technology, Inc. | Method for forming channel-region doping profile for semiconductor device |
JP4030198B2 (ja) * | 1998-08-11 | 2008-01-09 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
US6051865A (en) * | 1998-11-09 | 2000-04-18 | Advanced Micro Devices, Inc. | Transistor having a barrier layer below a high permittivity gate dielectric |
US6362510B1 (en) * | 1998-12-07 | 2002-03-26 | Advanced Micro Devices, Inc. | Semiconductor topography having improved active device isolation and reduced dopant migration |
US6369434B1 (en) | 1999-07-30 | 2002-04-09 | International Business Machines Corporation | Nitrogen co-implantation to form shallow junction-extensions of p-type metal oxide semiconductor field effect transistors |
TW449836B (en) * | 1999-09-06 | 2001-08-11 | Winbond Electronics Corp | Manufacturing method and device for forming anti-punch-through region by large-angle-tilt implantation |
US6724053B1 (en) * | 2000-02-23 | 2004-04-20 | International Business Machines Corporation | PMOSFET device with localized nitrogen sidewall implantation |
KR100653721B1 (ko) * | 2005-06-30 | 2006-12-05 | 삼성전자주식회사 | 질소주입활성영역을 갖는 반도체소자 및 그 제조방법 |
TWI419324B (zh) * | 2009-11-27 | 2013-12-11 | Univ Nat Chiao Tung | 具有三五族通道及四族源汲極之半導體裝置及其製造方法 |
CN112908854A (zh) * | 2021-01-28 | 2021-06-04 | 上海华力集成电路制造有限公司 | 一种降低n管短沟道组件穿通效应以及组件变异的方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0222215B1 (en) * | 1985-10-23 | 1991-10-16 | Hitachi, Ltd. | Polysilicon mos transistor and method of manufacturing the same |
US4755865A (en) * | 1986-01-21 | 1988-07-05 | Motorola Inc. | Means for stabilizing polycrystalline semiconductor layers |
JPH0629314A (ja) * | 1992-07-08 | 1994-02-04 | Hitachi Ltd | 半導体装置及びその製造方法 |
JP3830541B2 (ja) * | 1993-09-02 | 2006-10-04 | 株式会社ルネサステクノロジ | 半導体装置及びその製造方法 |
-
1994
- 1994-06-22 JP JP06140542A patent/JP3015253B2/ja not_active Expired - Lifetime
-
1995
- 1995-05-09 DE DE19517002A patent/DE19517002C2/de not_active Expired - Lifetime
- 1995-05-25 US US08/452,611 patent/US5557129A/en not_active Expired - Lifetime
- 1995-06-23 FR FR9507609A patent/FR2735908B1/fr not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100471510B1 (ko) * | 2001-01-09 | 2005-03-08 | 미쓰비시덴키 가부시키가이샤 | 비휘발성 반도체 기억 장치 |
Also Published As
Publication number | Publication date |
---|---|
FR2735908B1 (fr) | 1997-08-22 |
FR2735908A1 (fr) | 1996-12-27 |
US5557129A (en) | 1996-09-17 |
JP3015253B2 (ja) | 2000-03-06 |
DE19517002C2 (de) | 2001-09-13 |
DE19517002A1 (de) | 1996-01-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4737471A (en) | Method for fabricating an insulated-gate FET having a narrow channel width | |
US5683927A (en) | Method of forming CMOS integrated circuitry | |
JP3019925B2 (ja) | 半導体素子の製造方法 | |
JPH088428A (ja) | 半導体装置およびその製造方法 | |
US6483155B1 (en) | Semiconductor device having pocket and manufacture thereof | |
JP2897004B2 (ja) | Cmosfet製造方法 | |
US20040110351A1 (en) | Method and structure for reduction of junction capacitance in a semiconductor device and formation of a uniformly lowered threshold voltage device | |
US6137146A (en) | Bipolar transistor and method of forming BiCMOS circuitry | |
JPH0888284A (ja) | 絶縁ゲート電界効果トランジスタおよびその製造方法 | |
US6074924A (en) | Method of forming CMOS integrated circuitry | |
US5441906A (en) | Insulated gate field effect transistor having a partial channel and method for fabricating | |
US6649461B1 (en) | Method of angle implant to improve transistor reverse narrow width effect | |
KR100391959B1 (ko) | 반도체 장치 및 제조 방법 | |
JP3122403B2 (ja) | 半導体素子及びその製造方法 | |
US6342438B2 (en) | Method of manufacturing a dual doped CMOS gate | |
US6261885B1 (en) | Method for forming integrated circuit gate conductors from dual layers of polysilicon | |
US6380036B1 (en) | Semiconductor device and method of manufacturing the same | |
JP2852901B2 (ja) | Mosfetの製造方法 | |
JPH1070272A (ja) | 半導体装置及びその製造方法 | |
KR100549941B1 (ko) | 반도체소자의 게이트전극 구조 | |
JP2003249567A (ja) | 半導体装置 | |
JPH0342872A (ja) | 半導体装置の製造方法 | |
JP2880885B2 (ja) | 半導体集積回路装置及びその製造方法 | |
JPH05251697A (ja) | Mosfet及びその製造方法 | |
JP3253574B2 (ja) | 半導体装置とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991207 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071217 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 14 |
|
EXPY | Cancellation because of completion of term |