DE2756855A1 - Verfahren zum herstellen einer matrix aus speicherzellen mit hoher speicherkapazitaet - Google Patents
Verfahren zum herstellen einer matrix aus speicherzellen mit hoher speicherkapazitaetInfo
- Publication number
- DE2756855A1 DE2756855A1 DE19772756855 DE2756855A DE2756855A1 DE 2756855 A1 DE2756855 A1 DE 2756855A1 DE 19772756855 DE19772756855 DE 19772756855 DE 2756855 A DE2756855 A DE 2756855A DE 2756855 A1 DE2756855 A1 DE 2756855A1
- Authority
- DE
- Germany
- Prior art keywords
- ions
- cell
- layer
- zones
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 238000000034 method Methods 0.000 title claims description 106
- 230000015654 memory Effects 0.000 title claims description 79
- 239000011159 matrix material Substances 0.000 title claims description 31
- 230000008569 process Effects 0.000 title claims description 24
- 150000002500 ions Chemical class 0.000 claims description 232
- 238000003860 storage Methods 0.000 claims description 99
- 239000000758 substrate Substances 0.000 claims description 48
- 238000012546 transfer Methods 0.000 claims description 34
- 238000004519 manufacturing process Methods 0.000 claims description 29
- 230000005540 biological transmission Effects 0.000 claims description 27
- 238000009826 distribution Methods 0.000 claims description 19
- 239000004020 conductor Substances 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 18
- 239000002800 charge carrier Substances 0.000 claims description 13
- 229910052785 arsenic Inorganic materials 0.000 claims description 12
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 12
- -1 phosphorus ions Chemical class 0.000 claims description 12
- 238000005468 ion implantation Methods 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 229910052796 boron Inorganic materials 0.000 claims description 10
- 229910052787 antimony Inorganic materials 0.000 claims description 8
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 8
- 239000000969 carrier Substances 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims description 2
- 238000002955 isolation Methods 0.000 claims 7
- 229910052698 phosphorus Inorganic materials 0.000 claims 5
- 239000011574 phosphorus Substances 0.000 claims 5
- 230000000873 masking effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 160
- 210000004027 cell Anatomy 0.000 description 144
- 239000007943 implant Substances 0.000 description 104
- 229920002120 photoresistant polymer Polymers 0.000 description 45
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 22
- 239000003990 capacitor Substances 0.000 description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- 229910052710 silicon Inorganic materials 0.000 description 16
- 239000010703 silicon Substances 0.000 description 16
- 238000002513 implantation Methods 0.000 description 14
- 238000005530 etching Methods 0.000 description 12
- 238000005036 potential barrier Methods 0.000 description 12
- 230000004048 modification Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 210000000352 storage cell Anatomy 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- 229910004489 SiLi Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000002679 ablation Methods 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910001439 antimony ion Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000011253 protective coating Substances 0.000 description 1
- 230000000171 quenching effect Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000004018 waxing Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/35—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices with charge storage in a depletion layer, e.g. charge coupled devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
- G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Description
- 17 -Patentanwälte
Dipl -Ing Dipt -Chem Dipl -Ing 2756855
E. Prinz - Dr. G. Hauser - G. Leiser
8 München 60
Unser Zeichen; T 3010 15.Dezember 1977
TEXAS INSTRUMENTS I IC ORPORATED
13500 North Central Expressway
Dallas, Texas, V.St.A.
13500 North Central Expressway
Dallas, Texas, V.St.A.
Verfahren zum Herstellen einer Matrix aus Speicherzellen mit hoher Speicherkapazität
Die Erfindung bezieht sich auf ein Herstellungsverfahren für Halbleiterspeicher und insbesondere für binäre Direktzugriff
speicher (RAM) mit einer Matrix aus verbesserten Speicherzellen.
Während der letzten Jahre wurden viel Zeit, Mühe und Kosten für die Entwicklung von Speichern mit hoher Speicherdichte
und niedrigen Kosten aufgewendet. Dies ist darauf zurückzuführen, daß die Computerindustrie ständig mehr Speicherkapazität
benötigt. Als Folge dieser in der Vergangenheit durchgeführten Speicherentwicklungsarbeit ist die Anzahl
der Speicherbits pro Halbleiter-Chip von 16 auf 16 000 gestiegen.Außerdem sind die Kosten pro Bit etwa um den Faktor
Jchw/Ba
80982Jf/0765
200 gesunken«
Eine Hauptursache für diesen Fortschritt war die Entwicklung
kleiner zuverlässiger Speicherzellen. Auf einem einzigen Halbleiter-Chip sind Tausende dieser Zellen gebildet; zur
Bildung größerer Speicher sind die Halbleiter-Chips miteinander verbunden. Von den Kosten der Herstellung von Halbleiter-Chips entfällt der größte Anteil auf das Bonden, das
Einbauen in das Gehäuse, das Testen, das Handhaben und dergleichen und nicht auf das kleine Siliziumplättchen,
das die eigentliche Schaltung enthält. Jede Schaltungsanordnung, die in einem Plättchen mit gegebener Größe,
beispielsweise 19 mm (30 000 square mils) enthalten sein kann, kostet etwa ebensoviel wie jede andere Schaltungsanordnung.
Durch Herstellen einer großen Anzahl von Speicherzellen in einem Chip können große Einsparungen der Kosten
pro Bit erhalten werden, wenn eine brauchbare Ausbeute erzielt wird. Bei der Zunahme der Plättchengröße nimmt
jedoch die Ausbeute ab, so daß die Vorteile größerer Chip-Abmessungen durch die Herabsetzung der Ausbeute
aufgehoben werden. In der Halbleiterindustrie sind derzeit Chips mit einer Seitenlänge von 3,75 bis 6,25 mm
(150 bis 200 mils) üblich. Folglich ist es erwünscht, die von jeder Zelle besetzte Fläche zu reduzieren.
Beim Aufbau von Halbleiterchips werden derzeit drei Arten von Speicherzellen angewendet. Diese Zellen werden als 1-Transistor-Zellen
(1-T-Zellen), als 2-Lagen-Zellen (DLP-Zeilen)
und als Ladungskopplungszellen (CC-Zellen) bezeichnet. Die zuerst genannte Zelle ist in der USA-Patentschrift
3 387 286 beschrieben und die an zweiter Stelle genannte Zelle ist in der USA-Patentschrift 3 720 922 beschrieben.
Die Ladungsübertragungszelle ist in der Patentanmeldung P 26 08 731.0 beschrieben.
8098 2^/0765
Wie bereits erwähnt wurde, sind die 1-T-Zelle, die DLP-Zelle
und die CC-Zelle Ergebnisse jahrelanger Arbeiten und Verbesserungen.
Es wäre daher zu erwarten, daß große Verbesserungen auf einem solchen Gebiet unwahrscheinlich sind.
Die vorliegende Erfindung betrifft jedoch eine mit"Hi-C-Zelle"
( von"High Capacity-Zelle")bezeichnete neuartige Speicherzelle,
die mehrere bedeutende Vorteile gebenüber den bekannten Zellen hat.
Eine bedeutende Einschränkung der 1-I-Zellen, der DLP-Zellen
und der CC-Zellen besteht darin, daß diese eine geringere Ladungskapazität pro Flächeneinheit haben, als
es erwünscht ist. Eine hohe Ladungskapazität pro Flächeneinheit ist erwünscht, da bei einer Vergrößerung der
Anzahl von Bits pro ^hip die Größe jeder Zelle zwangsläufig
abnehmen muß. Somit nimmt auch die Ladungsmenge ab, die in jeder Zelle gespeichert .werden kann. Schließlich
wird ein Punkt erreicht, über den hinaus die Zelle nicht mehr verkleinert werden kann, da die Ladungsmenge, die in
dieser Zelle gespeichert werden kann, nicht mehr vom Rauschen unterschieden werden kann. Die Ladungskapazität
pro Flächeneinheit stellt daher eine fundamentale Einschränkung der minimalen Zellengröße dar.
Die 1-T-Zellen und die DLP-Zellen sind auch hinsichtlich
eines zweiten Parameters unzulänglich, nämlich hinsichtlich des Leckstroms· Der Leckstrom ist ein Maß für die
Menge der Elektronen-Loch-Paare, die in einer Zelle auf Grund thermischer Wirkungen erzeugt werden. Diese Ladungsträger
sind unerwünscht, da sie die als Information gespeicherte Ladungsmenge verändern und schließlich ganz
löschen. Zur Vermeidung dieser Löschwirkung muß die Informationsladung in der Zelle periodisch in gewissen
Minimumintervallen aufgefrischt werden. Die Auffrischperiode
80982^/0765
ist dem Leckstrom in der Zelle umgekehrt proportional. Es ist eine experimentell festgestellte Tatsache, daß der
Leckstrom in den 1-T-Zellen und in den DLP-Zellen typischerweise
drei bis achtmal größer als in der CC -Zelle ist.
Andrerseits ist die Ladungskapazität der CC-Zelle etwa nur halb so groß wie die Ladungskapazttät der 1-T-Zellen
oder der DLP-Zellen. Keine dieser Zellentypen hat allein die besten Werte der beiden Parameter.
Auf Grund dieser und anderer Einschränkungen des Standes der Technik und wegen des Bedarfs nach mehr Speicherbits
pro Chip soll mit Hilfe der Erfindung eine Speichermatrix mit verbesserten Speicherzellen geschaffen werden. Das
zu schaffende Verfahren soll die Herstellung einer Speicherzelle mit vergrößerter Speicherkapazität pro Flächeneinheit
gestatten. Außerdem soll die unter Anwendung des mit Hilfe der Erfindung zu schaffenden Verfahrens hergestellte
Speicherzelle einen niedrigen Leckstrom bei gleichzeitig vergrößerter Speicherkapazität pro Flächeneinheit aufweisen·
Dies wird nach der Erfindung unter Anwendung eines Verfahrens zur Herstellung einer Matrix aus Hi-C-Speicherzellen erreicht,
die in ausgewählter Weise über Zeilen· und Spaltenleitungen adressiert werden. Bei einer speziellen Ausführungsform des
Verfahrens werden auf einer ersten Fläche eines Halbleitersubstrats Kanalbegrenzungszonen und darüberliegende Feldoxidzonen
in einem solchen Muster gebildet, daß der Zellen» bereich Jeder Zelle der Matrix definiert wird. Dann werden
Ionen eines ersten Typs durch jeden der Zellenbereiche eingebracht, so daß eine flache Ionenschicht entsteht.
Anschliessend werden Störstoffionen eines zweiten Type
durch jeden der Zellenbereiche in einer unter der flachen
80982J/0765
Ionenschicht liegenden Höhe eingebracht, so daß eine tiefe Ionenschicht entsteht· Die Kombination aus der
tiefen und der flachen Ionenschicht vergrößert die Speicherkapazität pro Flächeneinheit in jeder Zelle.
Der Umfang der tiefen Ionenschicht grenzt an die Kanalbegrenzungszonen an, so daß rund um jede Zelle eine
Potentialsperre entsteht, die den Leckstrom jeder Zelle verkleinert. Anschließend wird auf der ersten Fläche
über denZellenbereichen eine erste Isolierschicht gebildet. Dann wird auf der ersten Isolierschicht über einem Abschnitt jedes Zellenbereichs eine Schicht aus polykristallinem Silizium in einem Muster angebracht, so daß Speicher-Gate-Zonen entstehen. Im Anschluß daran wird der Abschnitt
der Isolierschicht und der Abschnitt der flachen Ionenschicht zwischen den Speicher-Gate-Zonen und den Kanalbegrenzungszonen durch Ätzen entfernt. Durch die zwischen
den Speicher-Gate-Zonen und den Kanalbegrenzungszonen liegende Fläche werden dann Ionen des ersten Typs eingebracht.
Die Tiefe dieser Ionen und ihre Konzentration sind ungefähr ebenso wie bei der tiefen Ionenschicht. Außerdem werden diese
Ionen mittels eines mit hoher Energie durchgeführten Ionenimplantationsvorgangs eingebracht, so daß sie eine seitliche
Streuung unter die Speicher-Gate-Zonen zeigen.Als Ergebnis
wird im Streubereich eine kleine Potentialsenke gebildet. Dies 1st wichtig, da eine Potentialsenke (im Gegensatz
zu einer Potentialsperr^ die Ladungskapazität der Speicherzelle
nicht herabsetzt.
Es werden auch noch weitere Verfahren zur Herstellung der Matrix aus Hi-OSpeicherzellen beschriebea Mit jedem dieser
Verfahren kann eine Speicherzelle hergestellt werden, die eine Speicherzone mit Ionen eines ersten Typs in einer
80982^/0765
flachen Ionenschicht und Ionen eines zweiten Typs in einer tiefen Ionenschicht enthält. Außerdem liegt die tiefe
Ionenschicht seitlich innerhalb der flachen Ionenschicht an der Grenzfläche zwischen der Speicherzone und einer
Ubertragungszone.
Die Erfindung wird nun an Hand der Zeichnung beispielshalber erläutert. Es zeigen:
Fig.1 ein schematischen Schaltbild einerMatrix aus Hi-C-Speicherzellen,
Fig.2 ein Schaltbild von zwei Speicherzellen, die in der
Matrix von Fig.1 enthalten sind,
Fig.3 eine stark vergrößerte Schnittansicht einer der Speicherzellen
von Fig.2,
Fig.h eine stark vergrößerte Draufsicht auf eine der Speicherzellen
von Fig.2,
Fig.5a bis 5j Schnittansichten einer Speicherzelle bei verschiedenen
Schritten eines ersten Herstellungsverfahrens,
Fig.6a bis 6j Schnittansichten einer Speicherzelle bei verschiedenen
Schritten eines weiteren Herstellungsverfahrens,
Fig.7a bis 7e Schnittansichten einer Speicherzelle bei verschiedenen
Schritten eines weiteren Herstellungsverfahrens,
982^/0765
verschiedenen Schritten eines Verfahrens, das eine Abwandlung des in Fig.7a bis 7e veranschaulichten
Verfahrens darstellt,
Verschiedenen Schritten eines weiteren Herstellungsverfahrens t
Fig.10a bis 10c Schnittansichten einer Speicherzelle bei
einem Herstellungsverfahren, das eine Abwandlung des in Fig.9a bis 9e veranschaulichten Verfahrens
darstellt, und
Fig.11a bis 11e Schnittansichten einer zweiten AusfUhrungsform einer Hi-C-Zelle bei verschiedenen Schritten
des Herstellungsverfahrens.
In Fig.1 ist ein schematisches Schaltbild einer Matrix 11
aus Hi-C-Speicherzellen dargestellt, die unterAnwendung des
hier zu beschreibenden Verfahrens hergestellt werden kann.
Jede Hi-C-Speicherzelle 30 enthält eine Übertragungselektrode 41, die zum Adressieren der Zelle benutzt wird. Die
Ubertragungselektrode ist in selektiver Weise mit einer von mehreren Zeilen- oder Wörtleitungen XO bis X127 gekoppelt .Alle Zellen,die mit einer bestimmten Zeilenleitung gekoppelt sind, sind ausgewählt, wenn sich die
Spannung an der Leitung in einem Zustand befindet; umgekehrt
80982^/0765
sind die gleichen Zellen nicht ausgewählt, wenn sich die Spannung an der gleichen Zeilenleitung in einem anderen
Zustand befindet. In einem bevorzugten Ausführungsbeispiel der Erfindung wird von N-Kanal-SpeicherzeIlen Gebrauch
gemacht; bei dieser Ausführungsform werden die mit einer bestimmten Zeilenleitung gekoppelten Zellen dadurch
adressiert, daß die Spannung an dieser Zeilenleitung auf +12V angehoben wird; die Zellenauswahl wird beendet,
wenn die Spannung an der gleichen Zeilenleitung auf Masse herabgesetzt wird.
Jede Hi-C-Zelle 30 weist auch eine Eingabe/Ausgabe-Zone
42 auf. Diese Zone der Zelle ist mit einer von mehreren Bitleitungen bO bis b127 oder bO' bis b127f
gekoppelt. Die Spannungen an den Bitleitungspaaren bO bis bO',b1 bis b1· usw. sind gewöhnlich komplementär
zueinander. Die Bitleitungen sind in selektiver Weise mit einem der Leseverstärker 16 und dann über einen
Transistor 31 mit der Signalleitung 24 gekoppelt. Jede Spaltenleitung ist mit der Gate-Elektrode eines ausgewählten
Transistors 31 gekoppelt; durch Anheben der Spannung an einer bestimmten Spaltenleitung (beispielsweise für den
Fall von N-Kanal-Transistoren) wird die Leitung 26 mit der entsprechenden Bitleitung verbunden.
Während einer Leseoperation wird jede der Bitleitungen auf
eine bestimmte Spannung zwischen einem'M"- oder wOw-«Wert
vorgeladen. Dann wird an die adressierte Zeilenleitung eine
Auswahlspannung angelegt. Als Antwort darauf geben alle Zellen, die mit dieser Zeilenleitung verbunden sind, die
Ladung, die in ihnen als Information gespeichert war, an ihre entsprechende Bitleitung ab. Die Leseverstärker tasten
80982^/0765
diese Ladung ab, und sie erzeugen abhängig davon an den Bitleitungen einen vollen "1" - oder "0"-Spannungswert.
Anschließend wird eine Auswahlspannung an eine der Spaltenleitungen
angelegt. Dies Spannung schaltet den "1" - oder «oM-Wert der entsprechenden Bitleitung zu der Signalleitung
24 durch. Für eine Schreiboperation wird diese Ablauffolge umgekehrt. Dies bedeutet, daß der Eingabe/Ausgabe-Puffer
17 eine Spannung an der Signalleitung 24 erzeugt, worauf eine Auswahlspannung an eine Spaltenleitung angelegt
wird; diese Spannung schaltet die n1n-oder MO"-Spannung
von der Leitung 24 zur entsprechenden Bitleitung durch. Danach wird an eine Zeilenleitung eine Auswahlspannung
angelegt. Als Reaktion darauf wird eine Ladungsmenge, die entweder den Wert "1M oder den Wert"O" repräsentiert,
in der ausgewählten Zelle gespeichert.
In Fig.2 ist ein Schaltbild von 2Hi-C-Speicherzellen
der Matrix von Fig.1 dargestellt. In dieser Figur sind die Bitleitungen mit bO, b1 bezeichnet, und die Zeilenleitung
ist mit XO bezeichnet. Es sei bemerkt, daß die Schaltbilder für die anderen Speicherzellen in der Matrix
11 mit Ausnahme der Beschriftung mit dieser Figur übereinstimmen.
Die Schaltung von Fig.2 besteht aus einem Feldeffekttransistor
40 mit isolierter Gate-Elektrode, einem Oxidkondensator 50 und einem Sperrschichtkondensator 55
(Verarmungskondensator). Die Eingabe/Ausgabe-Zone 42
der Zelle wird von der Source-Elektrode des Transistors gebildet. Die Drain-Elektrode 43 des Transistors 40 ist
mit einem Schaltungspunkt N verbunden, der mit einem Belag 53 des Kondensators 50 und mit einem Belag 56 des Kondensators
55 verbunden ist. An einem zweiten Belag 51 des
80982^/0765
275685b
Kondensators 50 liegt eine feste Spannung V ; der zweite Belag 57 des Kondensators 55 ist an die Substratvorspannung
gelangt.
Die Zeilenleitung XO ist mit den Ubertragungselektroden 41
der Transistoren 40 verbunden. Durch selektives Anheben oder Absenken der Spannung an der Zeilenleitung wird auf diese
Weise der Transistor 4o eingeschaltet oder abgeschaltet. Wenn der Transistor 40 eingeschaltet ist, laden die
Kondensatoren 50 und 55 den Schaltungspunkt N auf den Spannungswert der Bitleitung auf. Wenn der Transistor 40
gesperrt ist, bleibt die Ladung in den Kondensatoren 50 und 55 unverändert. Die in den Kondensatoren 50 und 55
(Spannung am Schaltungspunkt N ) gespeicherte Ladungsmenge stellt die in den Speicherzellen gespeicherte Information
dar.
Für das Verständis der Bedeutung des Hi-C-Speicherzellenkonzepts
ist es wichtig, darauf hinzuweisen, daß die Ladung in der Zelle 30 nicht nur im Oxidkondensator 50, sondern
auch im Sperrschichtkondensator 55 gespeichert ist. Bisher wurde der Sperrschichtkondensator 55 vernachlässigt,
da bei den herkömmlichen Substratdotierungen (Eg-10 Ionen/cm ) von MOS-RAM-Zellen die Sperrschichtkapazität etwa 10 mal
kleiner als die Oxidkapazität ist. In der Vergangenheit gab es keine erfolgreiche Möglichkeit die Sperrschichtkapazität
zur Erhöhung der Ladungsmenge zu benutzen, die in der Zelle gespeichert werden kann.
Die Sperrschichtkapazität kann durch Vergrößern der Substratdotierung in der die Kondensatoren 50 und 55
bildendenZone erhöht werden» Beispielsweise könnte ein P-Implantat zum P-leitenden Substrat hinzugefügt werden.
Diese vergrößerte Substratdotierung verursacht jedoch eine
80982$/0765
Verkleinerung des am Schaltungspunkt N auftretenden Spannungshubs. Dies verursacht wiederum eine Verkleinerung der Ladungskapazität.Diese Tatsache ist bereist in dem Aufsatz von A.F.
Tasch Jr. im IEEE Journal of Solid State Circuits, Februar 1976 beschrieben worden.
Wenn jedoch ein in geringer Tiefe (bei oder sehr nahe bei der Grenzfläche zwischen SiO2 und Si) liegendes Implantat
mit einem zum Substrat entgegengeeetzten Leitungstyp hinzugefügt wird, dann wird die HFlatband"-Spannung in der
Speicherzone in negativer Richtung verschoben. Die "Flantband··
Spannung ist diejenige Spannung, die an die Gate-Elektrode
eines MOS-Kondensators zur Reduzierung des Oberflächenpotentials im darunterliegenden Substrat auf den Wert 0
angelegt werden muß. In einem Diagramm, das das Oberflächenpotential abhängig von der Gate-Spannung zeigt,
ist die "Flatband"-Spannung der Punkt auf der Gate-Spannungsachse, bei der das Oberflächenpotential 0
ist. Dies ermöglicht, daß das Potential des Schaltungspunkts N den vollen ursprünglichen Hub beibehält, während
gleichzeitig die Sperrschichtkapazität vergrößert wird. Als Folge davon kann die Ladungskapazität der Zelle um bis
zu IOO96 vergrößert werden. Dies ist ein wichtiges Merkmal
der Hi-C-Speicherzelle.
In den Figuren 3 und h ist der genaue geometrische Aufbau
einer bevorzugten AusfUhrungsform der Hi-C-Speicherzellen
dargestellt. In diesen Figuren sind die tatsächlichen Abmessungen der Zellen stark vergrößert. Flg.3 ist die Ansicht eines Schnitts längs der Linie a-a- von Fig.4.Dieser
Schnitt verläuft durch eine Hi-C-Speicherzelle;er legt alle Komponenten der Zelle frei. Die Ionen in den
80982^/0765
verschiedenen dotierten Zonen sind in Fig.3 für eine N-Kanal-Zelle
angegeben. Die Anordnung könnte jedoch ohne weiteres so modifiziert werden, daß sich als weitere
Ausführungsform eineP-Kanal-Zelle ergibt.Außerdem sind
diese Ionen als Implantate bezeichnet; zum Einbringen dieser Ionen in die verschiedenen Zonen könnten jedoch
auch andere Verfahren (beispielsweise Diffusionsverfahren) angewendet werden.
Die HI-C-Speicherzelle wird unter Verwendung eines P-leitenden Halbleitersubstrats 70 hergestellt. Dieses
Substrat weist eine Oberfläche 72 auf, in deren Nähe mehrere Elemente der Speicherzelle gebildet sind. Die
Grenzlinie des Zellenbereichs hat eine rechtwinklige Form; sie ist an einem Ende offen. Diese Grenzlinie
wird von Feldoxidzonen 78A und 78B und von entsprechenden implantierten Kanalbegrenzungszonen 71A und 71^ festgelegt.
Nahe der Oberfläche 72 liegt eine N+-Zone 73 angrenzend
an das offene Ende der Zellengrenzlinie. Die Zone 73 bildet die Bitleitung B1 und eine Transistor-Source-Elektrode
Mehrere Bitleitungen verbinden die Zellen in ausgewählter Weise; ihre Grenzlinien sind ebenfalls von den Feldoxidzonen
78A und 78B und den Kanalbegrenzungszonen 71A und
71B gebildet.
Der Raum innerhalb der Zellengrenzlinie wird zum größten Teil
von einer im Abstand von der Zone 73 liegenden Speicherzone 7k ausgefüllt. Diese Speicherzone besteht aus zwei
Ionenimplantaten 75 und 76 in der Nähe der Oberfläche Die Speicherzone 7k bildet den Kondensator 95 , den
Belag 53 des Kondensators 50 und die Drain-Elektrode k3.
Das Implantant 75 besteht aus einem N-leitenden Material,
809821/0765
275685b
und es liegt relativ nahe bei der Oberfläche 72. Das
andere Implantat 76 besteht aus P-leitendem Material und es liegt unterhalb des N-Implantats. In der Fläche
der Drain-Zone 73 fällt das P-Implantat mit dem N-Implantat
zusammen, oder es liegt innerhalb dieses N-Implantats. Auf diese Weise werden Potentialsperren für eine zwischen
der Speicherzone 74 und der Bitleitung 73 fliessende Ladung
vermieden. Weitere strukturelle Einzelheiten der implantierten Speicherzone 74 folgen im Anschluß an diese Gesamtbeschreibung
der Figuren 3 und 4.
In der Oberfläche 72 ist zwischen der N+-Zone 73 und der
Speicherzone 74 eine MOS-Übertragungszone 77 gebildet,
da das Substrat ein P-leitendes Material ist. Diese Übertragungszone
ist nichtimplantiert, über der Substratoberfläche
72 liegt eine Isolierschicht 78. In einer AusfUhrungsform besteht die Isolierschicht 78 aus Siliziumdioxid;
ihre Dicke beträgt etwa 1000 Ä. Die Speicherelektrode 51 überdeckt die Isolierschicht 78 über der Speicherzone 74;
die Übertragungselektrode 41 überdeckt die Isolierschicht über der Übertragungszone 77, und teilweise überdeckt sie
die Speicherelektrode 51. Die Elektroden 41 und 51 bestehen aus leitendem Material, beispielsweise aus polykristallinem
Silizium oder aus Metall; ihre Dicke beträgt etwa 3000 bis 8000 8.
Fig.4 zeigt eine Draufsicht auf 2 Hi-C-Speicherzellen, die
gemäß dem Schaltbild von Fig.2 und dem Schnitt von Fig.3
angeordnet sind. Die verschiedenen in Fig.4 dargestellten Zonen liegen in einer von drei Ebenen, wie zuvor beschrieben
wurde. Die in der untersten Ebene liegenden Komponenten sind
8098 2^/076
von Linien 61 umgeben. Diese Komponenten enthalten die Bitleitungen
bO und b1, die Transistor-Source-Elektroden 42,
die Transistor-Drain-Elektroden 43, die Übertragungszone zwischen den Source- und Drain-Zonen und die Speicherzone
mit den zwei Implantierungslagen. Der Umfang dieser Komponenten wird von den Feldoxidzonen 78A und 78B und den
Kanalbegrenzungszonen 71A und 71B festgelegt.
Die in der zweiten Ebene liegenden Komponenten sind von den Linien 62A und 62B umgeben. Eine dünne Isolierschicht,
die beispielsweise aus Siliziumdioxid besteht, trennt die erste und die zweite Ebene. Die von der Linie 62A umgebene
Fläche bildet die Speicherelektrode 51 und die Speicherleitung 52. Bei dieser Ausgestaltung sind die Speicherelektroden
51 und die Speicherleitung 52 räumlich in einem Bereich integriert. Dieser Bereich wird dann an eine feste
Spannung V gelegt. In der gleichen Weise bildet der von der Linie 62B umgebene Bereich die Übertragungselektroden
der Transistoren 40.
Die Zeilenleitung XO liegt in der dritten Ebene; sie besetzt die von der Linie 63 umgebene Fläche. Die zweite und die
dritte Ebene sind durch eine zweite Oxidschicht mit einer Dicke von 6000 bis 7000 8 voneinander getrennt. Die
elektrische Verbindung zwischen der Zeilenleitung XO und den Übertragungselektroden 41 wird mit Hilfe eines
Kontakts 45 hergestellt. Dieser Kontakt durchdringt das die zweite und die dritte Ebene trennende Oxid.
Von besonderer Bedeutung sind hier strukturelle Einzelheiten der Speicherzone 74. Das P-Implantat (beispielsweise Bor)
ist bis in eine Tiefe von etwa 2000 bis 10 000 8 von der Oberfläche 72 aus gebildet. Das N-Implantat (beispielsweise
809821?/0766
Arsen) ist bis zu einer Tiefe von etwa 100 bis 500 Ä gebildet. Es sei bemerkt, daß diese Implantate tatsächlich eine Gaußsche Verteilung in der Oberfläche 72 haben; diese Zahlenwerte
geben daher die Tiefe an, in der die Verteilungsspitze auftritt.
Für das tiefer liegende Implantat wird typischerweise Bor verwendet; der ImplantierungsVorgang wird mittels einer
Ionenimplantierungsmaschine durchgeführt. Dieses Implantat
kann in die blanke Siliziumoberfläche 72 vor dem Aufwachsen der Isolierschicht 78 eingebracht werden. Es kann aber auch
direkt durch die Isolierschicht 78 nach deren Bildung eingebracht werden. Im zuletzt genannten Fall wird der Ionenimplantierungsvorgang bei etwa 130 keV durchgeführt. Die
Dosierung im Silizium reicht typischerweise von
1 bis 8 χ 1012Ionen/cm2.
Das flacheImplantat besteht beispielsweise aus Arsen oder
Antimon. Es können auch andere Elemente benutzt werden, doch werden typischerweise diese Elemente verwendet, da
sie eine große Masse haben und langsam diffundieren, sie verbleiben daher während der zur Bildung der Zelle und
der zugehörigen Schaltungsanordnungen auf dem Chip erforderlichen anschliessenden Herstellungsschritte bei
oder nahe bei der Oberfläche 72. Arsen oder Antimon kann direkt in die blanke Oberfläche 72 vor dem Aufbringen
der Isolierschicht 78 implantiert werden. Bei diesem Vorgang wird eine Implantierungsenergie von etwa 10 bis 50 keV
angewendet. Die Implantierung kann jedoch auch nach dem Aufbringen der Isolierschicht 78 durchgeführt werden. Eine
Möglichkeit dazu ist die Anwendung einer sehr hohen Implantierungsenergie, wobei beispielsweise etwa 300 keV erforder-
6098211/0765
lieh sind. Diese hohe Energie ist auf Grund der großen
Masse der Ionen erforderlich.
Als Alternative kann eine zweckmässigerweise niedrigere
Implantierungsenergie angewendet werden, bei der der größte Anteil der Dotierungsstoffe in die Isolierschicht
78 gelangt. Die Konzentration dieser Dotierungsstoffe ist so gewählt, daß der gewünschte Anteil anschliessend während
der übrigen Herstellungsschritte aus der Isolierschicht in die Oberfläche 72 diffundiert. Als Beispiel für diese
Möglichkeit wird Arsen unter Anwendung einer Energie von 105 keV in ein Gate-Oxid mit 1000 S implantiert.
Die Konzentration beträgt typischerweise 1-8 χ 10 Ionen/cm Die anschliessend in die Oberfläche 72 diffundierende Arsen-
12 2 menge liegt im Bereich von 1-6 χ 10 Ionen/cm .
Unter Bezugnahme auf die Figuren 5a bis 5J wird nun ein
Verfahren zum Herstellen der Matrix 11 aus den oben beschriebenen Hi-C-Speicherzellen beschrieben. Diese Figuren
zeigen Schnittansichten einer Zelle bei verschiedenen Schritten des Herstellungsverfahrens. Diese Struktur ist
die Grundstruktur der gesamten Matrix. Zur Bildung der gesamten Matrix muß daher nur diese Grundstruktur wiederholt
werden.
In Fig.5a bis 5e sind die Anfangsschritte des Herstellungsverfahrens
dargestellt. Der Zweck dieser Anfangsschritte ist die Bildung des Umfangs der Zellen (d.h. die Festlegung
der Zellenfläche) und des Umfangs der verbindenden Bitleitungen. Als erster Schritt wird auf der Oberfläche
des Substrats 70 eine SiliziumdinKidschicht 81 erzeugt. Die Dicke der Schicht 81 beträgt etwa 1000 Ä. Sie wird
dadurch gebildet, daß das Siliziumsubstrat einer oxidierenden
8 0 9 8 2 V 0 7 6 5
Atmosphäre bei einer Temperatur von etwa 10000C ausgesetzt
wird. Als nächster Schritt wird auf der Oberseite der
Schicht 81 eine Siliziumnitridschicht 82 gebildet. Die Schicht 82 hat eine Dicke von etwa 1000 8 ; sie wird
dadurch gebildet, daß das Substrat 70 einer Atmosphäre ausgesetzt wird, die Silan und Ammoniak enthält. Dann wird
auf der Oberseite der Siliziumnitridschicht 82 eine Photoresistschicht 83 erzeugt. Als Photoresist kann beispielsweise das als Kodak Metal Etch Resist bezeichnete
Material benutzt werden.
Mit den nächsten Schritten werden die Feldoxidzonen 78A und 78B sowie die entsprechenden Kanalbegrenzungszonen
71A und 71B erzeugt. Zu diesem Zweck wird der Photoresist
mit ultraviolettem Licht durch eineMaske bestrahlt,
die ein Muster entsprechend der gewünschten Feldoxid- und Kanalbegrenzungsanordnung aufweist. Der Photoresist wird dann entwickelt, so daß Photoresistbereiche
84 zurückbleiben, wie in Fig.5b zu erkennen ist.
Die Scheibe wird dann einem selektiv wirkenden Ätzmittel (nasse Chemikalien, Plasma oder Ionenabtragung)
ausgesetzt, das das Siliziumnitrid in den Bereichen abträgt, in denen der Photoresist entfernt worden ist.
Auf diese Weise bleiben nach dem Ätzschritt nur die Bereiche 85 aus Siliziumnitrid zurück. Das Ergebnis
ist in Fig.5c dargestellt. Nun wird im nächsten Schritt
durch die freiliegende Oxidschicht ein P-Implantat zur
Bildung der Kanalbegrenzungszonen 71A und 71B eingebracht. Dieser Implantierungsschritt kann mit Borionen bei etwa
100 keV durchgeführt werden. Die Dosierung beträgt dabei
13 2 typischerweise 0,1 bis 1,0 χ 10 ^Ionen/cm .
8098 2^/0765
Im Anschluß daran wird die Photoresistschicht 83 unter
Anwendung eines geeigneten Reinigungsschrittes entfernt, und die Feldoxidzonen 78A und 78B werden durch Aufwachsen
erzeugt. Dieser zuletzt genannte Schritt wird dadurch ausgeführt, daß die Scheibe einem Oxydationsvorgang unterzogen
wird. Bei dem OxydationsVorgang wird die Scheibe für die Dauer mehrerer Stunden Dampf bei einer Temperatur
von etwa 900 bis 100O0C ausgesetzt. Während dieses Vorgangs
maskiert die Nitridschicht 85 die Oxydation an den Stellen, an denen sie vorhanden ist. Das Oxid, das dabei gebildet
wird, hat eine Dicke von etwa 3000 bis 10 000 S. Es dringt in die Oberfläche des Siliziums bis in eine Tiefe von
etwa 1500 bis 2 500 S ein.Die ursprünglichen P+-Zonen 71A
und 71B werden dabei jedoch nur teilweise verbraucht,
und der Rest diffundiert vor der Oxydationsfront her. Das Ergebnis dieses Vorgangs ist in Fig.5d dargestellt.
Mit Hilfe eines Ätzmittels wie Phosphorsäure wird dann die Nitridschicht 85 entfernt. Im Anschluß daran wird
die Oxidschicht 81 mit einem anderen Ätzmittel, beispielsweise
Fluorwasserstoff, entfernt. Dadurch wird die Bildung des Umfangs der Zellen beendet. Das Ergebnis ist in Fig.5e
dargestellt.
Nun werden die ersten Schritte zur Bildung der Speicherzone
durchgeführt. Zu diesem Zweck wird die gesamte vom Feldoxid 78A und vom Feldoxid 78B eingeschlossene Fläche zweimal
implantiert. Die zwei Implantante sind ein flaches Ionenimplantat 75 und ein tiefes Ionenimplantat 76. Diese
Implantate weisen Majoritätsladungsträger auf, deren Leitungstyp jeweils dem Leitungstyp der Majoritätsladungsträger
im anderen Implantat entgegengesetzt sind. Die Implantation wird mit Hilfe einer Ionenimplantierungsmaschine
durchgeführt. Die Spitze der Gaußschen Verteilung des tiefen Implantats liegt im Bereich von 1500
8098 2V0765
275685b
bis 10 000 8 von der Oberflache 72 aus. Der Konzentrationswert der tief implantierten Ionen liegt im Bereich von
12 2
1 bis Uo χ 10 Ionen/cm . Wahrend der Implantierung
werden die tiefen Ionen seitlich aus jedem Zellenbereich zu den angrenzenden KanalbegrenzungsZonen gestreut. Dies
hat zur Folge, daß rund um jede Zelle eine Potentialsperre entsteht. Diese Potentialsperre verhindert, daß ein in
den Feldoxidzonen erzeugte Leckladung in den Speicherzonen der Zellen gesammelt wird. Auf diese Weise wird
der Leckstrom der Zelle herabgesetzt. Als Beispiel brauchbarer P-Ionen kann Bor benutzt werden. Die Spitze der
Gaußschen Verteilung des flachen IonenImplantats 75
tritt im Bereich innerhalb von 500 Ä von der Oberflache 72 aus auf. Der Konzentrationswert dieser
12 2
Als Beispiel brauchbarer N-Ionen kann Arsen oder Antimon
verwendet werden. Diese Ionen haben eine große Masse,
so daß sie bevorzugt verwendet werden, da sie bei erhöhten Temperaturen im Silizium nicht schnell diffundieren und beim Implantieren nicht tief in das
Silizium eindringen.
Mit den nächsten Schritten wird die Speicherelektrode
gebildet. Zuerst wird durch thermisches Aufwachsen auf der gesamten Oberfläche der Scheibe die Gate-Oxidschicht
erzeugt. Diese Gate-Oxid-Schicht hat eine Dicke von etwa 500 bis 1000 Ä. Es sei bemerkt, daß das flache Implantat
durch diese Oxidschicht nach ihrer Bildung unter Anwendung einer höheren Implantierungsenergie eingebracht werden
kann. Auf der Oberseite der Oxidschicht 78 wird nun eine Schicht 86 aus polykristallinem Silizium erzeugt.
Diese Schicht aus polykristallinem Silizium 86 bedeckt
die ganze Oberfläche der Scheibe. Ihre Dicke beträgt etwa 3000 bis 5000 Ä. Die Schicht 86 wird dann mit einem
N+-Ionenimplantat oder durch Diffusion stark dotiert, damit sie eine stark leitende Elektrode wird. Mit dem
t09l2f/07C5
nächsten Schritt kan durch thermisches Aufwachsen oder
durch Abscheidung auf der Schicht Θ5 eine Oxidschicht 79a gebildet werden. Dies ist ein wahlweise ausführbarer
Schritt; er erfolgt nur dann, wenn die Oxidschicht 79 zwischen der Speicherelektrode 51 und der Ubertragungselektrode
41 relativ dick sein soll. Dann wird auf der Oberseite der Schicht 86 aus polykristallinem Silizium
(oder der Oxidschicht 79a, wenn diese vorhanden ist) eine Photoresistschicht 8? angebracht. Diese Photoresistschicht
bedeckt ebenfalls die gesamte Oberfläche der Scheibe. Das Ergebnis dieser Schritte ist in Fig.5g dargestellt.
Die Photoresistschicht wird dann entsprechend der Speicherelektrode
51 maskiert. Die maskierte Scheibe wird mit ultraviolettem Licht bestrahlt, und die Photoresistschicht
wird entwickelt. Die Schicht 86 aus polykristallinem Silizium wird dann selektiv abgeätzt, was zur Folge hat,
daß die Speicherelektrode 51 entsteht, wie in Fig.5h
dargestellt ist.
Mit den nächsten Schritten wird die Ubertragungszone 77
hergestellt. Zunächst wird in der Zone 88 bei über der Speicherelektrode 51 verbleibender Photoresistschicht
ein Ätzschritt durchgeführt.Die Zone 88 füllt den Raum zwischen dem Feldoxid 78A und der Speicherelektrode 51,
wie in Fig.5i dargestellt ist. Dieser Ätzvorgang entfernt das Oxid, und er entfernt auch in einer Dicke von etwa
100 bis 10 000 8 das Siliziummaterial in der Zone 88. Durch Abätzen des Siliziums wird das in der Zone 88
befindliche flache Implantat 75 entfernt. Die Oxidätzung wird mit einer Substanz durchgeführt, die
das polykristalline Silizium der Schicht 86 nicht angreift,
s ο daß der Ätzvorgang unter SelbstJustierung auf die Speicher·
80982^/0765
elektrode 51 und das Feldoxid 78A erfolgt.
Nun werden in die Zone 88 Ionen 89 tief implantiert.
Diese Ionen 89 weisen Majoritätsladungsträger eines Typs auf, der zum Majoritätsladungsträgertyp des zuvor
beschriebenen Implantats 76 entgegengesetzt ist. Die Ionen 89 und die Ionen 76 heben sich daher in der Zone 88
auf. Das Ergebnis ist dabei das gleiche, als wäre keine oder fast keine Ionenimplantierung durchgeführt worden.
Auf Grund der zur Durchführung dieser Implantierung erforderlichen hohen Energie werden die Ionen 89 außerdem seitlich
in die Zone gestreut, die geringfügug unter der Speicherelektrode 51 liegt. Als Folge davon entsteht an der Grenzfläche zwischen der Speicherzone 74 und der Ubertragungszone 77 eine kleine Potentialsenke, auf Grund eines geringen
Überschusses an Ionen des N-Leitungstyps im Streubereich. Dies ist wichtig, da eine Potentialsenke im Gegensatz zu
einer Potentialsperre nicht zu einer Reduzierung der Ladungskapazität der Speicherzone 74 führt. Das Ergebnis dieser
Schritte ist in Fig.51 dargestellt.
Nun werden die Ubertragungselektrode 41 und die Zone 73 in der folgenden Weise gebildet: Zuerst wird über der
gesamten Oberfläche der Scheibe die Oxidschicht 79 gebildet. Die Oxidschicht 79 wird durch thermisches
Aufwachsen in einer Dicke von etwa 300 bis 1000 8 über der Zone 88 gebildet, über der Speicherelektrode 51
ist sie natürlich dicker, wenn die Oxidschicht 79a gebildet wurde. Anschliessend wird eine in einem Muster zur Bildung
der Ubertragungselektrode 41 ausgebildete Schicht aus polykristallinem Silizium über der gesamten Oberfläche
der Oxidschicht 79 aufgebracht.Das polykristalline
80982&/0765
275685b
Silizium wird dann mit einem Photoresist überzogen. Der Photoresüwird dann zur Bildung der Ubertragungselektrode
41 geätzt. Anschlieasend wird die über der Zone 73 liegende Oxidschicht 79 selektiv abgeätzt.
Unter Verwendung von Ionen des N-Leitungstyps wird dann zur Bildung der Bitleitung b1 und der Transistor-Source-Elektrode
42 die Zone 73 implantiert oder diffundiert. Dieser Schritt führt auch zu einer Dotierung des die Übertragungselektrode 41 bildenden
polykristallinen Siliziums, so daß die Ubertragungselektrode
eine stark leitende Elektrode wird. Das Ergebnis dieser Schritte ist in Fig.5j dargestellt.
Als nächster Schritt wird auf der gesamten Oberfläche eine Oxidschicht durch Aufwachsen oder durch Abscheidung
mit einer Dicke von etwa 6000 bis 7000 Ä gebildet. Dieser Schritt wird bei niedrigen Temperaturen ausgeführt, damit eine
Diffusion zuvor implantierter Zonen vermieden wird. Die Oxidschicht wird dann zur Bildung eines Bereichs für den
Wortleitungskontakt 45 maskiert und geätzt. Als nächstes wird ein Leiter, beispielsweise Aluminium, auf die gesamte
Oxidfläche aufgebracht. Das Aluminium wird dann mit einem Photoresist überzogen, der zur Bildung der Wortleitungen
mit einem Muster versehen und dann geätzt wird. Dadurch wird das Herstellungsverfahren im wesentlichen abgeschlossen.
Die Scheibe wird natürlich auch mit einer Schutzschicht überzogen, geritzt, in einzelne Chips zerbrochen
und in Gehäuse eingebaut, wie es in der Halbleiterindustrie üblich ist.
Ein zweites Verfahren zum Herstellen einer Matrix aus Hi-C-Speicherzellen
ist eine Abwandlung des oben beschriebenen
8098 2y/07 6 5
ersten Verfahrens; es besteht aus den folgenden Schritten: Zu Beginn werden Grenzen jeder Zelle und die Bitleitungen ·
unter Anwendung der gleichen Schritte hergestellt, die im Zusammenhang mit den Figuren 5a bis 5e beschrieben wurden,
dann wird das tiefe Implantat 76 so erzeugt, wie im Zusammenhang mit Fig.5f beschrieben wurde. Der Schritt zur Herstellung des flachen Implantats wird jedoch nicht ausgeführt; dafür wird nach der Durchführung des Schritts zur
Bildung des tiefen Implantats die Gate-Oxidschicht 78 durch Aufwachsen gebildet. Dann werden in die Oxidschicht 78 Ionen
75 implantiert. Die Konzentration dieser Ionen liegt im
A -χ η
Bereich von 8 χ 10 pIonen/cm . Dies ist ein etwa zehnmal
höherer Wert als der Konzentrationswert des zuvor beschriebenen flachen Implantats, das im Substrat 70 gebildet
wurde. Alle weiteren Schritte, die im Zusammenhang mit den Figuren 5g bis 5 h zur Bildung der Speicherelektrode 51
durchgeführt wurden, werden dann ausgeführt. Dies ergibt Zellen mit einem Querschnitt, wie er in Fig.5h dargestellt
ist, mit der Ausnahme, daß das flache Implantat 75 vollständig in der Oxidschicht 78 enthalten ist. Damit die Ionen des
flachen Implantats 75 vollständig in der Oxidschicht 78 bleiben, wird das Aufbringen der Schicht 86 aus polykristallinem Silizium und der Oxidschicht 79a bei niedrigen
Temperaturen ( unter 720°) durchgeführt.
Als nächster Schritt wird die Oxidschicht 78 durch Ätzen in der Zone 88 entfernt. Dadurch wird natürlich auch das
flacheImplantat entfernt, das in der Oxidschicht 78 in der Zone 88 enthalten war. Es wird dann ein Hochtemperaturschritt durchgeführt» der bewirkt, daß ein Teil des
flachen Implantats, das in der verbleibenden Oxidschicht 78 enthalten ist, in die Oberfläche 72 des darunterliegenden
Siliziums 70 diffundiert. Auf diese Weise entsteht die
80982^/0765
Speicherzone 7^. Im Anschluß daran wird ein tiefes
Ionenimplantat 89 hergestellt, wie zuvor im Zusammenhang mit Fig.5i beschrieben wurde. Dann werden alle schritte
ausgeführt, die im Zusammenhang mit Fig.5J beschrieben
wurden, wodurch der Aufbau der Hi-C-Zelle vollendet wird.
Ein drittes Verfahren zum Herstellen einer Matrix aus Hi-C-Speicherzellen
ist in den Figuren 6a bis 6j dargestellt. Auch hier sind die Figuren Schnittansichten einer Zelle
der Matrix bei verschiedenen Stufen des Herstellungsverfahrens. Die Schnitte einer Zelle veranschaulichen die
Grundstruktur, die für Jede Zelle in der Matrix wiederholt wird.
Mit den ersten Schritten dieses Verfahrens entstehen die Feldoxidzonen 78A und 78B und die entsprechenden Kanalbegrenzungszonen
71A und 71B. Diese Zonen begrenzen die
Zellenfläche jeder Zelle und die verbindenden Bitleitungen. Der zur Bildung dieser Zonen angewendete Prozeß ist der
gleiche Prozeß, der zuvor im Zusammenhang mit den Figuren 5a bis 5e beschrieben wurde. Das Ergebnis dieser Schritte ist
in Fig.6a dargestellt. Anschliessend wird die Übertragungselektrode 51 in der folgenden Weise gebildet: zuerst wird
durch Aufwachsen auf der Oberfläche 72 des Substrats 70 eine Oxidschicht 78 erzeugt, wie in Fig.6b dargestellt ist.
Diese Oxidschicht bedeckt die ganze Oberfläche des Substrate mit einer Dicke von etwa 300 bis 1000 8. Dann wird auf der
Oxidschicht 78 eine Schicht 91 aus polykristallinem Silizium erzeugt und durch Implantierung oder Diffusion stark N+-
dotiert. Die Schicht aus polykristallinen! Silizium hat eine Dicke von etwa 2000 bis 5000 S . Wahlweise wird dann
80982^/0765
eine isolierende Oxidschicht 79a durch Aufwachsen oder Abscheiden gebildet, wie im Zusammenhang mit Fig.5g beschrieben wurde. Auf der Oberseite der Schicht 91 aus polykristallinem Silizium (oder der Schicht 79a, wenn diese
aufgebracht wurde) wird dann eine Photoresistschicht 92 aufgebracht, wie Fig.6c zeigt. Die Photoresistschicht
wird dann mit ultraviolettem Licht durch eine Maske in der Form der Ubertragüngselektrode 41 belichtet. Entsprechend der Maske wird die Schicht 91 dann selektiv
abgeätzt, so daß eine Ubertragüngselektrode 41 entsteht. Das Ergebnis ist in Fig.6d dargestellt.
Die Speicherzone 74 wird mit den folgenden Schritten hergestellt: Auf der Oberfläche wird eine Photoresistschicht 93 in einem solchen Muster aufgebracht, daß nur
der Bereich zwischen den Feldoxidzonen 78A und 78B freiliegt. In den freiliegenden Bereich wird dann ein
flaches Implantat 75 aus Ionen des N-Typs eingebracht. Wie beim zuvor beschriebenen Verfahren können die Ionen
des N-Typs Arsen- .oder Antimonionen sein. Ihre Konzentration
12 2
beträgt etwa 1-9 χ 10 Ionen/cm . Die Spitze der Gaußschen Verteilung liegt im Bereich von 500 Ä von der Oberfläche. Dieses Implantat justiert sich selbst auf die Ubertragüngselektrode 41, da diese Elektrode 41 aus polykristallinen Silizium das flache Ionenimplantat 75 gegenüber der Ubertragungszone 77 maskiert. Das Ergebnis dieses Schritts ist in Fig.6e dargestellt.
beträgt etwa 1-9 χ 10 Ionen/cm . Die Spitze der Gaußschen Verteilung liegt im Bereich von 500 Ä von der Oberfläche. Dieses Implantat justiert sich selbst auf die Ubertragüngselektrode 41, da diese Elektrode 41 aus polykristallinen Silizium das flache Ionenimplantat 75 gegenüber der Ubertragungszone 77 maskiert. Das Ergebnis dieses Schritts ist in Fig.6e dargestellt.
Dann wird die Oxidschicht 79 durch Aufwachsen erzeugt. Dies ist ein bei relativ hohen Temperaturen durchgeführter
Vorgang, der etwa bei 850 bis 11000C durchgeführt wird.
Die Dicke des Oxids beträgt etwa 300 bis 1000 8. Die höheren
8098 2$/0 765
Temperaturen haben zur Folge, daß das flache Ionenimplantant
75 geringfügig in seitlicher Richtung diffundiert. Das Implantant 75 erstreckt sich daher geringfügig unter die
Übertragungselektrode 41, wie in Fig.6f dargestellt ist.
Zur Freilegung des Bereichs zwischen den Feldoxidzonen 78A und 78B wird erneut eine Photoresistschicht 74 aufgebracht.
Im Anschluß daran wird ein tiefes Ionenimplantat 76 erzeugt.
Die Ubertragungselektrode 41 wirkt wieder als Selbstjustierungsmaske
für das tiefe Ionenimplantat. Für dieses tiefe Ionenimplantat können Borionen verwendet werden. Die Spitze
der Gaußschen Verteilung des Ionenimplantats 76 liegt im Bereich zwischen 2000 und 10 000 8. Die Konzentration beträgt
1 ? ?
etwa 1 bis 40 χ 10 Ionen/cm . Das Ergebnis dieses Vorgangs ist in Fig.6g dargestellt.
etwa 1 bis 40 χ 10 Ionen/cm . Das Ergebnis dieses Vorgangs ist in Fig.6g dargestellt.
Nachdem dieser Schritt zur Herstellung des tiefen Implantats durchgeführt worden ist, bestehen gute Aussichten, daß das
tiefe Ionenimplantat innerhalb des flachen Ionenimplantats in seitlicher Richtung unter der Elektrode 41 liegt.
Das bedeutet, daß das tiefe Ionenimplantat nicht so weit unter die Elektrode 43 eindringt, wie das flache Ionenimplantat.
Dies ist wichtig, da dann unter der Ubertragungselektrode 41 keine Potentialsperre vorliegt. Wenn das
tiefe Ionenimplantat über das flache Ionenimplantat hinausragen würde, wäre eine Potentialsperre vorhanden, die die
Ladungskapazität der Hi-C-Zelle beträchtlich reduzieren würde. Andrerseits hat das oben beschriebene Verfahren zur
Folge, daß eine Potentialsenke entsteht. Diese Potentialsenke na"t keine Verschlechterung der Ladungskapazität der
Hi-C-Zelle zur Folge, da die Potentialsenke stets mit Ladungsträgern gefüllt ist.
80982^/0765
275685b
Nun wird die Speicherelektrode 51 gebildet. Die Speicherelektrode 51 besteht aus einer Schicht aus polykristallinem
Silizium, die unter Verwendung eines Photoresists und unter Anwendung eines selektiv wirkenden Ätzmittels geätzt wird,
wie oben im Zusammenhang mit der Bildung der Ubertragungselektrode 41 beschrieben wurde. Das Ergebnis dieser Schritte
ist in Fig.6h dargestellt.
Mit den verbleibenden Schritten werden die Bitleitung b1 und die Transistor-Source-Elektrode 42 gebildet. Dies
erfolgt dadurch, daß zunächst die zwischen der Speicherelektrode 51 und der Feldoxidzone 78A liegende Oxidschicht
79 abgeätzt wird. Fig.6i zeigt das Ergebnis dieses Schritts. Als nächstes wird in die abgeätzte Zone ein N+-Implantat
oder eine Diffusion eingebracht. Der Konzentrationswert des N-DotierungsStoffs wird ausreichend hoch gemacht, damit
die zuvor in diesem Bereich gebildeten Implantate vollständig aufgehoben werden.Dadurch wird auch die aus polykristallinem
Silizium bestehende Speicherelektrode 51 stark dotiert und leitend gemacht. In Fig.63 ist das Ergebnis dieses Schritts
dargestellt. Das Herstellungsverfahren wird damit im wesentlichen abgeschlossen. Weitere Schritte, die zur Bildung einer
Isolierschicht und zur Bildung einer Wortleitung, zum überziehen der Struktur mit einem Schutzüberzug und zum Einbauen der Schaltung im Gehäuse erforderlich sind, werden
entsprechend in der Halbleiterindustrie üblicher Verfahren ausgeführt.
Ein viertes Verfahren zur Herstellung der Matrix aus Hi-C-Zellen ist eine Modifikation des oben beschriebenen dritten
Verfahrens. Bei diesem vierten Verfahren werden alle Schritte ausgeführt, die im Zusammenhang mit den Figuren 6a bis 6d
8098 2$/0765
beschrieben wurden. Im Anschluß daran wird in die Oxidschicht 78 ein flaches Ionenimplantat eingebracht. Die
Konzentration dieses Ionenimplantats liegt im Bereich von 1 bis 8 χ 10 ^Ionen/cm . Dann wird die Scheibe einer Atmosphäre
mit hoher Temperatur ausgesetzt, die bewirkt, daß ein Teil der implantierten Ionen aus der Oxidschicht 78
in das darunterliegende Substrat diffundiert.Die resultierende
Ionenkonzentration in der Nähe der Oberfläche des
12 2
Substrats liegt im Bereich von 1 bis 6 χ 10 Ionen/cm .
Die Atmosphäre mit hoher Temperatur hat auch zur Folge, daß die Ionen seitlich diffundieren, wie oben im Zusammenhang
mit Fig.6f beschrieben wurde. Zur Fertigstellung des Aufbaus der Matrix aus Hi-C-Zellen werden alle Schritte
ausgeführt, die im Zusammenhang mit den Figuren 6g bis 6j beschrieben wurden.
Bei den beschriebenen vier Verfahren werden das tiefe Implantat 76 und das flache Implantat 75 anfänglich
durch die gesamte Speicherzellenfläche gebildet. Im Anschluß daran werden die Implantate zur Bildung der
Speicherzone 74 geformt. Im Vergleich dazu wird das tiefe Implantat bei den zwei anschliessend zu beschreibenden
Verfahren anfänglich nur im Bereich der Speicherzone 74 durchgeführt.
Das fünfte Verfahren wird nun im Zusammenhang mit den Figuren 7a bis 7e beschrieben. Mit den Anfangsschritten
dieses Verfahrens werden die Grenzen der Zelle herstellt. Das bedeutet, daß die Feldoxidzonen 78A
und 78B zusätzlich zu den Kanalbegrenzungszonen 71A und
71B gebildet werden. Zur Bildung dieser Zonen werden die
80982?/0765
Schritte wiederholt, die zuvor im Zusammenhang mit den Figuren 5a bis 5e beschrieben wurden. Das Ergebnis ist
in Fig.7a dargestellt.
Im Anschluß daran wird das flacheIonenimplantat 75 in
der gesamten Zellenfläche eingebracht. Die Tiefe und die Konzentration dieses Implantats sind ebenso wie
zuvor beschrieben wurde. Dann wird auf der gesamten Scheibe die Oxidschicht 78 erzeugt. Fig.7a zeigt auch
das Ergebnis dieser Schritte.
Auf der Oberseite der Oxidschicht 78 wird nun eine Photoresistschicht 101 erzeugt. Die Photoresistschicht 101
wird dann in ein solches Muster gebracht, daß die Speicherzone 7k freigelegt wird. Die Bildung dieses Musters erfolgt
mit den zuvor beschriebenen Schritten. Der Photoresist 101 ist so geformt, daß er sich in dem an die Ubertragungszone
77 angrenzenden Bereich geringfügig über die Speicherzone 7k
erstreckt. In anderen Worten heißt das, daß die Kante 102 des Photoresists 101 leicht innerhalb der Speicherzone 7k
liegt. Anschliessend wird das tiefe Ionenimplantat 76 in die Speicherzone 7k eingebracht. Das Ergebnis dieser
Schritte ist in Fig.7b dargestellt.
Mit den nächsten Schritten wird die Speicherelektrode 51 hergestellt. Zuerst wird auf der Oberseite der gesamten
Scheibe eine Schicht aus polykristallinem Silizium angebracht. Sie wird dann N+-dotiert, damit sie leitend wird. Wahlweise
wird auf der Oberseite der Schicht aus polykristallinem Silizium eine Oxidschicht 79a angebracht. Auf der Oberseite
dieser Oxidschicht (oder der Schicht aus polykristallinem SiLi ζ ium, wenn der wahlweise durchgeführte Schritt weggelassen
80 9 82%/ 0765
275685b
wurde), wird dann eine Photoresistschicht aufgebracht. Die Photoresistschicht wird anschliessend maskiert und in ein
solches Muster gebracht, daß über der Speicherzone 74
eine Schicht 103 zurückbleibt. Die Schicht aus polykristallinem
Silizium ( und die Oxidschicht) werden dann abgeätzt, so daß die Speicherelektrode 51 (und
die Oxidschicht 79a) zurückbleiben, wie Fig.7c zeigt.
Die Kante 104 der Schicht aus polykristallinem Silizium verläuft dabei so, daß das gesamte tiefe
Ionenimplantat 76 vollständig unter der Speicherelektrode 51 liegt. Dies ist ebenfalls in Flg.7c dargestellt.
Mit den nächsten Schritten wird die Übertragungszone 77 hergestellt. Dazu wird im Bereich 105 vor der Entfernung
der Photoresistschicht 103 ein Ätzvorgang ausgeführt. Die Zone 105 füllt den Abstand zwischen der Kante 104
und der Feldoxidzone 78A aus. Die oben beschriebene Lage der Kante 104 stellt sicher, daß das tiefe Ionenimplantat
76 nach der Durchführung dieses Ätzvorgangs innerhalb des flachen Ionenimplantats 75 liegt.Auf diese Weise ist in
der Ubertragungszone 77 keine Potentialsperre vorhanden. Mit dem Ätzvorgang in der Zone 105 werden die Oxidschicht
78 und zusätzlich das flache Ionenimplantat 75 in dieser Zone entfernt. Das Ergebnis dieser Schritte ist in Fig.7d
dargestellt.
Mit den übrigen Schritten werden die Bitleitungszone 73
und die Ubertragungselektrode 71 hergestellt. Die zur Bildung dieser Strukturen angewendeten Schritte stimmen mit den
Schritten Uberein, die im Zusammenhang mit Fig.53 beschrieben
wurden. Das Ergebnis dieser Schritte ist in Fig.7e dargestellt,
80982^/0765
Das sechste Verfahren ist eine Abwandlung des fünften Verfahrens. Beim sechsten Verfahren wird das tiefe Ionenimplantat 76 nur in die Speicherzone 7^ eingebracht, und
das flache Ionenimplantat 75 w.ird in die gesamte Zellenfläche eingebracht. Das Einbringen des flachen Ionenimplantats 75 wird jedoch auf eine andere Weise durchgeführt.
Die Figuren 8a bis 8e zeigen das sechste Verfahren.
In Fig.8a sind die Anfangsschritte dieses Verfahrens gezeigt.
Die Feldoxidzonen 78A und 78B sowie die Kanalbegrenzungszonen 71A und 71B werden so gebildet, wie oben beschrieben
wurde. Im Anschluß daran wird auf der Oberfläche des Substrats eine Isolierschicht 78 erzeugt. Dann wird in die
gesamte Oxidschicht 78 das flache Ionenimplantat 75 eingebracht. Die Konzentration dieses Ionenimplantats liegt
im Bereich von 1 bis 8 χ 10 Ionen/cm . Dieser Wert ist ungefähr um den Faktor 10 größer als die Konzentration
des Ionenimplantats 75t das im Zusammenhang mit Fig.7a
eingebracht wurde. Das Ergebnis dieser Schritteist in Fig.8a
dargestellt.
Mit den nächsten Schritten erfolgt das Einbringen des tiefen Ionenimplantats 76 in die Speicherzone Jk und die
Bildung der Speicherelektrode 51* Diese Schritte gleichen den im Zusammenhang mit den Figuren 7b und 7c beschriebenen
Schritten. Der einzige Unterschied besteht darin, daß das Aufbringen des polykristallinen Siliziums und die
Bildung der darüberliegenden Oxidschicht 79a bei Temperaturen unter 720°C ausgeführt werden, damit gewährleistet wird, daß das Ionenimplantat 75 vollständig in
der Oxidschicht 78 bleibt. Das Ergebnis dieser Schritte
80982^/0765
- he -
ist in den Figuren 8b und 8c dargestellt.
Nun wird die Ubertragungszone 77 hergestellt. Damit dies
erreicht wird, wird in der Zone 105 eine Ätzung durchgeführt, bevor die Resistoschicht 103 entfernt wird. Die Zone 105 liegt
im Raum zwischen der Kante 104 und der Feldoxidzone 78A. Bei dieser Ätzung wird die Oxidschicht 78 in der Zone
abgetragen. Ein wesentlicher Teil des Siliziums in der Zone 105 wird bei der Ätzung jedoch nicht entfernt. Eine
Siliziumätzung ist natürlich nicht erforderlich, da das flache Ionenimplantat 75 innerhalb der Oxidschicht
liegt. Fig.8d zeigt das Ergebnis dieser Schritte.
Die Scheibe wird dann einer Atmosphäre mit hoher Temperatur ausgesetzt. Als Ergebnis diffundiert ein Teil der Ionen
aus dem flachen Ionenimplantat 75 innerhalb der Oxidschicht 78 in das darunterliegende Substrat. Auf diese Weise
wird die Speicherzone 7h mit einem flachen Ionenimplantat und einem tiefen Ionenimplantat 76 erzeugt. Fig.8e zeigt
das Ergebnis dieses Schritts. In Fig.Öe sind auch die Bitleitung 73 und die Ubertragungselektrode 7k dargestellt.
Die Bildung dieser Elemente und der zugehörigen Wortleitung erfolgt mit den zuvor beschriebenen Schritten.
In den Figuren 9 und 10 sind zwei weitere Verfahren, nämlich das siebte und das achte Verfahren zum Herstellen der Hi-C-Zelle
dargestellt. Diese Verfahren unterscheiden sich von den zuvor beschriebenen Verfahren dadurch, daß das flache
Ionenimplantat 75 und das tiefe lonenimplantat 76 nur im Bereich der Speicherzone 7h gebildet werden. D.h., daß
keines dieser Implantate in der gesamten Zellenfläche erzeugt wird, wie von den Feldoxidzonen 78A und 78B festgelegt wird.
80982^/0765
Das erste dieser zwei weiteren Verfahren ist in den Figuren 9a bis 9e dargestellt.Am Anfang werden die
von den Peldoxidzonen 7ΘΑ und 78B und der entsprechenden Kanalbegrenzungszonen 71A und 71B definierten Zellengrenzen mit Verfahrensschritten hergestellt, wie sie
oben beschrieben wurden. Dann wird auf der Oberseite der gesamten Scheibe eine Photoresistschicht angebracht. %
Die Photoresistschicht wird dann in ein solches Muster gebracht»daß der Schichtabschnitt 111 zurückbleibt und die Oberseite der Speicherzone 74 freigelegt
wird. In die freigelegte Fläche wird dann ein flaches Ionenimplantat eingebracht. Die Dosierung und die
Implantierungstiefe haben dabei solche Werte, wie sie oben beschrieben wurden. Fig.9a zeigt das
Ergebnis dieser Verfahrensschritte.
Im Anschluß daran wird auf der Oberfläche 72 des Substrats 70 eine Photoresistschicht 113 so angebracht, daß ein Fenster
freigelegt wird, durch das das tiefe Ionenimplantat erzeugt wird. Die Form der Photoresistschicht 113 entspricht
der Form der Photoresistschicht 111 mit der Ausnahme, daß sich die Kante 114 geringfügig über die Speicherzone
erstreckt. Im Vergleich dazu legte die Kante 112 der zuvor aufgebrachten Photoresistmaske den Rand der Speicherzone 74 fest. Die Photoresistschicht 113 kann dadurch
gebildet werden, daß die Photoresistschicht 111 entfernt und dann eine völlig neue Photoresistschicht aufgebracht
wird. Es ist jedoch auch möglich, die Photoresistschicht 113 aus der Photoresistschicht 111 zu bilden, indem diese
80982^/0765
erwärmt wird, so daß sie weich wird und sich geringfügig
in seitlicher Richtung verschiebt. In jedem Fall wird dann das tiefe Ionenimplantat 76 erzeugt. Die oben
beschriebenen relativen Lagen der Kanten 112 und 114 gewährleisten, daß in der Übertragungszone 77 keine
Potentialsperren vorhanden sind. Dies ist darauf zurückzuführen,daß das tiefe Ionenimplantat 76
innerhalb des flachen Ionenimplantats an der Grenzfläche zwischen der Übertragungszone und der Speicherzone
liegt. Die Werte für die Tiefe und die Konzentration des tiefen Implantats 76 sind die gleichen, die oben
beschrieben wurden. Das Ergebnis dieser Verfahrensschritte
ist die Speicherzone 74, wie in Fig.9b dargestellt ist.
Auf der Oberfläche 72 der gesamten Scheibe wird nun die Oxidschicht 78 gebildet. Dies ist in Fig.9c dargestellt.
Anschliessend wird über der Speicherzone 74 nach Fig.9d die Speicherelektrode 51 gebildet. Die bei der Bildung
der Speicherelektrode 51 beteiligten Verfahrensschritte sind die gleichen Schritte, die zuvor im Zusammenhang
mit den Figuren 5g und 5h beschrieben wurden. Fig.9d zeigt das Ergebnis dieser Verfahrensschritte. Mit den
übrigen Verfahrensschritten werden die Bitleitung b1, die Transistor-Source-Elektrode 42, die Übertragungselektrode 41 und die entsprechende Wortleitung gebildet.
Alle diese Elemente werden mit Verfahrensschritten hergestellt, die zuvor im Zusammenhang mit Fig.5j beschrieben
wurde». Das Ergebnis dieser Schritte ist in Fig.9e dargestellt.
98 2^-/076
Das achte Verfahren ist eine Abwandlung des zuvor beschriebenen
siebten Verfahrens. Teile dieses Verfahrens sind in den Figuren 8a bis 8c dargestellt. Wie vorher werden mit den
ersten Verfahrensschritten die Feldoxidzonen 78A und 78B und die entsprechenden Kanalbegrenzungszonen 71A und 71B
erzeugt. Mit dem nächsten Schritt wird jedoch auf der Oberfläche 72 die Oxidschicht 78 gebildet. Auf der Oberseite
der Oxidschicht 78 wird dann eine Photoresistschicht 111 angebracht. Das Muster dieser Photoresistschicht gleicht dem
zuvor im Zusammenhang mit Fig.9a beschriebenen Muster. In die Oxidschicht 78, die durch die Photoresistschicht
111 freiliegt, wird dann ein flaches Ionenimplantat 75 eingebracht. Die Dosierung dieses Implantats ist etwa
zehnmal größer als die Dosierung des flachen Ionenimplantats beim direkten Einbringen in das Substrat 70.
Fig.10a zeigt das Ergebnis dieser Schritte.
Die Photoresistschicht 113 wird dann so erzeugt, wie zuvor im Zusammenhang mit Fig.9b beschrieben wurde. Auch das tiefe
Ionenimplantat 76 wird so eingebracht, wie zuvor beschrieben wurd«.Fig.10b zeigt das Ergebnis dieser Schritte.
DLe Scheibe wird dann einer Atmosphäre mit hoher Temperatur ausgesetzt. Dies hat zur Folge, daß ein Teil des in der
Oxidschicht 78 liegenden flachen Ionenimplantats in die Oberfläche des darunterliegenden Substrats 70 diffundiert.
Als Ergebnis entsteht die Speicherzone 74. In der Nähe
der Ubertragungszone 77 liegt das tiefe Ionenimplantat vollständig innerhalb der Speicherzone 74. Dies gewährleistet,
daß in der Ubertragungszone 77 keine Potentialsperren vorhanden sind. Die restlichen Schritte zur Fertigstellung
80982^/0765
der Zellenstruktur sind die gleichen Schritte, wie zuvor im Zusammenhang mit den Figuren 9d bis 9e
beschrieben wurden.
In den Figuren 11a bis 11e ist ein Verfahren zum Herstellen einer zweiten Ausführungsform einer Hi-C-Zelle dargeetellt.
Diese AusfUhrungsform gleicht in mancher Hinsicht der zuvor
beschriebenen Zelle. Wie in Fig.11b dargestellt ist, enthält diese Ausführungsform beispielsweise eine Speicherzone 121
mit einer tiefen P-Ionenschicht 122 und einer flachen N-Ionenschicht 123. Die Verteilungsmaxima und die Dosierungen
der Ionenschichten 122 und 123 haben die gleichen Werte, die oben im Zusammenhang mit der tiefen Ionenschicht 46 und
der flachen Ionenschicht 75 beschrieben wurden. Diese Hi-C-Zelle enthält auch eine oben liegende Speicherelektrode
124 und eine Ubertragungselektrode 125, die getrennt voneinander betätigbar sind. Die zwei Ausführungsformen
der Hi-C-Zellen unterscheiden sich jedoch dadurch voneinander, daß die zweite Ausführungsform eine zusätzliche N+-Zone
126 enthält, die der N+-Zone 73 gleicht. Die Zone 126 grenzt an die Speicherzone 121 an, und sie liegt im Abstand
von der Source-Bit-Leitungszone 73. Die Ubertragungselektrode 125 liegt auch nicht über der Speicherelektrode 124,
sondern nur über dem Oberflächenbereich zwischen den Zonen 126 und 127.
Die elektrische Wirkungsweise der zweiten Ausführungsform
ist der elektrischen Wirkungsweise der ersten Ausführungsform sehr ähnlich. Die Speicherzone 121 und
die Zone 126 wirken ebenso wie die Speicherzone 74; der Oberflächenbereich unter der Ubertragungselektrode 125
80982$y0765
wirkt so wie die Ubertragungszone 77. Mit diesen Abwandlungen
ist das Oberflächenpotential der Speicherzone und der Ubertragungszone für die zwei AusfUhrungsformen gleich.
Außerdem haben beide AusfUhrungsformen die gleiche hohe Ladungskapazität pro Flächeneinheit, und beide weisen
einen verringerten Leckstrom auf« Dies ist darauf zurückzuführen, daß die Speicherzone 121 den gleichen Aufbau
wie die zuvor beschriebene Speicherzone lh hat.
Fig.11a zeigt die ersten Schritte zum Herstellen dieser
zweiten AusfUhrungsform der Hi-C-Zelle. Zunächst wird
die Zellenfläche jeder Zelle der Matrix 11 durch Bildung von Kanalbegrenzungszonen 71A und 71B sowie der entsprechenden Feldoxidzonen 7ΘΑ und 78B festgelegt. Dann wird
auf der Oberfläche 72 des Substrats 70 eine Photoresistschicht 127 in einem solchen Muster angebracht, daß die
Speicherzone 121 freiliegt. Die Spetcherzone 121 liegt
zwischen der Kante 128 der Photoresistschicht 127 und der Feldoxidzone 78B jeder Zelle (in der gleichen Weise
wie die zuvor beschriebene Speicherzone 7*0.
Nun wird in jede Speicherzone 121 eine P-Ionenschicht 122 und
eine N-Ionenschicht 123 implantiert. Das Ionenimplantat wird in der gleichen Tiefe und mit der gleichen Dosierung
wie das zuvor beschriebene tiefe Ionenimplantat 76 eingebracht. Das bedeutet, daß die Spitze der Gaußschen Verteilung des
Ionenimplantats 122 im Bereich von 1500 bis 10 000 8 von
der Oberfläche 72 aus liegt und daß die Dosierung des Ionen-
12 2 Implantats 122 im Bereich von 1 bis 40 x 10 Ionen/cm
liegt. In der gleichen Weise stimmen die Verteilungsspitze
80982^/0765
und die Dosierung des flachen Ionenimplantats 123 mit den entsprechenden Vierten des zuvor beschriebenen flachen
Ionenimplantats 75 überein. Das Ergebnis dieser Implantierungsschritte ist in Fig.11b dargestellt.
Mit dem nächsten Schritt werden die Speicherelektrode und die Übertragungselektrode 125 gebildet.Zuerst wird
die Photoresistechicht 127 entfernt. Dann wird auf der Oberfläche 72 die Isolierschicht 78 angebracht. Auf der
Isolierschicht 78 wird nun eine Schicht aus polykristallinem Silizium gebildet. Diese Schicht aus polykristallinem Silizium
wird dann so implantiert, daß sie leitend wird, und sie wird dann unter Anwendung zuvor beschriebener
Schritte in selektiver Weise maskiert und geätzt, so daß die Speicherelektrode 51 und die Übertragungselektrode 125 entstehen. Das Ergebnis dieser Verfahrensschritte ist in Fig.11c dargestellt.
Nun werden die N+-Zone 116 und dieN+-Zone 73 gebildet.
Dies wird dadurch erreicht, daß der zwischen der Speicherelektrode 51 und der Ubertragungselektrode 125 liegende
Abschnitt der Isolierschicht 78 sowie der zwischen der Feldoxidzone 78A und der übertragungselektrode 125 liegende
Abschnitt der IaD lierschicht 78 abgeätzt werden. Dann wird eine N-Implantierung oder eine N-Diffusion mit sehr
λ c Λ CL
p
hoher Dosierung, etwa 10 bis 10 Ionen/cm , durchgeführt.
Diese hohe Dosierung eliminiert vollständig Potentialsperren bei der Oberfläche 72 an der Grenzfläche zwischen
den Zonen 121 und 126. Dies ist darauf zurückzuführen,
8 0 9 8 2·%/ 0 76 5
daß in die Zone 126 implantierte oder diffundierte Ionen geringfügig in seitlicher Richtung in die Speicherzone
streuen oder diffundieren. Das Ionenimplantat 122 liegt daher an der Grenzfläche zwischen den Zonen 121 und 126
in seitlicher Richtung innerhalb des Ionenimplantats 123. Das Ergebnis dieser Verfahrensschritte ist in Flg.11d
dargestellt.
Mit den Übrigen Verfahrensschritten wird der Aufbau der
Zelle fertiggestellt. Diese Schritte umfassen das Bilden einer Isolierschicht auf der gesamten Oberfläche der
Scheibe, das Ätzen dieser Isolierschicht zur Bildung von Bereichen für den Wortleitungskontakt 45 sowie das Aufbringen der Wortleitungen auf der Oberseite der Isolierschicht. Das Ergebnis dieser Schritte ist in Fig.11e
dargestellt. Weitere Schritte zum überziehen der Scheibe mit einer Sdutzschicht, zum Brechen der Scheibe in einzelne
Chips und zum Befestigen der Chips in Gehäusen, werden dann entsprechend der in der Halbleitertechnik üblichen
Praxis durchgeführt.
Es sind hier verschiedene Ausführungsbeispiele der Erfindung beschrieben worden. Aus dieser Beschreibung ist erkennbar,
daß zahlreiche Abwandlungen der beschriebenen Ausführungsbeispiele möglich sind. Beispielsweise können die als N-Ionen und als P-Ionen bezeichneten Ionen auch umgekehrt
eingesetzt werden. Außerdem könnten auch Halbleitersubstrate verwendet werden, die nicht aus Silizium bestehen.
80982f/076B
Claims (1)
- Schw/BaPatentansprücheVerfahren zum Herstellen einer Matrix aus Speicherzellen mit hoher Speicherkapazität, dadurch gekennzeichnet,(a) daß in einer ersten Fläche eines Halbleitersubstrats Kanalbegrenzungszonen und darüberllegende Feldisolationszonen in einem solchen Muster gebildet werden, daß für jede Speicherzelle der Matrix ein Zellenbereich und mehrere, die Zellenbereiche in ausgewählter Weise verbindende Bitleitungsbereiche definiert werden,(b) daß in die gesamten Zellenbereiche Ionen mit Majoritätsladungsträgern eines ersten Leitungstyps eingebracht werden, so daß im gesamten Bereich jeder Zelle eine flache Ionenschicht entsteht,(c) daß in die gesamten Zellenbereich auf einem unter den flachen Ionenschichten liegenden Niveau Ionen mit Majoritätsladungsträgern eines zweiten Leitungstyps8098 2ft/0766eingebracht werden, so daß im gesamten Bereich jeder Zelle eine tiefe Ionenschicht entsteht,(d) daß auf die erste Fläche über den Zellenbereichen eine erste Isolierschicht aufgebracht wird,(e) daß auf der ersten Isolierschicht über den Zellenbereichen eine Schicht aus leitendem Material gebildet wird,(f) daß Abschnitte des leitenden Materials in selektiver Weise entfernt werden, damit eine Speicher-Gate-Zone entsteht, die jeden der Zellenbereiche teilweise überdeckt und im Abstand von den Bitleitungsbereichen liegt,(g) daß von jedemZellenbereich die zwischen den Speicher-Gate-Zonen und den Bitleitungsbereichen liegenden Abschnitte der flachen Ionenschicht entfernt werden und(h) daß durch den gesamten, zwischen den Speicher-Gate-Zonen und den Bitleitungsbereichen liegenden Abschnitt jedes Zellenbereichs Zonen mit Majoritätsladungsträgern des ersten Leitungstyps ungefähr in der gleichen Tiefe und mit der gleichen Konzentration wie die darin befindliche tiefe Ionenschicht eingebracht werden.2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Einbringen der Ionen im Schritt (h) mittels eines Ionenimplantationsvorgangs nach der Bildung der Speicher-Gate-Zonen mit einer ausreichenden Energie durchgeführt wird, damit eine seitliche Streuung unter die Speicher-Gate-Zonen erfolgt.982^/0765J5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Schritt (c) mittels eines Ionenimplantationsvorgangs bei einem ausreichenden Energiewert durchgeführt wird, damit eine streuung von den Zellenbereichen in die Kanalbegrenzungszonen erfolgt.4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die flache Ionenschicht Jedes Zellenbereichs dadurch erzeugt wird, daß Ionen direkt in das Substrat implantiert werden, bevor die erste Isolierschicht darauf angebracht wird.5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die erste Isolierschicht auf der ersten Fläche angebracht wird und daß anschließend die flache Ionenschicht jedes Zellenbereichs dadurch gebildet wird, daß Ionen des ersten Leitungstyps durch die erste Isolierschicht implantiert werden.6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die erste Isolierschicht auf der ersten Fläche gebildet wird und daß die flache Ionenschicht ihres Zellenbereichs dadurch erzeugt wird,(I) daß Ionen des ersten Leitungstyps in die erste Isolierschicht implantiert werden und(Il)daß das Substrat einer Atmosphäre mit hoher Temperatur ausgesetzt wird, wodurch die Ionen des ersten Leitungstyps aus der Isolierschicht in das darunterliegende Substrat diffundieren.7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die flache Ionenschicht jedes Zellenbereichs derart eingebracht wird, daß die Spitze der Gaußsehen Verteilung im Bereich innerhalb von 500 8 von der ersten Fläche liegt, und daß8098 2^/0765die tiefe Ionenschicht Jedes Zellenbereichs derart eingebracht wird, daß die Spitze der Gaußschen Verteilung im Bereich von 1500 bis 10 000 8 von der ersten Fläche liegt.8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Ionen der flachen Ionenschicht jedes Zellenbereichs und der tiefenlonenschicht jedes Zellenbereichs mit Konzentrationswewerden.12 2 tionswerten von etwa 1 bis 40 χ 10 Ionen/cm eingebracht9. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Ionen des ersten Leitungstyps Arsen-, Antimon- oder Phosphorionen sind, und daß die Ionen des zweiten Leitungstyps Borionen sind.10. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Feldisolationszonen während der Durchführung der Schritte (b) und (c) wenigstens teilweise freiliegen.11. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Isolierschicht auf der Schicht aus leitendem Material angebracht wird, bevor der Schritt (f) durchgeführt wird.12. Verfahren zum Herstellen einer Matrix aus Speicherzellen mit hoher Speicherkapazität, dadurch gekennzeichnet,(a) daß in einer ersten Fläche eines Halbleitersubstrats Kanalbegrenzungszonen und darüberliegende Feldisolationszonen in einem solchen Muster gebildet werden, daß für jede Speicherzelle der Matrix ein Zellenbereich und mehrere, die Zellenbereiche in ausgewählter Weise verbindende Bitleitungsbereiche definiert werden,80982^/0765(b) daß auf die erste Fläche Über den Zellenbereichen eine erste Isolierschicht aufgebracht wird,(c) daß auf der ersten Isolierschicht über den Zellenbereichen eine Schicht aus leitendem Material gebildet wird,(d) daß in selektiver Weise Abschnitte des leitenden Materials zur Bildung von Ubertragungs-Gate-Zonen entfernt werden, die über einem Abschnitt jeder der Zellenbereiche angrenzend an die Bitleitungszonen liegen,(e) daß in den gesamten nicht von der Ubertragungs-Gate-Zonen bedeckten Abschnitt der Zellenbereiche Ionen mit Majoritätsladungsträgern eines ersten Leitungstyps eingebracht werden, so daß in jedem der Zellenbereiche eine flache Ionenschicht gebildet wird,(f) daß das Substrat einer Atmosphäre mit hoher Temperatur ausgesetzt wird, damit die flache Ionenschicht seitlich teilweise unter die Ubertragungs-Gate-Zonen diffundiert, und(g) daß in den gesamten Abschnitten der nicht von den Ubertragungs-Gate-Zonen bedeckten Zellenbereiche Ionen mit Majoritätsladungsträgern eines zweiten Leitungstyps auf einem unter den flachen Ionenschichten liegenden Niveau eingebracht werden, so daß in jedem Zellenbereich eine tiefe lonenschicht gebildet wird, die seitlich innerhalb der flachen lonenschicht des Zellenbereichs liegt.80982^/076613. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß der Schritt (g) mittels einer Ionenimplantation bei einem Energiewert durchgeführt wird, der ausreicht, eine Streuung aus den Zellenbereichen in die Kanalbegrenzungszonen zu erzeugen.14. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß die flachelonenschicht jedes Zellenbereichs dadurch eingebracht wird, daß Ionen direkt in das Substrat implantiert werden, nachdem die Ubertragungs-Gate-Zonen gebildet sind.15. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß die flache Ionenschicht jedes Zellenbereichs dadurch eingebracht wird, daßlonen des ersten Leitungstyps durch die erste Isolierschicht implantiert werden, nachdem die Ubertragungs-Gate-Zonen gebildet worden sind.16. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß die t'bertragungs-Gate-Zonen gebildet werden und daß anschließend die flache Ionenschicht jeder Zelle dadurch eingebracht wird,(i) daß Ionen des ersten Leitungstyps in die erste Isolier schicht implantiert werden und(Il)daß das Substrat einer Atmosphäre mit hoher Temperatur ausgesetzt wird, wodurch die Ionen des ersten Leitungs typs aus der Isolierschicht in das darunterliegende Substrat diffundieren.17. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß die flache Ionenschicht jedes Zellenbereichs derart eingebracht wird, daß die Spitze der Gaußschen Verteilung im80982^/0765Bereich innerhalb von 500 8 von der ersten Fläche liegt, und daß die tiefe Ionenschicht Jedes Zellenbereichs derart eingebracht wird, daß die Spitze der Gaußschen Verteilung im Bereich von 1500 bis 10 000 Ä von der ersten Fläche liegt.18. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß die Ionen der flachen Ionenschicht jedes Zellenbereichs und der tiefen Ionenschicht jedes Zellenbereichs mit Konzentra-12 2 tionswerten von etwa 1 bis ^O χ 10 Ionen/cm eingebracht werden.19. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß die Ionen des ersten Leitungstyps Arsen-, Antimon- oder Phosphorionen sind, und daß die Ionen des zweiten Leitungstyps Borionen sind.20. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß die Ubertragungs-Gate-Zonen und Abschnitte der ersten Isolationszonen freiliegen, während die Schritte(e) und (g) durchgeführt werden.21. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß die zweite Isolierschicht auf das leitende Material aufgebracht wird,bevor die Ubertragungs-Gate-Zonen gebildet werden.22. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß Ionen des ersten Leitungstyps in die Bitleitungszonen bis zu den Ubertragungs-Gate-Zonen mit einer Dosierung eingebracht werden, die die darin liegenden tiefen Ionenschichten wenigstens teilweise aufhebt.80982^/076523. Verfahren zum Herstellen einerMatrix aus Speicherzellen mit hoher Speicherkapazität, dadurch gekennzeichnet,(a) daß in einer ersten Fläche eines Halbleitersubstrats Kanalbegrenzungszonen und dartiberüegende Feldisolationszonen in einem solchen Muster gebildet werden, daß für jede Speicherzelle der Matrix ein Zellenbereich und mehrere, die Zellenbereiche in ausgewählter Weise verbindende Bitleitungsbereiche definiert werden,(b) daß in die gesamten Zellenbereiche Ionen mit Majoritätsladungsträgern eines ersten Leitungstyps eingebracht werden, so daß im gesamten Bereich jeder Zelle eine flache Ionenschicht entsteht,(c) daß auf die erste Fläche über den Zellenbereichen eine erste Isoliersdlcht aufgebracht wird,(d) daß jeder Zellenbereich so maskiert wird, daß eine innerhalb jedes Zellenbereichs liegende Speicherzone im Abstand von den Bitleitungszonen freiliegt,(e) daß in jede Speicherzone Ionen mit Majoritätsladungsträgern eines zweiten Leitungstyps auf einem unterhalb der flachen Ionenschichten liegenden Niveau eingebracht werden, damit in jedem Zellenbereich eine tiefe Ionenschicht erzeugt wird,(f) daß auf der ersten Isolierschicht eine Schicht aus leitendem Material gebildet wird,80982^/0765(g) daß Abschnitte des leitenden Materials in selektiver Weise entfernt werden, damit eine Speicher-Gate-Zone entsteht, die über jeder der Speicherzonen liegt, und(h) daß der zwischen den Speicher-Gate-Zonen und den Bitleitungszonen liegende Abschnitt der flachen Ionenschichten entfernt wird.2k, Verfahren nach Anspruch 23, dadurch gekennzeichnet, daß der Schritt (e) mittels einer Ionenimplantation mit einem Energiewert ausgeführt wird, der ausreicht, eine Streuung aus den Speicherzonen in den an die Speicherzonen angrenzenden Abschnitt der Kanalbegrenzungszonen zu erzeugen.25· Verfahren nach Anspruch 23, dadurch gekennzeichnet, daß die flache Ionenschicht jedes Zellenbereichs dadurch gebildet wird, daß Ionen direkt in das Substrat implantiert werden, bevor die erste Isolierschicht darauf angebracht wird,26. Verfahren nach Anspruch 23, dadurch gekennzeichnet, daß die erste Isolierschicht auf der ersten Fläche gebildet wird, und daß anschließend die flache Ionenschicht jedes Zellenbereichs dadurch erzeugt wird, daß Ionen des ersten Leitungstyps durch die Isolierschicht implantiert werden.27. Verfahren nach Anspruch 23, dadurch gekennzeichnet, daß die flache Ionenschicht jedes Zellenbereichs dadurch gebildet wird,(I) daß Ionen des ersten Leitungstyps durch die erste Isolierschicht implantiert werden,80982f/ 0765(II) daß Abschnitte der ersten isoliserschicht zwischen den Speicher-Gate-Zonen und den Kanalbegrenzungszonen entfernt worden und(Ill)daß das Substrat einer Atmosphäre mit hoher Temperatur ausgesetzt wird, so daß die Ionen des ersten Leitungstyps aus den verbleibenden Abschnitten der ersten Isolierschicht in das darunterliegende Substrat diffundieren.28. Verfahren nach Anspruch 23, dadurch gekennzeichnet, daß die flache Ionenschicht jeder Zelle in der Weise eingebracht wird, daß die Spitze der Gaußschen Verteilung im Bereich von 500 Ä von der ersten Fläche liegt, und daß die tiefe Ionenschicht jeder Zelle in der Weise eingebracht wird, daß die Spitze der Gaußschen Verteilung im Bereich von 1500 bis 10 000 8 von der ersten Fläche liegt.29. Verfahren nach Anspruch 23, dadurch gekennzeichnet, daß die Ionen der flachen Ionenschicht jedes Zellenbereichs und der tiefen Ionenschicht jedes Zellenbereichs mit Konzentrationswerte]eingebracht werden.1 ? P Konzentrationswerten von etwa 1 bis 40 χ 10 Ionen/cm30. Verfahren nach Anspruch 23, dadurch gekennzeichnet, daß die Ionen des ersten Leitungstyps Arsen-, Antimon- oder Phosphorionen sind, und daß die Ionen des zweiten Leitungstyps Borionen sind.31. Verfahren nach Anspruch 23, dadurch gekennzeichnet, daß der Schritt (g) in der Weise ausgeführt wird, daß die tiefe Ionenschicht seitlich innerhalb der Speicherzonen liegt.80982^/076527568S532. Verfahren nach Anspruch 23» dadurch gekennzeichnet, daß die zweite Isolierschicht auf dem leitenden Material angebracht wird, bevor der Schritt (g) ausgeführt wird.33. Verfahren zum Herstellen einer Matrix aus Speicherzellen mit hoher Speicherkapazität, dadurch gekennzeichnet(a) daß in einer ersten Fläche eines HalbleiterSubstrats Kanalbegrenzungszonen und dartiberliegende Feldisolationszonen in einem solchen Muster gebildet werden, daß für jede Speicherzelle der Matrix ein Zellenbereich und mehrere, die Zellenbereiche in ausgewählter Weise verbindende Bitleitungsbereiche definiert werden,(b) daß jeder Zellenbereich so maskiert wird, daß eine innerhalb jedes Zellenbereichs liegende Speicherzone im Abstand von den Bitleitungszonen freiliegt,(c) daß in die gesamten Speicherzonen Ionen mit Majoritätsladungsträgern eines ersten Leitungstyps eingebracht werden, wodurch in jedemZellenbereich eine flache Ionenschicht entsteht,(d) daß jeder Zellenbereich derart maskiert wird, daß die Speicherzonen mit Ausnahme der Bereiche freiliegen, die den im Abstand voneinander liegenden Bitleitungszonen am nächsten liegen,(e) daß in die teilweise freiliegenden Speicherzonen Ionen mit Majoritätsladungsträgern eines zweiten Leitungstyps auf einem Niveau eingebracht werden, das unterhalb80982^/0765der darin befindlichen flachen Ionenschicht liegt,(f) daß auf der ersten Fläche über den Zellenbereichen eine erste Isolierschicht gebildet wird,(g) daß auf der ersten Isolierschicht über den Zellenbereichen eine Schicht aus leitendem Material gebildet wird, und(h) daß Abschnitte des leitenden Materials in selektiver Weise entfernt werden, damit eine Speicher-Gate-Zone entsteht, die über der Speicherzone jedes Zellenbereichs liegt.3^. Verfahren nach Anspruch 33, dadurch gekennzeichnet, daß die Maskierung des Schritts(d) dadurch ausgeführt wird, daß die Maske des Schritts (b) durch Hitze erweicht wird.35. Verfahren nach Anspruch 33, dadurch gekennzeichnet, daß der Schritt (e) mittels einer Ionenimplantation bei einem Energiewert ausgeführt wird, der ausreicht, eine Streuung aus den Speicherzonen in die daran angrenzenden Kanalbegrenzungszonen zu erzeugen.36. Verfahren nach Anspruch 33, dadurch gekennzeichnet, daß die flache Ionen schicht jeder Zelle dadurch gebildet wird, daß Ionen direkt in das Substrat implantiert werden, bevor die erste Isolierschicht darauf angebracht wird.37. Verfahren nach Anspruch 33, dadurch gekennzeichnet, daß die erste Isolierschicht auf der ersten Fläche angebracht wird und daß dann die flache Ionenschicht jeder Zelle dadurch gebildet wird, daß Ionen des ersten Leitungstyps durch die erste Isolierschicht implantiert werden.80982$L/076538. Verfahren nach Anspruch 33, dadurch gekennzeichnet,(I) daß Ionen des ersten Leitungstyps in die erste Isolierschicht implantiert werden und(Il)daß das Substrat einer Atmosphäre mit hoher Temperatur ausgesetzt wird, wodurch die Ionen des ersten Leitungstyps aus der Isolierschicht in das darunterliegende Substrat diffundieren.39. Verfahren nach Anspruch 33, dadurch gekennzeichnet, daß die flache Ionenschicht jedes Zellenbereichs derart eingebracht wird, daß die Spitze der Gaußschen Verteilung im Bereich innerhalb von 500 Ä von der ersten Fläche liegt, und daß die tiefe Ionenschicht jedes Zellenbereichs derart eingebracht wird, daß die Spitze der Gaußschen Verteilung im Bereich von 1500 bis 10 OOOÄ von der ersten Fläche liegt.40. Verfahren nach Anspruch 33, dadurch gekennzeichnet, daß die Ionen der flachen Ionenschicht jedes Zellenbereichs und der tiefen Ionenschicht jedes Zellenbereichs mit Kon-12 2
zentrationswerten von etwa 1 bis 40 χ 10 Ionen/cmeingebracht werden.41. Verfahren nach Anspruch 33, dadurch gekennzeichnet, daß die Ionen des ersten Leitungstyps Arsen-, Antimon- oder Phosphorionen sind, und daß die Ionen des zweiten Leitungstyps Bor ionen sind.42. Verfahren nach Anspruch 33, dadurch gekennzeichnet, daß auf die Speicher-Gate·»·Zonen eine zweite Isolierschicht aufgebracht wird, bevor der Schritt (h) durchgeführt wird.43. Verfahren zum Herstellen einer Matrix aus Speicherzellen mit hoher Speicherkapazität, dadurch gekennzeichnet,(a) daß in einer ersten Fläche eines Halbleitersubstrats8O9820L/O765Kanalbegrenzungszonen und darüberllegende Feldisolationszonen in einem solchen Muster gebildet werden, daß für Jede Speicherzelle der Matrix ein Zellenbereich und mehrere, die Zellenbereiche in ausgewählter Weise verbindende Bitleitungsbereiche definiert werden,(b) daß jeder Zellenbereich so maskiert wird, daß eine innerhalb Jedes Zellenbereichs liegende Speicherzone im Abstand von den Bitleitungszonen freiliegt,(c) daß in jede der Speicherzonen Ionen mit Majoritätsladungsträgern eines ersten Leitungstyps eingebracht werden, so daß darin eine flache Ionenschicht gebildet wird,(d) daß in die Speicherzonen Ionen mit Majoritätsladungsträgern eines zweiten Leitungstyps auf einem unterhalb der flachen darin befindlichen Ionenschicht liegenden Niveau eingebracht werden, wodurch in jedem Zeilenbereich eine tiefe Ionenschicht gebildet wird,(e) daß auf der ersten Fläche über den Zellenbereichen eine erste Isolierschicht gebildet wird,(f) daß auf der ersten Isolierschicht über den Zellenbereichen eine Schicht aus leitendem Material gebildet wird,(g) daß Abschnitte der Schicht aus leitendem Material in selektiver Weise entfernt werden, damit eine Speicher-Gate-rZone für jeden Zellenbereich über den Speicherzonen gebildet wird und damit eine Übertragungs-98 2^/076275685bGate-Zone für jedenZellenbereich gebildet wird, der zwischen und im Abstand von den Speicher-Gate-Zonen und den Bitleitungsbereichen liegt, und(h) daß in den zwischen der Speicher-Gate-Zone und der Ubertragungs-Gate-Zone liegenden Abschnitt jedes Speicherbereichs Ionen des ersten Leitungstyps eingebracht werden.44. Verfahren nach Anspruch 43, dadurch gekennzeichnet, daß der Schritt (d) mittels einer Ionenimplantation bei einem Energiewert durchgeführt wird, der ausreicht, eine Streuung aus den Speicherzonen in die Kanalbegrenzungs· zonen zu erzeugen.45. Verfahren nach Anspruch 43, dadurch gekennzeichnet, daß beim Schritt (h) Ionen des ersten Leitungstyps auf einem Niveau und mit einer Dosierung eingebracht werden, daß die darin befindlichen Ionen des zweiten Leitungstyps zumindest zum Teil aufgehoben werden.46. Verfahren nach Anspruch 43» dadurch gekennzeichnet, daß die flache Ionenschicht dadurch gebildet wird, daß Ionen direkt in das Substrat implantiert werden, bevor darauf die erste Isolierschicht angebracht wird.47. Verfahren nach Anspruch 43, dadurch gekennzeichnet, daß die erste Isolierschicht auf der ersten Fläche angebracht wird, und daß dann die flache Ionenschicht jeder Zelle durch Implantieren von Ionen des ersten Leitungstyps durch die erste Isolierschicht erzeugt wird.48. Verfahren nach Anspruch 43, dadurch gekennzeichnet, daß die flache Ionenschicht jeder Zelle dadurch gebildet wird,80982&/0765(I) daß Ionen des ersten Leitungstyps in die erste Isolierschicht implantiert werden und(II) daß das Substrat einer Atmosphäre mit hoher Temperatur ausgesetzt wird, wodurch die Ionen des ersten Leitungstyps aus der Isolierschicht in das darunterliegende Substrat diffundieren.49. Verfahren nach Anspruch 43, dadurch gekennzeichnet, daß die flache Ionenschicht Jedes Zellenbereichs derart eingebracht wird, daß die Spitze der Gaußschen Verteilung im Bereich innerhalb von 500 Ä von der ersten Fläche liegt, und daß die tiefe Ionenschicht jedes Zellenbereichs derart eingebracht wird, daß die Spitze der Gaußschen Verteilung im Bereich von 1500 bis 10 000 Ä von der ersten Fläche Hegt.50. Verfahren nach Anspruch 43, dadurch gekennzeichnet, daß die Ionen der flachen lonenschicht jedes Zellenbereiche und der tiefen lonenschicht jedes Zellenbereichs mit Konzentrationswerten von etwa 1 bis 40 χ 10 Ionen/cm eingebracht werden.51. Verfahren nach Anspruch 43, dadurch gekennzeichnet, daß die Ionen des ersten Leitungstyps Arsen-, Antimon- oder Phosphorionen sind, und daß die Ionen des zweiten Leitungetyps Borionen sind.8098 2^/0765
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US05/752,598 US4112575A (en) | 1976-12-20 | 1976-12-20 | Fabrication methods for the high capacity ram cell |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2756855A1 true DE2756855A1 (de) | 1978-07-06 |
Family
ID=25026980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19772756855 Ceased DE2756855A1 (de) | 1976-12-20 | 1977-12-20 | Verfahren zum herstellen einer matrix aus speicherzellen mit hoher speicherkapazitaet |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4112575A (de) |
| JP (1) | JPS5394782A (de) |
| DE (1) | DE2756855A1 (de) |
| GB (1) | GB1591429A (de) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2435106A1 (fr) * | 1978-08-30 | 1980-03-28 | Siemens Ag | Memoire a semi-conducteurs integree selon la technique mos et procede pour sa fabrication |
| DE3146352A1 (de) * | 1980-11-28 | 1982-09-02 | Naamloze Vennootschap Philips' Gloeilampenfabrieken, 5621 Eindhoven | Halbleiteranordnung |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1089299B (it) * | 1977-01-26 | 1985-06-18 | Mostek Corp | Procedimento per fabbricare un dispositivo semiconduttore |
| JPS583380B2 (ja) * | 1977-03-04 | 1983-01-21 | 株式会社日立製作所 | 半導体装置とその製造方法 |
| US4240097A (en) * | 1977-05-31 | 1980-12-16 | Texas Instruments Incorporated | Field-effect transistor structure in multilevel polycrystalline silicon |
| JPS544086A (en) * | 1977-06-10 | 1979-01-12 | Fujitsu Ltd | Memory circuit unit |
| WO1979000474A1 (en) * | 1978-01-03 | 1979-07-26 | D Erb | A stratified charge memory device |
| US4492973A (en) * | 1978-12-25 | 1985-01-08 | Tokyo Shibaura Denki Kabushiki Kaisha | MOS Dynamic memory cells and method of fabricating the same |
| US4903097A (en) * | 1979-03-26 | 1990-02-20 | Hughes Aircraft Company | CCD read only memory |
| US4592130A (en) * | 1979-03-26 | 1986-06-03 | Hughes Aircraft Company | Method of fabricating a CCD read only memory utilizing dual-level junction formation |
| US4218267A (en) * | 1979-04-23 | 1980-08-19 | Rockwell International Corporation | Microelectronic fabrication method minimizing threshold voltage variation |
| US4313253A (en) * | 1979-07-30 | 1982-02-02 | Burroughs Corporation | Method of fabricating a charge transfer channel covered by a stepped insulating layer |
| US4482908A (en) * | 1979-07-30 | 1984-11-13 | Burroughs Corporation | High capacity memory cell having a charge transfer channel covered by a stepped insulating layer |
| JPS5826829B2 (ja) * | 1979-08-30 | 1983-06-06 | 富士通株式会社 | ダイナミックメモリセルの製造方法 |
| US4247916A (en) * | 1979-10-30 | 1981-01-27 | Erb Darrell M | Memory device in which one type carrier stored during write controls the flow of the other type carrier during read |
| JPS5927102B2 (ja) * | 1979-12-24 | 1984-07-03 | 富士通株式会社 | 半導体記憶装置 |
| JPS56100463A (en) * | 1980-01-14 | 1981-08-12 | Toshiba Corp | Semiconductor memory device |
| US4356040A (en) * | 1980-05-02 | 1982-10-26 | Texas Instruments Incorporated | Semiconductor device having improved interlevel conductor insulation |
| US5109258A (en) * | 1980-05-07 | 1992-04-28 | Texas Instruments Incorporated | Memory cell made by selective oxidation of polysilicon |
| JPS571252A (en) * | 1980-06-03 | 1982-01-06 | Mitsubishi Electric Corp | Semiconductor device |
| DE3032632A1 (de) * | 1980-08-29 | 1982-04-08 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur herstellung integrierter dynamischer ram-eintransistor-speicherzellen |
| DE3037744A1 (de) * | 1980-10-06 | 1982-05-19 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum herstellen einer monolithisch integrierten zwei-transistor-speicherzelle in mos-technik |
| US4345365A (en) * | 1980-10-06 | 1982-08-24 | Ncr Corporation | Method for fabricating an integrated circuit |
| US4457066A (en) * | 1980-10-15 | 1984-07-03 | Texas Instruments Incorporated | Method of making single-level polysilicon dynamic memory array |
| US4373250A (en) * | 1980-11-17 | 1983-02-15 | Signetics Corporation | Process for fabricating a high capacity memory cell |
| US4380113A (en) * | 1980-11-17 | 1983-04-19 | Signetics Corporation | Process for fabricating a high capacity memory cell |
| DE3046218C2 (de) * | 1980-12-08 | 1982-09-02 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur Erzeugung einer Eintransistor-Speicherzelle in Doppelsilizium-Technik |
| JPS57113264A (en) * | 1980-12-29 | 1982-07-14 | Fujitsu Ltd | Manufacture of mis type capacitor |
| JPS57190345A (en) * | 1981-05-20 | 1982-11-22 | Nec Corp | Semiconductor device |
| US4507159A (en) * | 1981-10-07 | 1985-03-26 | Advanced Micro Devices, Inc. | Method of manufacturing high capacity semiconductor capacitance devices |
| US4887135A (en) * | 1982-02-09 | 1989-12-12 | American Telephone And Telegraph Company, At&T Bell Laboratories | Dual level polysilicon single transistor-capacitor memory array |
| DE3205858A1 (de) * | 1982-02-18 | 1983-08-25 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum herstellen von dynamischen halbleiter-speicherzellen mit wahlfreiem zugriff (ram) nach der doppel-polysilizium-gate-technologie |
| US4641165A (en) * | 1982-04-28 | 1987-02-03 | Tokyo Shibaura Denki Kabushiki Kaisha | Dynamic memory device with an RC circuit for inhibiting the effects of alpha particle radiation |
| JPS5963763A (ja) * | 1982-10-05 | 1984-04-11 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS6012752A (ja) * | 1983-07-01 | 1985-01-23 | Nippon Telegr & Teleph Corp <Ntt> | 半導体記憶装置およびその製造方法 |
| US4725560A (en) * | 1986-09-08 | 1988-02-16 | International Business Machines Corp. | Silicon oxynitride storage node dielectric |
| JPS62188265A (ja) * | 1987-02-06 | 1987-08-17 | Hitachi Ltd | 半導体メモリ装置及びその製造法 |
| JP2503621B2 (ja) * | 1989-01-23 | 1996-06-05 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH03218666A (ja) * | 1989-08-31 | 1991-09-26 | Mitsubishi Electric Corp | 半導体記憶装置およびその製造方法 |
| US5270242A (en) * | 1989-08-31 | 1993-12-14 | Mitsubishi Denki Kabushiki Kaisha | Method for fabricatins dynamic random access memory device having a capacitor for storing impact ionization charges |
| US6780718B2 (en) | 1993-11-30 | 2004-08-24 | Stmicroelectronics, Inc. | Transistor structure and method for making same |
| US7274347B2 (en) * | 2003-06-27 | 2007-09-25 | Texas Instruments Incorporated | Prevention of charge accumulation in micromirror devices through bias inversion |
| US20060193028A1 (en) * | 2005-02-28 | 2006-08-31 | Satyadev Patel | Method of repairing micromirrors in spatial light modulators |
| US7375873B2 (en) * | 2005-02-28 | 2008-05-20 | Texas Instruments Incorporated | Method of repairing micromirrors in spatial light modulators |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2750395A1 (de) * | 1976-11-10 | 1978-05-11 | Texas Instruments Inc | Halbleiterspeicheranordnung |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3387286A (en) * | 1967-07-14 | 1968-06-04 | Ibm | Field-effect transistor memory |
| US3720922A (en) * | 1971-03-17 | 1973-03-13 | Rca Corp | Charge coupled memory |
| US3740732A (en) * | 1971-08-12 | 1973-06-19 | Texas Instruments Inc | Dynamic data storage cell |
| JPS51114079A (en) * | 1975-03-31 | 1976-10-07 | Fujitsu Ltd | Construction of semiconductor memory device |
| US4012757A (en) * | 1975-05-05 | 1977-03-15 | Intel Corporation | Contactless random-access memory cell and cell pair |
| JPS604595B2 (ja) * | 1976-03-08 | 1985-02-05 | 日本電気株式会社 | 集積回路 |
-
1976
- 1976-12-20 US US05/752,598 patent/US4112575A/en not_active Expired - Lifetime
-
1977
- 1977-12-09 GB GB51332/77A patent/GB1591429A/en not_active Expired
- 1977-12-19 JP JP15283477A patent/JPS5394782A/ja active Pending
- 1977-12-20 DE DE19772756855 patent/DE2756855A1/de not_active Ceased
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2750395A1 (de) * | 1976-11-10 | 1978-05-11 | Texas Instruments Inc | Halbleiterspeicheranordnung |
Non-Patent Citations (2)
| Title |
|---|
| US-Z.: IEEE Journ. of Solid-State Circuits, Vol. SC-11, No. 1, Feb. 1976, S. 58-63 * |
| US-Z.: IEEE Trans. on Electron Devices, Okt. 1976, S. 1187-1189 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2435106A1 (fr) * | 1978-08-30 | 1980-03-28 | Siemens Ag | Memoire a semi-conducteurs integree selon la technique mos et procede pour sa fabrication |
| DE3146352A1 (de) * | 1980-11-28 | 1982-09-02 | Naamloze Vennootschap Philips' Gloeilampenfabrieken, 5621 Eindhoven | Halbleiteranordnung |
Also Published As
| Publication number | Publication date |
|---|---|
| US4112575A (en) | 1978-09-12 |
| GB1591429A (en) | 1981-06-24 |
| JPS5394782A (en) | 1978-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2756855A1 (de) | Verfahren zum herstellen einer matrix aus speicherzellen mit hoher speicherkapazitaet | |
| DE3033333C2 (de) | ||
| DE3844388C2 (de) | ||
| DE3816358C2 (de) | ||
| DE3689158T2 (de) | Verfahren zum Herstellen bezüglich einer Karte justierten, implantierten Gebieten und Elektroden dafür. | |
| DE3150222C2 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung | |
| DE3788499T2 (de) | Halbleiter-Grabenkondensator-Struktur. | |
| DE2654728A1 (de) | Programmierbarer festwertspeicher und verfahren zu seiner herstellung | |
| DE2814973A1 (de) | Halbleiterspeichervorrichtung und verfahren zu ihrer herstellung | |
| DE2716691A1 (de) | Feldeffekttransistor und verfahren zu dessen herstellung | |
| EP0018501A1 (de) | Verfahren zur Herstellung von hochverdichteten vertikalen FETs und eine daraus gebildete Matrixanordnung | |
| DE3029125A1 (de) | Halbleiterspeicher | |
| DE3525418A1 (de) | Halbleiterspeichereinrichtung und verfahren zu ihrer herstellung | |
| DE2750395A1 (de) | Halbleiterspeicheranordnung | |
| DE3787687T2 (de) | Halbleiterspeicher. | |
| DE3785317T2 (de) | Matrix hoher Packungsdichte aus dynamischen VMOS RAM. | |
| DE3116268C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| DE19509846A1 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
| DE19517002C2 (de) | Halbleitervorrichtung und Verfahren zur Herstellung derselben | |
| DE3224287C2 (de) | ||
| EP0029900A2 (de) | Als bipolarer Transistor in einem Halbleitersubstrat ausgebildetes selbstjustiertes Schaltungs- oder Bauelement und Verfahren zur Herstellung | |
| DE3543937C2 (de) | ||
| DE19954867C1 (de) | DRAM-Zellenanordnung und Verfahren zu deren Herstellung | |
| DE3140268A1 (de) | Halbleiteranordnung mit mindestens einem feldeffekttransistor und verfahren zu ihrer herstellung | |
| DE3927176C2 (de) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8110 | Request for examination paragraph 44 | ||
| 8128 | New person/name/address of the agent |
Representative=s name: PRINZ, E., DIPL.-ING. LEISER, G., DIPL.-ING., PAT. |
|
| 8131 | Rejection |