DE3927176C2 - - Google Patents

Info

Publication number
DE3927176C2
DE3927176C2 DE3927176A DE3927176A DE3927176C2 DE 3927176 C2 DE3927176 C2 DE 3927176C2 DE 3927176 A DE3927176 A DE 3927176A DE 3927176 A DE3927176 A DE 3927176A DE 3927176 C2 DE3927176 C2 DE 3927176C2
Authority
DE
Germany
Prior art keywords
layer
polycrystalline silicon
trench
source region
silicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE3927176A
Other languages
English (en)
Other versions
DE3927176A1 (de
Inventor
Jun-Young Seoul/Soul Kr Jeon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE3927176A1 publication Critical patent/DE3927176A1/de
Application granted granted Critical
Publication of DE3927176C2 publication Critical patent/DE3927176C2/de
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H10B12/377DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate having a storage electrode extension located over the transistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/038Making the capacitor or connections thereto the capacitor being in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

Die vorliegende Erfindung betrifft eine dynamische Speicherzelle nach dem Oberbegriff des Anspruches 1 sowie ein Verfahren zur Herstellung einer solchen Speicherzelle.
Eine dynamische Speicherzelle enthält bekanntlich einen Transistor, bei dem ein Drainelektroden-Source-Elektrodenkanal zwischen einer Bitleitung und einem Zellenanschlußpunkt angekoppelt ist, und einen Speicherkondensator, der zwischen dem Zellenanschlußpunkt und einer Zellenplatte angeschlossen ist. Um die Speicherdichte eines dynamischen Speichers zu erhöhen, ist eine dynamische Speicherzelle entwickelt worden, die den Kondensator nach einer Graben- und Stapelkonstruktion besitzt, um eine Speicherkapazität auf einem vorgegebenen Bereich möglichst günstig zu gestalten.
Fig. 1 ist eine Querschnittsansicht, die eine bevorzugte Ausführungsform einer aus "Electronics", 18. Februar 1988, Seite 68, 69 bekannten Grabenkondensatorzelle zeigt.
Wie in Fig. 1 dargestellt ist, enthält die bekannte Grabenkondensatorzelle einen MOS-Transistor mit einem n-Kanal, eine Diffusionsschicht 8, einen dielektrischen Film 9 und eine polykristalline Siliziumschicht 11. Der MOS-Transistor mit einem n-Kanal enthält einen Sourcebereich 3, der einem Feldoxid 10 benachbart ist, das auf der Oberfläche eines p-dotierten-Halbleitersubstrats ausgebildet ist, einen durch einen Kanal getrennten Drainbereich 2 und eine Wortleitung 5, die aus einem n-dotierten polykristallinen Silizium gebildet ist, das auf dem Substrat zwischen dem Drainbereich 2 und dem Sourcebereich 3 auf einem Gateoxid 4 gewachsen ist. Die Diffusionsschicht 8 ist außerhalb eines Grabens 7 im Substrat ausgebildet und wird durch eine Berührung mit dem Sourcebereich 3 als Anschlußpunkt einer Zelle benutzt. Auf der Innenseite des Grabens 7 ist der dielektrische Film 9 ausgebildet. Das auf dem dielektrischen Film 9 befindliche, polykristalline Silizium 11 wird durch eine Auffüllung des Grabens als Zellenplatte verwendet. Außerdem ist eine benachbarte Wortleitung 6, die eine Gateelektrode einer anliegenden Speicherzelle ist, auf einem Abschnitt eines Feldoxids 10 ausgebildet, der dabei von der polykristallinen Siliziumschicht 11 durch eine Isolierschicht 12 getrennt ist.
Bei dem oben erläuterten Grabenkondensator muß der Graben tief eingegraben sein, damit er eine große Speicherkapazität hat, auf diese Weise wird nach der Bildung des Kondensators ein Transistor ausgebildet, und eine unter dem Graben gebildete Diffusionsschicht wird durch fortlaufende Verfahrensschritte ausgebaut. Bei hoher Integration einer dynamischen Speicherzelle wird der Abstand zwischen Gräben verkleinert und der Abstand von Diffusionsbereichen benachbarter Zellen sehr klein; dabei ist von Nachteil, daß die in dem Kondensator gespeicherten Informationen infolge eines Leckstromes verlorengehen, der durch das Substrat fließt.
Fig. 2 ist eine Querschnittsansicht, die eine bevorzugte Ausführungsform eines zum Beispiel aus der US-PS 47 94 563 vorbekannten gestapelten Kondensators zeigt.
Wie in der Fig. 2 dargestellt ist, enthält ein bekannter, gestapelter Kondensator einen MOS-Transistor mit einem n-Kanal, eine dielektrische Schicht 29 und polykristallines Silizium 31. Der MOS-Transistor mit dem n-Kanal besteht aus einem Sourcebereich 22, der sich neben einem Feldoxid 30 befindet, das über dem p-Halbleiter- Substrat 20 ausgebildet ist, einem durch einen Kanal abgetrennten Drainbereich 21 in einer Wortleitung 24, die durch ein n-dotiertes polykristallines Silizium gebildet ist, das auf dem Substrat zwischen dem Drainbereich 21 und dem Sourcebereich 22 über einem Gateoxid 23 gewachsen ist. Die verwendete dielektrische Schicht aus einem dielektrischen Material ist auf der Innenfläche eines Grabens 26 ausgebildet, die in dem Substrat unterhalb des Sourcebereiches 22 ausgebildet ist. Das über der dielektrischen Schicht 29 gebildete polykristalline Silizium 31 wird als Schicht einer Zellenplatte benutzt. Wortleitungen 24, 25 und ein als Zellenanschlußschicht verwendetes polykristallines Silizium 27 sind auch durch eine isolierende Schicht 28 getrennt; eine Bitleitung 35, die durch eine isolierende Schicht 34 über dem polykristallinen Silizium 31, das als Schicht einer Zellenplatte benutzt wird, getrennt ist, ist durch eine Öffnung mit dem Drainbereich 21 verbunden. Der isolierende Schicht 34 besteht aus einer Oxidschicht 32 und aus einer Schicht 33 eines Borphoshorsilikatglases.
Ein oben beschriebener, gestapelter Kondensator weist jedoch entsprechend der Ausdehnung der Fläche beim Grabenprozeß ein geringes Zunahmemaß an Speicherkapazität auf, was auf eine feststehende Dicke einer polykristallinen Siliziumschicht zurückzuführen ist, die als Zellenanschlußschicht verwendet wird; außerdem tritt ein Problem auf, daß es bei einem kleinen Grabenloch schwierig ist, polykristallines Silizium niederzuschlagen, um eine Zellenplatte auf der Innenseite des Grabens auszubilden.
Daher ist es Aufgabe der vorliegenden Erfindung, eine dynamische Speicherzelle sowie ein Verfahren zur Herstellung vorzusehen, bei der bzw. bei dem die Speicherkapazität bei vorgegebener Fläche vergrößert ist bzw. wird und eine hohe Integrationsdichte erzielt wird.
Die Aufgabe wird durch eine dynamische Speicherzelle, die gemäß der kennzeichnenden Merkmale von Anspruch 1 bzw. Anspruch 2 ausgebildet ist bzw. hergestellt wird, gelöst.
Durch die Erfindung wird die Speicherkapazität bei vorgegebener Fläche vergrößert, indem ein Grabenkondensator mit einem gestapelten Kondensator parallel geschaltet wird. Es ist ein Vorteil, daß eine Integration eines Elementes in großem Maßstab wie folgt erreicht werden kann:
Durch eine kurze thermische Behandlungszeit der Diffusionsschicht zur Ausbildung eines Grabenkondensators wird die Diffusionsschicht begrenzt, so daß der Abstand zwischen den Gräben vermindert werden kann. Die Öffnung des Grabens ist klein, weil polykristallines Silizium nicht auf der Oberfläche des Grabens zur Ausbildung einer Speicherelektrode niedergeschlagen wird.
Im folgenden wird ein Ausführungsbeispiel der vorliegenden Erfindung unter Bezugnahme auf die Zeichnungen erläutert.
Fig. 1 ist eine Querschnittsansicht, die eine bevorzugte Ausführungsform einer bekannten Grabenkondensatorzelle zeigt.
Fig. 2 ist eine Querschnittsansicht, die eine bevorzugte Ausführungsform einer bekannten gestapelten Kondensatorzelle zeigt.
Fig. 3 ist eine Querschnittsansicht einer Zelle, bei der gemäß der vorliegenden Erfindung ein gestapelter Kondensator mit einem Grabenkondensator parallel geschaltet ist.
Fig. 4A bis 4G sind Querschnittsansichten, die je eine Herstellungsstufe einer dynamischen Speicherzelle gemäß der vorliegenden Erfindung zeigen.
Fig. 3 ist eine Querschnittsansicht einer dynamischen Speicherzelle (DRAM), die nach der vorliegenden Erfindung ausgebildet ist. Die Konstruktion der DRAM-Zelle enthält einen Transistor mit einem n-Kanal und wenigstens einen Speicherkondensator, der einen gestapelten Kondensator und einen Grabenkondensator aufweist. Der MOS-Transistor mit dem n-Kanal besteht aus einem Source-Bereich 53, der an einem Feldoxid 46 anliegt, das über der Oberfläche eines p-Halbleitersubstrats 40 gebildet ist, aus einem Drainbereich 52, der durch einen Kanal getrennt ist, und aus einer Wortleitung 50 oder einer Gateelektrode eines n-dotierten polykristallinen Siliziums, die auf dem Substrat zwischen dem Drainbereich 52 und dem Sourcebereich 53 über einem Gateoxid 48 gewachsen ist. Die erste polykristalline Siliciumschicht 56, die von den Wortleitungen 50, 51 durch eine erste isolierende Schicht 51 getrennt ist, ist mit dem Sourcebereich 53 verbunden, damit eine Zellenanschlußschicht eines gestapelten Kondensators entsteht. Der n-Diffusionsbereich 60 ist rund um einen Graben 58 zwischen dem Sourcebereich 53 und Feldoxid 46 gebildet, damit eine Zellenanschlußschicht eines Grabenkondensators entsteht. Die zweite polykristalline Siliziumschicht 64, die den Graben 58 ausfüllt, wird auf der dielektrischen Schicht 62 gebildet und als Zellenplattenschicht des gestapel­ ten Kondensators und des Grabenkondensators benutzt.
Daher enthält der gestapelte Kondensator das erste polykristalline Silizium 56, die dünne, dielektrische Schicht 62 und das zweite polykristal­ line Silizium 64, und der Grabenkondensator weist den Diffusionsbereich 60, die dünne, dielektrische Schicht 62 und das zweite polykristalline Silizium 64 auf. Der gestapelte Kondensator und der Grabenkondensator sind zum Source­ bereich 53 parallel geschaltet. Durch eine Öffnung ist eine Bitleitung 72, die durch eine zweite isolierende Schicht 70 von dem zweiten polykri­ stallinen Silizium 64 getrennt ist, mit dem Drainbereich 52 verbunden. Die zweite isolierende Schicht 70 besteht aus einem Oxid 66 und einem Borphosphor­ siliziumglasfilm 68. Auf dem Feldoxid 46 ist außerdem die Wortleitung 51 ausgebildet, damit eine Gateelektrode einer benachbarten Speicherzelle ent­ steht.
Die Fig. 4A bis 4F sind Querschnittsansichten, die die Verfahrens­ schritte zur Herstellung der DRAM-Zelle mit dem Aufbau der Fig. 3 veranschaulicht; dabei sollte angemerkt werden, daß dieselben Bezugsnummern dieselben Teile oder Zusammenstellungen angeben. Nun sei auf Fig. 4A bezuggenommen; das Ausgangsmaterial ist ein p-dotiertes Halbleitersubstrat mit einer Konzentration von 1016 Ionen/cm3. Es sei bemerkt, daß das Substrat eine p-Quelle sein kann, die in einem p-Plättchen mit einem Blattwiderstand von 10 Ω×cm ausgebildet ist. Für eine Isolierung zwischen Speicherzellen ist ein Feldoxid 46 auf dem Substrat 40 gebildet. Wie zu sagen ist, wird nach einer Aufbringung eines Oxids 42 in einer Dicke von et­ wa 200 Å und eines Nitrids 44 in einer Dicke von etwa 1000 Å auf dem Substrat 40 ein Abschnitt des Nitrids 44 mit Ausnahme eines Transistorbereiches durch ein übliches lichtlithographisches Verfahren entfernt; mit Hilfe eines Verfahrens, Silizium örtlich zu oxydieren, wird ein Feldoxid 46 zur Isolie­ rung zwischen Speicherzellen gebildet.
Nun sei auf Fig. 4B bezuggenommen; nach einer Beseitigung des Nitrids 44 und Oxids 42 läßt man ein Gateoxid in einer Dicke von ungefähr 160 Å auf dem Substrat 40 wachsen. Danach werden ein polykristallines Silizium in einer Dicke von ca. 2500 Å und ein Niedrigtemperaturoxid in einer Dicke von 1500 Å nacheinander auf dem Gateoxid 48 und dem Feldoxid 46 niedergeschlagen; nach einer Bildung einer Gateelektrode oder von Wortleitungen 50, 51 durch ein übliches lichtlithographisches Verfahren werden dann mit Hilfe einer Ioneneinpflanzung von Arsen in einer Menge von 5×1015 Ionen/cm3 bei einer Energie von 40 000 eV ein Source- 53 und ein Drainbereich 52 ausgebildet. Oberhalb wird die Wortleitung 51 auf dem Feldoxid 46 zu einer Gateelektrode einer benachbarten Zelle.
Nun sei auf Fig. 4C bezuggenommen; mit Hilfe einer bekannten Vakuum­ aufdampfung wird eine erste isolierende Schicht 71 in einer Dicke von 2000 Å, z. B. eine Niedrigtemperaturoxidschicht, auf den Wortleitungen 50, 51, dem Feld­ oxid 46 und dem freigelegten Gateoxid 48 aufgebracht. Um den Sourcebereich 53 freizulegen, wird eine Öffnung 54 an einem gegebenen Abschnitt des Source­ bereiches 53 ausgebildet.
Nun sei auf Fig. 4D bezuggenommen; nach einem Aufbringen eines ersten polykristallinen Siliziums 56 in einer Dicke von etwa 1000 Å auf der ersten isolierenden Schicht 71 und dem freigelegten Sourcebereich 53 wird dann ein lichtlithographisches Verfahren in Angriff genommen. Das erste polykristal­ line Silizium 56 wird als Zellenanschlußschicht eines gestapelten Kondensa­ tors benutzt und ist mit POC13 durch eine Ionenimplantation dotiert. Der Oberflächenbereich des ersten polykristallinen Siliziums wird umfangreich, was darauf zurückzuführen ist, daß er sich über die Wortleitungen 50, 51 erstreckt.
Nun sei auf Fig. 4E bezuggenommen; nach einer Ausbildung eines Grabens 58 in dem ersten polykristallinen Silizium 56, das mit dem Sourcebereich 53 und dem tieferen Substrat in Berührung gebracht ist, mit Hilfe einer anisotropen Ätzung, die einer üblichen Ätzung mit Reaktionsionen gleich­ kommt, wird ein n-Diffusionsbereich 60 durch eine Implantation mit Arsenio­ nen in einer Menge von 5×1015 Ionen/cm3 bei einer Energie von 130 000 eV ausgebildet; dann wird eine dielektrische Schicht 62 in einer Dicke von etwa 100 Å auf dem ersten polykristallinen Silizium 56 und auf der Innenfläche des Grabens 58 gebildet. Der n-Diffusionsbereich 60, der mit dem Sourcebereich 53 in Berührung steht, wird als Zellenanschlußpunkt des Grabenkon­ densators verwendet. Die dielektrische Schicht 62 wirkt außerdem als dielektri­ sches Material des gestapelten Kondensators und des Grabenkondensators und kann einen Oxidfilm oder eine SiO₂/Si₃N₄/SiO₂- Schicht enthalten.
Nun sei auf Fig. 4F bezug genommen. Auf die dielektrische Schicht 62 wird vollständig ein zweites polykristallines Silizium 64 niedergeschlagen, um das Innere des Grabens 58 zu füllen, und eine Zellenplatte wird durch ein lichtlithographisches Verfahren ausgebildet. Das zweite polykristalline Silizium 64 wird als Zellenplatte des gestapelten Kondensators und Grabenkondensators verwendet und mit POCl₃ dotiert.
Nun sei auf Fig. 4G bezug genommen. Eine Oxidschicht 66 mit einer Dicke von ungefähr 500 Å wird auf der dielektrischen Schicht 62 und dem zweiten polykristallinen Silizium 64 aufgebracht, und eine Borphosphorsilikatglas­ schicht 68 in einer Dicke von etwa 3000 Å wird auf der Oxidschicht 66 zur Glättung der Oberfläche ausgebildet. Die Oxidschicht 66 und die Borphosphorsilikatglasschicht 68 werden als zweite isolierende Schicht 70 benutzt. Nach dieser Bearbeitung wird ein Metallsilizid 72 in einer Dicke von ungefähr 3000 Å ausgebildet, um einen Kontakt mit einem Abschnitt des Drainbereiches 52 durch eine Öffnung herzustellen, die durch ein lichtlithographisches Verfahren gebildet ist. Das Metallsilizid 72 kann ein Silizid des Wolframs oder Titans sein und stellt eine Bitleitung dar.

Claims (3)

1. Dynamische Speicherzelle mit einem Feldoxid (46), das auf der Oberfläche einer Halbleiter-Substrats (40) einer ersten Leitungsart zum Isolieren zwischen benachbarten Speicherzellen ausgebildet ist, mit einem Drain- (52) und Sourcebereich (53) einer zweiten Leitungsart, mit einem Gateoxid (48), das sich auf dem Substrat (40) zwischen dem Source- (53) und Drainbereich (52) befindet, mit Wortleitungen (50, 51), die auf dem Gateoxid (48) bzw. Feldoxid (46) aufgebracht sind, mit einem Graben (58), der unterhalb eines Abschnittes zwischen dem Sourcebereich (53) und Feldoxid (46) ausgebildet ist, mit einer ersten, als Speicherelektrode ausgebildeten polykristallinen Siliziumschicht (56), die mit dem Sourcebereich (53) verbunden ist, mit einer dielektrischen Schicht (62), mit einer zweiten auf der dielektrischen Schicht (62) als Gegenelektrode ausgebildeten und das Innere des Grabens (60) ausfüllenden polykristallinen Siliziumschicht (64), und mit einer Bitleitung (72), die mit dem Drain-Bereich (52) durch eine Öffnung verbunden ist, dadurch gekennzeichnet, daß der Sourcebereich (53) mit einer im Graben (58) ausgebildeten und durch Ionenimplantation gebildeten Diffusionsschicht (60) und der ersten polykristallinen Siliziumschicht (56) verbunden ist, und die dielektrische Schicht (62) zwischen der zweiten polykristallinen Siliziumschicht (64) und der ersten polykristallinen Siliziumschicht (56) zusammen mit der Diffusionsschicht (60) ausgebildet ist.
2. Verfahren zur Herstellung einer dynamischen Speicherzelle nach Anspruch 1 mit den Arbeitsschritten:
Bilden des dicken Feldoxids (45) auf einem Abschnitt der Oberfläche des Halbleiter-Substrats (40), des Sourcebereichs (53) einer zweiten Leitungsart benachbart zum Feldoxid (46) und des Drainbereichs (52) der zweiten Leitungsart, die durch einen Kanalbereich in der Oberfläche des Halbleiter-Substrats (40) getrennt sind, des Gateoxids (48) auf der Oberfläche des Source- (53), Kanal- und Drainbereichs (52) und der Wortleitungen (50, 51) der ersten Leitungsart oberhalb des Kanalbereichs auf einen Bereich des Gateoxids (48) bzw. des Feldoxids (46);
Bilden einer ersten isolierenden Schicht (71) auf den Wortleitungen (50, 51) und dem unbedeckten Gate- (48) und Feldoxid (46) und einer Öffnung (54) in der ersten isolierenden Schicht (71) und dem den Sourcebereich (43) überdeckenden Gateoxid (48), dadurch gekennzeichnet, daß diesen Arbeitsschritten die folgenden Schritte folgen:
Bilden der ersten polykristallinen Siliziumschicht (56) auf dem Sourcebereich (53) und über Abschnitten der Wortleitungen (50, 51);
Bilden eines Grabens (58) in der Öffnung (54) im Sourcebereich (53), Substrat (40) und der ersten polykristallinen Siliziumschicht (56) und der Diffusionsschicht (60) einer zweiten Leitungsart in dem den Graben (58) umgebenden Substrat (40) zum Verbinden mit dem Sourcebereich (53), und einer dielektrischen Schicht (62) auf der ersten isolierenden Schicht (71), der ersten polykristallinen Siliziumschicht (56) und der Oberfläche des Grabens (58);
Bilden der zweiten polykristallinen Siliziumschicht (64) auf der dielektrischen Schicht (62), um das Innere des Grabens (58) zu füllen und die einen Abschnitt der Wortleitungen (50, 51) überdeckt, Aufbringen eines Niedrigtemperaturoxids (66) und einer Bor-Phosphor-Silizium-Glasschicht (68) auf die zweite polykristalline Siliziumschicht (64) und die dieelektrische Schicht (62), und Bilden einer Öffnung zum Drainbereich (52) und Herstellen einer Metall-Silizid-Schicht (72).
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Metall-Silizid-Schicht (72) mit Wolfram oder Titan gebildet ist.
DE3927176A 1989-05-19 1989-08-17 Dynamische speicherzelle fuer willkuerlichen zugriff und ihr herstellungsverfahren Granted DE3927176A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890006720A KR920010695B1 (ko) 1989-05-19 1989-05-19 디램셀 및 그 제조방법

Publications (2)

Publication Number Publication Date
DE3927176A1 DE3927176A1 (de) 1990-11-22
DE3927176C2 true DE3927176C2 (de) 1992-03-26

Family

ID=19286319

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3927176A Granted DE3927176A1 (de) 1989-05-19 1989-08-17 Dynamische speicherzelle fuer willkuerlichen zugriff und ihr herstellungsverfahren

Country Status (5)

Country Link
JP (1) JPH0715949B2 (de)
KR (1) KR920010695B1 (de)
DE (1) DE3927176A1 (de)
FR (1) FR2647267B1 (de)
GB (1) GB2231718B (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5185284A (en) * 1989-05-22 1993-02-09 Mitsubishi Denki Kabushiki Kaisha Method of making a semiconductor memory device
KR910013554A (ko) * 1989-12-08 1991-08-08 김광호 반도체 장치 및 그 제조방법
JPH03200366A (ja) * 1989-12-27 1991-09-02 Nec Corp 半導体装置及びその製造方法
JPH03278573A (ja) * 1990-03-28 1991-12-10 Mitsubishi Electric Corp 半導体記憶装置
KR930007194B1 (ko) * 1990-08-14 1993-07-31 삼성전자 주식회사 반도체 장치 및 그 제조방법
US5272103A (en) * 1991-02-08 1993-12-21 Mitsubishi Denki Kabushiki Kaisha DRAM having a large dielectric breakdown voltage between an adjacent conductive layer and a capacitor electrode and method of manufacture thereof
JP2748050B2 (ja) * 1991-02-08 1998-05-06 三菱電機株式会社 半導体装置およびその製造方法
US5208177A (en) * 1992-02-07 1993-05-04 Micron Technology, Inc. Local field enhancement for better programmability of antifuse PROM
JPH11145414A (ja) * 1997-09-04 1999-05-28 Toshiba Corp 半導体装置
KR100689514B1 (ko) 2006-01-23 2007-03-02 주식회사 하이닉스반도체 반도체 소자 및 그의 제조 방법
CN112750899B (zh) * 2019-10-31 2022-05-27 广东美的白色家电技术创新中心有限公司 一种半导体器件及其制备方法、电器设备

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58137245A (ja) * 1982-02-10 1983-08-15 Hitachi Ltd 大規模半導体メモリ
EP0169938B1 (de) * 1983-12-15 1989-03-29 Kabushiki Kaisha Toshiba Halbleiterspeichervorrichtung mit einem in einer Rille angeordneten Kondensator
JPS60189964A (ja) * 1984-03-12 1985-09-27 Hitachi Ltd 半導体メモリ
JPS62120070A (ja) * 1985-11-20 1987-06-01 Toshiba Corp 半導体記憶装置
JPS63122261A (ja) * 1986-11-12 1988-05-26 Mitsubishi Electric Corp 半導体装置の製造方法
JPH01119053A (ja) * 1987-10-31 1989-05-11 Sony Corp 半導体メモリ装置
JP2548957B2 (ja) * 1987-11-05 1996-10-30 富士通株式会社 半導体記憶装置の製造方法

Also Published As

Publication number Publication date
FR2647267B1 (fr) 1995-03-10
FR2647267A1 (fr) 1990-11-23
JPH02312270A (ja) 1990-12-27
DE3927176A1 (de) 1990-11-22
KR920010695B1 (ko) 1992-12-12
GB8926627D0 (en) 1990-01-17
KR900019141A (ko) 1990-12-24
GB2231718B (en) 1993-05-26
GB2231718A (en) 1990-11-21
JPH0715949B2 (ja) 1995-02-22

Similar Documents

Publication Publication Date Title
DE3844388C2 (de)
DE4424933C2 (de) Verfahren zur Herstellung einer dynamischen Speicherzelle
DE3916228C2 (de) Halbleiterspeichervorrichtung mit Stapelkondensatorzellenstruktur und Verfahren zu ihrer Herstellung
DE3788499T2 (de) Halbleiter-Grabenkondensator-Struktur.
DE3929129C2 (de)
DE3689158T2 (de) Verfahren zum Herstellen bezüglich einer Karte justierten, implantierten Gebieten und Elektroden dafür.
DE3851649T2 (de) Aus einer Vielzahl von Eintransistorzellen bestehende dynamische Speichervorrichtung mit wahlfreiem Zugriff.
DE2502235C2 (de)
DE4332074C2 (de) Halbleiterspeichereinrichtung und Verfahren zu ihrer Herstellung
DE3525418A1 (de) Halbleiterspeichereinrichtung und verfahren zu ihrer herstellung
DE2756855A1 (de) Verfahren zum herstellen einer matrix aus speicherzellen mit hoher speicherkapazitaet
DE3785317T2 (de) Matrix hoher Packungsdichte aus dynamischen VMOS RAM.
DE4016686A1 (de) Halbleiterspeicher und verfahren zu seiner herstellung
DE4038114C2 (de) Verfahren zum Herstellen eines Halbleiterspeichers
DE4400178A1 (de) Verfahren zur Herstellung eines integrierten Schaltkreises
DE3842474A1 (de) Stapelkondensator-dram und verfahren zur herstellung derselben
DE19509846A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE3588129T2 (de) Verbesserungen von Verfahren zum Herstellen von Chips mit einer integrierten Schaltung und auf diese Art hergestellte Chips
DE4444686A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE3927176C2 (de)
DE3543937C2 (de)
DE4038115C2 (de) Halbleiterspeicher
DE4441153C2 (de) Verfahren zur Herstellung eines Kondensators einer Halbleiterspeichervorrichtung
DE3145101C2 (de) Verfahren zur Herstellung eines Halbleiterspeichers
DE4019137A1 (de) Verfahren zum herstellen von dram-zellen in halbleitervorrichtungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition