DE3927176A1 - Dynamische speicherzelle fuer willkuerlichen zugriff und ihr herstellungsverfahren - Google Patents
Dynamische speicherzelle fuer willkuerlichen zugriff und ihr herstellungsverfahrenInfo
- Publication number
- DE3927176A1 DE3927176A1 DE3927176A DE3927176A DE3927176A1 DE 3927176 A1 DE3927176 A1 DE 3927176A1 DE 3927176 A DE3927176 A DE 3927176A DE 3927176 A DE3927176 A DE 3927176A DE 3927176 A1 DE3927176 A1 DE 3927176A1
- Authority
- DE
- Germany
- Prior art keywords
- polycrystalline silicon
- area
- source region
- memory cell
- oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 43
- 239000003990 capacitor Substances 0.000 claims description 37
- 238000009792 diffusion process Methods 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 10
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 9
- 229910021332 silicide Inorganic materials 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 4
- MXSJNBRAMXILSE-UHFFFAOYSA-N [Si].[P].[B] Chemical compound [Si].[P].[B] MXSJNBRAMXILSE-UHFFFAOYSA-N 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- 238000011109 contamination Methods 0.000 claims description 2
- 239000010936 titanium Substances 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- 239000012535 impurity Substances 0.000 claims 1
- 210000004027 cell Anatomy 0.000 description 43
- 238000000034 method Methods 0.000 description 11
- 238000003860 storage Methods 0.000 description 7
- 150000004767 nitrides Chemical class 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 4
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-AKLPVKDBSA-N silicon-31 atom Chemical compound [31Si] XUIMIQQOPSSXEZ-AKLPVKDBSA-N 0.000 description 3
- 229910019213 POCl3 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 241001212789 Dynamis Species 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 210000000352 storage cell Anatomy 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- 238000012549 training Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
- H10B12/377—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate having a storage electrode extension located over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
Die vorliegende Erfindung betrifft eine dynamische Speicherzelle für
willkürlichen Zugriff (DRAM) und insbesondere ein Verfahren zur Herstellung
einer solchen Speicherzelle für willkürlichen Zugriff, durch das eine Spei
cherkapazität dadurch vergrößert wird, daß ein Rinnenkondensator mit einem
gestapelten Kondensator parallel geschaltet wird.
Eine dynamische Speicherzelle für willkürlichen Zugriff enthält einen
Transistor, bei dem ein Zugelektroden-Quellenelektrodenkanal zwischen einer
Bitleitung und einem Zellenanschlußpunkt angekoppelt ist, und einen Spei
cherkondensator, der zwischen dem Zellenanschlußpunkt und einer Zellenplatte
angeschlossen ist. Um die Speicherdichte eines dynamischen Speichers für
willkürlichen Zugriff zu erhöhen, ist eine dynamische Speicherzelle für
willkürlichen Zugriff entwickelt worden, die den Kondensator nach einer
Rinnen- und Stapelkonstruktion besitzt, um eine Speicherkapazität an einem
festliegenden Bereich möglichst günstig zu gestalten, der von einer dynami
schen Speicherzelle für willkürlichen Zugriff eingenommen wird.
Fig. 1 ist eine Querschnittsansicht, die eine bevorzugte Ausführungs
form einer bekannten Rinnenkondensatorzelle zeigt.
Wie in Fig. 1 dargestellt ist, enthält eine bekannte Rinnentransistor
zelle einen MOS-Transistor mit einem n-Kanal, eine Diffusionsschicht 8, ei
nen dielektrischen Film 9 und polykristallines Silizium 11. Der MOS-Transi
stor mit einem n-Kanal enthält einen Quellenbereich 3, der einem Feldoxid
10 benachbart ist, das auf der Oberfläche einer p-Unterlage 1 ausgebildet
ist, einen durch einen Kanal getrennten Zugbereich 2 und eine Wortleitung 5,
die von einem polykristallinen Silizium einer Leitungsart gebildet ist, das
auf der Unterlage zwischen dem Zugbereich 2 und dem Quellenbereich 3 auf
einem Toroxid 4 gewachsen ist. Die Diffusionsschicht 8 ist auf der äußeren
Unterlage einer Rinne 7 ausgebildet und wird durch eine Berührung mit dem
Quellenbereich 3 als Anschlußpunkt einer Zelle benutzt. Auf der Innenseite
einer Rinne 7 ist der dielektrische Film 9 ausgebildet. Das auf dem dielek
trischen Film 9 befindliche, polykristalline Silizium 11 wird durch eine
Auffüllung der Rinne als Zellenplatte verwendet. Außerdem ist eine benach
barte Wortleitung 6, die eine Torelektrode einer anliegenden Speicherzelle
ist, auf einem Abschnitt eines Feldoxids 10 ausgebildet, der dabei von der
polykristallinen Siliziumschicht 11 durch einen isolierenden Film 12 ge
trennt ist.
Bei dem oben erläuterten Rinnenkondensator muß eine Rinne tief einge
graben sein, damit sie eine umfangreiche Speicherkapazität hat; auf diese
Weise wird nach der Bildung des Kondensators ein Transistor ausgebildet, und
eine unter der Rinne gebildete Diffusionsschicht wird durch fortlaufende
Verfahrensschritte ausgebaut. Wenn eine Integration einer dynamischen Spei
cherzelle für willkürlichen Zugriff in großem Umfange bewirkt, daß der Ab
stand zwischen Rinnen verkleinert wird, wird der Abstand von Diffusionsbe
reichen benachbarter Zellen sehr klein; daher entsteht ein Problem, daß die
in dem Kondensator gespeicherten Informationen infolge eines Leckstromes
verlorengehen, der durch eine Unterlage fließt.
Fig. 2 ist eine Querschnittsansicht, die eine bevorzugte Ausführungs
form eines bekannten gestapelten Kondensators zeigt.
Wie in der Fig. 2 dargestellt ist, enthält ein bekannter, gestapelter
Kondensator einen MOS-Transistor mit einem n-Kanal, einen dielektrischen
Film 29 und polykristallines Silizium 31. Der MOS-Transistor mit dem n-Kanal
besteht aus einem Quellenbereich 22, der sich neben einem Feldoxid 30 befin
det, das über der p-Halbleiter-Unterlage 20 ausgebildet ist, einem durch
einen Kanal abgetrennten Zugbereich 21 und einer Wortleitung 24, die durch
ein polykristallines Silizium der Leitungsart gebildet ist, das auf der Un
terlage zwischen dem Zugbereich 21 und dem Quellenbereich 22 über einem Tor
oxid 23 gewachsen ist. Der verwendete dielektrische Film aus einem dielek
trischen Material ist auf der Innenfläche einer Rinne 26 ausgebildet, die
in der Unterlage unterhalb des Quellenbereiches 22 ausgebildet ist. Das über
dem dielektrischen Film 29 gebildete polykristalline Silizium 31 wird als
Schicht einer Zellenplatte benutzt. Wortleitungen 24, 25 und ein als Zellen
anschlußschicht verwendetes polykristallines Silizium 27 sind auch durch ei
nen isolierenden Film 28 getrennt; eine Bitleitung 35, die durch einen iso
lierenden Film 34 über dem polykristallinen Silizium 31, das als Schicht ei
ner Zellenplatte benutzt wird, getrennt ist, ist durch eine Öffnung mit ei
nem Zugbereich 21 verbunden. Der isolierende Film 34 besteht aus einem Oxid
film 32 und aus einem Film 33 eines Borphoshorsilikatglases.
Ein oben beschriebener, gestapelter Kondensator weist jedoch entspre
chend einer Ausdehnung eines Bereiches durch einen Rinnenprozeß ein geringes
Zunahmemaß an Speicherkapazität auf, was auf eine feststehende Dicke einer
polykristallinen Siliziumschicht zurückzuführen ist, die als Zellenanschluß
schicht verwendet wird; außerdem tritt ein Problem auf, daß es bei einem
kleinen Rinnenloch schwierig ist, polykristallines Silizium niederzuschla
gen, um eine Zellenplatte über einer inneren Rinne auszubilden.
Daher ist es ein Ziel der vorliegenden Erfindung, ein Verfahren zur
Herstellung einer dynamischen Speicherzelle für willkürlichen Zugriff vorzu
sehen, deren Speicherkapazität für eine Integration in großem Maßstab ver
größert werden kann.
Um das oben genannte Ziel der vorliegenden Erfindung zu erreichen, ent
hält eine dynamische Speicherzelle für willkürlichen Zugriff ein Feldoxid,
das über der Oberfläche einer Halbleiter-Unterlage einer ersten Leitungsart
ausgebildet ist, um zwischen benachbarten Zellen eine Trennung vorzunehmen,
einen Zug- und Quellenbereich einer zweiten Leitungsart, die zu der ersten
Leitungsart entgegengesetzt ist, wobei der Zug- und Quellenbereich gegenein
ander auf der Unterlage durch einen gegebenen Abstand voneinander getrennt
sind, ein Toroxid auf der Unterlage zwischen dem Quellen- und Zugbereich und
Wortleitungen einer Leitungsart, die auf dem Feldoxid gewachsen ist; die
dynamische Speicherzelle für willkürlichen Zugriff enthält gemäß der Erfin
dung:
eine Rinne, die unterhalb eines gegebenen Abschnittes zwischen dem Quellenbereich und dem Feldoxid ausgebildet ist, eine Diffusionsschicht, die mit dem Quellenbereich durch eine von einer Ionenimplantation herbeigeführ te Verunreinigung einer zweiten Leitungsart in der Unterlage der äußeren Rinne verbunden ist,
ein erstes polykristallines Silizium, das mit dem Quellenbereich ver bunden und gegen die Wortleitungen durch einen ersten isolierenden Film isoliert ist,
einen dielektrischen Film, der auf der Innenseite der Rinne und einem ersten polykristallinen Silizium ausgebildet ist,
ein zweites polykristallines Silizium, das auf dem dielektrischen Film ausgebildet ist, um das Innere der Rinne zu füllen, und
eine Bitleitung, die mit dem Zugbereich durch eine Öffnung verbunden und durch einen zweiten isolierenden Film isoliert ist.
eine Rinne, die unterhalb eines gegebenen Abschnittes zwischen dem Quellenbereich und dem Feldoxid ausgebildet ist, eine Diffusionsschicht, die mit dem Quellenbereich durch eine von einer Ionenimplantation herbeigeführ te Verunreinigung einer zweiten Leitungsart in der Unterlage der äußeren Rinne verbunden ist,
ein erstes polykristallines Silizium, das mit dem Quellenbereich ver bunden und gegen die Wortleitungen durch einen ersten isolierenden Film isoliert ist,
einen dielektrischen Film, der auf der Innenseite der Rinne und einem ersten polykristallinen Silizium ausgebildet ist,
ein zweites polykristallines Silizium, das auf dem dielektrischen Film ausgebildet ist, um das Innere der Rinne zu füllen, und
eine Bitleitung, die mit dem Zugbereich durch eine Öffnung verbunden und durch einen zweiten isolierenden Film isoliert ist.
Um ferner das oben genannte Ziel der vorliegenden Erfindung zu errei
chen, weist das Verfahren zur Herstellung einer dynamischen Speicherzelle
für willkürlichen Zugriff mit einem gestapelten Rinnenkondensator und einem
Transistor einer zweiten Leitungsart, die zu der ersten Leitungsart entgegen
gesetzt ist, auf einer Halbleiterunterlage der ersten Leitungsart die Ar
beitsschritte auf:
ein dickes Feldoxid auf einem Abschnitt der Oberfläche der Halbleiter unterlage, einen Quellenbereich der zweiten Leitungsart, der dem Feldoxid benachbart ist, einen Zugbereich der zweiten Leitungsart, der durch einen Kanalbereich an der Oberfläche der Halbleiterunterlage getrennt ist, ein Toroxid auf der Oberfläche des Quellenbereiches, einen Kanal- und Zugbereich und dann Wortleitungen einer Leitungsart über dem Kanalbereich bzw. einem gegebenen Bereich des Feldoxids auszubilden,
einen ersten isolierenden Film auf den Wortleitungen, einem freigeleg ten Toroxid und einem Feldoxid und eine Öffnung in dem ersten isolierenden Film und einem Toroxid auszubilden, das über dem Quellenbereich liegt,
ein erstes polykristallines Silizium auf dem Quellenbereich auszubil den, um mit Abschnitten der Wortleitungen zusammenzuliegen,
eine Rinne über der Quelle, der Unterlage und dem ersten polykristalli nen, in die Öffnung hinein ausgebildeten Silizium und eine Diffusionsschicht einer zweiten Leitungsart auf der äußeren Unterlage der Rinne, um eine Ver bindung mit dem Quellenbereich herzustellen, und dann einen dielekrischen Film auf dem ersten isolierenden Film, dem erstem polykristallinen Silizium und der Oberfläche einer Rinne auszubilden,
ein zweites polykristallines Silizium auf dem dielektrischen Film aus zubilden, um das Innere der Rinne zu füllen und mit einem Abschnitt der Wortleitung an dem Kanalbereich zusammenzuliegen,
ein Oxid und einen Borphosphorsiliziumglasfilm auf dem zweiten polykri stallinen Silizium und dielektrischen Film niederzuschlagen, eine Öffnung am Zugbereich zu bilden und einen Metallsilicidfilm herzustellen.
ein dickes Feldoxid auf einem Abschnitt der Oberfläche der Halbleiter unterlage, einen Quellenbereich der zweiten Leitungsart, der dem Feldoxid benachbart ist, einen Zugbereich der zweiten Leitungsart, der durch einen Kanalbereich an der Oberfläche der Halbleiterunterlage getrennt ist, ein Toroxid auf der Oberfläche des Quellenbereiches, einen Kanal- und Zugbereich und dann Wortleitungen einer Leitungsart über dem Kanalbereich bzw. einem gegebenen Bereich des Feldoxids auszubilden,
einen ersten isolierenden Film auf den Wortleitungen, einem freigeleg ten Toroxid und einem Feldoxid und eine Öffnung in dem ersten isolierenden Film und einem Toroxid auszubilden, das über dem Quellenbereich liegt,
ein erstes polykristallines Silizium auf dem Quellenbereich auszubil den, um mit Abschnitten der Wortleitungen zusammenzuliegen,
eine Rinne über der Quelle, der Unterlage und dem ersten polykristalli nen, in die Öffnung hinein ausgebildeten Silizium und eine Diffusionsschicht einer zweiten Leitungsart auf der äußeren Unterlage der Rinne, um eine Ver bindung mit dem Quellenbereich herzustellen, und dann einen dielekrischen Film auf dem ersten isolierenden Film, dem erstem polykristallinen Silizium und der Oberfläche einer Rinne auszubilden,
ein zweites polykristallines Silizium auf dem dielektrischen Film aus zubilden, um das Innere der Rinne zu füllen und mit einem Abschnitt der Wortleitung an dem Kanalbereich zusammenzuliegen,
ein Oxid und einen Borphosphorsiliziumglasfilm auf dem zweiten polykri stallinen Silizium und dielektrischen Film niederzuschlagen, eine Öffnung am Zugbereich zu bilden und einen Metallsilicidfilm herzustellen.
Die Merkmale und Vorteile des Verfahrens gemäß der vorliegenden Erfin
dung seien nun hiernach unter Bezugnahme auf die beiliegenden Zeichnungen
erläutert.
Fig. 1 ist eine Querschnittsansicht, die eine bevorzugte Ausführungs
form einer bekannten Rinnenkondensatorzelle zeigt.
Fig. 2 ist eine Querschnittsansicht, die eine bevorzugte Ausführungs
form einer bekannten gestapelten Kondensatorzelle zeigt.
Fig. 3 ist eine Querschnittsansicht einer Zelle, bei der gemäß der
vorliegenden Erfindung ein gestapelter Kondensator mit einem Rinnenkondensa
tor parallel geschaltet ist.
Die Fig. 4A bis 4G sind Querschnittsansichten, die je eine Herstel
lungsstufe einerdynamischen Speicherzelle für willkürlichen Zugriff gemäß
der vorliegenden Erfindung zeigen.
Fig. 3 ist eine Querschnittsansicht einer dynamischen Speicherzelle
für willkürlichen (zufallsverteilten) Zugriff, die nach der vorliegenden
Erfindung ausgebildet ist. Die Konstruktion einer dynamischen Speicherzelle
mit willkürlichem Zugriff enthält einen Transistor mit einem n-Kanal und
wenigstens einen Speicherkondensator, der einen gestapelten Kondensator und
einen Rinnenkondensator aufweist. Der MOS-Transistor mit dem n-Kanal besteht
aus einem Quellenbereich 53, der an einem Feldoxid 46 anliegt, das über der
Oberfläche einer p-Halbleiter-Unterlage 40 gebildet ist, aus einem Zugbe
reich 52, der durch einen Kanal getrennt ist, und aus einer Wortleitung 50
oder einer Torelektrode einer Leitungsart, die auf der Unterlage zwischen
dem Zugbereich 52 und dem Quellenbereich 53 über einem Toroxid 48 gewachsen
ist. Die erste polykristalline Siliciumschicht 56, die von den Wortleitun
gen 50, 51 durch einen ersten isolierenden Film 71 getrennt ist, ist mit
dem Quellenbereich 53 verbunden, damit eine Zellenanschlußschicht eines ge
stapelten Kondensators entsteht. Der n-Diffusionsbereich 60 ist rund um ei
ne Rinne 58 zwischen dem Quellenbereich 53 und Feldoxid 46 gebildet, damit
eine Zellenanschlußschicht eines Rinnenkondensators entsteht. Die zweite
polykristalline Siliciumschicht 64, die die Rinne 58 ausfüllt, wird auf dem
dielektrischen Film 62 gebildet und als Zellenplattenschicht des gestapel
ten Kondensators und des Rinnenkondensators benutzt.
Daher enthält der gestapelte Kondensator das erste polykristalline
Silizium 56, den dünnen, dielektrischen Film 62 und das zweite polykristal
line Silizium 64, und der Rinnenkondensator weist den Diffusionsbereich 60,
den dünnen, dielektrischen Film 62 und das zweite polykristalline Silizium
64 auf. Der gestapelte Kondensator und der Rinnenkondensator sind zum Quel
lenbereich 53 parallel geschaltet. Durch eine Öffnung ist eine Bitleitung
72, die durch einen zweiten isolierenden Film 70 von dem zweiten polykri
stallinen Silizium 64 getrennt ist, mit dem Zugbereich 52 verbunden. Der
zweite isolierende Film 70 besteht aus einem Oxid 66 und einem Borphosphor
siliziumglasfilm 68. Auf dem Feldoxid 46 ist außerdem die Wortleitung 51
ausgebildet, damit eine Torelektrode einer benachbarten Speicherzelle ent
steht.
Die Fig. 4A bis 4F sind Querschnittsansichten, die die Verfahrens
schritte zur Herstellung der dynamischen Speicherzelle für willkürlichen Zu
griff mit dem Aufbau der Fig. 3 veranschaulicht; dabei sollte angemerkt
werden, daß dieselben Bezugsnummern dieselben Teile oder Zusammenstellungen
angeben. Nun sei auf Fig. 4A bezuggenommen; das Ausgangsmaterial ist eine
p-Unterlage mit einer Konzentration von 1016 Ionen/cm3. Es sei bemerkt, daß
die Unterlage eine p-Quelle sein kann, die in einem p-Plättchen mit einem
Blattwiderstand von 10 Ω×cm ausgebildet ist. Für eine Isolierung zwischen
Speicherzellen ist ein Feldoxid 46 auf der Unterlage 40 gebildet. Wie zu
sagen ist, wird nach einer Aufbringung eines Oxids 42 in einer Dicke von et
wa 200 A und eines Nitrids 44 in einer Dicke von etwa 1000 A auf der Unter
lage 40 ein Abschnitt des Nitrids 44 mit Ausnahme eines Transistorbereiches
durch ein übliches lichtlithographisches Verfahren entfernt; mit Hilfe eines
Verfahrens, Silizium örtlich zu oxydieren, wird ein Feldoxid 46 zur Isolie
rung zwischen Speicherzellen gebildet.
Nun sei auf Fig. 4B bezuggenommen; nach einer Beseitigung des Nitrids
44 und Oxids 42 läßt man ein Toroxid in einer Dicke von ungefähr 160 A auf
der Unterlage 40 wachsen. Danach werden ein polykristallines Silicium in
einer Dicke von ca. 2500 A und ein Niedrigtemperaturoxid in einer Dicke von
1500 A nacheinander auf dem Toroxid 48 und dem Feldoxid 46 niedergeschlagen;
nach einer Bildung einer Torelektrode oder von Wortleitungen 50, 51 durch
ein übliches lichtlithographisches Verfahren werden dann mit Hilfe einer
Ioneneinpflanzung von Arsen in einer Menge von 5×1015 Ionen/cm3 bei einer
Energie von 40 000 eV eine Quelle 53 und ein Zugbereich 52 ausgebildet.
Oberhalb wird die Wortleitung 51 auf dem Feldoxid 46 zu einer Torelektrode
einer benachbarten Zelle.
Nun sei auf Fig. 4C bezuggenommen; mit Hilfe einer bekannten Vakuum
aufdampfung wird ein erster isolierender Film 71 in einer Dicke von 2000 A,
z. B. ein Niedrigtemperaturoxidfilm, auf den Wortleitungen 50, 51, dem Feld
oxid 46 und dem freigelegten Toroxid 48 aufgebracht. Um den Quellenbereich
53 freizulegen, wird eine Öffnung 54 an einem gegebenen Abschnitt des Quel
lenbereiches 53 ausgebildet.
Nun sei auf Fig. 4D bezuggenommen; nach einem Aufbringen eines ersten
polykristallinen Siliziums 56 in einer Dicke von etwa 1000 A auf dem ersten
isolierenden Film 71 und dem freigelegten Quellenbereich 53 wird dann ein
lichtlithographisches Verfahren in Angriff genommen. Das erste polykristal
line Silizium 56 wird als Zellenanschlußschicht eines gestapelten Kondensa
tors benutzt und ist mit POCl3 durch eine Ionenimplantation dotiert. Der
Oberflächenbereich des ersten polykristallinen Siliziums wird umfangreich,
was darauf zurückzuführen ist, daß er sich über die Wortleitungen 50, 51
erstreckt.
Nun sei auf Fig. 4E bezuggenommen; nach einer Ausbildung einer Rinne
58 in dem ersten polykristallinen Silizium 56, das mit dem Quellenbereich
53 und seiner tieferen Unterlage in Berührung gebracht ist, mit Hilfe einer
anisotropen Ätzung, die einer üblichen Ätzung mit Reaktionsionen gleich
kommt, wird ein n-Diffusionsbereich 60 durch eine Implantation mit Arsenio
nen in einer Menge von 5×1015 Ionen/cm3 bei einer Energie von 130 000 eV
ausgebildet; dann wird ein dielektrischer Film 62 in einer Dicke von etwa
100 A auf dem ersten polykristallinen Silizium 56 und auf der Innenfläche
der Rinne 58 gebildet. Der n-Diffusionsbereich 60, der mit dem Quellenbe
reich 53 in Berührung steht, wird als Zellenanschlußpunkt eines Rinnenkon
densators verwendet. Der dielektrische Film 62 wirkt außerdem als dielektri
sches Material eines gestapelten Kondensators und eines Rinnenkondensators
und kann einen Oxidfilm oder einen SiO2/Si3N4/SiO2-Film enthalten.
Nun sei auf Fig. 4F bezuggenommen; auf dem dielektrischen Film 62
wird vollständig ein zweites polykristallines Silizium 64 niedergeschlagen,
um das Innere einer Rinne 58 zu füllen; eine Zellenplatte wird durch ein
lichtlithographisches Verfahren ausgebildet. Das zweite polykristalline Si
lizium 64 wird als Zellenplatte des gestapelten Kondensators und Rinnenkon
densators verwendet und mit POCl3 dotiert.
Nun sei auf Fig. 4G bezuggenommen; ein Oxidfilm 66 mit einer Dicke von
ungefähr 500 A wird auf dem dielektrischen Film 62 und dem zweiten polykri
stallinen Silizium 64 aufgebracht; ein Borphosphorsilikatglasfilm 68 in ei
ner Dicke von etwa 3000 A wird auf dem Oxidfilm 66 zur Glättung der Ober
fläche ausgebildet. Der Oxidfilm 66 und der Borphosphorsilikatglasfilm 68
werden als zweiter isolierender Film 70 benutzt. Nach dieser Bearbeitung
wird ein Metallsilizid 72 in einer Dicke von ungefähr 3000 A ausgebildet,
um einen Kontakt mit einem Abschnitt des Zugbereiches 52 durch eine Öffnung
herzustellen, die durch ein lichtlithographisches Verfahren gebildet ist.
Das Metallsilizid 72 kann ein Silizid des Wolframs oder Titans sein und
stellt eine Bitleitung dar.
Durch die oben erläuterte, vorliegende Erfindung kann die Speicherkapa
zität vergrößert werden, indem ein Rinnenkondensator mit einem gestapelten
Kondensator parallel geschaltet wird. Es ist ein Vorteil, daß eine Integra
tion eines Elementes in großem Maßstab, wie folgt, erreicht werden kann:
Der Abstand zwischen den Rinnen wird durch eine Begrenzung eines Diffusions
bereiches vermindert, da eine thermische Behandlungszeit zur Ausbildung ei
nes Rinnenkondensators nach der Bildung eines Transistors kurz ist, und eine
Öffnung einer Rinne ist klein, weil ein polykristallines Silizium nicht auf
der Oberfläche einer Rinne zur Ausbildung eines Zellenanschlußpunktes nie
dergeschlagen wird.
Während die Erfindung besonders unter Bezugnahme auf eine bevorzugte
Ausführungsform dargestellt und erläutert ist, so wird von den Fachleuten
doch verstanden, daß Abänderungen von Einzelheiten ausgeführt werden können,
ohne von dem Geist und dem Rahmen der Erfindung abzuweichen.
Claims (5)
1. Dynamische Speicherzelle für zufallsverteiltem Zugriff mit einem Feld
oxid, das auf der Oberfläche einer Halbleiter-Unterlage einer ersten Lei
tungsart ausgebildet ist, um zwischen benachbarten Zellen zu isolieren, mit
einem Zug- und Quellenbereich einer zweiten Leitungsart, die zu der ersten
Leitungsart entgegengesetzt ist, wobei die beiden Bereiche gegeneinander
durch einen gegebenen Abstand an der Unterlage getrennt sind, mit einem Tor
oxid, das sich an der Unterlage zwischen dem Quellen- und Zugbereich befin
det, und mit Wortleitungen einer Leitungsart, die auf dem Feldoxid gewachsen
sind, dadurch gekennzeichnet, daß unterhalb des Abschnittes zwischen dem
Quellenbereich und Feldoxid eine Rinne ausgebildet ist und eine Diffusions
schicht mit dem Quellenbereich durch eine durch Ionenimplantation eingeführ
te Verunreinigung einer zweiten Leitungsart in der Unterlage der äußeren
Rinne verbunden ist,
daß ein erstes polykristallines, mit dem Quellenbereich verbundenes Silizium gegen die Wortleitungen durch einen ersten isolierenden Film iso liert ist,
daß ein dielektrischer Film auf der inneren Oberfläche der Rinne und einem ersten polykristallinen Silizium ausgebildet ist,
daß ein zweites polykristallines Silizium auf dem dielektrischen Film ausgebildet ist, um das Innere der Rinne zu füllen, und
daß eine Bitleitung mit dem Zugbereich durch eine Öffnung verbunden und gegen einen zweiten isolierenden Film isoliert ist.
daß ein erstes polykristallines, mit dem Quellenbereich verbundenes Silizium gegen die Wortleitungen durch einen ersten isolierenden Film iso liert ist,
daß ein dielektrischer Film auf der inneren Oberfläche der Rinne und einem ersten polykristallinen Silizium ausgebildet ist,
daß ein zweites polykristallines Silizium auf dem dielektrischen Film ausgebildet ist, um das Innere der Rinne zu füllen, und
daß eine Bitleitung mit dem Zugbereich durch eine Öffnung verbunden und gegen einen zweiten isolierenden Film isoliert ist.
2. Dynamische Speicherzelle für zufallsverteilten Zugriff gemäß Anspruch
1, bei der der erste isolierende Film ein Oxidfilm ist.
3. Dynamische Speicherzelle für zufallsverteilten Zugriff gemäß Anspruch
1, bei der das erste polykristalline Silizium und eine Diffusionsschicht aus
einer Verunreinigung parallel zu einem Quellenbereich geschaltet sind.
4. Verfahren zur Herstellung einer dynamischen Speicherzelle für zufalls
verteilten Zugriff mit einem gestapelten Kondensator, einem Rinnenkondensa
tor und einem Transistor einer zweiten Leitungsart, die zu einer ersten Lei
tungsart entgegengesetzt ist, an einer Halbleiter-Unterlage der ersten Lei
tungsart, mit den Arbeitsschritten:
ein dickes Feldoxid auf einem Abschnitt der Oberfläche der Halbleiter- Unterlage, einen Quellenbereich einer zweiten Leitungsart, der sich in der Nähe des Feldoxids befindet, einen Zugbereich der zweiten Leitungsart, der durch einen Kanalbereich an der Oberfläche der Halbleiter-Unterlage getrennt ist, ein Toroxid auf der Oberfläche des Quellenbereiches, einen Kanal- und Zugbereich und dann Wortleitungen der Leitungsart über dem Kanalbereich bzw. einem gegebenen Bereich des Feldoxids auszubilden,
auf den Wortleitungen, einem freigelegten Toroxid und Feldoxid einen ersten isolierenden Film und an dem ersten isolierenden Film und einem Tor oxid, das über dem Quellenbereich liegt, eine Öffnung auszubilden,
ein erstes polykristallines Silizium auf dem Quellenbereich auszubil den, um mit Abschnitten der Wortleitungen zusammenzuliegen,
eine Rinne über der Quelle, der Unterlage und dem ersten polykristalli nen Silizium, in das die Öffnung ausgebildet wird, und eine Diffusions schicht einer zweiten Leitungsart auf der äußere Unterlage der Rinne, damit sie mit dem Quellenbereich verbunden wird, und dann einen dielektrischen Film auf dem ersten isolierenden Film, dem polykristallinen Silizium und der Oberfläche einer Rinne auszubilden,
ein zweites polykristallines Silizium auf dem dielektrischen Film aus zubilden, um das Innere der Rinne zu füllen und mit einem Abschnitt der Wortleitung an dem Kanalbereich zusammenzuliegen,
ein Niedrigtemperaturoxid und einen Borphosphorsiliziumglasfilm über dem zweiten polykristallinen Silizium und dielektrischen Film aufzubringen,
eine Öffnung an dem Zugbereich auszubilden und einen Metallsilizidfilm herzustellen.
ein dickes Feldoxid auf einem Abschnitt der Oberfläche der Halbleiter- Unterlage, einen Quellenbereich einer zweiten Leitungsart, der sich in der Nähe des Feldoxids befindet, einen Zugbereich der zweiten Leitungsart, der durch einen Kanalbereich an der Oberfläche der Halbleiter-Unterlage getrennt ist, ein Toroxid auf der Oberfläche des Quellenbereiches, einen Kanal- und Zugbereich und dann Wortleitungen der Leitungsart über dem Kanalbereich bzw. einem gegebenen Bereich des Feldoxids auszubilden,
auf den Wortleitungen, einem freigelegten Toroxid und Feldoxid einen ersten isolierenden Film und an dem ersten isolierenden Film und einem Tor oxid, das über dem Quellenbereich liegt, eine Öffnung auszubilden,
ein erstes polykristallines Silizium auf dem Quellenbereich auszubil den, um mit Abschnitten der Wortleitungen zusammenzuliegen,
eine Rinne über der Quelle, der Unterlage und dem ersten polykristalli nen Silizium, in das die Öffnung ausgebildet wird, und eine Diffusions schicht einer zweiten Leitungsart auf der äußere Unterlage der Rinne, damit sie mit dem Quellenbereich verbunden wird, und dann einen dielektrischen Film auf dem ersten isolierenden Film, dem polykristallinen Silizium und der Oberfläche einer Rinne auszubilden,
ein zweites polykristallines Silizium auf dem dielektrischen Film aus zubilden, um das Innere der Rinne zu füllen und mit einem Abschnitt der Wortleitung an dem Kanalbereich zusammenzuliegen,
ein Niedrigtemperaturoxid und einen Borphosphorsiliziumglasfilm über dem zweiten polykristallinen Silizium und dielektrischen Film aufzubringen,
eine Öffnung an dem Zugbereich auszubilden und einen Metallsilizidfilm herzustellen.
5. Verfahren zur Herstellung der dynamischen Speicherzelle für zufallsver
teilten Zugriff gemäß Anspruch 4, bei dem das Metallsilizid ein Silizid
des Wolframs oder Titans ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019890006720A KR920010695B1 (ko) | 1989-05-19 | 1989-05-19 | 디램셀 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3927176A1 true DE3927176A1 (de) | 1990-11-22 |
DE3927176C2 DE3927176C2 (de) | 1992-03-26 |
Family
ID=19286319
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3927176A Granted DE3927176A1 (de) | 1989-05-19 | 1989-08-17 | Dynamische speicherzelle fuer willkuerlichen zugriff und ihr herstellungsverfahren |
Country Status (5)
Country | Link |
---|---|
JP (1) | JPH0715949B2 (de) |
KR (1) | KR920010695B1 (de) |
DE (1) | DE3927176A1 (de) |
FR (1) | FR2647267B1 (de) |
GB (1) | GB2231718B (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4016268A1 (de) * | 1989-12-08 | 1991-06-13 | Samsung Electronics Co Ltd | Halbleiterbauelement und verfahren zu seiner herstellung |
DE4109774A1 (de) * | 1990-03-28 | 1991-10-02 | Mitsubishi Electric Corp | Dram-einrichtung mit einem speicherzellenfeld mit geteilten bitleitungen |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5185284A (en) * | 1989-05-22 | 1993-02-09 | Mitsubishi Denki Kabushiki Kaisha | Method of making a semiconductor memory device |
JPH03200366A (ja) * | 1989-12-27 | 1991-09-02 | Nec Corp | 半導体装置及びその製造方法 |
KR930007194B1 (ko) * | 1990-08-14 | 1993-07-31 | 삼성전자 주식회사 | 반도체 장치 및 그 제조방법 |
US5272103A (en) * | 1991-02-08 | 1993-12-21 | Mitsubishi Denki Kabushiki Kaisha | DRAM having a large dielectric breakdown voltage between an adjacent conductive layer and a capacitor electrode and method of manufacture thereof |
JP2748050B2 (ja) * | 1991-02-08 | 1998-05-06 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
US5208177A (en) * | 1992-02-07 | 1993-05-04 | Micron Technology, Inc. | Local field enhancement for better programmability of antifuse PROM |
JPH11145414A (ja) * | 1997-09-04 | 1999-05-28 | Toshiba Corp | 半導体装置 |
KR100689514B1 (ko) | 2006-01-23 | 2007-03-02 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조 방법 |
CN112750899B (zh) * | 2019-10-31 | 2022-05-27 | 广东美的白色家电技术创新中心有限公司 | 一种半导体器件及其制备方法、电器设备 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4794563A (en) * | 1985-11-20 | 1988-12-27 | Kabushiki Kaisha Toshiba | Semiconductor memory device having a high capacitance storage capacitor |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58137245A (ja) * | 1982-02-10 | 1983-08-15 | Hitachi Ltd | 大規模半導体メモリ |
DE3477532D1 (en) * | 1983-12-15 | 1989-05-03 | Toshiba Kk | Semiconductor memory device having trenched capacitor |
JPS60189964A (ja) * | 1984-03-12 | 1985-09-27 | Hitachi Ltd | 半導体メモリ |
JPS63122261A (ja) * | 1986-11-12 | 1988-05-26 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPH01119053A (ja) * | 1987-10-31 | 1989-05-11 | Sony Corp | 半導体メモリ装置 |
JP2548957B2 (ja) * | 1987-11-05 | 1996-10-30 | 富士通株式会社 | 半導体記憶装置の製造方法 |
-
1989
- 1989-05-19 KR KR1019890006720A patent/KR920010695B1/ko not_active IP Right Cessation
- 1989-08-17 DE DE3927176A patent/DE3927176A1/de active Granted
- 1989-08-30 JP JP1221888A patent/JPH0715949B2/ja not_active Expired - Fee Related
- 1989-09-07 FR FR8911703A patent/FR2647267B1/fr not_active Expired - Lifetime
- 1989-11-24 GB GB8926627A patent/GB2231718B/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4794563A (en) * | 1985-11-20 | 1988-12-27 | Kabushiki Kaisha Toshiba | Semiconductor memory device having a high capacitance storage capacitor |
Non-Patent Citations (2)
Title |
---|
Electronics, 18. Februar 1988, S. 68,69 * |
IBM TDB, Vol. 28, Nr. 8,Januar 1986, S. 3385,3386 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4016268A1 (de) * | 1989-12-08 | 1991-06-13 | Samsung Electronics Co Ltd | Halbleiterbauelement und verfahren zu seiner herstellung |
DE4109774A1 (de) * | 1990-03-28 | 1991-10-02 | Mitsubishi Electric Corp | Dram-einrichtung mit einem speicherzellenfeld mit geteilten bitleitungen |
Also Published As
Publication number | Publication date |
---|---|
GB2231718B (en) | 1993-05-26 |
FR2647267B1 (fr) | 1995-03-10 |
FR2647267A1 (fr) | 1990-11-23 |
JPH0715949B2 (ja) | 1995-02-22 |
GB2231718A (en) | 1990-11-21 |
GB8926627D0 (en) | 1990-01-17 |
DE3927176C2 (de) | 1992-03-26 |
KR900019141A (ko) | 1990-12-24 |
KR920010695B1 (ko) | 1992-12-12 |
JPH02312270A (ja) | 1990-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4424933C2 (de) | Verfahren zur Herstellung einer dynamischen Speicherzelle | |
DE3851649T2 (de) | Aus einer Vielzahl von Eintransistorzellen bestehende dynamische Speichervorrichtung mit wahlfreiem Zugriff. | |
DE3525418C2 (de) | ||
DE4332074C2 (de) | Halbleiterspeichereinrichtung und Verfahren zu ihrer Herstellung | |
DE2642303A1 (de) | Verfahren zur herstellung eines fet- speicherelements und hiernach gebildetes speicherelement einer speicheranordnung | |
DE3844388A1 (de) | Dynamische direktzugriffspeichereinrichtung | |
EP0744771A1 (de) | DRAM-Speicherzelle mit vertikalem Transistor | |
EP0018501A1 (de) | Verfahren zur Herstellung von hochverdichteten vertikalen FETs und eine daraus gebildete Matrixanordnung | |
DE19718721C2 (de) | DRAM-Zellenanordnung und Verfahren zu deren Herstellung | |
DE3916228A1 (de) | Halbleiterspeichervorrichtung mit stapelkondensatorzellenstruktur und verfahren zu ihrer herstellung | |
DE3929129A1 (de) | Dynamischer speicher mit wahlfreiem zugriff (ram),und verfahren zur herstellung desselben | |
DE10215666A1 (de) | TTO-Nitridliner für verbesserten Kragenschutz und TTO-Zuverlässigkeit | |
DE4400178A1 (de) | Verfahren zur Herstellung eines integrierten Schaltkreises | |
DE2502235A1 (de) | Ladungskopplungs-halbleiteranordnung | |
DE3785317T2 (de) | Matrix hoher Packungsdichte aus dynamischen VMOS RAM. | |
DE4215708A1 (de) | Sram und verfahren zu dessen herstellung | |
DE3887823T2 (de) | Halbleiterspeicher. | |
DE19842704A1 (de) | Kondensator mit einem Hoch-e-Dielektrikum oder einem Ferroelektrikum nach dem Fin-Stack-Prinzip und Herstellverfahren unter Einsatz einer Negativform | |
DE4038114A1 (de) | Halbleiterspeicher und verfahren zu seiner herstellung | |
DE69125593T2 (de) | Dynamisches RAM und Verfahren zu seiner Herstellung | |
DE3927176A1 (de) | Dynamische speicherzelle fuer willkuerlichen zugriff und ihr herstellungsverfahren | |
DE3543937C2 (de) | ||
DE4303059A1 (de) | ||
EP0925607B1 (de) | Verfahren zur herstellung einer dram-zellenanordnung | |
DE3801525A1 (de) | Halbleitereinrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition |