DE10215666A1 - TTO-Nitridliner für verbesserten Kragenschutz und TTO-Zuverlässigkeit - Google Patents

TTO-Nitridliner für verbesserten Kragenschutz und TTO-Zuverlässigkeit

Info

Publication number
DE10215666A1
DE10215666A1 DE10215666A DE10215666A DE10215666A1 DE 10215666 A1 DE10215666 A1 DE 10215666A1 DE 10215666 A DE10215666 A DE 10215666A DE 10215666 A DE10215666 A DE 10215666A DE 10215666 A1 DE10215666 A1 DE 10215666A1
Authority
DE
Germany
Prior art keywords
tto
oxide
nitride
collar
bridge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10215666A
Other languages
English (en)
Inventor
Thomas Dyer
Raieev Malik
Rama Divakaruni
Jack A Mandelman
V C Jaiprakash
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
International Business Machines Corp
Original Assignee
International Business Machines Corp
Infineon Technologies North America Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp, Infineon Technologies North America Corp filed Critical International Business Machines Corp
Publication of DE10215666A1 publication Critical patent/DE10215666A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0383—Making the capacitor or connections thereto the capacitor being in a trench in the substrate wherein the transistor is vertical
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0385—Making a connection between the transistor and the capacitor, e.g. buried strap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

Eine Struktur und ein Verfahren, die das Abscheiden eines dünnen Nitridliners unmittelbar vor der TTO-HDP-Abscheidung (TTO = Trench Top Oxide = Grabenoberkantenoxid, HDP = High Density Plasma = hochdichtes Plasma) während der Ausbildung eines Bauelements mit vertikaler MOSFET-DRAM-Zelle ermöglicht. Dieser Liner wird dann nach dem TTO-Seitenwandätzen entfernt. Eine Funktion dieses Liners besteht darin, das Kragenoxid davor zu schützen, während des TTO-Seitenwandätzens geätzt zu werden, und stellt allgemein einen seitlichen Ätzschutz bereit, der bei dem aktuellen Bearbeitungsverfahren nicht realisiert ist. Die Prozeßfolge basiert für den Kragenschutz nicht auf zuvor abgeschiedenen Filmen und koppelt den TTO-Seitenwandätzschutz von vorherigen Bearbeitungsschritten ab, um eine zusätzliche Prozeßflexibilität bereitzustellen, wie etwa das Gestatten eines Cut-Mask-Nitrids mit dünnerer Brücke und stärkeren Nitridätzens während des Knotennitridentfernens und des Entfernens der nitridierten Vergrabene-Brücken-Grenzschicht. Durch das Vorliegen des Nitridliners unter dem TTO wird vorteilhafterweise die Möglichkeit eines TTO-Dielektrikumdurchschlags zwischen der Gate- und der Kondensatorknotenelektrode der vertikalen MOSFET-DRAM-Zelle reduziert, wobei gleichzeitig eine Brückendiffusion-zu-Gateleiter-Überlappung sichergestellt wird.

Description

HINTERGRUND DER ERFINDUNG Erfindungsgebiet
Die vorliegende Erfindung betrifft Halbleiterbauele­ mente und insbesondere einen TTO-Nitridliner (TTO = trench top oxide = Grabenoberkantenoxid) für verbesserten Kragenschutz und bessere TTO- Zuverlässigkeit bei Bauelementen mit vertikalem Grabenkondensator-DRAN-Zellenarray (DRAM = dynamic random access memory = dynamischer Direktzugriffsspeicher).
Erörterung des Stands der Technik
Ein bei der Ausbildung der oben beschriebenen vertikalen DRAM-Zellenarrays eingesetztes Bearbeitungsverfahren wird in der eigenen, gleichzeitig anhängigen US-Patentanmeldung Nr. . . . mit dem Titel STRUCTURE AND METHOD FOR A COMPACT TRENCH- CAPACITOR DRAM CELL WITH BODY CONTACT (FIS920000326, Anwaltsverzeichnis #13938) ausführlich beschrieben, deren Inhalt und Offenbarung hier unter Bezugnahme vollständig aufgenommen sind. Unter Bezugnahme auf die Fig. 1(a)-1(f) werden nun die verschiedenen Bearbeitungsschritte für die Ausbildung vertikaler DRAM-Zellenarrays beschrieben. Wie in Fig. 1(a) gezeigt, ist eine Anfangsstruktur dargestellt, die bei der Herstellung eines vertikalen DRAM-Zellenarrays verwendet wird. Insbesondere zeigt Fig. 1(a) einen Arrayteil der Struktur, der ein Si enthaltendes Substrat 10 enthält, das einen Materialstapel mit einer Ätzstoppkontaktschicht 12 und einer darauf ausgebildeten Hartmaske 14 aufweist. Das Substrat kann Muldengebiete 11 enthalten, oder die Muldengebiete können während des Prozesses später ausgebildet werden.
Die in Fig. 1(a) gezeigte Struktur ist aus herkömm­ lichen Materialien hergestellt, die dem Fachmann wohl­ bekannt sind, und dem Fachmann ebenfalls wohlbekannte herkömmliche Prozesse werden bei ihrer Herstellung verwendet. So kann beispielsweise die Ätzstoppkontakt­ schicht 12 aus einem Oxid wie etwa SiO2 bestehen und wird unter Verwendung eines herkömmlichen thermischen Aufwachsprozesses auf einer Oberfläche eines Si enthaltenden Substrats ausgebildet, und danach wird eine Hartmaske 14, z. B. SiN, durch einen herkömmlichen Abscheidungsprozeß auf der Ätzstoppkontaktschicht 12 ausgebildet, wie etwa durch chemisches Dampfabscheiden (CVD), plasmaunterstütztes CVD, Sputtern oder chemische Lösungsabscheidung. Es ist zu verstehen, daß über der SiN-Schicht außerdem eine dicke Oxidschicht ausgebildet werden kann, die während des nachfolgenden Grabenätzens als verbesserte Hartmaske dient. Weiterhin kann die Dicke jeder Schicht des Materialstapels variieren. In der Regel weist jedoch die Ätzstoppkontaktschicht eine Dicke von höchstens etwa 5 nm und die Hartmaske eine Dicke von etwa 10 bis etwa 1000 nm auf.
Als nächstes werden in der in Fig. 1(a) gezeigten Struktur tiefe Gräben 16 ausgebildet, wodurch man die in Fig. 1(b) gezeigte Struktur erhält. Mit dem Ausdruck "tiefer Graben" wird hier ein Graben bezeichnet, dessen Tiefe von der oberen Oberfläche des Si enthaltenden Substrats 10 aus mindestens etwa 1,0 µm beträgt. Die tiefen Gräben werden über Lithographie und anisotropes Ätzen auf die herkömmliche Weise des Öffnens einer Grabenstruktur ausgebildet, die sich durch die Hartmaske, die Ätzstoppkontaktschicht und einen Teil des Si enthaltenden Substrats erstreckt. Man beachte, daß die tiefen Gräben 16, die in Reihen und Spalten im Si enthaltenden Substrat ausgebildet sind, diejenigen Bereiche sind, in denen der Speicherkondensator und vertikale MOSFETs ausgebildet werden.
In einem Teil des tiefen Grabens wird dann ein Poly­ silizium-gepufferter LOCOS-Kragen- (LOCOS = Lokaloxi­ dation von Silizium) oder ein anderes ähnliches Kragen­ oxid 18 ausgebildet, siehe Fig. 1(c). Als nächstes wird ein in den Zeichnungen nicht gezeigter Kondensator in dem unteren Teil des tiefen Grabens ausgebildet, wobei dem Fachmann wohlbekannte herkömmliche Bearbei­ tungsschritte verwendet werden. In den Bearbeitungs­ schritten für den tiefen Graben ist die Ausbildung eines nicht gezeigten Vergrabene-Platten- Diffusionsgebiets und die Ausbildung eines Knotendielektrikums 20 um das Vergrabene-Platten- Diffusionsgebiet enthalten. Wie in Fig. 1(c) gezeigt, erstreckt sich das Knotendielektrikum 20 von dem unteren Teil des tiefen Grabens bis zu der oberen Oberfläche des tiefen Grabens und ist an dessen Wänden ausgebildet. Im oberen Teil des tiefen Grabens dient das Knotendielektrikum als Ätzstoppschicht während der Ausbildung eines Gebiets mit vergrabener Brücke. Im unteren Teil des tiefen Grabens trennt das Knotendielektrikum das Diffusionsgebiet mit vergrabener Platte von dem Tiefen-Graben-Leiter.
Das aus einem herkömmlichen dielektrischen Material wie etwa einer geschichteten SiN/SiO-Struktur bestehende Knotendielektrikum wird durch herkömmliche Prozesse, wie etwa thermische Nitridierung, CVD, plasmaunter­ stütztes CVD, Sputterabscheidung und dergleichen aus­ gebildet. Dann wird der tiefe Graben mit einem Tiefen- Graben-Leiter 22 wie etwa Polysilizium gefüllt, und danach wird der tiefe Grabenleiter durch herkömmliche Mittel bis auf eine Tiefe ausgenommen, die für die Brücke erwünscht ist (bestimmt die Kanallänge des vertikalen MOSFET; in der Regel von etwa 100 bis etwa 400 nm). Die den ausgenommenen Tiefen-Graben-Leiter 22 enthaltende Struktur ist in Fig. 1(d) gezeigt.
An diesem Punkt des Prozesses wird bei der Ausbildung eines Vergrabene-Brücken-Ausdiffusionsgebiets 24 ein Brückenprozeß verwendet, wie er beispielsweise in Radens et al. "An Orthogonal 6F2 Trench-Sidewall Vertical Device Cell for 4Gb/16Gb DRAM", IEDM 2000 Tech. Dig. S. 349 beschrieben wird; siehe Fig. 1(e). Bei der in Fig. 1(e) gezeigten exemplarischen Struktur wird zur Ausbildung von Brücken, die einander zugewandt sind, ein OSS-Prozeß (one-sided strap = einseitiges Band) verwendet. Es versteht sich jedoch, daß andere Layouts Brücken bilden können, die einander nicht zugewandt sind oder sich auf beiden Seiten des Grabens befinden. Das heißt, andere Arten von vertikalen MOSFET3-Zellen können Brücken auf mehr als einer einzigen Seitenwand des Grabens einsetzen. Man beachte, daß durch den OSS-Prozeß keiner der Kragenoxidgebiete geätzt wird und sich auf dieser Seite der Struktur der Bereich befindet, in dem eine Körperkontinuität 19 erzielt wird. Speziell wird das Vergrabene-Brücken- Ausdiffusionsgebiet wie folgt ausgebildet: zunächst wird über dem ausgenommenen Tiefen-Graben-Leiter eine nicht gezeigte Oxidschicht ausgebildet, worauf ein Ätzstoppliner folgt, der das Knotendielektrikum sowie die vorher abgeschiedene Oxidschicht auskleidet, und danach wird ein in den Zeichnungen nicht gezeigtes Polysiliziumplatzhaltermaterial in dem oberen Gebiet des tiefen Grabens ausgebildet, das die freiliegenden Teile des Ätzstoppliners bedeckt. Als nächstes wird auf der Seite des tiefen Grabens, auf der die vergrabene Brücke gewünscht wird, ein Teil des Polysiliziumplatzhaltermaterials bis zu dem Ätzstopp­ liner hinuntergeätzt, der über der Oxidschicht auf dem ausgenommenen leitenden Material liegt.
Dann wird ein OSS-Prozeß durchgeführt, der die folgenden Bearbeitungsschritte enthalten kann:
Entfernen eines Teils des Polysiliziumplatzhaltermate­ rials unter Verwendung eines Ätzprozesses, der selektiv auf dem Ätzstoppliner auf einer Seite des tiefen Grabens wirkt, wo eine Brücke ausgebildet werden soll;
Entfernen des freiliegenden Kragenoxids durch Einsatz eines isotropen Oxidätzprozesses; Entfernen von Teilen des Ätzstoppliners und des Knotendielektrikums, die nicht durch das verbleibende Gebiet des Polysiliziumplatzhaltermaterials geschützt sind;
Entfernen des verbleibenden Polysiliziumplatz­ haltermaterials; Öffnen eines Teils der Oxidschicht über dem Polysilizium des tiefen Grabens, der nicht von dem Ätzstoppliner bedeckt ist; Fortsetzen des Oxidätzens zur Ausbildung eines Divots im oberen Kragenoxid ungefähr auf der obersten Ebene des Tiefen- Graben-Leiters; und Füllen des Divots mit einem leitenden Material wie etwa dotiertem Polysilizium, um zwischen dem Tiefen-Graben-Leiter und der Wand des Grabens eine Überbrückung herzustellen. Während eines nachfolgenden Temperungsschritts diffundiert Dotierungssubstanz aus dem Divot-gefüllten Gebiet, wodurch das Vergrabene-Brücken-Ausdiffusionsgebiet 24 gefüllt wird. Das mit Divot gefüllte Kragenoxidgebiet ist in den Zeichnungen als 26 bezeichnet. Man beachte, daß an dem verbleibenden Wandteil der Struktur, die kein Vergrabene-Brücken-Ausdiffusionsgebiet 24 und kein mit Divot gefülltes Kragenoxidgebiet 26 enthält, sich ein "intaktes" Kragenoxidgebiet 18 befindet. Das intakte Kragenoxid dient dazu, das Körpergebiet 19 elektrisch von dem Grabenkondensator 22 zu trennen.
Wie auch in Fig. 1(e) gezeigt ist, wird das TTO (trench top oxide) 28 auf allen horizontalen Oberflächen einschließlich dem Tiefen-Graben-Leiter 22 und Divot-gefüllten Kragenoxidgebiet 26 ausgebildet, wobei herkömmliche Abscheidungsprozesse wie etwa plasmaunterstütztes Abscheiden mit hoher Dichte verwendet werden, und danach wird ein herkömmlicher Resistvertiefungsprozeß dazu verwendet, das Grabenoberkantenoxid von oberen Oberflächen der Struktur zu entfernen. Als nächstes wird eine nicht gezeigte Opferoxidschicht ausgebildet und gestrippt, wobei herkömmliche Lithographie und Ätzen eingesetzt werden, und ein Gatedielektrikum 30, wie etwa ein Oxid, wird auf den freiliegenden Wänden des oberen Teils des tiefen Grabens ausgebildet. Das Gatedielektrikum wird unter Verwendung eines beliebigen wohlbekannten Prozesses, wie etwa thermische Oxidation von Silizium, oder durch Nitridierung eines Oxids ausgebildet, und danach wird auf dem oberen Grabenoxid 28 ein Gateleiter 32, wie etwa dotiertes Polysilizium, ausgebildet. Die Struktur 32 wird dann auf die Hartmaske 14 planarisiert, und danach wird, wie in Fig. 1(f) gezeigt, der Gateleiter 32 ausgenommen, wobei ein herkömmlicher Vertiefungsprozeß verwendet wird. Es kann aber auch ein abgeschiedenes Gatedielektrikum ausgebildet werden, wie etwa durch CVD oder ALD (atomic layer deposition = Atomschichtabscheidung). Der ausgenommene Gateleiter 32 wird dann unter Verwendung wohlbekannter, herkömmlich praktizierter Prozesse mit CVD-Oxid 34 bedeckt.
Es ist so, daß während des Strippens der Opferoxidschicht an den freiliegenden Wänden des oberen Teils des tiefen Grabens Teile des TTO zum Schützen der Kragen- und Brückengebiete in Gefahr sind, wobei ein übermäßiges Ätzen möglicherweise einen Kragenverlust an den Seiten, Kanten und der Oberseite und außerdem einen Verlust des dotierten Polysilizium-Divots bewirkt.
Es wäre höchst wünschenswert, den Kragenoxidverlust und den Verlust des dotierten Polysilizium-Divots zu elimi­ nieren, der sich aus einem derartigen Seitenwandätzen ergeben kann.
Es wäre zudem höchst wünschenswert, dem Grad an elektrischer Trennung zwischen dem ausgebildeten Gate­ leiter und der Kondensatorelektrode (tiefer Graben­ leiter) in einem derartigen Bauelement mit Grabenkon­ densator und vertikalem DRAM-Zellenarray zu verbessern. Außerdem wäre es höchst wünschenswert, ein dünneres Trennungsgebiet zwischen dem Gateleiter und der Konden­ satorelektrode zu ermöglichen, um dadurch die erfor­ derliche Überlappung zwischen Brückendiffusion und dem Gateleiter sicherzustellen.
KURZE DARSTELLUNG DER ERFINDUNG
Eine Aufgabe der vorliegenden Erfindung besteht somit in der Bereitstellung eines TTO-Nitridliners für verbesserten Kragenschutz und Polysilizium-Divot-Schutz und TTO-Zuverlässigkeit während Seitenwandätzschritten bei der Bearbeitung von Bauelementen mit Grabenkonden­ sator und vertikalem DRAM-Zellenarray.
Eine weitere Aufgabe der vorliegenden Erfindung besteht in der Verbesserung des Grads an elektrischer Trennung zwischen dem ausgebildeten Gateleiter und der Kondensa­ torelektrode (Tiefer-Graben-Leiter) in einem derartigen Bauelement mit Grabenkondensator und vertikalem DRAM- Zellenarray.
Noch eine weitere Aufgabe der vorliegenden Erfindung besteht in der Ermöglichung der Herstellung eines dünneren Trennungsgebiets zwischen dem Gateleiter und der Kondensatorelektrode (Tiefer-Graben-Leiter) in einem derartigen Bauelement mit Grabenkondensator und vertikalem DRAM-Zellenarray, um dadurch die erforderliche Überlappung zwischen einer Brückendiffusion und dem Gateleiter ohne Beeinträchtigung der Durchschlagszuverlässigkeit sicherzustellen.
Eine weitere Aufgabe der vorliegenden Erfindung besteht in der Bereitstellung von Flexibilität bei dem TTO- Abscheidungsprozeß.
Gemäß den Lehren in diesem Text werden eine Struktur und ein Verfahren zur Ausbildung eines DRAM-Zellenarrays bereitgestellt, mit den folgenden Schritten:
  • a) Ausbilden mehrerer tiefer Gräben in einem Arrayteil eines Si enthaltenden Substrats mit zumindest einer darauf ausgebildeten Hartmaske, wobei die mehreren tiefen Gräben in Reihen und Spalten angeordnet sind und mindestens an ihren Wänden ausgebildete Kragenoxidgebiete und einen zwischen den Kragenoxidgebieten ausgebildeten, ausgenommenen Tiefen-Graben-Leiter enthalten und eine Kondensatorelektrode für eine DRAM-Zelle definieren;
  • b) Ausbilden eines Vergrabene-Brücken-Ausdiffusions­ gebiets in einem Teil der Wand derart, daß der Teil die Wand teilweise umgibt;
  • c) Ausbilden einer Nitridlinerschicht über einer horizontalen Oberfläche des Tiefen-Graben-Leiters, die die freiliegenden Seitenwand- und Kragenoxid­ gebiete umgibt;
  • d) Abscheiden einer TTO-Schicht (top trench oxide) über der ausgebildeten Nitridlinerschicht;
  • e) Durchführen eines TTO-Seitenwandätzens, um auf den vertikalen Seitenwänden abgeschiedenes TTO-Oxid und Kragenoxid zu entfernen, wobei der Nitridliner dahingehend wirkt, die Kragenoxidschicht vor dem Ätzen zu schützen;
  • f) Durchführen eines Nitridlinerätzens, um den Teil des TTO-Nitridliners zu entfernen, der nach dem TTO-Oxid-Entfernen freiliegt; und
  • g) Ausbilden eines vertikalen MOSFET durch Aufwachsen eines Gatedielektrikums auf freiliegenden Wänden der tiefen Gräben und Ausbilden eines Gateleiters über der TTO-Oxidschicht innerhalb der Wände der tiefen Gräben, die mit dem Gatedielektrikum ausge­ kleidet sind, wobei die ausgebildete TTO-Schicht mit darunterliegendem Nitridliner die Möglichkeit eines TTO-Dielektrikumdurchschlags zwischen dem Gateleiter und der Kondensatorelektrode einer DRAM-Zelle eliminiert.
Durch das Abscheiden eines dünnen Nitridliners unmittelbar vor der TTO-HDP-Abscheidung (HDP = Heavy Deposition Plasma) gemäß der Erfindung wird das Kragen­ oxid davor geschützt, während des TTO-Seitenwandätzens geätzt zu werden, und man erhält einen zusätzlichen seitlichen Ätzschutz, der bei gegenwärtigen Bearbeitungsverfahren nicht realisiert wird.
Die Prozeßfolge ist für den Grabenschutz nicht auf zuvor abgeschiedene Filme angewiesen, wie etwa das CM- Nitrid (CM = Cut Mask) in dem aktuellen Bearbeitungs­ verfahren - POR (Process of Record). Dieses Abkoppeln des TTO-Seitenwandätzschutzes von vorausgegangenen Bearbeitungsschritten ergibt eine zusätzliche Prozeßflexibilität, wie etwa das Zulassen eines dünneren CM-Nitrids und eines stärkeren Nitridätzens während des Knotennitridentfernens und des Entfernens der nitrierten Vergrabene-Brücken-Grenzfläche. Diese Folge gestattet das vollständige Entfernen des CM- Nitrids vor dem Polysilizium-Abscheiden der vergrabenen Brücke, wodurch die Möglichkeit von eingeschlossenem Poly unter dem CM-Nitrid entlang des verbleibenden Kragens, was bei dem aktuellen Prozeß ein schwerwiegendes Problem ist, eliminiert wird.
Durch das System und das Verfahren der Erfindung wird vorteilhafterweise die Möglichkeit eines TTO- Dielektrikumdurchschlags zwischen der Gate- und der Knotenelektrode des ausgebildeten Grabenkondensators in einem Bauelement mit vertikalem DRAM-Zellenarray eliminiert.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Der Fachmann kann die obigen Aufgaben und Vorteile der vorliegenden Erfindung besser verstehen, wenn er auf die folgende ausführliche Beschreibung mehrerer bevorzugter Ausführungsformen davon in Verbindung mit den beiliegenden Zeichnungen Bezug nimmt, in denen bei den verschiedenen Ansichten gleiche Elemente mit gleichen Bezugszahlen bezeichnet sind. Es zeigen:
Fig. 1(a)-1(f) Querschnittsansichten des herkömm­ lichen vertikalen DRAM-Zellenarrays während der verschiedenen Bearbeitungsschritte,
Fig. 2(a)-(f) den Bearbeitungsschritt des Abschei­ dens eines TTO-Nitridliners vor dem Abscheiden eines TTO-HDP-Oxids gemäß der Erfindung,
Fig. 3 eine ausführliche Darstellung der resultieren­ den Kanalstruktur, wenn vor der Nitridlinerabscheidung 50 eine fakultative Opferoxidschicht 60 ausgebildet wird, und
Fig. 4 eine ausführliche Darstellung der resultieren­ den Struktur nach dem Durchführen des TTO-Seitenwand- Nitridätzens und unter der Voraussetzung, daß vorher kein Opferoxid abgeschieden wurde.
AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGS- FORMEN
Unter näherer Bezugnahme auf die Zeichnungen zeigen Fig. 2(a)-2(h) den TTO-Nitridliner-Prozeß und die resultierende Struktur 49 für das Bauelement mit Grabenkondensator und vertikalem DRAM-Zellenarray mit verbesserter TTO-Zuverlässigkeit gemäß der vorliegenden Erfindung.
Unter Bezugnahme auf Fig. 2(a) wird nach der Ausbil­ dung der einseitigen vergrabenen Brücke und Divots 26 und Kragens 18 in der Bauelementausnehmung bei noch vorhandenem Kontaktnitrid 14 und vor der Ausbildung des Grabenoberkantenoxids (TTO) (in dem tiefen Graben von Fig. 1(e)) zunächst in der Grabenausnehmung 16 ein TTO-Nitridliner 50 abgeschieden, der in dem oberen Teil des Grabens bleibt, um die freiliegenden tiefen Grabenseitenwände und insbesondere die freiliegende Kragenoxidschicht 18 zu schützen. Dieser Nitridliner kann SiN oder ein anderes gleiches Nitridmaterial sein, das unter Verwendung eines bekannten konformen Prozesses mit einer Dicke im Bereich von 1,0 nm-10,0 nm vor dem Abscheiden des TTO-HDP (High Density Plasma)-Oxids abgeschieden wird.
Wie hier unter Bezugnahme auf Fig. 3 näher erörtert wird, ist ein fakultativer Schritt vorgesehen, durch den vor dem Abscheiden des TTO-Nitridliners 28 zunächst eine Opfergateoxidschicht aufgewachsen wird. Das Opfer­ oxid kann aber auch nach dem Entfernen des Nitridliners aus dem Kanalgebiet unmittelbar vor der Gateoxidation aufgewachsen und entfernt werden.
Fig. 2(b) veranschaulicht die Abscheidung des TTO-HDP- Oxids 28 (beispielsweise unter Verwendung eines nicht­ konformen Abscheidungsprozesses) über dem TTO-Nitrid­ liner 50. Fig. 3 ist eine ausführliche Darstellung der resultierenden Kanalstruktur, wenn die fakultative Opferoxidschicht 60 vor der Nitridlinerabscheidung 50 ausgebildet wird. Wie dem Fachmann bekannt ist, kann die Dicke der Opferoxidschicht je nach dem Ausbildungs­ prozeß und dem Oxidmaterial variieren. Gemäß der Erfindung kann die Dicke der fakultativen Opferoxid­ schicht irgendwo im Bereich zwischen etwa 2,0 und 20,0 nm liegen.
Wie in Fig. 2(c) gezeigt, wird danach ein TTO-Seiten­ wandätzen durchgeführt, um das überschüssige TTO-HDP- Oxid zu entfernen, das auf den vertikalen Seitenwänden und dem Kragenoxid 18 abgeschieden worden ist. Dieser Prozeßschritt kann als standardmäßiges isotropes Naß­ ätzen implementiert werden, das gegenüber dem TTO- Nitridliner 50 selektiv wirkt, der das verbleibende Kragenoxid 18 davor schützt, direkt und lateral um die Seiten herum geätzt zu werden.
Bei dem nächsten Bearbeitungsschritt, wie in Fig. 2(d) dargestellt, wird der nun nicht von dem TTO-HDP-Oxid 28 bedeckte Teil 51 des TTO-Nitridliners entfernt. Dieses Nitridätzen braucht nur dann gegenüber Oxid selektiv zu sein, wenn unter dem Liner eine Opferoxidschicht verwendet wird. Es wäre dann gegenüber Oxid und Silizium selektiv, wenn unter dem Liner kein Opferoxid verwendet wird. Fig. 4 ist eine ausführliche Darstellung der resultierenden Struktur nach der Durch­ führung des Nitridätzens und unter der Annahme, daß vorher kein Opferoxid abgeschieden worden ist. Dies ist die Struktur, die sich vor der Ausbildung des Gate- Poly(-Si) in dem tiefen Graben 16 ergibt. Es ist zu verstehen, daß durch die resultierende DRAM-Zellen­ struktur mit einer SiN-(Nitridschicht) 50 unter dem TTO die Möglichkeit eines TTO-Dielektrikumdurchschlags zwischen dem ausgebildeten Gate und der Kondensator­ knoten-(Tiefer-Graben-)Elektrode 22 reduziert wird.
Fig. 2(e) veranschaulicht, daß die Opferoxidschicht 60, falls sie unter dem TTO-Nitridliner aufgewachsen wurde, nun entfernt und das Gateoxid 70 aufgewachsen wird. Falls keine Opferoxidschicht unter dem Nitrid­ liner 50 ausgebildet wurde, wird sie nun unmittelbar vor der Gateoxidierung aufgewachsen und geätzt. Falls kein Opferoxid verwendet wird, wird das Gateoxid nach dem Entfernen des TTO-Nitrids (und der Vergrabene- Brücken-Nitridgrenzschicht) aus dem tiefen Graben 16 aufgewachsen.
Nach dem Aufwachsen des Gateoxids 70 wird das Gateleiter-Polysilizium (oder -Si), wie hier unter Bezugnahme auf Fig. 1(f) beschrieben, abgeschieden.
Fig. 2(f) veranschaulicht das Entfernen des überschüs­ sigen Gatepoly und des TTO-HDP-Oxids 28 auf dem Kontaktnitrid 14 bis hinunter zu der Höhe des Kontakt­ nitrids. Das Gatepoly 70 und das TTO-HDP 28 auf dem Kontaktnitrid 14 werden durch eine beliebige der Techniken entfernt, die in der eigenen, gleichzeitig anhängigen US-Patentanmeldung mit der laufenden Nummer . . . und dem Titel AN EXTENDIBLE PROCESS FOR IMPROVED TOP OXIDE LAYER FOR DRAM ARRAY AND THE GATE INTERCONNECTS WHILE PROVIDING SELF-ALIGNED GATE CONTACTS (Anwaltsverzeichnis Nr. FIS920000342US1) erörtert werden, deren ganzer Inhalt und ganze Offenbarung unter voller Bezugnahme hier aufgenommen sind.
Fig. 2(g) veranschaulicht den nächsten Schritt des Entfernens des Kontaktnitrids 14, indem es selektiv zu dem Gatepoly 12 abgestrippt wird, wobei Poly-Säulen 80 zurückbleiben, die sich über die Siliziumoberfläche erstrecken, wie dies in der gleichzeitig anhängigen US- Patentanmeldung mit der laufenden Nummer (Anwaltsverzeichnisnummer FIS920000342US1) erörtert wird. Ein fakultativer Contact-to-Bitline- (CB) Ätzstoppliner kann auf dieser Stufe des Prozesses ebenfalls auf der Substratoberfläche abgeschieden werden. Dieser Liner könnte selektiv von den Oberseiten des Poly-Si entfernt werden, nachdem das obere Oxid abgeschieden und bis nach unten planarisiert worden ist, um nur diese oberen Oberflächen freizulegen.
Fig. 2(h) veranschaulicht, daß das HDP-Oxid 90 schließlich über den Poly-Säulen abgeschieden wird und das obere Oxid-HDP bis auf die Oberseiten der Poly- Säulen entfernt (z. B. poliert) wird, wie dies in der gleichzeitig anhängigen US-Patentanmeldung mit der laufenden Nummer (Anwaltsverzeichnisnummer FIS920000342US1) erörtert wird.
Durch das Abscheiden eines dünnen Nitridliners unmittelbar vor der TTO-HDP-Abscheidung gemäß der Erfindung wird das von dem Liner umgebene Kragenoxid davor geschützt, während des TTO-Oxid-Seitenwandätzens geätzt zu werden, und man erhält einen zusätzlichen seitlichen Ätzschutz, der in gegenwärtigen Bearbei­ tungsverfahren nicht realisiert wird.
Kragenoxidverlust wird ebenfalls an der Oberseite geschützt, aufgrund des CM- (cut mask)-Nitridverlustes während des Kontaktnitridstrippens, da der Liner unmittelbar vor der TTO-HDP-Abscheidung frisch aufgetragen wird. Der Kragenschutz ist im wesentlichen von der vorausgegangenen Bearbeitung (z. B. CM-Nitrid­ liner) abgekoppelt, damit man eine zusätzliche Prozeß­ flexibilität erhält (z. B. gestattet dünneres CM-Nitrid, das früher weggestrippt werden kann, um ein eingeschlossenes Vergrabene-Brücken-Poly zu verhindern, und gestattet außerdem die Wiederherstellung von Knoten- und Vergrabene-Brücken-Grenzschicht-Nitrid- Strip-Schritten).
Der Nitridliner kann bei Kombinierung mit einem in der gleichzeitig anhängigen US-Patentanmeldung mit der laufenden Nummer . . . (Anwaltsverzeichnisnummer FIS920000342US1) offenbarten Verfahren leicht von der oberen Oberfläche entfernt werden, um Komplikationen beim CB-Ätzen zu vermeiden.
Wenngleich mehrere Ausführungsformen und Variationen der vorliegenden Erfindung für einen TTO-Nitridliner zum verbesserten Kragenschutz und für bessere TTO- Zuverlässigkeit hier ausführlich beschrieben worden sind, so dürfte offensichtlich sein, daß sich aus der Offenbarung und den Lehren der vorliegenden Erfindung dem Fachmann viele alternative Designs ergeben.

Claims (15)

1. Nachdem die vorliegende Erfindung ausführlich beschrie­ ben worden ist, ist, was wir als neu beanspruchen und durch den Patentbrief zu sichern wünschen, folgendes:
DRAM-Zellenarray, das folgendes umfaßt:
mehrere Speicherzellen, die in Reihen und Spalten angeordnet sind, wobei jede Speicherzelle ein tiefes Grabengebiet mit einem vertikalen MOSFET und einem darin ausgebildeten, darunterliegenden Kondensator enthält, die durch ein Vergrabene- Brücken-Ausdiffusionsgebiet in elektrischem Kontakt miteinander stehen, das innerhalb eines Teils einer Wand jedes tiefen Grabens vorliegt;
und wobei jede Speicherzelle einen Tiefen-Graben- Leiter, der eine Elektrode des darunterliegenden Kondensators bildet, und einen in einem Teil des tiefen Grabens ausgebildeten Oxidkragen aufweist;
ein Kragenoxidgebiet, das auf einem übrigbleiben­ den Wandteil der Struktur ausgebildet ist, der das Vergrabene-Brücken-Ausdiffusionsgebiet nicht enthält, um einen Körperkontakt elektrisch von dem darunterliegenden Kondensator zu trennen; und
eine Grabenoberkantenoxid-(TTO)-Schicht, die auf einer horizontalen Oberfläche der Struktur ausgebildet ist, um einen eine Elektrode des darunterliegenden Kondensators bildenden Tiefen- Graben-Leiter und die vergrabene Brücke von einem Gateleitergebiet zu trennen;
eine darunterliegende Nitridschicht, die zwischen einer Oberseite des Tiefen-Graben-Leiters und dem Vergrabene-Brücken-Gebiet ausgebildet ist und unter der ausgebildeten TTO-Schicht liegt, um die Möglichkeit eines TTO-Dielektrikumdurchschlags zwischen dem Gateleiter und der Kondensatorelek­ trode zu eliminieren.
2. DRAM-Zellenarray nach Anspruch 1, wobei das TTO auf Seitenwänden und der horizontalen Oberfläche ausgebildet ist, wobei die Speicherzelle einem TTO-Oxid-Seitenwandätzen unterzogen wird, um das abgeschiedene TTO von der Seitenwand zu entfernen, wobei die darunterliegende Nitridschicht zusätz­ lich ausgebildet wird, um die Seitenwandgebiete auszukleiden, um das Kragenoxid zu schützen und zu verhindern, daß die Brücke während des TTO-Oxid- Seitenwandätzprozesses geätzt wird.
3. DRAM-Zellenarray nach Anspruch 1, weiterhin mit einer unter der Nitridschicht ausgebildeten Opfer­ oxidschicht, die ausgebildet ist, um die Möglichkeit eines TTO-Dielektrikumdurchschlags zwischen dem Gateleiter und dem Tiefen-Graben- Leiter weiter zu eliminieren.
4. DRAM-Zellenarray nach Anspruch 1, wobei der Nitridliner mit einer Dicke im Bereich von 1,0 nm-10,0 nm abgeschieden wird.
5. DRAM-Zellenarray nach Anspruch 1, wobei die vertikalen MOSFETs auf inneren Oberflächen der Wände der Speicherzelle ausgebildete Gatedielek­ trika enthalten.
6. Verfahren zum Ausbilden eines DRAM-Zellenarrays mit den folgenden Schritten:
  • a) Ausbilden mehrerer tiefer Gräben in einem Array­ teil eines Si enthaltenden Substrats mit zumindest einer darauf ausgebildeten Hartmaske, wobei die mehreren tiefen Gräben in Reihen und Spalten angeordnet sind und mindestens an ihren Wänden ausgebildete Kragenoxidgebiete und einen zwischen den Kragenoxidgebieten ausgebildeten, ausgenommenen Tiefen-Graben-Leiter enthalten und eine Kondensatorelektrode für eine DRAM-Zelle definieren;
  • b) Ausbilden eines Vergrabene-Brücken-Ausdiffusions­ gebiets in einem Teil der Wand derart, daß der Teil die Wand teilweise umgibt;
  • c) Ausbilden einer Nitridlinerschicht über einer horizontalen Oberfläche des Tiefen-Graben-Leiters, die die freiliegenden Seitenwand- und Kragenoxid­ gebiete umgibt;
  • d) Abscheiden einer TTO-Schicht (top trench oxide) über der ausgebildeten Nitridlinerschicht;
  • e) Durchführen eines TTO-Seitenwandätzens, um auf den vertikalen Seitenwänden abgeschiedenes TTO-Oxid und Kragenoxid zu entfernen, wobei der Nitridliner dahingehend wirkt, die Kragenoxidschicht vor dem Ätzen zu schützen;
  • f) Durchführen eines Nitridlinerätzens, um den Teil des TTO-Nitridliners zu entfernen, der nach dem TTO-Oxid-Entfernen freiliegt;
  • g) Ausbilden eines vertikalen MOSFET durch Aufwachsen eines Gatedielektrikums auf freiliegenden Wänden der tiefen Gräben und Ausbilden eines Gateleiters über der TTO-Oxidschicht innerhalb der Wände der tiefen Gräben, die mit dem Gatedielektrikum ausge­ kleidet sind, wobei die ausgebildete TTO-Schicht mit darunterliegendem Nitridliner die Möglichkeit eines TTO-Dielektrikumdurchschlags zwischen dem Gateleiter und der Kondensatorelektrode einer DRAM-Zelle eliminiert.
7. Verfahren nach Anspruch 6, wobei vor dem Schritt (c) der Schritt des Abscheidens einer Opferoxid­ schicht über einer horizontalen Oberfläche des Tiefen-Graben-Leiters und um freiliegende Seiten­ wand- und Kragenoxidgebiete herum durchgeführt wird.
8. Verfahren nach Anspruch 6, wobei das Nitridätzen von Schritt f) für Oxid und Silizium selektiv ist.
9. Verfahren nach Anspruch 7, wobei das Nitridätzen von Schritt f) für das Opferoxid selektiv ist, wenn die Opferoxidschicht unter dem Nitridliner aufgewachsen wird.
10. Verfahren nach Anspruch 6, wobei die Kragenoxidge­ biete durch einen Prozeß der lokalen Oxidierung von Silizium ausgebildet werden.
11. Verfahren nach Anspruch 10, wobei vor der Ausbildung der Kragenoxidgebiete in einem unteren Teil der tiefen Gräben ein Kondensator ausgebildet wird.
12. Verfahren nach Anspruch 11, wobei der Kondensator durch die folgenden Schritte ausgebildet wird:
Ausbilden eines Vergrabene-Platten-Diffusionsge­ biets um die tiefen Gräben, Auskleiden von Wänden der tiefen Gräben mit einem Knotendielektrikum und Füllen der tiefen Gräben mit dem Tiefen-Graben- Leiter.
13. Verfahren nach Anspruch 11, wobei der ausgenommene tiefe Grabenleiter durch Abscheiden eines Tiefen- Graben-Leiters und Ätzen ausgebildet wird.
14. Verfahren nach Anspruch 6, wobei das Vergrabene- Brücken-Ausdiffusionsgebiet durch einen einseitigen Brückenprozeß ausgebildet wird.
15. Verfahren nach Anspruch 14, wobei der einseitige Brückenprozeß das Ausbilden eines mit Divot gefüllten Kragenoxidgebiets beinhaltet.
DE10215666A 2001-04-11 2002-04-09 TTO-Nitridliner für verbesserten Kragenschutz und TTO-Zuverlässigkeit Ceased DE10215666A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/832,605 US6809368B2 (en) 2001-04-11 2001-04-11 TTO nitride liner for improved collar protection and TTO reliability

Publications (1)

Publication Number Publication Date
DE10215666A1 true DE10215666A1 (de) 2002-11-07

Family

ID=25262145

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10215666A Ceased DE10215666A1 (de) 2001-04-11 2002-04-09 TTO-Nitridliner für verbesserten Kragenschutz und TTO-Zuverlässigkeit

Country Status (2)

Country Link
US (3) US6809368B2 (de)
DE (1) DE10215666A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10334841A1 (de) * 2003-07-30 2005-02-24 Infineon Technologies Ag Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesondere für eine Halbleiterspeicherzelle

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10019090A1 (de) * 2000-04-12 2001-10-25 Infineon Technologies Ag Grabenkondensator sowie dazugehöriges Herstellungsverfahren
KR100418581B1 (ko) * 2001-06-12 2004-02-11 주식회사 하이닉스반도체 메모리 소자의 제조방법
US7078296B2 (en) * 2002-01-16 2006-07-18 Fairchild Semiconductor Corporation Self-aligned trench MOSFETs and methods for making the same
US6605504B1 (en) * 2002-06-28 2003-08-12 Infineon Technologies Ag Method of manufacturing circuit with buried strap including a liner
US20040110429A1 (en) * 2002-07-26 2004-06-10 Eberhard Wizgall Integrated intake manifold and heat exchanger
US6979851B2 (en) 2002-10-04 2005-12-27 International Business Machines Corporation Structure and method of vertical transistor DRAM cell having a low leakage buried strap
DE10310811B4 (de) * 2003-03-12 2006-07-27 Infineon Technologies Ag Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist
DE10312202B4 (de) * 2003-03-19 2005-06-02 Infineon Technologies Ag Verfahren zum Herstellen einer Ätzmaske auf einer Mikrostruktur, insbesondere einer Halbleiterstruktur mit Grabenkondensatoren, und entsprechende Verwendung der Ätzmaske
TW200425416A (en) * 2003-05-02 2004-11-16 Nanya Technology Corp Self-alignment process in active area of memory cells with partial vertical channel
TWI223408B (en) * 2003-05-09 2004-11-01 Nanya Technology Corp Trench type capacitor formation method
US6887798B2 (en) * 2003-05-30 2005-05-03 International Business Machines Corporation STI stress modification by nitrogen plasma treatment for improving performance in small width devices
US6972266B2 (en) * 2003-09-30 2005-12-06 International Business Machines Corporation Top oxide nitride liner integration scheme for vertical DRAM
TWI227933B (en) * 2003-12-05 2005-02-11 Nanya Technology Corp Method for forming a self-aligned buried strap of a vertical memory cell
TWI225689B (en) * 2003-12-05 2004-12-21 Nanya Technology Corp Method for forming a self-aligned buried strap in a vertical memory cell
US7034352B2 (en) * 2004-02-11 2006-04-25 Infineon Technologies Ag DRAM with very shallow trench isolation
KR100599098B1 (ko) * 2004-08-26 2006-07-12 삼성전자주식회사 커패시터의 제조 방법
US7655387B2 (en) * 2004-09-02 2010-02-02 Micron Technology, Inc. Method to align mask patterns
CN100437982C (zh) * 2004-10-10 2008-11-26 茂德科技股份有限公司 动态随机存取存储器及其形成方法
US7316952B2 (en) * 2005-05-31 2008-01-08 Nanya Technology Corporation Method for forming a memory device with a recessed gate
US7898014B2 (en) 2006-03-30 2011-03-01 International Business Machines Corporation Semiconductor device structures with self-aligned doped regions and methods for forming such semiconductor device structures
TWI300975B (en) * 2006-06-08 2008-09-11 Nanya Technology Corp Method for fabricating recessed-gate mos transistor device
US20080128797A1 (en) * 2006-11-30 2008-06-05 International Business Machines Corporation Structure and method for multiple height finfet devices
US7485520B2 (en) * 2007-07-05 2009-02-03 International Business Machines Corporation Method of manufacturing a body-contacted finfet
US9190494B2 (en) * 2008-02-19 2015-11-17 Micron Technology, Inc. Systems and devices including fin field-effect transistors each having U-shaped semiconductor fin
US8866254B2 (en) 2008-02-19 2014-10-21 Micron Technology, Inc. Devices including fin transistors robust to gate shorts and methods of making the same
US7742324B2 (en) * 2008-02-19 2010-06-22 Micron Technology, Inc. Systems and devices including local data lines and methods of using, making, and operating the same
US7915659B2 (en) * 2008-03-06 2011-03-29 Micron Technology, Inc. Devices with cavity-defined gates and methods of making the same
US7808042B2 (en) * 2008-03-20 2010-10-05 Micron Technology, Inc. Systems and devices including multi-gate transistors and methods of using, making, and operating the same
US8546876B2 (en) 2008-03-20 2013-10-01 Micron Technology, Inc. Systems and devices including multi-transistor cells and methods of using, making, and operating the same
US7898857B2 (en) 2008-03-20 2011-03-01 Micron Technology, Inc. Memory structure having volatile and non-volatile memory portions
US7969776B2 (en) 2008-04-03 2011-06-28 Micron Technology, Inc. Data cells with drivers and methods of making and operating the same
US8076229B2 (en) * 2008-05-30 2011-12-13 Micron Technology, Inc. Methods of forming data cells and connections to data cells
US8148776B2 (en) 2008-09-15 2012-04-03 Micron Technology, Inc. Transistor with a passive gate
KR101096184B1 (ko) * 2009-11-30 2011-12-22 주식회사 하이닉스반도체 자기정렬된 다마신공정을 이용한 반도체장치의 측벽콘택 제조 방법
US8294511B2 (en) 2010-11-19 2012-10-23 Micron Technology, Inc. Vertically stacked fin transistors and methods of fabricating and operating the same
US20120261746A1 (en) * 2011-03-14 2012-10-18 Maxpower Semiconductor, Inc. Double-Trench Vertical Devices and Methods with Self-Alignment Between Gate and Body Contact
CN113519054B (zh) * 2019-03-01 2024-03-26 艾鲍尔半导体 制造屏蔽栅极沟槽mosfet装置的方法
US11818877B2 (en) 2020-11-02 2023-11-14 Applied Materials, Inc. Three-dimensional dynamic random access memory (DRAM) and methods of forming the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05175424A (ja) * 1991-12-24 1993-07-13 Oki Electric Ind Co Ltd 半導体記憶装置およびその製造方法
US6960818B1 (en) 1997-12-30 2005-11-01 Siemens Aktiengesellschaft Recessed shallow trench isolation structure nitride liner and method for making same
US5831301A (en) 1998-01-28 1998-11-03 International Business Machines Corp. Trench storage dram cell including a step transfer device
US6080618A (en) 1998-03-31 2000-06-27 Siemens Aktiengesellschaft Controllability of a buried device layer
US5945704A (en) 1998-04-06 1999-08-31 Siemens Aktiengesellschaft Trench capacitor with epi buried layer
US6018174A (en) 1998-04-06 2000-01-25 Siemens Aktiengesellschaft Bottle-shaped trench capacitor with epi buried layer
US6144054A (en) 1998-12-04 2000-11-07 International Business Machines Corporation DRAM cell having an annular signal transfer region
US6063657A (en) 1999-02-22 2000-05-16 International Business Machines Corporation Method of forming a buried strap in a DRAM
US6066527A (en) 1999-07-26 2000-05-23 Infineon Technologies North America Corp. Buried strap poly etch back (BSPE) process
US6437381B1 (en) * 2000-04-27 2002-08-20 International Business Machines Corporation Semiconductor memory device with reduced orientation-dependent oxidation in trench structures

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10334841A1 (de) * 2003-07-30 2005-02-24 Infineon Technologies Ag Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesondere für eine Halbleiterspeicherzelle
DE10334841B4 (de) * 2003-07-30 2006-12-21 Infineon Technologies Ag Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesondere für eine Halbleiterspeicherzelle

Also Published As

Publication number Publication date
US6897107B2 (en) 2005-05-24
US20040155275A1 (en) 2004-08-12
US6809368B2 (en) 2004-10-26
US20020149047A1 (en) 2002-10-17
US20040106258A1 (en) 2004-06-03

Similar Documents

Publication Publication Date Title
DE10215666A1 (de) TTO-Nitridliner für verbesserten Kragenschutz und TTO-Zuverlässigkeit
DE10142580B4 (de) Verfahren zur Herstellung einer Grabenstrukturkondensatoreinrichtung
DE19941148B4 (de) Speicher mit Grabenkondensator und Auswahltransistor und Verfahren zu seiner Herstellung
DE19944012B4 (de) Grabenkondensator mit Kondensatorelektroden und entsprechendes Herstellungsverfahren
DE10206149C1 (de) Verfahren zur Herstellung von Kontakten
DE10139827A1 (de) Speicherzelle mit Grabenkondensator und vertikalem Auswahltransistor und einem zwischen diesen geformten ringförmigen Kontaktierungsbereich
DE19860769A1 (de) Verfahren zur Ausbildung eines selbspositionierenden Kontakts in einem Halbleiterbauelement
DE3887823T2 (de) Halbleiterspeicher.
DE10237896A1 (de) Integrierte Abstandsschicht für die Gate-/Source-/Drain-Isolierung in einer vertikalen Arraystruktur
DE102005048036B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit tiefen Grabenstrukturen
EP0948816B1 (de) Selbstjustierte nichtflüchtige speicherzelle
DE19615692C2 (de) Halbleitervorrichtung und Herstellungsverfahren einer Halbleitereinrichtung
EP0987753A2 (de) Gestapelter DRAM-Flossenkondensator und Verfahren zur Herstellung desselben
DE10238836A1 (de) Verfahren zum Ausbilden einer inneren Nitridabstandsschicht für eine Tiefgrabenbauelement-Dram-Zelle
DE19929859B4 (de) Herstellungsverfahren für Trenchkondensator
WO2002056369A2 (de) Verfahren zur herstellung von grabenkondensatoren für integrierte halbleiterspeicher
DE10162905B4 (de) Neuartiges Konsolidierungsverfahren für die Übergangskontaktätzung für DT-basierte DRAM-Bauelemente mit weniger als 150 NM
DE10302117A1 (de) Verfahren zum Erzielen hoher selbstjustierender Vorsprünge für vertikale Gates relativ zur Trägerisolationsebene
DE10205077A1 (de) Halbleiterspeicherzelle mit einem Graben und einem planaren Auswahltransistor und Verfahren zu ihrer Herstellung
DE3927176C2 (de)
EP0925607B1 (de) Verfahren zur herstellung einer dram-zellenanordnung
DE10146226B4 (de) Vertikale intern verbundene Grabenzelle und Herstellungsverfahren dafür
DE102004012555B4 (de) Verfahren zur Ausbildung einer integrierten Schaltung mit Grabenisolation
DE10226569A1 (de) Modifizierter vertikaler Mosfet und Verfahren zu seiner Ausbildung
DE102004013926B4 (de) Trenchspeicherstruktur und Verfahren zum Ausbilden eines selbstjustierenden Buried-Strap-Kontakts unter Verwendung von dotiertem HDP-Oxid

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

Owner name: INTERNATIONAL BUSINESS MACHINES CORP., ARMONK, N.Y

8131 Rejection