DE19941148B4

DE19941148B4 - Speicher mit Grabenkondensator und Auswahltransistor und Verfahren zu seiner Herstellung

Info

Publication number: DE19941148B4
Application number: DE19941148A
Authority: DE
Inventors: Dietmar Dr. Temmler; Herbert Benzinger; Wolfram Karcher; Catharina Pusch; Martin Dr. Schrems; Jürgen Dr. Faul
Original assignee: Infineon Technologies AG
Current assignee: Qimonda AG
Priority date: 1999-08-30
Filing date: 1999-08-30
Publication date: 2006-08-10
Anticipated expiration: 2019-08-31
Also published as: JP2003508915A; US6664167B2; WO2001017019A3; DE19941148A1; KR20020025996A; TW459386B; US20020137278A1; JP3878019B2; WO2001017019A2; KR100445308B1

Abstract

Halbleiterspeicher mit mindestens zwei Speicherzellen, von denen jede Speicherzelle (100) zumindest teilweise in einem Substrat (105) angeordnet ist und einen Transistor (160) mit einem Drain-Gebiet (165), einem Source-Gebiet (170), einem Kanal (175) und einer zwischen Source-Gebiet (170) und Drain-Gebiet (165) angeordneten ersten Wortleitung (180) sowie einen Grabenkondensator (110) mit innerer Elektrode (130), äußerer Elektrode (145) und dazwischen angeordneter dielektrischer Schicht (140) aufweist, wobei jede Speicherzelle ausgebildet ist:
– mit einem Graben (115) in dem Substrat (105), der mit einer leitenden Grabenfüllung (130) zum Bilden der inneren Elektrode (130) des Grabenkondensators (110) aufgefüllt ist;
– mit einer isolierenden Deckschicht (135), die sich auf der leitenden Grabenfüllung (130) befindet;
– mit einer Epitaxieschicht (245), die auf dem Substrat (105) und zumindest teilweise auf der isolierenden Deckschicht (135) angeordnet ist und in welcher das Source-Gebiet (170), das Drain-Gebiet (165) und der Kanal (175) des Transistors ausgebildet sind;
– mit...

Description

Die vorliegende Erfindung betrifft einen Grabenkondensator mit einem Auswahltransistor und ein entsprechendes Herstellungsverfahren.
Die vorliegende Erfindung wird in Bezug auf einen in einer DRAM-Speicherzelle verwendeten Grabenkondensator erläutert. Zu Diskussionszwecken wird die Erfindung hinsichtlich der Bildung einer einzelnen Speicherzelle beschrieben.
Integrierte Schaltungen (ICs) oder Chips enthalten Kondensatoren zum Zwecke der Ladungsspeicherung, wie zum Beispiel ein dynamischer Schreib-Lesespeicher mit wahlfreiem Zugriff (DRAM). Der Ladungszustand in dem Kondensator repräsentiert dabei ein Datenbit.
Ein DRAM-Chip enthält eine Matrix von Speicherzellen, welche in Form von Zeilen und Spalten angeordnet sind und von Wortleitungen und Bitleitungen angesteuert werden. Das Auslesen von Daten aus den Speicherzellen, oder das Schreiben von Daten in die Speicherzellen, wird durch die Aktivierung geeigneter Wortleitungen und Bitleitungen bewerkstelligt.
Eine DRAM-Speicherzelle enthält üblicherweise einen mit einem Kondensator verbundenen Transistor. Der Transistor besteht unter anderem aus zwei Diffusionsgebieten, welche durch einen Kanal voneinander getrennt sind, der von einem Gate gesteuert wird. Abhängig von der Richtung des Stromflusses wird ein Diffusionsgebiet als Drain und der andere als Source bezeichnet. Das Source-Gebiet ist mit einer Bitleitung, das Drain-Gebiet ist mit dem Grabenkondensator und das Gate ist mit einer Wortleitung verbunden. Durch Anlegen geeigneter Spannungen an das Gate wird der Transistor so gesteuert, daß ein Stromfluß zwischen dem Drain-Gebiet und dem Source-Gebiet durch den Kanal ein- und ausgeschaltet wird.
Die in dem Kondensator gespeicherte Ladung baut sich mit der Zeit aufgrund von Leckströmen ab. Bevor sich die Ladung auf einen Pegel unterhalb eines Schwellwertes abgebaut hat, muß der Speicherkondensator aufgefrischt werden. Aus diesem Grund werden diese Speicher als dynamisches RAM (DRAM) bezeichnet.
Das zentrale Problem bei den bekannten DRAM-Varianten auf Basis eines Grabenkondensators ist die Erzeugung einer ausreichend großen Kapazität des Grabenkondensators. Diese Problematik verschärft sich in Zukunft durch die fortschreitende Miniaturisierung von Halbleiterbauelementen. Die Erhöhung der Integrationsdichte bedeutet, daß die pro Speicherzelle zur Verfügung stehende Fläche und damit die Kapazität des Grabenkondensators immer weiter abnimmt.
Leseverstärker erfordern einen ausreichenden Signalpegel für ein zuverlässiges Auslesen der in der Speicherzelle befindlichen Information. Das Verhältnis der Speicherkapazität zu der Bitleitungskapazität ist entscheidend bei der Bestimmung des Signalpegels. Falls die Speicherkapazität zu gering ist, kann dieses Verhältnis zu klein zur Erzeugung eines hinreichenden Signals sein.
Ebenfalls erfordert eine geringere Speicherkapazität eine höhere Auffrischfrequenz, denn die in dem Grabenkondensator gespeicherte Ladungsmenge ist durch seine Kapazität begrenzt und nimmt zusätzlich durch Leckströme ab. Wird eine Mindestladungsmenge in dem Speicherkondensator unterschritten, so ist es nicht mehr möglich, die in ihm gespeicherte Information mit den angeschlossenen Leseverstärkern auszulesen, die Information geht verloren und es kommt zu Lesefehlern.
Zur Vermeidung von Lesefehlern bietet sich die Reduktion der Leckströme an. Zum einen können Leckströme durch Transisto ren, zum anderen Leckströme durch Dielektrika, wie zum Beispiel das Kondensatordielektrikum, reduziert werden. Durch diese Maßnahmen kann eine unerwünscht verringerte Haltezeit (Retension time) verlängert werden.
Üblicherweise werden in DRAMs Stapelkondensatoren oder Grabenkondensatoren verwendet. Beispiele für DRAM-Speicherzellen mit Grabenkondensator sind in den Patenten US-5,658,816, US-4,649,625, US-5,512,767, US-5,641,694, US-5,691,549, US-5,065,273, US-5,736,760, US-5,744,386 und US-5,869,868 gegeben. Ein Grabenkondensator hat eine dreidimensionale Struktur, welche zum Beispiel in einem Siliziumsubstrat ausgebildet ist. Eine Erhöhung der Kondensatorelektrodenfläche und damit der Kapazität des Grabenkondensators kann zum Beispiel durch tieferes Ätzen in das Substrat und damit durch tiefere Gräben erreicht werden. Dabei bewirkt die Steigerung in der Kapazität des Grabenkondensators keine Vergrößerung der von der Speicherzelle beanspruchten Substratoberfläche. Dieses Verfahren ist aber auch beschränkt, da die erzielbare Ätztiefe des Grabenkondensators von dem Grabendurchmesser abhängt, und bei der Herstellung nur bestimmte, endliche Aspektverhältnisse zwischen Grabentiefe und Grabendurchmesser erzielbar sind.
Bei fortschreitender Erhöhung der Integrationsdichte nimmt die, pro Speicherzelle zur Verfügung stehende Substratoberfläche, immer weiter ab. Die damit verbundene Reduktion des Grabendurchmessers führt zu einer Verringerung der Grabenkondensatorkapazität. Ist die Grabenkondensatorkapazität so gering bemessen, daß die speicherbare Ladung nicht zum einwandfreien Auslesen mit den nachgeschalteten Leseverstärkern ausreicht, so hat dies Lesefehler zur Folge.

Dieses Problem wird zum Beispiel in der Veröffentlichung N.C.C. Lou, IEDM 1988, Seite 588ff. gelöst, indem der Transistor, der sich üblicherweise neben dem Grabenkondensator befindet, an eine Position verlagert wird, die sich oberhalb des Grabenkondensators befindet. Dadurch kann der Graben einen Teil der Substratoberfläche einnehmen, die herkömmlicherweise für den Transistor reserviert ist. Durch diese Anordnung teilen sich der Grabenkondensator und der Transistor einen Teil der Substratoberfläche. Ermöglicht wird diese Anordnung durch eine Epitaxieschicht, die oberhalb des Grabenkondensators gewachsen wird.

Problematisch ist allerdings der elektrische Anschluß des Grabenkondensators an den Transistor. Dazu wird in. N.C.C. Lou, IEDM 1988, Seite 588ff, ein Verfahren beschrieben, bei dem die lithographische Justage der einzelnen lithographieschen Ebenen zueinander einen Mindestabstand zwischen Grabenkondensator und Transistor erfordert. Dadurch benötigen die Speicherzellen in einem Speicherzellenfeld eine relativ große Fläche und sind für die integration in einem hochintegrierten Zellenfeld ungeeignet.

Des weiteren ist aus der JP 10-321813 A ebenfalls eine DRAM-Speicherzelle bekannt, bei der sich der Auswahltransistor in einer nachträglich gewachsenen, epitaktischen Siliziumschicht direkt oberhalb des Grabenkondensators befindet. Eine sog. „surface strap" Diffusionsschicht 35 ist vorgesehen, um die innere Kondensatorelektrode 25 mit den Source/Drain-Gebieten 34 elektrisch zu verbinden.

Ferner ist aus der US-Patentschrift US 5 843 820 eine DRAM-Speicherzelle bekannt, bei der sich der Auswahltransistor in einer nachträglich gewachsenen, epitaktischen Siliziumschicht oberhalb eines horizontalen Grabenkondensators befindet.

Überdies ist aus der US-Patentschrift US 5 410 503 eine Speicherzelle mit einem Auswahltransistor und einem Grabenkondensator bekannt. Dabei ist der Auswahltransistor in einer nachträglich gewachsenen, epitaktischen Siliziumschicht angeordnet und grenzt horizontal an den Grabenkondensator an, so daß die Source-Elektrode mit der äußeren Kondensatorelektrode elektrisch leitend verbunden ist.

Die Aufgabe der vorliegenden Erfindung besteht darin, den Grabenkondensator in einer Weise elektrisch an den Transistor anzuschließen, die für ein hochintegriertes Zellenfeld geeignet ist.

Erfindungsgemäß wird diese Aufgabe durch den in Anspruch 1 angegebenen Speicher gelöst. Weiterhin wird die gestellte Aufgabe durch das in Anspruch 7 angegebene Verfahren gelöst.

Bevorzugte Weiterbildungen sind Gegenstand der jeweiligen Unteransprüche.

Die der vorliegenden Erfindung zugrundeliegende Idee besteht in der Verwendung eines selbstjustierten Anschlusses, der den Grabenkendensator elektrisch an den Transistor anschließt. Zur Bildung des selbstjustierten Anschlusses werden dabei bereits auf einem Substrat vorhandene Strukturen verwendet.

Vorteilhafterweise werden dabei Wortleitungen mit ihren Isolationshüllen als Ätzmaske zur Bildung eines Kontaktgrabens verwendet. In dem Kontaktgraben kann anschließend der selbstjustierte Anschluß gebildet werden.

In einer weiteren vorteilhaften Ausführung der Erfindung wird eine Grabenisolierung (STI) als Ätzmaske zur Bildung eines Kontaktgrabens verwendet, in dem anschließend der selbstjustierte Anschluß gebildet wird.

In einer weiteren vorteilhaften Ausführung der Erfindung befindet sich in dem unteren Bereich des Kontaktgrabens ein Isolationskragen.

In einer weiteren vorteilhaften Ausführung der Erfindung befindet sich in dem Kontaktgraben ein leitendes Material, welches zu der elektrischen Verbindung zwischen Grabenkondensator und Transistor beiträgt.

In einer weiteren vorteilhaften Ausführung der Erfindung befindet sich in dem Kontaktgraben auf dem leitenden Material eine leitende Kappe, die ebenfalls zu der elektrischen Verbindung zwischen Grabenkondensator und Transistor beiträgt.

Vorteilhafterweise erstreckt sich der Isolationskragen von einer isolierenden Deckschicht bis zu einem Drain-Gebiet des Transistors. Dadurch wird das leitende Material und die leitende Kappe so isoliert, daß Leckströme, die den Grabenkondensator entladen könnten, reduziert werden.

In einer weiteren vorteilhaften Ausprägung der Erfindung reicht die Grabenisolierung mindestens bis auf Tiefe der isolierenden Deckschicht.

Das erfindungsgemäße Verfahren zur Ausbildung eines Speichers mit Speicherzellen, welche jeweils einen Transistor mit einem Drain-Gebiet, einem Source-Gebiet, einem Kanal und einer zwischen Source-Gebiet und Drain-Gebiet angeordneten ersten Wortleitung sowie einen Grabenkondensator mit innerer Elektrode, äußerer Elektrode und dielektrischer Schicht aufweisen, umfaßt die Schritte Bereitstellen eines Substrats mit einem Graben, Füllen des Grabens mit einer leitenden Grabenfüllung zur Bildung der inneren Elektrode des Grabenkondensators, Bilden einer isolierenden Deckschicht auf der leitenden Grabenfüllung, Aufwachsen einer Epitaxieschicht, auf einer Oberfläche des Substrats, so daß die Epitaxieschicht die isolierende Deckschicht zumindest teilweise überdeckt, Bilden einer Grabenisolierung zumindest in der Epitaxieschicht zur Isolierung benachbarter Speicherzellen, Bilden einer ersten Wortleitung oberhalb der Epitaxieschicht und einer zweiten Wortleitung oberhalb der Grabenisolierung, wobei die erste Wortleitung mit einer ersten Isolationshülle umgeben wird und die zweite Wortleitung mit einer zweiten Isolationshülle umgeben wird, Definieren des Source-Gebiets und des Drain-Gebiets in der Epitaxieschicht, Ätzen eines Kontaktgrabens durch die Epitaxieschicht und die isolierende Deckschicht bis zur leitenden Grabenfüllung, wobei die erste Wortleitung mit ihrer ersten Isolationshülle und die zweite Wortleitung mit ihrer zweiten Isolationshülle als Ätzmaske für die Ätzung des Kontaktgrabens verwendet werden, und Bereitstellen eines selbstjustierten Anschlusses in dem Kontaktgraben, der die leitende Grabenfüllung mit dem Drain-Gebiet elektrisch verbindet.

Gemäß der vorliegenden Erfindung wird der Kontaktgraben selbstjustiert zwischen der ersten und der zweiten Wortleitung gebildet. Das bedeutet, das die erste und zweite Wortleitung mit ihrer ersten bzw. zweiten Isolationshülle als Ätzmaske zur Bildung des Kontaktgrabens verwendet wird.

In einem weiteren Ausprägung wird die Grabenisolierung als Ätzmaske zur Bildung des Kontaktgrabens gebildet.

Vorteilhafterweise wird in dem Kontaktgraben ein Isolationskragen gebildet. Weiterhin wird in dem Kontaktgraben zumindest ein leitendes Material eingebracht, welches zum elektrischen Anschluß zwischen Grabenkondensator und Transistor beiträgt.

In einer weiteren vorteilhaften Ausprägung des Herstellungsverfahrens wird oberhalb des leitenden Materials und oberhalb des Isolationskragens eine leitende Kappe gebildet, die ebenfalls zu dem elektrischen Anschluß beiträgt.

Vorteilhafterweise wird der Isolationskragen so gebildet, daß das leitende Material und die leitende Kappe nur über das Drain-Gebiet mit der Epitaxieschicht elektrisch verbunden sind. Dadurch werden Leckströme verringert, die den Grabenkondensator entladen können.

Ein weiteres vorteilhaftes Verfahren führt eine in situ Dotierung der Epitaxieschicht durch. Dadurch kann die Kanaldotierung des Transistors und die Wannendotierung bereits beim Aufwachsen der Epitaxieschicht eingestellt werden. Weiterhin wird die Bildung sehr steilflankiger Dotierprofile ermöglicht, die zu kleinen Leckströmen führen und die Bauelemente skalierbar gestalten.

In einer weiteren vorteilhaften Ausprägung des erfindungsgemäßen Verfahrens wird eine epitaxiale Schließfuge in der Epitaxieschicht gebildet, die zumindest teilweise durch die Grabenisolierung und/oder durch den Kontaktgraben entfernt wird. Außerdem ist es vorteilhaft das Layout des Grabens so auf eine Kristallorientierung des Substrats auszurichten, daß die epitaxiale Schließfuge möglichst klein wird.

In einer weiteren vorteilhaften Verfahrensvariante wird die isolierende Deckschicht vor dem Entfernen einer Hartmaske, mit deren Hilfe der Graben strukturiert wurde, gebildet. Dadurch ist es möglich, die isolierende Deckschicht selektiv in dem Graben auf der leitenden Grabenfüllung zu bilden.

Weiterhin ist es vorteilhaft, die Epitaxieschicht mit einem Temperaturschritt zu behandeln, der die Defekte in der Epitaxieschicht verringert und die epitaxialen Schließfuge ausheilt. Dabei wird die Kristallstruktur der epitaxialen Schließfuge möglichst vollständig rekonstruiert.

Weiterhin ist es vorteilhaft, die Epitaxieschicht mit einem Planarisierungsschritt zu behandeln, der die Oberfläche der Epitaxieschicht glättet und teilweise zurückätzt.

In einer vorteilhaften Ausprägung werden die Wortleitungen und ihre Isolationshüllen als seitliche Randstege (spacer) an den Flanken der Grabenisolierung gebildet. Dies hat den Vorteil, daß die Wortleitungen eine Breite aufweisen können, die unterhalb des kleinsten Lithographiemasses F liegt.

Ausführungsbeispiele der vorliegenden Erfindung sind in den Zeichnungen dargestellt und nachfolgend näher erläutert. Es zeigen:

1 ein Ausführungsbeispiel einer DRAM-Speicherzelle gemäß der vorliegenden Erfindung, entsprechend einer ersten Ausführungsform des erfindungsgemäßen Verfahrens;

2 die Draufsicht auf das Ausführungsbeispiel eines DRAM-Speicherzellenarrays gemäß 1;

3 eine weitere Draufsicht auf das Ausführungsbeispiel eines DRAM-Speicherzellenarrays gemäß 1;

4 eine weitere Draufsicht auf das Ausführungsbeispiel eines DRAM-Speicherzellenarrays gemäß 1;

5 eine weitere Draufsicht auf das Ausführungsbeispiel eines DRAM-Speicherzellenarrays gemäß 1;

6 ein zweites Ausführungsbeispiel einer DRRM-Speicherzelle gemäß der vorliegenden Erfindung, entsprechend einer zweiten Ausführungsform des erfindungsgemäßen Verfahrens;

7 ein früheres Prozeßstadium des Ausführungsbeispiels nach 6 und

8 die Draufsicht auf das Ausführungsbeispiel einer DRAM-Speicherzellenarrays gemäß 6.

In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Elemente.

Mit Bezug auf 1 ist eine erste Ausführungsform der vorliegenden Erfindung gezeigt. Eine Speicherzelle 100 besteht aus einem Grabenkondensator 110 und einem Transistor 160. Der Grabenkondensator 110 wird in einem Substrat 105 gebildet, das eine Oberfläche 106 aufweist. In dem Substrat 105, das beispielsweise aus p-dotiertem Silizium besteht, ist eine vergrabene Wanne 155 eingebracht, die zum Beispiel aus n-dotiertem Silizium besteht. Zur Dotierung von Silizium sind Bor, Arsen oder Phosphor als Dotierstoff geeignet. Der Grabenkondensator 110 weist einen Graben 115 mit einem oberen Bereich 120 und einem unteren Bereich 125 auf. In dem oberen Bereich 120 des Grabens 115 befindet sich ein großer Isolationskragen 150. Der untere Bereich 125 des Grabens durchdringt die vergrabene Wanne 155 zumindest teilweise. Um den unteren Bereich 125 des Grabens 115 ist eine vergrabene Platte 145 angeordnet, welche die äußere Kondensatorelektrode des Grabenkondensators 110 bildet. Die vergrabenen Platten der benachbarten Speicherzellen werden durch die vergrabene Wanne 155 elektrisch miteinander verbunden. Die vergrabene Platte 145 besteht beispielsweise aus n-dotiertem Silizium.
Der untere Bereich 125 des Grabens 115 ist mit einer dielektrischen Schicht 140 verkleidet, welche das Speicherdielektrikum des Grabenkondensators 110 bildet. Die dielektrische Schicht 140 kann aus Schichten beziehungsweise Schichtstapeln hergestellt werden, die aus Siliziumoxid, Siliziumnitrid oder Silizium-Oxynitrid bestehen. Es können auch Speicherdielektrika verwendet werden, die eine hohe Dielektrizitätskonstante aufweisen, wie zum Beispiel Tantaloxid, Titanoxid, BST (Barium-Strontium-Titanat), sowie jedes andere geeignete Dielektrikum.
Der Graben 115 ist mit einer leitenden Grabenfüllung 130 aufgefüllt, welche die innere Kondensatorelektrode bildet und beispielsweise aus dotiertem Polysilizium besteht. Oberhalb der leitenden Grabenfüllung 130 befindet sich eine isolierende Deckschicht 135, die zum Beispiel aus Siliziumoxid besteht. Weiterhin befindet sich oberhalb der leitenden Grabenfüllung 130 ein selbstjustierter Anschluß 220, der in einem Kontaktgraben 205 angeordnet ist, der einen oberen Bereich 215 und einen unteren Bereich 210 aufweist. Der untere Bereich des Kontaktgrabens 205 ist mit einem Isolationskragen 235 ausgekleidet und umgibt dabei ein leitendes Material 225, welches auf der leitenden Grabenfüllung 130 angeordnet ist. Oberhalb des Isolationskragens 235 und des leitenden Materials 225 in dem Kontaktgraben 205 ist eine leitende Kappe 230 angeordnet.
Das leitende Material 225 und die leitende Kappe 230 bestehen beispielsweise aus dotiertem Polysilizium. Der Isolationskragen 235 besteht zum Beispiel aus Siliziumoxid.
Oberhalb der isolierenden Deckschicht 135 und des Substrats 105 befindet sich eine Epitaxieschicht 245. In der Epitaxieschicht 245 ist der Transistor 160 gebildet. Der Transistor 160 besteht aus einem Drain-Gebiet 165, das mit der leitenden Kappe 230 verbunden ist. Weiterhin besteht der Transistor 160 aus einem Source-Gebiet 170 und einem Kanal 175, die ebenfalls in der Epitaxieschicht 245 gebildet sind. Das Source-Gebiet 170 und das Drain-Gebiet 165 sind beispielsweise aus dotiertem Silizium gebildet.
Oberhalb des Kanals 175 des Transistors 160 befindet sich eine erste Wortleitung 180, die von einer ersten Isolationshülle 185 verkleidet ist, die beispielsweise aus Siliziumnitrid besteht. Oberhalb des Grabens 115, neben dem Kontaktgraben 205, ist eine Grabenisolierung 250 angeordnet. Die Grabenisolierung 250 besteht in diesem Ausführungsbeispiel aus Silizi umoxid. Die Position der Grabenisolierung wird anhand von 2 näher erläutert. Oberhalb der Grabenisolierung 250 verläuft einer zweite Wortleitung 190, die von einer zweiten Isolationshülle verkleidet ist. Neben der ersten Wortleitung 180 verläuft eine dritte Wortleitung 200. Oberhalb der Wortleitung und des Source-Gebiets 170 ist eine Stoppschicht 240 angeordnet, die zwischen der ersten und der zweiten Wortleitung entfernt ist. Die Stoppschicht schützt den Bereich zwischen der ersten Wortleitung 180 und der dritten Wortleitung 200.
Ein Aktives Gebiet 270 wird rundherum von der Grabenisolierung 250 umgeben und befindet sich in der Epitaxieschicht 245.
In 2 ist die Draufsicht auf das in 1 gezeigte Ausführungsbeispiel der erfindungsgemäßen Speicherzelle gezeigt. Das Aktive Gebiet 270 wird rundherum von der Grabenisolierung 250 umgeben. An einem Ende des aktiven Gebiets 270 befindet sich der Graben 115.
In 3 ist eine weitere Draufsicht auf die in 1 dargestellte Speicherzelle dargestellt. Der Übersichtlichkeit wegen ist der Graben 115 nicht mit eingezeichnet, befindet sich aber an der in 2 gezeigten Position. In 3 verläuft die erste Wortleitung 180 mit ihrer ersten Isolationshülle 185 über das aktive Gebiet 270. Die zweite Wortleitung 190 mit ihrer zweiten Isolationshülle verläuft über der Grabenisolierung 250. Der selbstjustierte Anschluß 220 wird von der ersten Wortleitung 180 mit erster Isolationshülle 185, von der zweiten Wortleitung 190 mit zweiter Isolationshülle 195 und von dem Grabenisolierung 250 begrenzt. Zusätzlich ist das Source-Gebiet 170 zwischen der Grabenisolierung 250, der ersten Wortleitung 180 und der dritten Wortleitung 200 angeordnet.
4 stellt eine weitere Draufsicht der in 1 dargestellten Speicherzelle dar. Im Unterschied zu 3 ist die Position des Grabens 115 eingezeichnet.
In 5 ist eine weitere Draufsicht auf die in 1 dargestellte Speicherzelle gezeigt. Die Größe der Speicherzelle 100 ist durch einen Rahmen gekennzeichnet. Es handelt sich um eine 8 F² Zelle, wobei F das kleinste erzielbare Lithographiemaß ist. Innerhalb des Rahmens, der die Speicherzelle 100 kennzeichnet, wird ein großer Teil der Substratoberfläche 106 von dem Graben 115 verwendet. Im Vergleich zu 4 ist die Position der epitaxialen Schießfuge 275 gezeigt, die auf der isolierenden Deckschicht 135 gebildet wird.
Der Transistor 160, der von der ersten Wortleitung 180 gesteuert wird, und ein benachbarter Transistor, der von der dritten Wortleitung 200 gesteuert wird, verwenden beide das gemeinsame Source-Gebiet 170, welches zwischen diesen beiden Wortleitungen angeordnet ist.
In dem oberen Bereich von 5 ist die Grabenisolierung 250 der Übersichtlichkeit wegen, ohne Wortleitungen gezeigt, welche auf der Grabenisolierung 250 verlaufen.
Mit Bezug auf 1 bis 5 wird das Herstellungsverfahren der erfindungsgemäßen Speicherzelle erläutert. Es wird das Substrat 105 bereitgestellt, in und auf dem die DRAM-Speicherzelle herzustellen ist. Bei der vorliegenden Variante ist das Substrat 105 leicht mit p-Typ-Dotierstoffen dotiert, wie zum Beispiel Bor. In das Substrat 105 wird in geeigneter Tiefe eine n-dotierte, vergrabene Wanne 155 gebildet. Zur Dotierung der vergrabenen Wanne 155 kann zum Beispiel Phosphor oder Arsen als Dotierstoff verwendet werden. Die vergrabene Wanne 155 kann zum Beispiel durch Implantation erzeugt werden und bildet eine leitende Verbindung zwischen den vergrabenen Platten der benachbarten Kondensatoren. Alternativ kann die vergrabene Wanne 155 durch epitaktisch aufgewachsene, dotierte Siliziumschichten oder durch eine Kombination von Kristallwachstum (Epitaxie) und Implantation gebildet werden. Diese Technik ist in dem US-Patent 5,250,829 von Bronner et al. beschrieben.
Mit einer geeigneten Hartmaskenschicht als Ätzmaske für einen reaktiven Ionenätzschritt (RIE) wird der Graben 115 gebildet. Anschließend wird in dem oberen Bereich 120 des Grabens 115 der große Isolationskragen 150 gebildet, der zum Beispiel aus Siliziumoxid besteht. Anschließend wird die vergrabene Platte 145 mit n-Typ-Dotierstoffen, wie zum Beispiel Arsen oder Phosphor als äußere Kondensatorelektrode gebildet. Der große Isolationskragen 150 dient dabei als Dotiermaske, welche die Dotierung auf den unteren Bereich 125 des Grabens 108 beschränkt. Zur Bildung der vergrabenen Platte 145 kann eine Gasphasendotierung, eine Plasmadotierung oder eine Plasmaimmersions-Ionenimplantation (PIII) verwendet werden. Diese Techniken sind beispielsweise in Ransom et al., J. Electrochemical. Soc., Band 141, Nr. 5 (1994), S.1378ff.; US-Patent 5,344,381 und US-Patent 4,937,205 beschrieben. Eine Ionenimplantation unter Verwendung des großen Isolationskragens 150 als Dotiermaske ist ebenfalls möglich. Alternativ kann die vergrabene Platte 145 unter Verwendung eines dotierten Silikatglases als Dotierstoffquelle, wie zum Beispiel ASG (Arsen Silikat Glas), gebildet werden. Diese Variante ist beispielsweise in Becker et al., J. Electrochemical. Soc., Band 136 (1989), Seite 3033ff. beschrieben. Wird dotiertes Silikatglas zur Dotierung verwendet, so wird es nach der Bildung der vergrabenen Platte 145 entfernt.
Anschließend wird eine dielektrische Schicht 140 gebildet, die den unteren Bereich 125 des Grabens 115 auskleidet. Die dielektrische Schicht 140 dient als Speicherdielektrikum zum Separieren der Kondensatorelektroden. Die dielektrische Schicht 140 besteht beispielsweise aus einem Siliziumoxid, einen Siliziumnitrid, einem Silizium-Oxynitrid oder einem Schichtstapel aus Siliziumoxid- und Siliziumnitridschichten. Auch Materialien mit einer hohen Dielektrizitätskonstante wie zum Beispiel Tantaloxid oder BST können verwendet werden.
Anschließend wird die leitende Grabenfüllung 130, die beispielsweise aus dotiertem Poly- oder amorphem Silizium bestehen kann, zum Füllen des Grabens 115 abgeschieden. Hierzu können beispielsweise CVD- oder andere bekannte Prozeßtechniken verwendet werden.
Auf der leitenden Grabenfüllung 130 wird die isolierende Deckschicht 135 gebildet. Dies kann zum Beispiel mit einer thermischen Oxidation der leitenden Grabenfüllung 130 durchgeführt werden. Auch die Abscheidung der isolierenden Deckschicht 135 auf die leitende Grabenfüllung 130 ist möglich. Dazu können zum Beispiel CVD-Abscheideverfahren verwendet werden. Es ist besonders vorteilhaft, die isolierende Deckschicht 135 selektiv auf der leitenden Grabenfüllung 161, zu bilden. Die Bildung der isolierenden Deckschicht 135 kann selektiv durchgeführt werden, da zu diesem Zeitpunkt die Hartmaskenschicht, welche zur Ätzung des Grabens 115 verwendet wurde, auf der Substratoberfläche vorhanden ist und damit nur den Bereich freigibt, in dem die isolierende Deckschicht 135 zu bilden ist.
Sämtliche Schichten, die sich zu diesem Zeitpunkt auf der Oberfläche 106 des Substrats 105 befinden, werden entfernt und das Substrat 105 wird gereinigt. Anschließend wird die Epitaxieschicht 245 epitaktisch und selektiv auf dem Substrat 105 aufgewachsen. Bei dem Aufwachsen der Epitaxieschicht 245 wird die isolierende Deckschicht 135 mit einkristallinem Silizium überwachsen. Die isolierende Deckschicht 135 wird, wie in 5 dargestellt, von allen Richtungen mit einkristallinem Silizium überwachsen. Dabei entsteht die epitaxiale Schließfuge 275. Das selektive epitaktische Aufwachsen wird zum Beispiel in der Veröffentlichung von N.C.C. Lou, IEDM 1988, Seite 588ff. beschrieben. Dort besteht allerdings das Problem, daß eine Epitaxieschicht in zwei Schritten mit einer Unterbrechung der Epitaxie aufgewachsen wird. Während der Unterbrechung werden Prozeßschritte wie Ätzen eines Fensters in eine Oxidschicht durchgeführt. Dabei kommt es zu Ätzschäden, die das Defektrisiko für die Epitaxieschicht erhöhen und zu Leckströmen führen. Eine zusätzliche Schwierigkeit besteht in der Durchführung des zweiten Epitaxieschritts, bei dem sowohl auf einkristallinem Silizium als auch auf Polysilizium aufgewachsen wird. Dies führt zu Kristalldefekten, die sich aus dem polykristallinen Bereich in den einkristallinen Bereich ausbreiten. Die Kristalldefekte entstehen dadurch, daß die Epitaxie sowohl auf einkristallinem, als auch auf poykristallinem Silizium durchgeführt wird. Da in der Veröffentlichung der gewachsene polykristalline "neck" funktionaler Bestandteil der Speicherzellenkonstruktion ist, können die Kristalldefekte nicht vermieden werden. Dieser Nachteil wird erfindungsgemäß durch das zumindest teilweise Entfernen der epitaktischen Schließfuge 275 gelöst.
Anschließend wird mit einem Rückätzverfahren beziehungsweise einem CMP-Verfahren (Chemical Mechanical Polishing) die aufgewachsene Epitaxieschicht 245 zurückgeätzt beziehungsweise planarisiert.
Anschließend wird die Grabenisolierung 250 gebildet. Zu diesem Zweck werden die in 2 gekennzeichneten Bereiche der Grabenisolierung geätzt und mit einem dielektrischen Material, wie zum Beispiel Siliziumoxid aufgefüllt und anschließend planarisiert. Dabei bleibt das aktive Gebiet 270 für die anschließende Bildung des Transistors 160 stehen. Die Grabenisolierung 250 wird vorzugsweise so hergestellt, daß ein Teil der epitaxialen Schließfuge 275 entfernt wird.
Nach Herstellung des Gate-Oxids wird eine, dotierte Polysiliziumschicht abgeschieden, aus der in einem nachfolgenden Belichtungs- und Ätzschritt die Wortleitungen gebildet werden. Dabei wird die erste Wortleitung 180 auf dem aktiven Gebiet 270 und die zweite Wortleitung 190 auf der Grabenisolierung 250 gebildet. Die erste Wortleitung 180 wird mit einer ersten Isolationshülle 185 während die zweite Wortleitung 190 mit einer zweiten Isolationshülle 195 umgeben wird. Die Isolationshüllen bestehen beispielsweise aus Siliziumnitrid.
Anschließend wird das Drain-Gebiet 165 und das Source-Gebiet 170 mit Ionenimplantation gebildet. Dabei dienen die aus Polysilizium gebildeten Wortleitungen mit ihren Isolationshüllen als Implantationsmaske. Da die erste Wortleitung 180 so angeordnet ist, daß sie teilweise senkrecht oberhalb der isolierenden Deckschicht 135 verläuft, befindet sich ein Teil des Kanals 175 des Transistors 160 direkt oberhalb der isolierenden Deckschicht 135, so daß der Transistor 160 als partieller SOI-Transistor gebildet wird.
Anschließend wird die Stoppschicht 240 konform abgeschieden, so daß sie die Isolationshüllen der Wortleitungen bedeckt. Die Stoppschicht 240 wird beispielsweise aus Siliziumnitrid gebildet. Danach wird eine Oxidschicht abgeschieden und bis auf die Stoppschicht 240 zurückplanarisiert, so daß zum Beispiel die Isolationsfüllung 280 zwischen der ersten Wortleitung 180 und der dritten Wortleitung 200 gebildet wird. Anschließend wird mittels Fotolithografie und Ätzung ein Fenster in der Stoppschicht 240 geöffnet. Dabei wird die Stoppschicht 240 zwischen der ersten Wortleitung 180 und der zweiten Wortleitung 190, oberhalb des Drain-Gebiets 165 entfernt. Mit anisotropem Plasmaätzen, welches selektiv zu der Grabenisolierung 250, die aus Siliziumoxid besteht und selektiv zu der ersten Isolationshülle 185 und der zweiten Isolationshülle 195, die aus Siliziumnitrid bestehen, wird das Drain-Gebiet 165 und die Epitaxieschicht 245 bis auf die isolierende Deckschicht 135 heruntergeätzt. Die Ätzung stoppt aufgrund ihrer Selektivität auf der isolierenden Deckschicht 135. Zusätzlich ist die Ätzung selbstjustiert, da sie lateral durch die Isolationshüllen der Wortleitungen und durch die Grabenisolierung 250 begrenzt wird. Bei dieser Ätzung wird vorzugs weise der Rest der entstandenen epitaxialen Schließfuge 275 entfernt.
Anschließend wird der freigelegte Teil der isolierenden Deckschicht 135 entfernt. Dies wird mit einer selektiven Ätzung durchgeführt, welche die isolierende Deckschicht 135, die aus Siliziumoxid besteht, selektiv entfernt. Die Selektivität besteht gegenüber der leitenden Grabenfüllung 130, die aus dotiertem Polysilizium besteht, gegenüber der Epitaxieschicht 245, die aus Silizium besteht und gegenüber der ersten und zweiten Isolationshülle 185 und 195 und der Stoppschicht 240, die aus Siliziumnitrid besteht.
Danach wird in dem unteren Bereich 210 des Kontaktgrabens 205 ein Isolationskragen 143 gebildet. Zu diesem Zweck wird eine thermische Oxidation durchgeführt und eine Siliziumoxidschicht abgeschieden, aus welcher der Isolationskragen 235 durch anisotrope Rückätzung gebildet wird (Spacer-Technik). Anschließend wird das leitende Material 225 in dem Isolationskragens 235 gebildet. Das leitende Material 225 besteht beispielsweise aus dotiertem Polysilizium und kann mit einem CVD-Verfahren abgeschieden werden.
Der Isolationskragen 235 wird bis auf die Tiefe des Drain-Gebiets 165 selektiv zurückgeätzt. Nach einem Reinigungsschritt wird die leitende Kappe 230 abgeschieden und kontaktiert somit das Drain-Gebiet 165 und das leitende Material 225. Über das leitende Material 225 ist somit die leitende Grabenfüllung 130 elektrisch mit dem Drain-Gebiet 165 verbunden. Bei dieser Anordnung sind die leitende Kappe 230 und das leitende Material 225 durch den Isolationskragen 235 von der Epitaxieschicht 245 isoliert, so daß der Grabenkondensator nicht durch Leckströme entladen werden kann.
Damit ist das Verfahren zur Herstellung einer ersten Variante eines Speichers mit selbstjustiertem Anschluß 220 dargestellt und die nachfolgenden Prozeßschritte dienen dazu, den Spei cher mit den aus dem Stand der Technik bekannten Funktionselementen in üblicher Weise zu komplettieren.
In 6 ist eine weitere Variante eines Speichers mit selbstjustiertem Anschluß dargestellt. Hierbei handelt es sich um eine 1-Transistor-Speicherzellenanordnung mit 4F²-Zellen-Layout mit offener Bitleitungsarchitektur, mit Grabenkondensator und partiellem SOI-Transistor. Die dargestellte Speicherzelle 100 besteht aus einem Grabenkondensator 110 und einem Transistor 160. Der Grabenkondensator 110 wird in und auf einem Substrat 105 gebildet. In dem Substrat 105 ist eine vergrabene Wanne 155 eingebracht, die zum Beispiel aus n-dotiertem Silizium besteht. Der Grabenkondensator 110 weist einen Graben 115 mit einem oberen Bereich 120 und einem unteren Bereich 125 auf. In dem oberen Bereich 120 des Grabens 115 befindet sich ein großer Isolationskragen 150. Der untere Bereich 125 des Grabens 115 durchdringt die vergrabene Wanne 155 zumindest teilweise. Um den unteren Bereich 125 des Grabens 115 ist eine vergrabene Platte 145 angeordnet, welche die äußere Kondensatorelektrode bildet. Die vergrabenen Platten 145 der benachbarten Speicherzellen werden durch die vergrabene Wanne 155 elektrisch miteinander verbunden.
Der untere Bereich 125 des Grabens 115 ist mit einer dielektrischen Schicht 140 verkleidet, welche das Speicherdielektrikum des Grabenkondensators bildet. Die dielektrische Schicht 140 kann aus Schichten beziehungsweise Schichtstapeln hergestellt werden, die aus Siliziumoxid, Siliziumnitrid oder Silizium-Oxynitrid bestehen. Der Graben 115 ist mit einer leitenden Grabenfüllung 130 aufgefüllt, welche die innere Kondensatorelektrode bildet. Oberhalb der leitenden Grabenfüllung 130, innerhalb des großen Isolationskragens 150 befindet sich die isolierende Deckschicht 135.
Auf der isolierenden Deckschicht 135, auf dem großen Isolationskragens 150 und auf dem Substrats 101 befindet sich die Epitaxieschicht 245. Der Transistor 160 ist in der Epitaxie schicht 245 gebildet und besteht aus einem Source-Gebiet 170, einem Drain-Gebiet 165 und einem Kanal 175. Weiterhin besteht der Transistor 160 aus einer ersten Wortleitung 180, die den Kanal 175 steuert. Die erste Wortleitung 180 ist mit einer ersten Isolationshülle 185 verkleidet, die zum Beispiel aus Siliziumnitrid besteht. Das Drain-Gebiet 165 ist mit einem selbstjustierten Anschluß 220 elektrisch mit der leitenden Grabenfüllung 130 verbunden. Der selbstjustierte Anschluß 220 besteht aus einem Isolationskragen 235, einem leitenden Material 225, das sich innerhalb des Isolationskragens 235 befindet und einer leitenden Kappe 230, welche das leitende Material 225 mit dem Drain-Gebiet 165 verbindet. Der Isolationskragen 235 ist so angeordnet, daß keine Leckströme von der leitenden Grabenfüllung 130, von dem leitenden Material 225 oder von der leitenden Kappe 230 zu der Epitaxieschicht 245 fließen.
Die Grabenisolierung 250 befindet sich zwischen benachbarten Speicherzellen, um diese elektrisch voneinander zu isolieren. Der Verlauf der Grabenisolierung 250 wird anhand von 8 näher beschrieben.
In 7 ist die Zellenanordnung nach 6 zu einem früheren Prozeßstadium dargestellt. Bei der dargestellten Grabenisolierung 250 handelt es sich um eine in Wortleitungsrichtung verlaufende zweite Grabenisolierung 260. Auf beiden Seiten der Grabenisolierung 260, die nicht mit der Oberfläche der Epitaxieschicht 245 abschließt, sind Opferabstandsstege 265 angeordnet, die beispielsweise aus Siliziumoxid bestehen.
In 8 ist die Speicherzellenanordnung nach 6 in einer Draufsicht dargestellt. Die Größe der Speicherzelle 100 beträgt in diesem Ausführungsbeispiel 4F². Die Speicherzelle 100 besteht unter anderem aus dem Graben 115, in dem sich der Grabenkondensator 110 befindet. Über dem Graben 115 hinweg verläuft die erste Wortleitung 180, die von der ersten Isolationshülle 185 umgeben ist. Auf der einen Seite der ersten Wortleitung ist das Source-Gebiet 170, auf der anderen Seite ist das Drain-Gebiet 165 und der selbstjustierte Anschluß 220 in dem Kontaktgraben 205 angeordnet. Die Grabenisolierung 250 verläuft zwischen benachbarten Speicherzellen. Das aktive Gebiet 270 wird für die Prozessierung der Transistoren verwendet. Die Grabenisolierung 250 besteht in diesem Ausführungsbeispiel aus einer ersten Grabenisolierung 255, die parallel zu Bitleitungen verläuft und sie besteht aus einer zweiten Grabenisolierung 260, die parallel zu den Wortleitungen verläuft.
In der Epitaxieschicht 245 befindet sich mittig über dem Graben 115 eine epitaxiale Schließfuge 275.
Anhand von 7 wird nun die Herstellung des Speichers nach 6 beschrieben. Die Herstellung der erfindungsgemäßen Speicherzellenanordnung beginnt mit der Realisierung des Grabenkondensators 110 in einem 4F²-Layout. Dabei wird zunächst der Graben 115 in das Substrat 105 geätzt. Im oberen Bereich 120 des Grabens 115 wird der große Isolationskragen 150 gebildet. Der untere Bereich um den Graben 115 wird dann so dotiert, daß sich die vergrabene Platte 145 bildet. Im unteren Bereich 125 des Grabens 115 wird anschließend die dielektrische Schicht 140 gebildet, der Graben wird mit der leitenden Grabenfüllung 130 gefüllt und die vergrabene Wanne 155 durch Einbringen von Dotierstoff gebildet. Anschließend wird die leitende Grabenfüllung 130 mittels thermischer Oxidation oxidiert und es bildet sich die isolierende Deckschicht 135 über der Öffnung des Grabens 115. Dies geschieht selbstjustiert, da der Rest der Substratoberfläche zu diesem Zeitpunkt mit einer Hartmaske, die zu der Strukturierung des Grabens 115 verwendet wurde, bedeckt ist.
Anschließend wird die Hartmaske entfernt, so daß die Oberfläche 106 des Substrats 105 zu diesem Zeitpunkt aus der isolierenden Deckschicht 135, dem großen Isolationskragen 150 und dem Substrat 105 gebildet wird. Nach Aufoxidation einer Streuoxidschicht wird die vergrabene Wanne 155 durch Implantation von Dotierstoff gebildet. Sie verbindet die vergrabenen Platten der benachbarten Speicherzellen.
Nach Entfernung der Streuoxidschicht wird die Substratoberfläche 106 gereinigt und die Epitaxieschicht 245 selektiv aufgewachsen. Dabei beginnt das Wachstum der Epitaxieschicht 245 auf dem freigelegten Substrat 105 und überwächst den mit der isolierenden Deckschicht 135 verschlossenen Graben 115 Lateral von allen Richtungen her vollständig. Dabei bildet sich über dem Zentrum der isolierenden Deckschicht 135 eine epitaxiale Schließfuge 275.
Anschließend wird die Grabenisolierung 250 in zwei getrennten Schritten hergestellt. Zuerst wird die in Bitleitungsrichtung verlaufende erste Grabenisolierung 255 mit konventioneller Technik so hergestellt, daß sie planar mit der Epitaxieschicht 245 an deren Oberfläche abschließt.
Anschließend wird die zweite Grabenisolierung 260 in Wortleitungsrichtung gebildet. Dazu wird ein relativ dicker Maskenstapel strukturiert und mittels selektiver Plasmaätzung in die Epitaxieschicht 245 und das Substrat 105 übertragen. Die strukturierten Gräben werden anschließend mit Siliziumoxid gefüllt und planar bis auf die Oberfläche des Maskenstapels zurückgeätzt. Anschließend wird der Maskenstapel selektiv entfernt und es bleibt die in 7 gezeigte zweite Grabenisolierung 260 stehen. Der Grabenkondensator 110 wird dabei von der zweiten Grabenisolierung 260 bis unterhalb der isolierenden Deckschicht 135 überlappt und die Epitaxieschicht 245 wird in diesem Bereich entfernt. Anschließend werden an den Flanken der zweiten Grabenisolierung 260 Opferabstandsstege 265 aus Siliziumoxid gebildet. Anschließend wird die erste Wortleitung 180 mit ihrer ersten Isolationshülle 185 als seitlicher Randsteg (Spacer) an dem Abstandssteg 265 erzeugt. Dies geschieht mittels isotroper Schichtabscheidung und anisotroper selektiver Zurückätzung (Spacer-Technik).
Dabei wird die erste Wortleitung 180 senkrecht oberhalb der isolierenden Deckschicht 135 gebildet, so daß der Transistor 160 als partieller SOI-Transistor ausgebildet wird. Anschließend wird das Source-Gebiet 170 mittels Implantation gebildet. Der Spalt zwischen der ersten Wortleitung 180 und der dritten Wortleitung 200, der sich oberhalb des Source-Gebiets 170 befindet, wird mit einer Isolationsfüllung 280 verfüllt. Die zweite Wortleitung 190 wird parallel zur ersten Wortleitung an einer benachbarten Struktur der zweiten Grabenisolierung 260 gebildet.
Anschließend werden die oberflächlich freigelegten Wortleitungen 180, 190 und 200 selektiv zurückgeätzt und die durch Rückätzung entstandenen Gräben mittels Schichtabscheidung und Planarisierung mit einer Isolation aus Siliziumnitrid verfüllt, um die erste und zweite Isolationshülle 185 und 195 zu vervollständigen.
Mit Bezug auf 6 wird bei einem nachfolgenden photolithographischen Schritt der Opferabstandssteg 265 freigelegt und bis auf die Oberfläche der Epitaxieschicht 245 mittels Plasmaätzung selektiv zurückgeätzt. Dabei ist der Bereich, in dem sich das Source-Gebiet 170 befindet maskiert. Aufgrund einer geringeren Ätzrate wird dabei zugleich die zweite Grabenisolierung 260 teilweise zurückgeätzt. Anschließend wird das Drain-Gebiet 165 durch Implantation von Dotierstoff gebildet.
Der selbstjustierte Anschluß 220 wird zwischen der ersten Grabenisolierung 255, der zweiten Grabenisolierung 260 und der ersten Isolationshülle 185 der ersten Wortleitung 180 gebildet. Die Bildung des selbstjustierten Anschlusses 220 geschieht durch Verwendung von bereits vorhandenen Strukturen und wird aus diesem Grund als selbstjustiert bezeichnet. Dabei ist der Bereich, in dem sich das Source-Gebiet 170 befindet, mit der Stoppschicht 240 maskiert.
Dazu wird mittels anisotroper Ätzung der Kontaktgraben 205 geätzt, der einen Teil des Drain-Gebiets 165 und der Epitaxieschicht 245 in diesem Bereich entfernt. Die selektive Ätzung stoppt auf der isolierenden Deckschicht 135, die aus Siliziumoxid besteht. Durch die Ätzung des Kontaktgrabens 205 wird die epitaxiale Schließfuge 275 entfernt.
Die isolierende Deckschicht 135 wird am Boden des Kontaktgrabens 205 entfernt. Dieser Ätzschritt wird selektiv zu der ersten Isolationshülle 185 und der Grabenisolierung 250 durchgeführt. Anschließend wird der Isolationskragen 235 durch Oxidation, Siliziumoxid-Abscheidung und anisotrope Rückätzung (Spacer-Technik) gebildet. In dem Isolationskragen 235 wird nun das leitende Material 225 aus dotiertem Polysilizium abgeschieden.
Anschließend wird der Isolationskragen 235 bis auf die Höhe des Drain-Gebiets 165 zurückgeätzt. Nach einem Reinigungsschritt wird die leitende Kappe 230 abgeschieden. Die leitende Kappe 230 wird in diesem Ausführungsbeispiel aus dotiertem Polysilizium gebildet. Damit ist die leitende Grabenfüllung 130 über das leitende Material 225 und die leitende Kappe 230 mit dem Drain-Gebiet 165 elektrisch verbunden. Weiterhin ist der Isolationskragen 235 so gebildet, daß weder die leitende Grabenfüllung 130, das leitende Material 225 noch die leitende Kappe 230 elektrischen Kontakt zu der Epitaxieschicht 245 aufweisen. Durch diese Anordnung werden Leckströme, die den Grabenkondensator 110 entladen könnten, verhindert.
Damit ist die Bildung des selbstjustierten Anschlusses 220 abgeschlossen und die Speicherzellenanordnung wird, wie aus dem Stand der Technik bekannt ist, mit den übrigen Funktionselementen komplettiert.

Claims

Halbleiterspeicher mit mindestens zwei Speicherzellen, von denen jede Speicherzelle (100) zumindest teilweise in einem Substrat (105) angeordnet ist und einen Transistor (160) mit einem Drain-Gebiet (165), einem Source-Gebiet (170), einem Kanal (175) und einer zwischen Source-Gebiet (170) und Drain-Gebiet (165) angeordneten ersten Wortleitung (180) sowie einen Grabenkondensator (110) mit innerer Elektrode (130), äußerer Elektrode (145) und dazwischen angeordneter dielektrischer Schicht (140) aufweist, wobei jede Speicherzelle ausgebildet ist: – mit einem Graben (115) in dem Substrat (105), der mit einer leitenden Grabenfüllung (130) zum Bilden der inneren Elektrode (130) des Grabenkondensators (110) aufgefüllt ist; – mit einer isolierenden Deckschicht (135), die sich auf der leitenden Grabenfüllung (130) befindet; – mit einer Epitaxieschicht (245), die auf dem Substrat (105) und zumindest teilweise auf der isolierenden Deckschicht (135) angeordnet ist und in welcher das Source-Gebiet (170), das Drain-Gebiet (165) und der Kanal (175) des Transistors ausgebildet sind; – mit einer im Substrat und in der Epitaxieschicht (245) gebildeten Grabenisolierung (250), die benachbarte Speicherzellen (100) voneinander isoliert, wobei die Grabenisolierung (250) jeweils bis in die inneren Elektroden (130) der Grabenkondensatoren (110) der beiden benachbarten Speicherzellen reicht; – mit einer ersten Wortleitung (180), die auf der Epitaxieschicht (245) angeordnet ist und teilweise den Graben (115) überdeckt und von einer ersten Isolationshülle (185) umgeben ist; – mit einer zweiten Wortleitung (190), die auf der Grabenisolierung (250) angeordnet ist und von einer zweiten Isolationshülle (195) umgeben ist; und – mit einem Kontaktgraben (205), in dem sich ein Anschluß (220) befindet, der die leitende Grabenfüllung (130) mit dem Drain-Gebiet (165) elektrisch verbindet, wobei der Kontaktgraben (205) selbstjustiert zwischen der ersten Wortleitung (180) mit ihrer ersten Isolationshülle (185) und der zweiten Wortleitung (190) mit ihrer zweiten Isolationshülle (195) gebildet ist und wobei der Kontaktgraben (205) seitlich von der Grabenisolierung (250) begrenzt ist.
Halbleiterspeicher nach Anspruch 1, dadurch gekennzeichnet, daß in einem unteren Bereich (210) des Kontaktgrabens (205) ein Isolationskragen (235) angeordnet ist.
Halbleiterspeicher nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß in dem Kontaktgraben (205) ein leitendes Material (225) auf der leitenden Grabenfüllung (130) angeordnet ist.
Halbleiterspeicher nach Anspruch 3, dadurch gekennzeichnet, daß in dem Kontaktgragen (205) auf dem leitenden Material (225) eine leitende Kappe (230) angeordnet ist.
Halbleiterspeicher nach Anspruch 4, dadurch gekennzeichnet, daß der Isolationskragen (235) von der isolierenden Deckschicht (135) zumindest bis an das Drain-Gebiet (165) heranreicht und somit das leitende Material (225) und die leitende Kappe (230) nicht direkt mit dem Substrakt (105) oder mit der Epitaxieschicht (245) verbunden sind.
Halbleiterspeicher nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Grabenisolierung (250) tiefer in das Substrat (105) hineinreicht, als die Tiefe der isolierenden Deckschicht (135).
Verfahren zur Ausbildung eines Halbleiterspeichers mit Speicherzellen (100), welche jeweils einen Transistor (160) mit einem Drain-Gebiet (165), einem Source-Gebiet (170), einem Kanal (175) und einer zwischen Source-Gebiet (170) und Drain-Gebiet (165) angeordneten ersten Wortleitung (180) sowie einen Grabenkondensator (110) mit innerer Elektrode (130), äußerer Elektrode (145) und dazwischen angeordneter dielektrischer Schicht (140) aufweisen, mit den Schritten: – Bereitstellen eines Substrats (105) mit einem Graben (115); – Füllen des Grabens (115) mit einer leitenden Grabenfüllung (130) zur Bildung der inneren Elektrode (130) des Grabenkondensators (110); – Bilden einer isolierenden Deckschicht (135) auf der leitenden Grabenfüllung (130); – Aufwachsen einer Epitaxieschicht (245) auf einer Oberfläche (106) des Substrats (105), so daß die Epitaxieschicht (245) die isolierende Deckschicht (135) teilweise überdeckt; – Bilden einer Grabenisolierung (250) zumindest in der Epitaxieschicht (245) zur Isolierung benachbarter Speicherzellen (100); – Bilden einer ersten Wortleitung (180) oberhalb der Epitaxieschicht (245) und einer zweiten Wortleitung (190) ober halb der Grabenisolierung (250), wobei die erste Wortleitung (180) mit einer ersten Isolationshülle (185) umgeben wird und die zweite Wortleitung (190) mit einer zweiten Isolationshülle (195) umgeben wird; – Definieren des Source-Gebiets (170) und des Drain-Gebiets (165) in der Epitaxieschicht (245); – Ätzen eines Kontaktgrabens (205) durch die Epitaxieschicht (245) und die isolierende Deckschicht (135) bis zur leitenden Grabenfüllung (130), wobei die erste Wortleitung (180) mit ihrer ersten Isolationshülle (185) und die zweite Wortleitung (190) mit ihrer zweiten Isolationshülle (195) als Ätzmaske für die Ätzung des Kontaktgrabens verwendet werden; und – Bilden eines Anschlusses in dem Kontaktgraben (205), der die leitende Grabenfüllung (130) mit dem Drain-Gebiet (165) elektrisch verbindet.
Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß zur selbstjustierten Bildung des Kontaktgrabens (205) die Grabenisolierung (250) als Ätzmaske verwendet wird.
Verfahren nach einem der Ansprüche 7 oder 8, dadurch gekennzeichnet, daß im unteren Bereich (210) des Kontaktgrabens (205) ein Isolationskragen (235) gebildet wird.
Verfahren nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, daß in dem Kontaktgraben (205) zumindest ein leitendes Material (225) eingebracht wird.
Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß in dem Kontaktgraben (205) oberhalb des leitenden Materials (225) und oberhalb des Isolationskragens (235) eine leitende Kappe (230) gebildet wird.
Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß der Isolationskragen (235) so gebildet wird, daß das leitende Material (225) und die leitende Kappe (230) nur über das Drain-Gebiet (165) mit der Epitaxieschicht (245) elektrisch verbunden ist.
Verfahren nach einem der Ansprüche 7 bis 12, dadurch gekennzeichnet, daß nach Aufbringen der Epitaxieschicht (245) ein Temperaturschritt durchgeführt wird.
Verfahren nach einem der Ansprüche 7 bis 13, dadurch gekennzeichnet, daß nach Aufbringen der Epitaxieschicht (245) ein Planarisierungsschritt durchgeführt wird.
Verfahren nach einem der Ansprüche 7 bis 14, dadurch gekennzeichnet, daß die Epitaxieschicht (245) während ihres Aufwachsens in situ dotiert wird.